JP2016006855A - 半導体装置とその作製方法、電子機器 - Google Patents

半導体装置とその作製方法、電子機器 Download PDF

Info

Publication number
JP2016006855A
JP2016006855A JP2015098705A JP2015098705A JP2016006855A JP 2016006855 A JP2016006855 A JP 2016006855A JP 2015098705 A JP2015098705 A JP 2015098705A JP 2015098705 A JP2015098705 A JP 2015098705A JP 2016006855 A JP2016006855 A JP 2016006855A
Authority
JP
Japan
Prior art keywords
film
transistor
oxide semiconductor
insulating film
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015098705A
Other languages
English (en)
Other versions
JP6487268B2 (ja
JP2016006855A5 (ja
Inventor
求 倉田
Motomu Kurata
求 倉田
慎也 笹川
Shinya Sasagawa
慎也 笹川
涼太 方堂
Ryota Hodo
涼太 方堂
克明 栃林
Katsuaki Tochibayashi
克明 栃林
森若　智昭
Tomoaki Moriwaka
智昭 森若
治朗 西田
Jiro Nishida
治朗 西田
宮入　秀和
Hidekazu Miyairi
秀和 宮入
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015098705A priority Critical patent/JP6487268B2/ja
Publication of JP2016006855A publication Critical patent/JP2016006855A/ja
Publication of JP2016006855A5 publication Critical patent/JP2016006855A5/ja
Application granted granted Critical
Publication of JP6487268B2 publication Critical patent/JP6487268B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】微細化・高密度化に適した半導体装置を提供すること。【解決手段】第１のトランジスタと、第１のトランジスタ上に第１の絶縁膜と、第１の絶縁膜上に第２の絶縁膜と、第２の絶縁膜上に第２のトランジスタと、第１のトランジスタに電気的に接続する第１の導電膜と、第１の導電膜及び第２のトランジスタと電気的に接続する第２の導電膜とを有し、第１の導電膜は第１の絶縁膜を貫通し、第２の導電膜は第２の絶縁膜と、第２のトランジスタの半導体膜及びソース電極又はドレイン電極とを貫通し第１のトランジスタのチャネル形成領域は、単結晶半導体を有し、第２のトランジスタのチャネル形成領域は、酸化物半導体を有し、第２の導電膜の底面の幅が５ｎｍ以下である半導体装置。【選択図】図１

Description

本発明の一態様は、電界効果トランジスタを有する半導体装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、半導体装置を有している場合がある。
半導体材料を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体材料としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、酸化物半導体として酸化亜鉛、またはＩｎ−Ｇａ−Ｚｎ系酸化物半導体を用いてトランジスタを作製する技術が開示されている（特許文献１及び特許文献２参照）。
また、近年では電子機器の高性能化、小型化、または軽量化に伴い、微細化されたトランジスタなどの半導体素子を高密度に集積した集積回路の要求が高まっている。例えば、Ｔｒｉ−ＧａｔｅトランジスタとＣＯＢ（ｃａｐａｃｉｔｏｒ ｏｖｅｒ ｂｉｔｌｉｎｅ）構造のＭＩＭキャパシタが紹介されている（非特許文献１）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
本発明の一態様は、微細化・高密度化に適した半導体装置を提供することを課題の一とする。または、半導体装置に良好な電気特性を付与することを課題の一とする。
または書き込み速度の速い半導体装置を提供することを課題の一とする。または読み出し速度の速い半導体装置を提供することを課題の一とする。または消費電力の小さい半導体装置を提供することを課題の一とする。または、信頼性の高い半導体装置を提供することを課題の一とする。または、新規な構成の半導体装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
（１）本発明の一態様は、第１のトランジスタと、第１のトランジスタ上に第１の絶縁膜と、第１の絶縁膜上に第２の絶縁膜と、第２の絶縁膜上に第２のトランジスタと、第１のトランジスタに電気的に接続する第１の導電膜と、第１の導電膜及び第２のトランジスタと電気的に接続する第２の導電膜とを有し、第１の導電膜は第１の絶縁膜を貫通し、第２の導電膜は第２の絶縁膜と、第２のトランジスタの半導体膜及びソース電極又はドレイン電極とを貫通し第１のトランジスタのチャネル形成領域は、単結晶半導体を有し、第２のトランジスタのチャネル形成領域は、酸化物半導体を有し、第２の導電膜の底面の幅が５ｎｍ以下であることを特徴とする半導体装置である。
（２）または、本発明の一態様は、第１の導電膜は第１のトランジスタのソース領域又はドレイン領域に接することを特徴とする（１）に記載の半導体装置である。
（３）または、本発明の一態様は、第１乃至第４の二等辺三角形と、正方形とで構成され、第１乃至第４の二等辺三角形の頂角が１２０°以下である逆正四角錐の頂点を第１のトランジスタのゲート電極の上面の中心としたとき、半導体膜の底面が正方形の領域に収まることを特徴とする（１）に記載の半導体装置である。
（４）または、本発明の一態様は、第１のトランジスタのゲート電極の上面の中心と第２のトランジスタのゲート電極の上面の中心とは互いに重なり、第１のトランジスタのゲート電極の上面の中心と半導体膜の上面の中心とは互いに重なることを特徴とする（３）に記載の半導体装置である。
（５）または、本発明の一態様は、容量素子を有し、容量素子は、第１のトランジスタと第２のトランジスタの間に位置することを特徴とする（１）に記載の半導体装置である。
（６）または、本発明の一態様は、（１）に記載の半導体装置と、表示装置、マイクロフォン、スピーカー、操作キー、タッチパネル、または、アンテナと、を有することを特徴とする電子機器である。
（７）または、本発明の一態様は、第１のトランジスタと、第１のトランジスタ上に第１の絶縁膜と、第１の絶縁膜上に第２の絶縁膜と、第２の絶縁膜上に第２のトランジスタと、第１のトランジスタに電気的に接続する第１の導電膜と、第１の導電膜及び第２のトランジスタと電気的に接続する第２の導電膜とを有し、第１の導電膜は第１の絶縁膜を貫通し、第２の導電膜は第２の絶縁膜と、第２のトランジスタの第１の半導体膜、第２の半導体膜、及びソース電極又はドレイン電極とを貫通し第１のトランジスタのチャネル形成領域は、単結晶半導体を有し、第２のトランジスタのチャネル形成領域は、酸化物半導体を有し、第２の導電膜の底面の幅が５ｎｍ以下であることを特徴とする半導体装置である。
（８）または、本発明の一態様は、請求項７において、第１の導電膜は第１のトランジスタのソース領域又はドレイン領域に接することを特徴とする（７）に記載の半導体装置である。
（９）または、本発明の一態様は、請求項７において、第２の半導体膜、ソース電極、及びドレイン電極上に第３の半導体膜を有し、第２の半導体膜の電子親和力は、第１の半導体膜の電子親和力および第３の半導体膜の電子親和力よりも大きいことを特徴とする（７）に記載の半導体装置である。
（１０）または、本発明の一態様は、第１乃至第４の二等辺三角形と、正方形とで構成され、第１乃至第４の二等辺三角形の頂角が１２０°以下である逆正四角錐の頂点を第１のトランジスタのゲート電極の上面の中心としたとき、第１の半導体膜の底面が正方形の領域に収まることを特徴とする（７）に記載の半導体装置である。
（１１）または、本発明の一態様は、第１のトランジスタのゲート電極の上面の中心と第２のトランジスタのゲート電極の上面の中心とは互いに重なり、第１のトランジスタのゲート電極の上面の中心と第１の半導体膜の上面の中心とは互いに重なることを特徴とする（１０）に記載の半導体装置である。
（１２）または、本発明の一態様は、容量素子を有し、容量素子は、第１のトランジスタと第２のトランジスタの間に位置することを特徴とする（７）に記載の半導体装置である。
（１３）または、本発明の一態様は、（７）に記載の半導体装置と、表示装置、マイクロフォン、スピーカー、操作キー、タッチパネル、または、アンテナと、を有することを特徴とする電子機器である。
（１４）または、本発明の一態様は、単結晶半導体をチャネルとする第１のトランジスタを形成し、第１のトランジスタ上に第１の絶縁膜を形成し、第１の絶縁膜上に酸化物半導体膜を形成し、酸化物半導体膜上に第１の導電膜を形成し、第１の導電膜上に無機膜を形成し、無機膜上に第１のマスクを形成し、第１のマスクをマスクとして無機膜を加工し、第２のマスクを形成し、第２のマスクをマスクとして、第１の導電膜、酸化物半導体膜、及び第１の絶縁膜に開口を形成し、開口に第１の導電膜、酸化物半導体膜、及び第１の絶縁膜を貫通する第２の導電膜を形成し、第１のマスクはレジストマスクであり、第１の導電膜及び酸化物半導体膜は第２のトランジスタに含まれ、第２の導電膜は第１のトランジスタ及び第２のトランジスタと電気的に接続することを特徴とする半導体装置の作製方法である。
（１５）または、本発明の一態様は、無機膜と第１のマスクとの間に有機樹脂膜を形成することを特徴とする（１４）に記載の半導体装置の作製方法である。
（１６）または、本発明の一態様は、第２の導電膜を研磨処理する工程を含むことを特徴とする（１４）に記載の半導体装置の作製方法である。
本発明の一態様によれば、微細化・高密度化に適した半導体装置を提供することができる。
または、半導体装置に良好な電気特性を付与することができる。または書き込み速度の速い半導体装置を提供することができる。または読み出し速度の速い半導体装置を提供することができる。または消費電力の小さい半導体装置を提供することができる。または、信頼性の高い半導体装置を提供することができる。または、新規な構成の半導体装置等を提供することができる。なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
実施の形態に係る、半導体装置の上面図及び断面図。 実施の形態に係る、半導体装置の占有面積について説明する図。 エッチング装置の一例を示す概略図。 実施の形態に係る、半導体装置の構成例。 実施の形態に係る、バンド構造を説明する図。 実施の形態に係る、半導体装置の構成例。 実施の形態に係る、半導体装置の構成例。 実施の形態に係る、半導体装置の構成例。 実施の形態に係る、半導体装置の構成例。 実施の形態に係る、半導体装置の構成例。 実施の形態に係る、半導体装置の作製方法例を説明する図。 実施の形態に係る、半導体装置の作製方法例を説明する図。 実施の形態に係る、半導体装置の作製方法例を説明する図。 実施の形態に係る、半導体装置の作製方法例を説明する図。 実施の形態に係る、半導体装置の作製方法例を説明する図。 実施の形態に係る、半導体装置の作製方法例を説明する図。 実施の形態に係る、半導体装置の構成例。 実施の形態に係る、半導体装置の構成例。 実施の形態に係る、半導体装置の構成例。 実施の形態に係る、半導体装置の構成例。 実施の形態に係る、回路図。 図２１の回路図の断面模式図の一例を説明する図。 図２１の回路図の断面模式図の一例を説明する図。 実施の形態に係る、ＲＦＩＤタグの構成例。 実施の形態に係る、ＣＰＵの構成例。 実施の形態に係る、記憶素子の回路図。 実施の形態に係る、表示装置の上面図及び回路図。 実施の形態に係る、電子機器。 実施の形態に係る、ＲＦＩＤの使用例。 実施例試料の断面ＳＴＥＭ写真。 比較例試料の断面ＳＴＥＭ写真。 半導体装置の断面ＳＴＥＭ写真。 ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。 ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳの成膜モデルを説明する模式図。 ＩｎＧａＺｎＯ４の結晶、およびペレットを説明する図。 ＣＡＡＣ−ＯＳの成膜モデルを説明する模式図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではない。
トランジスタは半導体素子の一種であり、電流や電圧の増幅や、導通または非導通を制御するスイッチング動作などを実現することができる。本明細書におけるトランジスタは、ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）や薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を含む。
なお、本明細書において、「電極」を「プラグ」に置き換えて用いることも可能である。特に上下の配線間を電気的に接続するために、開口部に導電膜を埋め込んで形成したところを「プラグ」と呼ぶことが多い。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
（実施の形態１）
図１（Ａ）に半導体装置の上面図の一例を示す。図１（Ｂ）は図１（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図である。半導体装置は、図１（Ｂ）に示すように第１のトランジスタ１１０、第２のトランジスタ１００を有する。第２のトランジスタ１００は第１のトランジスタ１１０の上方に設けられ、第１のトランジスタ１１０と第２のトランジスタ１００の間にはバリア膜１２０が設けられている。
第１のトランジスタ１１０は、半導体基板１１１上に設けられ、半導体基板１１１の一部からなる半導体膜１１２、ゲート絶縁膜１１４、ゲート電極１１５、及びソース領域またはドレイン領域として機能する低抵抗層１１３ａ及び低抵抗層１１３ｂを有する。
第１のトランジスタ１１０は、ｐチャネル型、ｎチャネル型のいずれでもよいが、ｐチャネル型を用いるのが好ましい。または、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
半導体膜１１２のチャネルが形成される領域やその近傍の領域や、ソース領域またはドレイン領域となる低抵抗層１１３ａ及び低抵抗層１１３ｂ等において、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＡｌＧａＡｓ等を用いることで、第１のトランジスタ１１０をＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
低抵抗層１１３ａ及び低抵抗層１１３ｂは、半導体膜１１２に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
ゲート電極１１５は、ｎ型の導電性を付与するヒ素、リンなどの元素、もしくはｐ型の導電性を付与するホウ素などの元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。
ここで、第１のトランジスタ１１０に換えて図４に示すようなトランジスタ１６０を用いてもよい。図４の一点鎖線より左側にトランジスタ１６０のチャネル長方向の断面を、一点鎖線より右側にチャネル幅方向の断面を示す。図４に示すトランジスタ１６０はチャネルが形成される半導体膜１１２（半導体基板の一部）が凸形状を有し、その側面及び上面に沿ってゲート絶縁膜１１４、ゲート電極１１５ａ及びゲート電極１１５ｂが設けられている。なお、ゲート電極１１５ａは仕事関数を調整する材料を用いてもよい。このようなトランジスタ１６０は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁膜を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
第１のトランジスタ１１０を覆って、絶縁膜１２１、絶縁膜１２２、絶縁膜１２３及び絶縁膜１２４が順に積層して設けられている。
半導体膜１１２にシリコン系半導体材料を用いた場合、絶縁膜１２２は水素を含むことが好ましい。水素を含む絶縁膜１２２を第１のトランジスタ１１０上に設け、加熱処理を行うことで絶縁膜１２２中の水素により半導体膜１１２中のダングリングボンドが終端され、第１のトランジスタ１１０の信頼性を向上させることができる。
絶縁膜１２３はその下層に設けられる第１のトランジスタ１１０などによって生じる段差を平坦化する平坦化膜として機能する。絶縁膜１２３の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等を用いた平坦化処理により平坦化されていてもよい。
絶縁膜１２４はバリア膜としての機能を有していてもよい。絶縁膜１２４は不要であれば設けなくてもよい。
また、絶縁膜１２１、絶縁膜１２２、絶縁膜１２３、絶縁膜１２４には低抵抗層１１３ａ、低抵抗層１１３ｂと電気的に接続するプラグ１６１、プラグ１６３等が埋め込まれ、第１のトランジスタ１１０のゲート電極１１５と電気的に接続するプラグ１６２等が埋め込まれている。なお、本明細書等において、電極と、電極と電気的に接続する配線とが一体物であってもよい。すなわち、配線の一部が電極として機能する場合や、電極の一部が配線として機能する場合もある。
絶縁膜１２４の上部及びプラグ１６２の上部には、電極１３６が設けられている。電極１３６はプラグ１６２と電気的に接続する。
各プラグ（プラグ１６１乃至プラグ１６３）及び電極１３６等の材料としては、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデン、チタン、窒化チタンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、上記の高融点金属から複数を用いて２層以上の積層膜として用いてもよい。例えば、窒化チタンの上部にタングステンを用いた２層構造としても良い。
また、電極１３６は、絶縁膜１２５に埋め込まれるように設けられ、絶縁膜１２５の上面は平坦化されていることが好ましい。
バリア膜１２０は、絶縁膜１２５の上面を覆って設けられている。
また、バリア膜１２０は後述するプラグ１６４、及びプラグ１６６が埋め込まれる開口部を有している。
バリア膜１２０上に絶縁膜１２６が設けられている。絶縁膜１２６は、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。
加熱により酸素を脱離する酸化物材料として、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜である。なお、上記ＴＤＳ分析時における基板温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
例えばこのような材料として、酸化シリコンまたは酸化窒化シリコンを含む材料を用いることが好ましい。または、金属酸化物を用いることもできる。なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
絶縁膜１２６の上部には、第２のトランジスタ１００が設けられている。
第２のトランジスタ１００は、絶縁膜１２６の上面に接する酸化物半導体膜１０１ａと、酸化物半導体膜１０１ａの上面に接する酸化物半導体膜１０１ｂと、酸化物半導体膜１０１ｂの上面に接し、酸化物半導体膜１０１ｂと重なる領域で離間する電極１０３ａ及び電極１０３ｂと、酸化物半導体膜１０１ｂの上面、電極１０３ａの上面、及び電極１０３ｂの上面に接する酸化物半導体膜１０１ｃと、酸化物半導体膜１０１ｃ上のゲート絶縁膜１０４と、ゲート絶縁膜１０４及び酸化物半導体膜１０１ｃを介して酸化物半導体膜１０１ｂと重なるゲート電極１０５とを有する。また、第２のトランジスタ１００を覆って、絶縁膜１０７、絶縁膜１０８、及び絶縁膜１２７が設けられている。
また、プラグ１６１及び電極１０３ａと電気的に接続するプラグ１６４が絶縁膜１２５、バリア膜１２０、絶縁膜１２６、酸化物半導体膜１０１ａ、酸化物半導体膜１０１ｂ、及び電極１０３ａに埋め込まれるように設けられる。
また、第２のトランジスタ１００と同時に、酸化物半導体膜１３１ａ、酸化物半導体膜１３１ｂ及び電極１０３ｃが形成され、プラグ１６３及び電極１０３ｃと電気的に接続するプラグ１６６が絶縁膜１２５、バリア膜１２０、絶縁膜１２６、酸化物半導体膜１３１ａ、酸化物半導体膜１３１ｂ、及び電極１０３ｃに埋め込まれるように設けられる。
なお、電極１０３ａ（及び／または、電極１０３ｂ）の、少なくとも一部（または全部）は、酸化物半導体膜１０１ｂ（及び／または、酸化物半導体膜１０１ａ）などの半導体膜の、表面、側面、上面、及び／または、下面の少なくとも一部（または全部）に設けられている。
または、電極１０３ａ（及び／または、電極１０３ｂ）の、少なくとも一部（または全部）は、酸化物半導体膜１０１ｂ（及び／または、酸化物半導体膜１０１ａ）などの半導体膜の、表面、側面、上面、及び／または、下面の少なくとも一部（または全部）と、接触している。または、電極１０３ａ（及び／または、電極１０３ｂ）の、少なくとも一部（または全部）は、酸化物半導体膜１０１ｂ（及び／または、酸化物半導体膜１０１ａ）などの半導体膜の少なくとも一部（または全部）と、接触している。
または、電極１０３ａ（及び／または、電極１０３ｂ）の、少なくとも一部（または全部）は、酸化物半導体膜１０１ｂ（及び／または、酸化物半導体膜１０１ａ）などの半導体膜の、表面、側面、上面、及び／または、下面の少なくとも一部（または全部）と、電気的に接続されている。または、電極１０３ａ（及び／または、電極１０３ｂ）の、少なくとも一部（または全部）は、酸化物半導体膜１０１ｂ（及び／または、酸化物半導体膜１０１ａ）などの半導体膜の一部（または全部）と、電気的に接続されている。
または、電極１０３ａ（及び／または、電極１０３ｂ）の、少なくとも一部（または全部）は、酸化物半導体膜１０１ｂ（及び／または、酸化物半導体膜１０１ａ）などの半導体膜の、表面、側面、上面、及び／または、下面の少なくとも一部（または全部）に、近接して配置されている。または、電極１０３ａ（及び／または、電極１０３ｂ）の、少なくとも一部（または全部）は、酸化物半導体膜１０１ｂ（及び／または、酸化物半導体膜１０１ａ）などの半導体膜の一部（または全部）に、近接して配置されている。
または、電極１０３ａ（及び／または、電極１０３ｂ）の、少なくとも一部（または全部）は、酸化物半導体膜１０１ｂ（及び／または、酸化物半導体膜１０１ａ）などの半導体膜の、表面、側面、上面、及び／または、下面の少なくとも一部（または全部）の横側に配置されている。または、電極１０３ａ（及び／または、電極１０３ｂ）の、少なくとも一部（または全部）は、酸化物半導体膜１０１ｂ（及び／または、酸化物半導体膜１０１ａ）などの半導体膜の一部（または全部）の横側に配置されている。
または、電極１０３ａ（及び／または、電極１０３ｂ）の、少なくとも一部（または全部）は、酸化物半導体膜１０１ｂ（及び／または、酸化物半導体膜１０１ａ）などの半導体膜の、表面、側面、上面、及び／または、下面の少なくとも一部（または全部）の斜め上側に配置されている。または、電極１０３ａ（及び／または、電極１０３ｂ）の、少なくとも一部（または全部）は、酸化物半導体膜１０１ｂ（及び／または、酸化物半導体膜１０１ａ）などの半導体膜の一部（または全部）の斜め上側に配置されている。
または、電極１０３ａ（及び／または、電極１０３ｂ）の、少なくとも一部（または全部）は、酸化物半導体膜１０１ｂ（及び／または、酸化物半導体膜１０１ａ）などの半導体膜の、表面、側面、上面、及び／または、下面の少なくとも一部（または全部）の上側に配置されている。または、電極１０３ａ（及び／または、電極１０３ｂ）の、少なくとも一部（または全部）は、酸化物半導体膜１０１ｂ（及び／または、酸化物半導体膜１０１ａ）などの半導体膜の一部（または全部）の上側に配置されている。
例えば、上記酸化物半導体として、少なくともインジウム（Ｉｎ）もしくは亜鉛（Ｚｎ）を含むことが好ましい。より好ましくは、Ｉｎ−Ｍ−Ｚｎ系酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）で表記される酸化物を含む。
特に、半導体膜として、複数の結晶部を有し、当該結晶部はｃ軸が半導体膜の被形成面、または半導体膜の上面に対し垂直に配向し、且つ隣接する結晶部間には粒界を有さない酸化物半導体膜を用いることが好ましい。
半導体膜としてこのような材料を用いることで、電気特性の変動が抑制され、信頼性の高いトランジスタを実現できる。
なお、半導体膜に適用可能な酸化物半導体の好ましい形態とその形成方法については、後の実施の形態で詳細に説明する。
本発明の一態様の半導体装置は、酸化物半導体膜と、該酸化物半導体膜と重なる絶縁膜との間に、酸化物半導体膜を構成する金属元素のうち、少なくとも一の金属元素を構成元素として含む第１の酸化物半導体膜を有することが好ましい。これにより、酸化物半導体膜と、該酸化物半導体膜と重なる絶縁膜との界面にトラップ準位が形成されることを抑制することができる。
すなわち、本発明の一態様は、酸化物半導体膜の少なくともチャネル形成領域における上面及び底面が、酸化物半導体膜の界面準位形成防止のためのバリア膜として機能する酸化物膜に接する構成とすることが好ましい。このような構成とすることにより、酸化物半導体膜中及び界面においてキャリアの生成要因となる酸素欠損の生成及び不純物の混入を抑制することが可能となるため、酸化物半導体膜を高純度真性化することができる。高純度真性化とは、酸化物半導体膜を真性または実質的に真性にすることをいう。よって、当該酸化物半導体膜を含むトランジスタの電気特性の変動を抑制し、信頼性の高い半導体装置を提供することが可能となる。
なお、本明細書等において実質的に真性という場合、酸化物半導体膜のキャリア密度は、１×１０１７／ｃｍ３未満、１×１０１５／ｃｍ３未満、または１×１０１３／ｃｍ３未満である。酸化物半導体膜を高純度真性化することで、トランジスタに安定した電気特性を付与することができる。
酸化物半導体膜１０１ａは、絶縁膜１２６と酸化物半導体膜１０１ｂとの間に設けられている。
酸化物半導体膜１０１ｃは、酸化物半導体膜１０１ｂとゲート絶縁膜１０４の間に設けられている。より具体的には、酸化物半導体膜１０１ｃは、その下面が電極１０３ａ及び電極１０３ｂの上面に接して設けられ、及びゲート絶縁膜１０４の下面に接して設けられている。
酸化物半導体膜１０１ａ及び酸化物半導体膜１０１ｃは、それぞれ酸化物半導体膜１０１ｂと同一の金属元素を一種以上含む酸化物を含む。
なお、酸化物半導体膜１０１ｂと酸化物半導体膜１０１ａの境界、及び酸化物半導体膜１０１ｂと酸化物半導体膜１０１ｃの境界は不明瞭である場合がある。
例えば、酸化物半導体膜１０１ａ及び酸化物半導体膜１０１ｃは、Ｉｎ若しくはＧａを含み、代表的には、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｚｎ系酸化物、Ｉｎ−Ｍ−Ｚｎ系酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）であり、且つ酸化物半導体膜１０１ｂよりも伝導帯の下端のエネルギーが真空準位に近い材料を用いる。代表的には、酸化物半導体膜１０１ａ及び酸化物半導体膜１０１ｃの伝導帯の下端のエネルギーと、酸化物半導体膜１０１ｂの伝導帯の下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下とすることが好ましい。
酸化物半導体膜１０１ｂを挟むように設けられる酸化物半導体膜１０１ａ及び酸化物半導体膜１０１ｃに、酸化物半導体膜１０１ｂに比べてスタビライザとして機能するＧａの含有量の多い酸化物を用いることにより、酸化物半導体膜１０１ｂからの酸素の放出を抑制することができる。
酸化物半導体膜１０１ｂとして、例えばＩｎ：Ｇａ：Ｚｎ＝１：１：１、４：２：４．１、または３：１：２の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物を用いた場合、酸化物半導体膜１０１ａまたは酸化物半導体膜１０１ｃとして、例えばＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：４、１：３：６、１：６：４、１：６：８、１：６：１０、または１：９：６などの原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物を用いることができる。なお、酸化物半導体膜１０１ａ、酸化物半導体膜１０１ｂ及び酸化物半導体膜１０１ｃの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。また、酸化物半導体膜１０１ａと酸化物半導体膜１０１ｃは、組成の同じ材料を用いてもよいし、異なる組成の材料を用いてもよい。
また、酸化物半導体膜１０１ｂとしてＩｎ−Ｍ−Ｚｎ系酸化物を用いた場合、酸化物半導体膜１０１ｂとなる半導体膜を成膜するために用いるターゲットは、該ターゲットが含有する金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１としたときに、ｘ１／ｙ１の値が１／３以上６以下、好ましくは１以上６以下であり、ｚ１／ｙ１が１／３以上６以下、好ましくは１以上６以下の原子数比の酸化物を用いることが好ましい。なお、ｚ１／ｙ１を６以下とすることで、後述するＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、４：２：４．１、３：１：２などがある。
また、酸化物半導体膜１０１ａ、酸化物半導体膜１０１ｃとしてＩｎ−Ｍ−Ｚｎ系酸化物を用いた場合、酸化物半導体膜１０１ａ、酸化物半導体膜１０１ｃとなる酸化物半導体膜を成膜するために用いるターゲットは、該ターゲットが含有する金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２としたときに、ｘ２／ｙ２＜ｘ１／ｙ１であり、ｚ２／ｙ２の値が１／３以上６以下、好ましくは１以上６以下の原子数比の酸化物を用いることが好ましい。なお、ｚ２／ｙ２を６以下とすることで、後述するＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、１：３：６、１：３：８、１：２：４などがある。
また、酸化物半導体膜１０１ａ及び酸化物半導体膜１０１ｃに、酸化物半導体膜１０１ｂに比べて伝導帯の下端のエネルギーが真空準位に近い材料を用いることにより、酸化物半導体膜１０１ｂに主としてチャネルが形成され、酸化物半導体膜１０１ｂが主な電流経路となる。このように、チャネルが形成される酸化物半導体膜１０１ｂを、同じ金属元素を含む酸化物半導体膜１０１ａ及び酸化物半導体膜１０１ｃで挟持することにより、これらの界面準位の生成が抑制され、トランジスタの電気特性における信頼性が向上する。
なお、しかし、これらに限られず、必要とする半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な原子数比のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜１０１ａ、酸化物半導体膜１０１ｂ及び酸化物半導体膜１０１ｃのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
ここで、酸化物半導体膜１０１ａと酸化物半導体膜１０１ｂとの間には、酸化物半導体膜１０１ａと酸化物半導体膜１０１ｂとの混合領域を有する場合がある。また、酸化物半導体膜１０１ｂと酸化物半導体膜１０１ｃとの間には、酸化物半導体膜１０１ｂと酸化物半導体膜１０１ｃとの混合領域を有する場合がある。混合領域は、界面準位密度が低くなる。そのため、酸化物半導体膜１０１ａ、酸化物半導体膜１０１ｂ及び酸化物半導体膜１０１ｃの積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する（連続接合ともいう。）バンド構造となる。
ここで、バンド構造について説明する。バンド構造は、理解を容易にするため絶縁膜１２５、酸化物半導体膜１０１ａ、酸化物半導体膜１０１ｂ、酸化物半導体膜１０１ｃ及びゲート絶縁膜１０４の伝導帯下端のエネルギー（Ｅｃ）を示す。
図５（Ａ）、図５（Ｂ）に示すように、酸化物半導体膜１０１ａ、酸化物半導体膜１０１ｂ、酸化物半導体膜１０１ｃにおいて、伝導帯下端のエネルギーが連続的に変化する。これは、酸化物半導体膜１０１ａ、酸化物半導体膜１０１ｂ、酸化物半導体膜１０１ｃを構成する元素が共通することにより、酸素が相互に拡散しやすい点からも理解される。したがって、酸化物半導体膜１０１ａ、酸化物半導体膜１０１ｂ、酸化物半導体膜１０１ｃは組成が異なる層の積層体ではあるが、物性的に連続であるということもできる。
主成分を共通として積層された酸化物半導体膜は、各層を単に積層するのではなく連続接合（ここでは特に伝導帯下端のエネルギーが各層の間で連続的に変化するＵ字型の井戸構造）が形成されるように作製する。すなわち、各層の界面にトラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないように積層構造を形成する。仮に、積層された多層膜の層間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップあるいは再結合により消滅してしまう。
なお、図５（Ａ）では、酸化物半導体膜１０１ａと酸化物半導体膜１０１ｃのＥｃが同様である場合について示したが、それぞれが異なっていてもよい。例えば、酸化物半導体膜１０１ａよりも酸化物半導体膜１０１ｃのＥｃが高いエネルギーを有する場合、バンド構造の一部は、図５（Ｂ）のように示される。
図５（Ａ）、図５（Ｂ）より、酸化物半導体膜１０１ｂがウェル（井戸）となり、第２のトランジスタ１００において、チャネルが酸化物半導体膜１０１ｂに形成されることがわかる。なお、酸化物半導体膜１０１ａ、酸化物半導体膜１０１ｂ、酸化物半導体膜１０１ｃは伝導帯下端のエネルギーが連続的に変化しているため、Ｕ字型井戸（Ｕ Ｓｈａｐｅ Ｗｅｌｌ）とも呼ぶことができる。また、このような構成で形成されたチャネルを埋め込みチャネルということもできる。
なお、酸化物半導体膜１０１ａ及び酸化物半導体膜１０１ｃと、酸化シリコン膜などの絶縁膜との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得る。酸化物半導体膜１０１ａ及び酸化物半導体膜１０１ｃがあることにより、酸化物半導体膜１０１ｂと当該トラップ準位とを遠ざけることができる。ただし、酸化物半導体膜１０１ａまたは酸化物半導体膜１０１ｃのＥｃと、酸化物半導体膜１０１ｂのＥｃとのエネルギー差が小さい場合、酸化物半導体膜１０１ｂの電子が酸化物半導体膜１０１ａまたは酸化物半導体膜１０１ｃの電子が該エネルギー差を越えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、絶縁膜界面にマイナスの固定電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。
したがって、トランジスタのしきい値電圧の変動を低減するには、酸化物半導体膜１０１ａ及び酸化物半導体膜１０１ｃのＥｃと、酸化物半導体膜１０１ｂとの間にエネルギー差を設けることが必要となる。それぞれの当該エネルギー差は、０．１ｅＶ以上が好ましく、０．１５ｅＶ以上がより好ましい。
なお、酸化物半導体膜１０１ａ、酸化物半導体膜１０１ｂ、酸化物半導体膜１０１ｃには、結晶部が含まれることが好ましい。特にｃ軸に配向した結晶を用いることでトランジスタに安定した電気特性を付与することができる。
また、図５（Ｂ）に示すようなバンド構造において、酸化物半導体膜１０１ｃを設けず、酸化物半導体膜１０１ｂとゲート絶縁膜１０４の間にＩｎ−Ｇａ酸化物（たとえば、原子数比でＩｎ：Ｇａ＝７：９３）を設けてもよい。
酸化物半導体膜１０１ｂは、酸化物半導体膜１０１ａ及び酸化物半導体膜１０１ｃよりも電子親和力の大きい酸化物を用いる。例えば、酸化物半導体膜１０１ｂとして、酸化物半導体膜１０１ａ及び酸化物半導体膜１０１ｃよりも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
ここで、酸化物半導体膜１０１ｂの厚さは、少なくとも酸化物半導体膜１０１ａよりも厚く形成することが好ましい。酸化物半導体膜１０１ｂが厚いほど、トランジスタのオン電流を高めることができる。また、酸化物半導体膜１０１ａは、酸化物半導体膜１０１ｂの界面準位の生成を抑制する効果が失われない程度の厚さであればよい。例えば、酸化物半導体膜１０１ｂの厚さは、酸化物半導体膜１０１ａの厚さに対して、１倍よりも大きく、好ましくは２倍以上、より好ましくは４倍以上、より好ましくは６倍以上とすればよい。なお、トランジスタのオン電流を高める必要のない場合にはその限りではなく、酸化物半導体膜１０１ａの厚さを酸化物半導体膜１０１ｂの厚さ以上としてもよい。
また、酸化物半導体膜１０１ｃも酸化物半導体膜１０１ａと同様に、酸化物半導体膜１０１ｂの界面準位の生成を抑制する効果が失われない程度の厚さであればよい。例えば、酸化物半導体膜１０１ａと同等またはそれ以下の厚さとすればよい。酸化物半導体膜１０１ｃが厚いと、ゲート電極による電界が酸化物半導体膜１０１ｂに届きにくくなる恐れがあるため、酸化物半導体膜１０１ｃは薄く形成することが好ましい。例えば、酸化物半導体膜１０１ｂの厚さよりも薄くすればよい。なお、これに限られず、酸化物半導体膜１０１ｃの厚さはゲート絶縁膜１０４の耐圧を考慮して、トランジスタを駆動させる電圧に応じて適宜設定すればよい。
ここで、例えば、酸化物半導体膜１０１ｂが、構成元素の異なる絶縁膜（例えば酸化シリコン膜を含む絶縁膜など）と接する場合、これらの界面に界面準位が形成され、該界面準位はチャネルを形成することがある。このような場合、しきい値電圧の異なる第２のトランジスタが出現し、トランジスタの見かけ上のしきい値電圧が変動することがある。しかしながら、本構成のトランジスタにおいては、酸化物半導体膜１０１ｂを構成する金属元素を一種以上含んで酸化物半導体膜１０１ａを有しているため、酸化物半導体膜１０１ａと酸化物半導体膜１０１ｂとの界面に界面準位を形成しにくくなる。よって酸化物半導体膜１０１ａを設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきや変動を低減することができる。
また、ゲート絶縁膜１０４と酸化物半導体膜１０１ｂとの界面にチャネルが形成される場合、該界面で界面散乱がおこり、トランジスタの電界効果移動度が低下する場合がある。しかしながら、本構成のトランジスタにおいては、酸化物半導体膜１０１ｂを構成する金属元素を一種以上含んで酸化物半導体膜１０１ｃを有しているため、酸化物半導体膜１０１ｂと酸化物半導体膜１０１ｃとの界面ではキャリアの散乱が起こりにくく、トランジスタの電界効果移動度を高くすることができる。
電極１０３ａ及び電極１０３ｂは、一方がソース電極として機能し、他方がドレイン電極として機能する。
電極１０３ａ及び電極１０３ｂは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
ゲート絶縁膜１０４は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁膜を単層または積層で用いることができる。またはこれらの絶縁膜に例えば酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁膜を窒化処理しても良い。上記の絶縁膜に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
また、ゲート絶縁膜１０４として、絶縁膜１２６と同様に、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いることが好ましい。
なお、特定の材料をゲート絶縁膜に用いると、特定の条件でゲート絶縁膜に電子を捕獲せしめて、しきい値電圧を増大させることもできる。例えば、酸化シリコンと酸化ハフニウムの積層膜のように、ゲート絶縁膜の一部に酸化ハフニウム、酸化アルミニウム、酸化タンタルのような電子捕獲準位の多い材料を用い、より高い温度（半導体装置の使用温度あるいは保管温度よりも高い温度、あるいは、１２５℃以上４５０℃以下、代表的には１５０℃以上３００℃以下）の下で、ゲート電極の電位をソース電極やドレイン電極の電位より高い状態を、１秒以上、代表的には１分以上維持することで、半導体膜からゲート電極に向かって、電子が移動し、そのうちのいくらかは電子捕獲準位に捕獲される。
このように電子捕獲準位に必要な量の電子を捕獲させたトランジスタは、しきい値電圧がプラス側にシフトする。ゲート電極の電圧の制御によって電子の捕獲する量を制御することができ、それに伴ってしきい値電圧を制御することができる。また、電子を捕獲せしめる処理は、トランジスタの作製過程におこなえばよい。
例えば、トランジスタのソース電極あるいはドレイン電極に接続する配線の形成後、あるいは、前工程（ウェハー処理）の終了後、あるいは、ウェハーダイシング工程後、パッケージ後等、工場出荷前のいずれかの段階で行うとよい。いずれの場合にも、その後に１２５℃以上の温度に１時間以上さらされないことが好ましい。
ゲート電極１０５は、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属、または上述した金属を成分とする合金か、上述した金属を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属を用いてもよい。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体、ニッケルシリサイド等のシリサイドを用いてもよい。例えば、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数の金属を組み合わせた合金膜、もしくはこれらの窒化膜を用いてもよい。
また、ゲート電極１０５は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属の積層構造とすることもできる。
また、プラグ１６４と電気的に接続するプラグ１６７が絶縁膜１２７、絶縁膜１０８、絶縁膜１０７に埋め込まれるように設けられる。また、ゲート電極１０５と電気的に接続するプラグ１６８が絶縁膜１２７、絶縁膜１０８、絶縁膜１０７に埋め込まれるように設けられる。また、プラグ１６６と電気的に接続するプラグ１６９が絶縁膜１２７、絶縁膜１０８、絶縁膜１０７に埋め込まれるように設けられる。
また、ゲート電極１０５とゲート絶縁膜１０４の間に、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜、Ｉｎ−Ｓｎ系酸窒化物半導体膜、Ｉｎ−Ｇａ系酸窒化物半導体膜、Ｉｎ−Ｚｎ系酸窒化物半導体膜、Ｓｎ系酸窒化物半導体膜、Ｉｎ系酸窒化物半導体膜、金属窒化膜（ＩｎＮ、ＺｎＮ等）等を設けてもよい。これらの膜は５ｅＶ以上、好ましくは５．５ｅＶ以上の仕事関数を有し、酸化物半導体の電子親和力よりも大きい値であるため、酸化物半導体を用いたトランジスタのしきい値電圧をプラスにシフトすることができ、所謂ノーマリーオフ特性のスイッチング素子を実現できる。例えば、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を用いる場合、少なくとも酸化物半導体膜１０１ｂより高い窒素濃度、具体的には７原子％以上のＩｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を用いる。
絶縁膜１０７は、バリア膜１２０と同様、水や水素が透過しにくい材料を用いることが好ましい。また、特に、絶縁膜１０７として酸素を透過しにくい材料を用いることが好ましい。
酸素を透過しにくい材料を含む絶縁膜１０７で酸化物半導体膜１０１ｂを覆うことで、酸化物半導体膜１０１ｂから絶縁膜１０７よりも上方に酸素が放出されることを抑制することができる。さらに、絶縁膜１２６から脱離した酸素を絶縁膜１０７よりも下側に閉じ込めることができるため、酸化物半導体膜１０１ｂに供給しうる酸素の量を増大させることができる。
また、水や水素を透過しにくい絶縁膜１０７により、外部から酸化物半導体にとっての不純物である水や水素が混入することを抑制でき、第２のトランジスタ１００の電気特性の変動が抑制され、信頼性の高いトランジスタを実現できる。
なお、絶縁膜１０７よりも下側に、絶縁膜１２６と同様の、加熱により酸素が脱離する絶縁膜を設け、ゲート絶縁膜１０４を介して酸化物半導体膜１０１ｂの上側からも酸素を供給する構成としてもよい。
ここで、第１のトランジスタ１１０および第２のトランジスタ１００を含む半導体装置の占有面積について、図２を用いて説明する。
図２（Ａ）は、図１（Ｂ）の第１のトランジスタ１１０および第２のトランジスタ１００を含む断面図を抽出した図である。半導体装置を微細化し、占有面積を縮小するためには、第１のトランジスタ１１０および第２のトランジスタ１００が積層して設けられていることが好ましい。特に、第１のトランジスタ１１０のゲート電極１１５と第２のトランジスタ１１０のゲート電極１０５とが互いに重なっていることが好ましい。
なお、図２（Ａ）に示す点Ｏを第１のトランジスタ１１０のゲート電極１１５の上面の中心、線分Ｂ１−Ｂ２に酸化物半導体膜１０１ａの底面の長辺が収まるようにしたとき、図２（Ａ）で示される三角形Ｂ１−Ｏ−Ｂ２の∠Ｂ１−Ｏ−Ｂ２は、１２０°以下、好ましくは９０°以下、さらに好ましくは６０°であるとよい。∠Ｂ１−Ｏ−Ｂ２を小さくするほど半導体装置の占有面積を縮小することができる。
また、図２（Ｂ）に逆向きの四角錐（以降、逆四角錐という）を示す。逆四角錐は、第１乃至第４の二等辺三角形と、正方形と、を有する。一の二等辺三角形の頂点が第１のトランジスタ１１０のゲート電極１１５の上面の中心、酸化物半導体膜１０１ａの底面が正方形の領域に収まり、かつ一の二等辺三角形の頂角が１２０°以下である逆四角錐に第２のトランジスタ１００が収まると好ましく、一の二等辺三角形の頂角が９０°以下であるとより好ましく、一の二等辺三角形の頂角が６０°以下であるとさらに好ましい。一の二等辺三角形の頂角を小さくするほど半導体装置の占有面積を縮小することができる。
また、図２（Ｃ）に逆向きの直円錐（以降、逆直円錐という）を示す。逆直円錐は、円を有する。逆直円錐の頂点と円の中心とを通る逆円錐の面は、二等辺三角形を有する。二等辺三角形の頂点が第１のトランジスタ１１０のゲート電極１１５の上面の中心、酸化物半導体膜１０１ａの底面が円の領域に収まり、かつ二等辺三角形の頂角が１２０°以下である逆直円錐に第２のトランジスタ１００が収まると好ましく、二等辺三角形の頂角が９０°以下であるとより好ましく、二等辺三角形の頂角が６０°以下であるとさらに好ましい。二等辺三角形の頂角を小さくするほど半導体装置の占有面積を縮小することができる。
また、第２のトランジスタ１００に適用可能なトランジスタの構成例について示す。図６（Ａ）は以下で例示するトランジスタの上面概略図であり、図６（Ｂ）、図６（Ｃ）はそれぞれ、図６（Ａ）中の切断線Ａ１−Ａ２、Ｂ１−Ｂ２で切断したときの断面概略図である。なお、図６（Ｂ）はトランジスタのチャネル長方向の断面に相当し、図６（Ｃ）はトランジスタのチャネル幅方向の断面に相当する。
図６（Ｃ）に示すように、トランジスタのチャネル幅方向の断面において、ゲート電極が酸化物半導体膜１０１ｂの上面及び側面に面して設けられることで、酸化物半導体膜１０１ｂの上面近傍だけでなく側面近傍にまでチャネルが形成され、実効的なチャネル幅が増大し、オン状態における電流（オン電流）を高めることができる。特に、酸化物半導体膜１０１ｂの幅が極めて小さい（例えば５０ｎｍ以下、好ましくは３０ｎｍ以下、より好ましくは２０ｎｍ以下）場合には、酸化物半導体膜１０１ｂの内部にまでチャネルが形成される領域が広がるため、微細化するほどオン電流に対する寄与が高まる。
なお、図７（Ａ）、図７（Ｂ）、図７（Ｃ）に示すように、ゲート電極１０５の幅を狭くしてもよい。その場合、例えば、電極１０３ａ及び電極１０３ｂや、ゲート電極１０５などをマスクとして、酸化物半導体膜１０１ｂなどに、アルゴン、水素、リン、ホウ素などの不純物を導入することができる。その結果、酸化物半導体膜１０１ｂなどにおいて、低抵抗領域１０９ａ、低抵抗領域１０９ｂを設けることができる。なお、低抵抗領域１０９ａ、低抵抗領域１０９ｂは、必ずしも、設けなくてもよい。なお、図６だけでなく、他の図面においても、ゲート電極１０５の幅を狭くすることができる。
図８（Ａ）、図８（Ｂ）に示すトランジスタは、図６で例示したトランジスタと比較して、酸化物半導体膜１０１ｃが電極１０３ａ及び電極１０３ｂの下面に接して設けられている点で主に相違している。
このような構成とすることで、酸化物半導体膜１０１ａ、酸化物半導体膜１０１ｂ及び酸化物半導体膜１０１ｃを構成するそれぞれの膜の成膜時において、大気に触れさせることなく連続的に成膜することができるため、各々の界面欠陥を低減することができる。
また、上記では、酸化物半導体膜１０１ｂに接して酸化物半導体膜１０１ａ及び酸化物半導体膜１０１ｃを設ける構成を説明したが、酸化物半導体膜１０１ａまたは酸化物半導体膜１０１ｃの一方、またはその両方を設けない構成としてもよい。
なお、図８においても、図６と同様に、ゲート電極１０５の幅を狭くすることができる。その場合の例を、図９（Ａ）、図９（Ｂ）に示す。なお、図６、図８だけでなく、他の図面においても、ゲート電極１０５の幅を狭くすることができる。
また、図１０（Ａ）、図１０（Ｂ）に示すように酸化物半導体膜１０１ｂと電極１０３ａとの間、および酸化物半導体膜１０１ｂと電極１０３ｂとの間に層１４７ａおよび層１４７ｂと接する構造とすることができる。
層１４７ａおよび層１４７ｂとしては、例えば、透明導電体、酸化物半導体、窒化物半導体または酸化窒化物半導体を用いればよい。層１４７ａおよび層１４７ｂは、例えば、インジウム、スズおよび酸素を含む層、インジウムおよび亜鉛を含む層、インジウム、タングステンおよび亜鉛を含む層、スズおよび亜鉛を含む層、亜鉛およびガリウムを含む層、亜鉛およびアルミニウムを含む層、亜鉛およびフッ素を含む層、亜鉛およびホウ素を含む層、スズおよびアンチモンを含む層、スズおよびフッ素を含む層またはチタンおよびニオブを含む層などを用いればよい。または、これらの層が水素、炭素、窒素、シリコン、ゲルマニウムまたはアルゴンを含んでも構わない。
層１４７ａおよび層１４７ｂは、可視光線を透過する性質を有しても構わない。または、層１４７ａおよび層１４７ｂは、可視光線、紫外線、赤外線もしくはＸ線を、反射もしくは吸収することで透過させない性質を有しても構わない。このような性質を有することで、迷光によるトランジスタの電気特性の変動を抑制できる場合がある。
また、層１４７ａおよび層１４７ｂは、酸化物半導体膜１０１ｂなどとの間にショットキー障壁を形成しない層を用いると好ましい場合がある。こうすることで、トランジスタのオン特性を向上させることができる。
なお、層１４７ａおよび層１４７ｂは、電極１０３ａおよび電極１０３ｂよりも高抵抗の層を用いると好ましい場合がある。また、層１４７ａおよび層１４７ｂは、トランジスタのチャネルよりも低抵抗の層を用いると好ましい場合がある。例えば、層１４７ａおよび層１４７ｂの抵抗率を、０．１Ωｃｍ以上１００Ωｃｍ以下、０．５Ωｃｍ以上５０Ωｃｍ以下、または１Ωｃｍ以上１０Ωｃｍ以下とすればよい。層１４７ａおよび層１４７ｂの抵抗率を上述の範囲とすることにより、チャネルとドレインとの境界部における電界集中を緩和することができる。そのため、トランジスタの電気特性の変動を低減することができる。また、ドレインから生じる電界に起因したパンチスルー電流を低減することができる。そのため、チャネル長の短いトランジスタにおいても、飽和特性を良好にすることができる。なお、ソースとドレインとが入れ替わらない回路構成であれば、層１４７ａまたは層１４７ｂのいずれか一方のみ（例えば、ドレイン側）を配置するほうが好ましい場合がある。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の上面に形成されるチャネル領域の割合に対して、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
以上が第２のトランジスタ１００についての説明である。
第２のトランジスタ１００を覆う絶縁膜１２７は、その下層の凹凸形状を被覆する平坦化膜として機能する。また、絶縁膜１０８は、絶縁膜１２７を成膜する際の保護膜としての機能を有していてもよい。絶縁膜１０８は不要であれば設けなくてもよい。
また、プラグ１７０は絶縁膜１２８に埋め込まれるように設けられ、プラグ１６７と電気的に接続している。また、プラグ１７１は絶縁膜１２８に埋め込まれるように設けられ、プラグ１６８と電気的に接続している。また、プラグ１７２は絶縁膜１２８に埋め込まれるように設けられ、プラグ１６９と電気的に接続している。
また、電極１７３はプラグ１７０と電気的に接続し、電極１７４はプラグ１７１と電気的に接続し、電極１７５はプラグ１７２と電気的に接続している。
本発明の一態様の半導体装置は、第１のトランジスタ１１０と、第１のトランジスタの上方に位置する第２のトランジスタ１００とを有するため、これらを積層して設けることにより素子の占有面積を縮小することができる。さらに、第１のトランジスタ１１０と第２のトランジスタ１００との間に設けられたバリア膜１２０により、これよりも下層に存在する水や水素等の不純物が第２のトランジスタ１００側に拡散することを抑制できる。
以上が構成例についての説明である。
［作製方法例］
以下では、上記構成例で示した半導体装置の作製方法の一例について、図１１乃至図１６を用いて説明する。
まず、半導体基板１１１を準備する。半導体基板１１１としては、例えば、単結晶シリコン基板（ｐ型の半導体基板、またはｎ型の半導体基板を含む）、炭化シリコンや窒化ガリウムを材料とした化合物半導体基板などを用いることができる。また、半導体基板１１１として、ＳＯＩ基板を用いてもよい。以下では、半導体基板１１１として単結晶シリコンを用いた場合について説明する。
続いて、半導体基板１１１に素子分離層（図示せず）を形成する。素子分離層はＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法またはＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法等を用いて形成すればよい。
同一基板上にｐ型のトランジスタとｎ型のトランジスタを形成する場合、半導体基板１１１の一部にｎウェルまたはｐウェルを形成してもよい。例えば、ｎ型の半導体基板１１１にｐ型の導電性を付与するホウ素などの不純物元素を添加してｐウェルを形成し、同一基板上にｎ型のトランジスタとｐ型のトランジスタを形成してもよい。
続いて、半導体基板１１１上にゲート絶縁膜１１４となる絶縁膜を形成する。例えば、表面窒化処理後に酸化処理を行い、シリコンと窒化シリコン界面を酸化して酸化窒化シリコン膜を形成してもよい。例えばＮＨ３雰囲気中で７００℃にて熱窒化シリコン膜を表面に形成後に酸素ラジカル酸化を行うことで酸化窒化シリコン膜が得られる。
当該絶縁膜は、スパッタリング法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法（熱ＣＶＤ法、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法等を含む）、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、またはＰＬＤ（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等で成膜することにより形成してもよい。
続いて、ゲート電極１１５となる導電膜を形成する。導電膜としては、タンタル、タングステン、チタン、モリブデン、クロム、ニオブ等から選択された金属、またはこれらの金属を主成分とする合金材料若しくは化合物材料を用いることが好ましい。また、リン等の不純物を添加した多結晶シリコンを用いることができる。また、金属窒化物膜と上記の金属膜の積層構造を用いてもよい。金属窒化物としては、窒化タングステン、窒化モリブデン、窒化チタンを用いることができる。金属窒化物膜を設けることにより、金属膜の密着性を向上させることができ、剥離を防止することができる。また、ゲート電極１１５の仕事関数を制御する金属膜を設けてもよい。
導電膜は、スパッタリング法、蒸着法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）などにより成膜することができる。また、プラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法あるいはＡＬＤ法が好ましい。
続いて、当該導電膜上にリソグラフィ法等を用いてレジストマスクを形成し、当該導電膜の不要な部分を除去する。その後、レジストマスクを除去することにより、ゲート電極１１５を形成することができる。
ここで、被加工膜の加工方法について説明する。被加工膜を微細に加工する場合には、様々な微細加工技術を用いることができる。例えば、リソグラフィ法等で形成したレジストマスクに対してスリミング処理を施す方法を用いてもよい。また、リソグラフィ法等でダミーパターンを形成し、当該ダミーパターンにサイドウォールを形成した後にダミーパターンを除去し、残存したサイドウォールをマスクとして用いて、被加工膜をエッチングしてもよい。また、被加工膜のエッチングとして、高いアスペクト比を実現するために、異方性のドライエッチングを用いることが好ましい。また、無機膜または金属膜からなるハードマスクを用いてもよい。
レジストマスクの形成に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、またはこれらを混合させた光を用いることができる。そのほか、紫外線やＫｒＦレーザ光、またはＡｒＦレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外光（ＥＵＶ：Ｅｘｔｒｅｍｅ Ｕｌｔｒａ−ｖｉｏｌｅｔ）やＸ線を用いてもよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、Ｘ線または電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
また、レジストマスクとなるレジスト膜を形成する前に、被加工膜とレジスト膜との密着性を改善する機能を有する有機樹脂膜を形成してもよい。当該有機樹脂膜は、例えばスピンコート法などにより、その下層の段差を被覆して表面を平坦化するように形成することができ、当該有機樹脂膜の上層に設けられるレジストマスクの厚さのばらつきを低減できる。また、特に微細な加工を行う場合には、当該有機樹脂膜として、露光に用いる光に対する反射防止膜として機能する材料を用いることが好ましい。このような機能を有する有機樹脂膜としては、例えばＢＡＲＣ（Ｂｏｔｔｏｍ Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｏｎ Ｃｏａｔｉｎｇ）膜などがある。当該有機樹脂膜は、レジストマスクの除去と同時に除去するか、レジストマスクを除去した後に除去すればよい。
ゲート電極１１５の形成後、ゲート電極１１５の側面を覆うサイドウォールを形成してもよい。サイドウォールは、ゲート電極１１５の厚さよりも厚い絶縁膜を成膜した後に、異方性エッチングを施し、ゲート電極１１５の側面部分のみ当該絶縁膜を残存させることにより形成できる。
サイドウォールの形成時にゲート絶縁膜１１４となる絶縁膜も同時にエッチングされることにより、ゲート電極１１５及びサイドウォールの下部にゲート絶縁膜１１４が形成される。または、ゲート電極１１５を形成した後にゲート電極１１５またはゲート電極１１５を加工するためのレジストマスクをエッチングマスクとして当該絶縁膜をエッチングすることによりゲート絶縁膜１１４を形成してもよい。または、当該絶縁膜に対してエッチングによる加工を行わずに、そのままゲート絶縁膜１１４として用いることもできる。
続いて、半導体基板１１１のゲート電極１１５（及びサイドウォール）が設けられていない領域にリンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を添加する。この段階における断面概略図が図１１（Ａ）に相当する。
続いて、絶縁膜１２１を形成した後、上述した導電性を付与する元素の活性化のための第１の加熱処理を行う。
絶縁膜１２１は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよく、積層または単層で設ける。絶縁膜１２１はスパッタリング法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法などを用いて形成することができる。特に、当該絶縁膜をＣＶＤ法、好ましくはプラズマＣＶＤ法によって成膜すると、被覆性を向上させることができるため好ましい。またプラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法あるいはＡＬＤ法が好ましい。
第１の加熱処理は、希ガスや窒素ガスなどの不活性ガス雰囲気下、または減圧雰囲気下にて、例えば、４００℃以上でかつ基板の歪み点未満で行うことができる。
この段階で第１のトランジスタ１１０が形成される。
続いて、絶縁膜１２２及び絶縁膜１２３を形成する。
絶縁膜１２２は、絶縁膜１２１に用いることのできる材料のほか、酸素と水素を含む窒化シリコン（ＳｉＮＯＨ）を用いると、加熱によって脱離する水素の量を多くすることができるため好ましい。また、絶縁膜１２３は、絶縁膜１２１に用いることのできる材料のほか、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性の良い酸化シリコンを用いることが好ましい。
絶縁膜１２２及び絶縁膜１２３は、例えば、スパッタリング法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法などを用いて形成することができる。特に、当該絶縁膜をＣＶＤ法、好ましくはプラズマＣＶＤ法によって成膜すると、被覆性を向上させることができるため好ましい。また、プラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法あるいはＡＬＤ法が好ましい。
続いて絶縁膜１２３の上面をＣＭＰ法等を用いて平坦化する。
その後、半導体膜１１２中のダングリングボンドを絶縁膜１２２から脱離する水素によって終端するための第２の加熱処理を行う。
第２の加熱処理は、上記第１の加熱処理の説明で例示した条件で行うことができる。
続いて、絶縁膜１２３上に絶縁膜１２４を形成する。
続いて、絶縁膜１２１、絶縁膜１２２、絶縁膜１２３及び絶縁膜１２４に低抵抗層１１３ａ、低抵抗層１１３ｂ及びゲート電極１１５等に達する開口部を形成する。その後、開口部を埋めるように導電膜を形成し、絶縁膜１２４の上面が露出するように該導電膜に平坦化処理を施すことにより、プラグ１６１、プラグ１６２、プラグ１６３等を形成する。導電膜の形成は、例えばスパッタリング法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法などを用いて形成することができる。この段階における断面概略図が図１１（Ｂ）に相当する。
絶縁膜１２４上に電極１３６を形成する（図１１（Ｃ）参照）。
次に、電極１３６を覆う絶縁膜１２５を形成し、絶縁膜１２５の上面をＣＭＰ法などにより平坦化する。絶縁膜１２５となる絶縁膜は、絶縁膜１２１等と同様の材料及び方法により形成することができる。
絶縁膜１２５を形成した後、第３の加熱処理を行うことが好ましい。第３の加熱処理により、各層に含まれる水や水素を脱離させることにより、水や水素の含有量を低減することができる。後述するバリア膜１２０を形成する直前に第３の加熱処理を施し、バリア膜１２０よりも下層に含まれる水素や水を徹底的に除去した後に、バリア膜１２０を形成することで、後の工程でバリア膜１２０よりも下層側に水や水素が再度拡散・放出してしまうことを抑制することができる。
第３の加熱処理は、上記第１の加熱処理の説明で例示した条件で行うことができる。
続いて、絶縁膜１２５上にバリア膜１２０を形成する（図１１（Ｄ）参照）。
バリア膜１２０は、例えばスパッタリング法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法などを用いて形成することができる。特に、当該バリア膜をＣＶＤ法、好ましくはプラズマＣＶＤ法によって成膜すると、被覆性を向上させることができるため好ましい。また、プラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法あるいはＡＬＤ法が好ましい。
バリア膜１２０を形成した後に、バリア膜１２０に含まれる水や水素を低減あるいは脱離ガスを抑制するための加熱処理を行ってもよい。
バリア膜１２０上に、絶縁膜１２６となる絶縁膜を形成する。絶縁膜１２６となる絶縁膜は、例えばスパッタリング法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法などを用いて形成することができる。特に、当該絶縁膜をＣＶＤ法、好ましくはプラズマＣＶＤ法によって成膜すると、被覆性を向上させることができるため好ましい。また、プラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法あるいはＡＬＤ法が好ましい。
絶縁膜１２６となる絶縁膜に酸素を過剰に含有させるためには、例えば酸素雰囲気下にて絶縁膜１２６となる絶縁膜の成膜を行えばよい。または、成膜後の絶縁膜１２６となる絶縁膜に酸素を導入して酸素を過剰に含有する領域を形成してもよく、双方の手段を組み合わせてもよい。
例えば、成膜後の絶縁膜１２６となる絶縁膜に酸素（少なくとも酸素ラジカル、酸素原子、酸素イオンのいずれかを含む）を導入して酸素を過剰に含有する領域を形成する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理などを用いることができる。
酸素導入処理には、酸素を含むガスを用いることができる。酸素を含むガスとしては、酸素、一酸化二窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる。また、酸素導入処理において、酸素を含むガスに希ガスを含ませてもよく、例えば、二酸化炭素と水素とアルゴンの混合ガスを用いることができる。
また、絶縁膜１２６となる絶縁膜を形成した後、その上面の平坦性を高めるためにＣＭＰ法等を用いた平坦化処理を行って絶縁膜１２６を形成する（図１２（Ａ）参照）。
続いて、酸化物半導体膜１０１ａとなる酸化物半導体膜１０２ａと、酸化物半導体膜１０１ｂとなる酸化物半導体膜１０２ｂを順に成膜する。当該酸化物半導体膜は、大気に触れさせることなく連続して成膜することが好ましい。
酸化物半導体膜１０２ｂを成膜後、第４の加熱処理を行うことが好ましい。加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよい。また、加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。加熱処理は、酸化物半導体膜１０２ｂを成膜した直後に行ってもよいし、酸化物半導体膜１０２ｂを加工して島状の酸化物半導体膜１０１ｂを形成した後に行ってもよい。加熱処理により、絶縁膜１２６から酸化物半導体膜に酸素が供給され、半導体膜中の酸素欠損を低減することができる。
次に酸化物半導体膜１０２ｂ上にハードマスクとなる導電膜１０３と、絶縁膜１０６とを順に形成する（図１２（Ｂ）参照）。導電膜１０３は、スパッタリング法、蒸着法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）などにより成膜することができる。また、プラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法あるいはＡＬＤ法が好ましい。絶縁膜１０６としては、例えば、窒化シリコン膜、酸化シリコン膜、酸化窒化シリコン膜などの無機膜を用いれば良く、例えばスパッタリング法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法などを用いて形成することができる。特に、当該絶縁膜をＣＶＤ法、好ましくはプラズマＣＶＤ法によって成膜すると、被覆性を向上させることができるため好ましい。また、プラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法あるいはＡＬＤ法が好ましい。
この絶縁膜１０６と、導電膜１０３の二層をハードマスクとして用いて、酸化物半導体膜１０２ｂ、酸化物半導体膜１０２ａ、絶縁膜１２６、バリア膜１２０及び絶縁膜１２５に、プラグ１６１、プラグ１６３、及び電極１３６に達する、微細な開口部形成方法の一例を次に示す。
絶縁膜１０６上に上記と同様の方法を用いてレジストマスク１４１を形成する。絶縁膜１０６とレジストマスクとの密着性を良好にするために、絶縁膜１０６とレジストマスクの間に有機樹脂膜を形成しても良い。
次に、レジストマスク１４１を用いて、有機樹脂膜をエッチングする（図１２（Ｃ）参照）。続けて、絶縁膜１０６をエッチングし絶縁膜１０６ａを形成する。この時、絶縁膜のエッチング速度に対して、レジストマスクのエッチング速度を小さくすることが好ましい。すなわち、レジストマスクのエッチング速度を小さく抑えることで絶縁膜のおける開口部の横方向への広がりを防止することができる（図１３（Ａ）参照）。
次に、絶縁膜１０６ａをマスクとして、導電膜１０３のドライエッチングを行い、導電膜１０３ａ１を形成する。ここでは、絶縁膜１０６ａのエッチング速度を小さく抑えることが好ましいことは、上記と同様の理由である。また、ドライエッチングにおいて、レジストマスク１４１や有機樹脂膜１４０ａもエッチングされて、後退したレジストマスク１４１ａや後退した有機樹脂膜１４０ｂが形成される。
以上の工程を行うことで、絶縁膜１０６ａと、導電膜１０３との二層のハードマスクを形成することができる（図１３（Ｂ）参照）。
この二層のハードマスクを用いて、酸化物半導体膜１０２ｂ、酸化物半導体膜１０２ａ、絶縁膜１２６、バリア膜１２０及び絶縁膜１２５のドライエッチングを行うことで、プラグ１６１と、プラグ１６３に達する、微細な開口部を形成することができる。また、同時に酸化物半導体膜１４６ａおよび酸化物半導体膜１４６ｂが形成される。さらに、ドライエッチングにおいて、レジストマスク１４１ａおよび有機樹脂膜１４０ｂは、エッチングされて消失する。（図１４（Ａ）参照）。
二層のハードマスクのうちの絶縁膜１０６ａは、上記、酸化物半導体膜１０２ｂ、酸化物半導体膜１０２ａ、絶縁膜１２６、バリア膜１２０及び絶縁膜１２５のドライエッチング中に消失してもかまわない。ただし、上記エッチングにて、もう一つのハードマスクである導電膜１０３が過剰にエッチングされることを防ぐために、絶縁膜１０６ａがちょうどエッチングされて消失する程度、または絶縁膜１０６ａがその膜厚の１０％程度多くエッチングされるように、エッチング時間を適宜調整して形成すると良い。（図１４（Ａ）参照）。または、意図的に絶縁膜１０６ａを残してもよいが、その場合は、絶縁膜１０６ａの膜厚を適宜調整して形成することで可能である。絶縁膜１０６ａを残すことで、後の工程であるＣＭＰ工程の終点検出の際のストッパー膜として機能し、導電膜１０３ａ１の膜厚が小さくなることを抑制することができる。または、トランジスタ１００の特性において、ゲート電極と、ソース電極の寄生容量と、ゲート電極と、ドレイン電極間の寄生容量を小さくすることができる。または、ゲート電極と、ソース電極のリーク電流と、ゲート電極と、ドレイン電極間のリーク電流を小さくすることができる。
ここで、絶縁膜１０６ａと、導電膜１０３との二層のハードマスクを作製すること、とこの二層のハードマスクを用いて、酸化物半導体膜１０２ｂ、酸化物半導体膜１０２ａ、絶縁膜１２６、バリア膜１２０及び絶縁膜１２５のドライエッチングを行い、プラグ１６１と、プラグ１６３に達する、微細な開口部を形成する、ドライエッチング装置について、図３に示した、エッチング装置の概略図を用いて説明する。
図３に示したエッチング装置は、３つのエッチングチャンバーと、基板を各エッチングチャンバーへ移動する際に一時的に基板を待機させることを目的としたトランスファーチャンバーと、各エッチングチャンバーへエッチングガス等を供給するガス供給システムと、図示していないが、各電源供給システム、ポンプシステム、ガス除害システム等を有する。
複数の膜種で成る多層膜であって、かつ、微細な開口部を形成するには、平行平板型のエッチング装置を用いることが望ましい。特に、高密度プラズマ発生源などを有するエッチング装置であることが好ましい。または、複数のエッチングチャンバーを有することが好ましい。または、エッチングガスが各エッチング層のエッチングにおいて適宜最適なガスを選択し、かつ複数のガスを組み合わせる事ができるようなガス供給システムを有することが好ましい。
複数の膜種を有する多層膜であって、かつ、微細な開口部を、一つのエッチングチャンバーで形成しても良い。この方法では、各エッチング層において最適なエッチングガスをエッチングチャンバー内に導入すれば良い。エッチング装置は、複数のチャンバーを有するエッチング装置であれば、複数の基板を同時並行的に処理することが可能であり、生産効率を高めることができるので好ましい。図３は、３つのエッチングチャンバーを有するエッチング装置の一例である。
一つのエッチングチャンバーで多層膜をエッチングする場合、エッチングチャンバーには、エッチングする膜種に応じて最適なガスに切り替えて、導入してエッチングするので、様々なエッチング生成物がエッチングチャンバー壁に付着し堆積することがある。これが、エッチング中にエッチングチャンバー壁から剥がれ、飛散して、パーティクルとなることがあり、基板上に付着するとエッチング不良を引き起こすことがある。
このようなパーティクルの発生を防止する方法としては、膜種毎にエッチングチャンバーを決めて、エッチングする方法がある。一例として、ハードマスクとなる膜をチャンバーＡでエッチングを行い、それ以外の膜をチャンバーＢでエッチングする方法について以下にて説明する。
まず基板をエッチングチャンバーＡに挿入し、有機樹脂膜と、絶縁膜１０６と、導電膜１０３をエッチングする。有機樹脂膜のエッチングは例えばＣＦ４ガスを用いてもよい。絶縁膜１０６のエッチングは、例えばＣＨＦ３ガスにＯ２ガスを加えた混合ガスを用いてもよい。導電膜１０３のエッチングは、例えばＣＦ４ガスと、Ｃｌ２ガスと、Ｏ２ガスの混合ガスを用いてもよい。次に基板を、エッチングチャンバーＡから、トランスファーチャンバーを介して、エッチングチャンバーＢに挿入し、酸化物半導体膜１０２ｂと、酸化物半導体膜１０２ａと、絶縁膜１２６と、バリア膜１２０と、絶縁膜１２５をエッチングする。酸化物半導体膜１０２ｂと、酸化物半導体膜１０２ａのエッチングガスは、例えばＣＨＦ３ガスにＡｒガスを加えた混合ガスを用いてもよい。絶縁膜１２６のエッチングガスは、例えばＣ４Ｆ６ガスにＡｒガスと、Ｏ２ガスを混合したものを用いてもよい。バリア膜１２０と、絶縁膜１２５のエッチングガスは、例えばＣＨＦ３ガスにＡｒガスを加えた混合ガスを用いてもよい。次に基板を、エッチングチャンバーＢから、上記と同様に、エッチングチャンバーＣに移動してアッシングをする。アッシングガスは例えばＯ２ガスを用いてもよい。
上記一例より、さらに多層膜となっている構成であっても、上記手順に従えば、微細な開口部を形成することができる。
上記の一例の場合のエッチング装置は、複数のエッチングチャンバーを有する必要がある。ただし基板は、チャンバー間の移動時であっても、常に真空下で移動され、一切大気雰囲気にさらされることがないので、再現性の良いエッチングができる。また、膜種毎にエッチングをするので、各エッチングチャンバーでの処理時間を短くすることができるので生産効率を高くすることができる。
次に、導電膜１０３ａ１上、及び上記で形成した開口部内に導電膜を形成する。開口部内には上記導電膜が埋め込まれる。該導電膜は、スパッタリング法、蒸着法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）などにより成膜することができる。また、プラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法あるいはＡＬＤ法が好ましい。次に、導電膜１０３ａ１上に成膜された導電膜をＣＭＰ法により導電膜１０３ａ１の表面が露出するまで研磨する。この時、上記絶縁膜１０６ａを残した場合は、絶縁膜１０６ａは、ＣＭＰのストッパー膜として機能する。よって、プラグ１６４と、プラグ１６６を形成することができる（図１４（Ｂ）参照）。
次に上記と同様の方法によりレジストマスクを形成し、導電膜１０３ａ１の不要な部分をエッチングし、島状導電膜１０３ａ２を形成する。その後、島状導電膜１０３ａ２をマスクとして酸化物半導体膜の不要な部分をエッチングにより除去する。その後レジストマスクを除去することにより、島状の酸化物半導体膜１０１ａと島状の酸化物半導体膜１０１ｂの積層構造を形成することができる（図１５（Ａ）参照）。
また、同時に電極１０３ｃ、島状の酸化物半導体膜１３１ａと島状の酸化物半導体膜１３１ｂの積層構造を形成することができる。
続いて島状導電膜１０３ａ２上に上記と同様の方法によりレジストマスクを形成し、該マスクを用いて島状導電膜１０３ａ２の不要な部分をエッチングすることで、ソース電極またはドレイン電極として機能する電極１０３ａおよび電極１０３ｂを形成することができる（図１５（Ｂ）参照）。
続いて、酸化物半導体膜１０１ｃ、ゲート絶縁膜１０４及びゲート電極１０５を形成する（図１６（Ａ）参照）。
この段階で第２のトランジスタ１００が形成される。
続いて、絶縁膜１０７を形成する。絶縁膜１０７は、例えばスパッタリング法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法などを用いて形成することができる。特に、当該絶縁膜をＣＶＤ法、好ましくはプラズマＣＶＤ法によって成膜すると、被覆性を向上させることができるため好ましい。また、プラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法あるいはＡＬＤ法が好ましい。
絶縁膜１０７の成膜後、第５の加熱処理を行うことが好ましい。加熱処理により、絶縁膜１２６等から酸化物半導体膜１０１ｂに対して酸素を供給し、酸化物半導体膜１０１ｂ中の酸素欠損を低減することができる。また、このとき、絶縁膜１２６から脱離した酸素は、バリア膜１２０及び絶縁膜１０７によってブロックされ、バリア膜１２０よりも下層及び絶縁膜１０７よりも上層には拡散しないため、当該酸素を効果的に閉じ込めることができる。そのため酸化物半導体膜１０１ｂに供給しうる酸素の量を増大させることができ、酸化物半導体膜１０１ｂ中の酸素欠損を効果的に低減することができる。
続いて、絶縁膜１０８及び絶縁膜１２７を順に形成する（図１６（Ｂ）参照）。絶縁膜１０８及び絶縁膜１２７は、例えばスパッタリング法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法、ＡＰＣＶＤ（Ａｔｍｏｓｐｈｅｒｉｃ Ｐｒｅｓｓｕｒｅ ＣＶＤ）法等を含む）、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法などを用いて形成することができる。特に、絶縁膜１０８をＤＣスパッタ法によって成膜すると、バリア性の高い膜を生産性良く厚く成膜できるため好ましい。また、ＡＬＤ法によって成膜すると、イオンダメージを減らし、被覆性を良好なものとすることができるため好ましい。また絶縁膜１２７として有機樹脂などの有機絶縁材料を用いる場合には、スピンコート法などの塗布法を用いて形成してもよい。また、絶縁膜１２７を形成した後にその上面に対して平坦化処理を行うことが好ましい。また、熱処理を行い流動化させて平坦化しても良い。また、平坦性をより良好なものとするために、絶縁膜１２７を形成した後にＣＶＤ法を用いて絶縁膜を積層した後にその上面に対して平坦化処理を行うことが好ましい。
続いて、上記と同様の方法により、絶縁膜１２７、絶縁膜１０８、絶縁膜１０７に開口部を形成し、プラグ１６４に達するプラグ１６７、ゲート電極１０５に達するプラグ１６８、プラグ１６６に達するプラグ１６９を形成する（図１６（Ｂ）参照。）
続いて、絶縁膜１２８を形成する。なお、絶縁膜１２８は絶縁膜１２７の説明を援用することができる。
続いて、上記と同様の方法により、絶縁膜１２８に開口部を設け、プラグ１６７に達するプラグ１７０、プラグ１６８に達するプラグ１７１、プラグ１６９に達するプラグ１７２を形成する。
続いて、プラグ１７０と電気的に接続する電極１７３と、プラグ１７１と電気的に接続する電極１７４と、プラグ１７２と電気的に接続する電極１７５を形成する（図１（Ｂ）参照）。
以上の工程により、本発明の一態様の半導体装置を作製することができる。
＜変形例１＞
また、本実施の形態の変形例として、図１７に示すように、第１のトランジスタ１１０と第２のトランジスタ１００の間に容量素子１３０を設ける構成にしてもよい。容量素子の位置を第２のトランジスタ１００より上方に設けてもよい。具体的には、容量素子１３０の一方の電極１３６は、第２のトランジスタ１００のソースまたはドレインの一方、および第１のトランジスタ１１０のゲートと電気的に接続する。また、容量素子１３０の一方の電極１３６上に絶縁膜１３７が設けられ、絶縁膜１３７上に容量素子１３０の他方の電極１３８が設けられている。なお、電極１３８は、配線ＣＬと電気的に接続されている。また、電極１３６は、プラグ１６５を介して電極１０３ｂと電気的に接続している。
以上の構成により、第１のトランジスタ１１０の占有面積内に第２のトランジスタ１００及び容量素子１３０が設けられており、各素子の占有面積を縮小することができる。
また、プラグ１６１とプラグ１６４との間に配線１８０を設けてもよいし、プラグ１６３とプラグ１６６との間に配線１８１を設けてもよい。そのほかの各プラグにおいても同様にプラグとプラグの間に配線を設けてもよい。このような構成にすることでマスクの高いアライメント精度を必要とせず、半導体装置の作製歩留まりの低下を抑制することができる。
＜変形例２＞
また、本実施の形態の変形例として、図１８に示すような構成にしてもよい。図１との違いは、二層のハードマスクのうちの絶縁膜１０６ａを意図的に残している点である。絶縁膜１０６ａは、ＣＭＰのストッパー膜として機能し、導電膜１０３ａ１の膜厚が小さくなることを抑制することができる。または、ゲート電極と、ソース電極の寄生容量と、ゲート電極と、ドレイン電極間の寄生容量を小さくすることができる。または、ゲート電極と、ソース電極のリーク電流と、ゲート電極と、ドレイン電極間のリーク電流を小さくすることができる。
＜変形例３＞
また、本実施の形態の変形例として、図１９に示すように、第１のトランジスタ１１０のゲート電極１１５の位置と第２のトランジスタ１００のゲート電極１０５が互いに重ならない構成としてもよい。
＜変形例４＞
また、本実施の形態の変形例として、図２０（Ａ）に示すように、絶縁膜１２８を形成した後に、上記と同様の方法により、低抵抗層１１３ａと、低抵抗層１１３ｂと、第２のトランジスタ１００のゲート電極１０５まで達する開口部を設け、低抵抗層１１３ａに達するプラグ１７０、第２のトランジスタ１００のゲート電極１０５に達するプラグ１７１、低抵抗層１１３ｂに達するプラグ１７２を形成し、続いて、プラグ１７０と電気的に接続する電極１７３と、プラグ１７１と電気的に接続する電極１７４と、プラグ１７２と電気的に接続する電極１７５を形成した構成としても良い。このように、異なる膜種の多層膜に開口部を形成する場合、図２０（Ｂ）に示すように一部の膜が後退したようなくびれた断面形状になる事がある。これは、くびれた部分の膜のエッチング速度がくびれた部分の上下の膜より、大きい場合にこのような形状になることがあるが、プラグの形成には影響されない。また、くびれた部分は電気的に接触する面積が大きくなるのでトランジスタ特性のオン特性が向上することもある。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
本実施の形態では、上記実施の形態で説明した半導体装置に含まれているトランジスタにおいて、酸化物半導体膜に適用可能な一態様について説明する。
酸化物半導体は、例えば、非単結晶酸化物半導体と単結晶酸化物半導体とに分けられる。または、酸化物半導体は、例えば、結晶性酸化物半導体と非晶質酸化物半導体とに分けられる。
なお、非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。また、結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体などがある。
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像および回折パターンの複合解析像（高分解能ＴＥＭ像ともいう。）を観察することで複数のペレットを確認することができる。一方、高分解能ＴＥＭ像によっても明確なペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
例えば、図３３（Ａ）に示すように、試料面と略平行な方向から、ＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を観察する。ここでは、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いてＴＥＭ像を観察する。なお、球面収差補正機能を用いた高分解能ＴＥＭ像を、以下では、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。なお、Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うことができる。
図３３（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図３３（Ｂ）に示す。図３３（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳの被形成面または上面と平行に配列する。
図３３（Ｂ）において、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図３３（Ｃ）は、特徴的な原子配列を、補助線で示したものである。図３３（Ｂ）および図３３（Ｃ）より、ペレット一つの大きさは１ｎｍ以上３ｎｍ以下程度であり、ペレットとペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像から、基板５１２０上のＣＡＡＣ−ＯＳのペレット５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造となる（図３３（Ｄ）参照。）。図３３（Ｃ）で観察されたペレットとペレットとの間で傾きが生じている箇所は、図３３（Ｄ）に示す領域５１６１に相当する。
また、例えば、図３４（Ａ）に示すように、試料面と略垂直な方向から、ＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を観察する。図３４（Ａ）の領域（１）、領域（２）および領域（３）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図３４（Ｂ）、図３４（Ｃ）および図３４（Ｄ）に示す。図３４（Ｂ）、図３４（Ｃ）および図３４（Ｄ）より、ペレットは、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかしながら、異なるペレット間で、金属原子の配列に規則性は見られない。
例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いてｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図３５（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳは、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図３５（Ｂ）に示すように明瞭なピークは現れない。これに対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφスキャンした場合、図３５（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、ＣＡＡＣ−ＯＳであるＩｎ−Ｇａ−Ｚｎ酸化物に対し、試料面に平行な方向からプローブ径が３００ｎｍの電子線を入射させたときの回折パターン（制限視野透過電子回折パターンともいう。）を図３６（Ａ）に示す。図３６（Ａ）より、例えば、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが確認される。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直な方向からプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図３６（Ｂ）に示す。図３６（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図３６（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図３６（Ｂ）における第２リングは（１１０）面などに起因すると考えられる。
このように、それぞれのペレット（ナノ結晶）のｃ軸が、被形成面または上面に略垂直な方向を向いていることから、ＣＡＡＣ−ＯＳをＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ＣＡＡＣ−ＯＳは、不純物濃度の低い酸化物半導体である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体の主成分以外の元素である。特に、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体内部に含まれると、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
また、ＣＡＡＣ−ＯＳは、欠陥準位密度の低い酸化物半導体である。例えば、酸化物半導体中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
また、ＣＡＡＣ−ＯＳを用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
次に、微結晶酸化物半導体について説明する。
微結晶酸化物半導体は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶を有する酸化物半導体を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。また、ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと同じ起源を有する可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。
このように、それぞれのペレット（ナノ結晶）の結晶方位が規則性を有さないことから、ｎｃ−ＯＳをＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
次に、非晶質酸化物半導体について説明する。
非晶質酸化物半導体は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体である。石英のような無定形状態を有する酸化物半導体が一例である。
非晶質酸化物半導体は、高分解能ＴＥＭ像において結晶部を確認することができない。
非晶質酸化物半導体に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが観測される。
非晶質構造については、様々な見解が示されている。例えば、原子配列に全く秩序性を有さない構造を完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ ｓｔｒｕｃｔｕｒｅ）と呼ぶ場合がある。また、最近接原子間距離または第２近接原子間距離まで秩序性を有し、かつ長距離秩序性を有さない構造を非晶質構造と呼ぶ場合もある。したがって、最も厳格な定義によれば、僅かでも原子配列に秩序性を有する酸化物半導体を非晶質酸化物半導体と呼ぶことはできない。また、少なくとも、長距離秩序性を有する酸化物半導体を非晶質酸化物半導体と呼ぶことはできない。よって、結晶部を有することから、例えば、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳを、非晶質酸化物半導体または完全な非晶質酸化物半導体と呼ぶことはできない。
なお、酸化物半導体は、ｎｃ−ＯＳと非晶質酸化物半導体との間の物性を示す構造を有する場合がある。そのような構造を有する酸化物半導体を、特に非晶質ライク酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。
ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。
以下では、酸化物半導体の構造による電子照射の影響の違いについて説明する。
ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳを準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有することがわかる。
さらに、各試料の結晶部の大きさを計測する。図３７は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさの変化を調査した例である。図３７より、ａ−ｌｉｋｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的には、図３７中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２になるまでの範囲で、電子の累積照射量によらず結晶部の大きさに変化が見られないことがわかる。具体的には、図３７中の（２）で示すように、ＴＥＭによる観察の経過によらず、結晶部の大きさは１．４ｎｍ程度であることがわかる。また、図３７中の（３）で示すように、ＴＥＭによる観察の経過によらず、結晶部の大きさは２．１ｎｍ程度であることがわかる。
このように、ａ−ｌｉｋｅ ＯＳは、ＴＥＭによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見られる場合がある。一方、良質なｎｃ−ＯＳ、およびＣＡＡＣ−ＯＳであれば、ＴＥＭによる観察程度の微量な電子照射による結晶化はほとんど見られないことがわかる。
なお、ａ−ｌｉｋｅ ＯＳおよびｎｃ−ＯＳの結晶部の大きさの計測は、高分解能ＴＥＭ像を用いて行うことができる。例えば、ＩｎＧａＺｎＯ４の結晶は層状構造を有し、Ｉｎ−Ｏ層の間に、Ｇａ−Ｚｎ−Ｏ層を２層有する。ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有する。よって、これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。そのため、高分解能ＴＥＭ像における格子縞に着目し、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所においては、それぞれの格子縞がＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
また、酸化物半導体は、構造ごとに密度が異なる場合がある。例えば、ある酸化物半導体の組成がわかれば、該組成と同じ組成における単結晶の密度と比較することにより、その酸化物半導体の構造を推定することができる。例えば、単結晶の密度に対し、ａ−ｌｉｋｅ ＯＳの密度は７８．６％以上９２．３％未満となる。また、例えば、単結晶の密度に対し、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は９２．３％以上１００％未満となる。なお、単結晶の密度に対し密度が７８％未満となる酸化物半導体は、成膜すること自体が困難である。
上記について、具体例を用いて説明する。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成の単結晶に相当する密度を算出することができる。所望の組成の単結晶の密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて算出すればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて算出することが好ましい。
なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、微結晶酸化物半導体、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損が少ない）酸化物半導体は、キャリア密度を低くすることができる。したがって、そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳおよび非晶質酸化物半導体よりも不純物濃度が低く、欠陥準位密度が低い。即ち、高純度真性または実質的に高純度真性な酸化物半導体となりやすい。したがって、ＣＡＡＣ−ＯＳまたはｎｃ−ＯＳを用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性な酸化物半導体は、キャリアトラップが少ない。そのため、ＣＡＡＣ−ＯＳまたはｎｃ−ＯＳを用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体を用いたトランジスタは、電気特性が不安定となる場合がある。
＜成膜モデル＞
以下では、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳの成膜モデルの一例について説明する。
図３８（Ａ）は、スパッタリング法によりＣＡＡＣ−ＯＳが成膜される様子を示した成膜室内の模式図である。
ターゲット５１３０は、バッキングプレートに接着されている。バッキングプレートを介してターゲット５１３０と向かい合う位置には、複数のマグネットが配置される。該複数のマグネットによって磁場が生じている。マグネットの磁場を利用して成膜速度を高めるスパッタリング法は、マグネトロンスパッタリング法と呼ばれる。
ターゲット５１３０は、多結晶構造を有し、いずれかの結晶粒には劈開面が含まれる。
一例として、Ｉｎ−Ｇａ−Ｚｎ酸化物を有するターゲット５１３０の劈開面について説明する。図３９（Ａ）に、ターゲット５１３０に含まれるＩｎＧａＺｎＯ４の結晶の構造を示す。なお、図３９（Ａ）は、ｃ軸を上向きとし、ｂ軸に平行な方向からＩｎＧａＺｎＯ４の結晶を観察した場合の構造である。
図３９（Ａ）より、近接する二つのＧａ−Ｚｎ−Ｏ層において、それぞれの層における酸素原子同士が近距離に配置されていることがわかる。そして、酸素原子が負の電荷を有することにより、近接する二つのＧａ−Ｚｎ−Ｏ層は互いに反発する。その結果、ＩｎＧａＺｎＯ４の結晶は、近接する二つのＧａ−Ｚｎ−Ｏ層の間に劈開面を有する。
基板５１２０は、ターゲット５１３０と向かい合うように配置しており、その距離ｄ（ターゲット−基板間距離（Ｔ−Ｓ間距離）ともいう。）は０．０１ｍ以上１ｍ以下、好ましくは０．０２ｍ以上０．５ｍ以下とする。成膜室内は、ほとんどが成膜ガス（例えば、酸素、アルゴン、または酸素を５体積％以上の割合で含む混合ガス）で満たされ、０．０１Ｐａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。ここで、ターゲット５１３０に一定以上の電圧を印加することで、放電が始まり、プラズマが確認される。なお、ターゲット５１３０の近傍には磁場によって、高密度プラズマ領域が形成される。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン５１０１が生じる。イオン５１０１は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａｒ＋）などである。
イオン５１０１は、電界によってターゲット５１３０側に加速され、やがてターゲット５１３０と衝突する。このとき、劈開面から平板状またはペレット状のスパッタ粒子であるペレット５１００ａおよびペレット５１００ｂが剥離し、叩き出される。なお、ペレット５１００ａおよびペレット５１００ｂは、イオン５１０１の衝突の衝撃によって、構造に歪みが生じる場合がある。
ペレット５１００ａは、三角形、例えば正三角形の平面を有する平板状またはペレット状のスパッタ粒子である。また、ペレット５１００ｂは、六角形、例えば正六角形の平面を有する平板状またはペレット状のスパッタ粒子である。なお、ペレット５１００ａおよびペレット５１００ｂなどの平板状またはペレット状のスパッタ粒子を総称してペレット５１００と呼ぶ。ペレット５１００の平面の形状は、三角形、六角形に限定されない、例えば、三角形が複数個合わさった形状となる場合がある。例えば、三角形（例えば、正三角形）が２個合わさった四角形（例えば、ひし形）となる場合もある。
ペレット５１００は、成膜ガスの種類などに応じて厚さが決定する。理由は後述するが、ペレット５１００の厚さは、均一にすることが好ましい。また、スパッタ粒子は厚みのないペレット状である方が、厚みのあるサイコロ状であるよりも好ましい。例えば、ペレット５１００は、厚さを０．４ｎｍ以上１ｎｍ以下、好ましくは０．６ｎｍ以上０．８ｎｍ以下とする。また、例えば、ペレット５１００は、幅を１ｎｍ以上３ｎｍ以下、好ましくは１．２ｎｍ以上２．５ｎｍ以下とする。ペレット５１００は、上述の図３７中の（１）で説明した初期核に相当する。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物を有するターゲット５１３０にイオン５１０１を衝突させる場合、図３９（Ｂ）に示すように、Ｇａ−Ｚｎ−Ｏ層、Ｉｎ−Ｏ層およびＧａ−Ｚｎ−Ｏ層の３層を有するペレット５１００が飛び出してくる。なお、図３９（Ｃ）は、ペレット５１００をｃ軸に平行な方向から観察した場合の構造である。したがって、ペレット５１００は、二つのＧａ−Ｚｎ−Ｏ層（パン）と、Ｉｎ−Ｏ層（具）と、を有するナノサイズのサンドイッチ構造と呼ぶこともできる。
ペレット５１００は、プラズマを通過する際に電荷を受け取ることで、側面が負または正に帯電する場合がある。ペレット５１００は、側面に酸素原子を有し、当該酸素原子が負に帯電する可能性がある。このように、側面が同じ極性の電荷を帯びることにより、電荷同士の反発が起こり、平板状の形状を維持することが可能となる。なお、ＣＡＡＣ−ＯＳが、Ｉｎ−Ｇａ−Ｚｎ酸化物である場合、インジウム原子と結合した酸素原子が負に帯電する可能性がある。または、インジウム原子、ガリウム原子または亜鉛原子と結合した酸素原子が負に帯電する可能性がある。また、ペレット５１００は、プラズマを通過する際にインジウム原子、ガリウム原子、亜鉛原子および酸素原子などと結合することで成長する場合がある。上述の図３７中の（２）と（１）の大きさの違いがプラズマ中での成長分に相当する。ここで、基板５１２０が室温程度である場合、ペレット５１００がこれ以上成長しないためｎｃ−ＯＳとなる（図３８（Ｂ）参照。）。成膜可能な温度が室温程度であることから、基板５１２０が大面積である場合でもｎｃ−ＯＳの成膜は可能である。なお、ペレット５１００をプラズマ中で成長させるためには、スパッタリング法における成膜電力を高くすることが有効である。成膜電力を高くすることで、ペレット５１００の構造を安定にすることができる。
図３８（Ａ）および図３８（Ｂ）に示すように、例えば、ペレット５１００は、プラズマ中を凧のように飛翔し、ひらひらと基板５１２０上まで舞い上がっていく。ペレット５１００は電荷を帯びているため、ほかのペレット５１００が既に堆積している領域が近づくと、斥力が生じる。ここで、基板５１２０の上面では、基板５１２０の上面に平行な向きの磁場（水平磁場ともいう。）が生じている。また、基板５１２０およびターゲット５１３０間には、電位差が与えられているため、基板５１２０からターゲット５１３０に向けて電流が流れている。したがって、ペレット５１００は、基板５１２０の上面において、磁場および電流の作用によって、力（ローレンツ力）を受ける。このことは、フレミングの左手の法則によって理解できる。
ペレット５１００は、原子一つと比べると質量が大きい。そのため、基板５１２０の上面を移動するためには何らかの力を外部から印加することが重要となる。その力の一つが磁場および電流の作用で生じる力である可能性がある。なお、ペレット５１００に与える力を大きくするためには、基板５１２０の上面において、基板５１２０の上面に平行な向きの磁場が１０Ｇ以上、好ましくは２０Ｇ以上、さらに好ましくは３０Ｇ以上、より好ましくは５０Ｇ以上となる領域を設けるとよい。または、基板５１２０の上面において、基板５１２０の上面に平行な向きの磁場が、基板５１２０の上面に垂直な向きの磁場の１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上、より好ましくは５倍以上となる領域を設けるとよい。
このとき、マグネットと基板５１２０とが相対的に移動すること、または回転することによって、基板５１２０の上面における水平磁場の向きは変化し続ける。したがって、基板５１２０の上面において、ペレット５１００は、様々な方向への力を受け、様々な方向へ移動することができる。
また、図３８（Ａ）に示すように基板５１２０が加熱されている場合、ペレット５１００と基板５１２０との間で摩擦などによる抵抗が小さい状態となっている。その結果、ペレット５１００は、基板５１２０の上面を滑空するように移動する。ペレット５１００の移動は、平板面を基板５１２０に向けた状態で起こる。その後、既に堆積しているほかのペレット５１００の側面まで到達すると、側面同士が結合する。このとき、ペレット５１００の側面にある酸素原子が脱離する。脱離した酸素原子によって、ＣＡＡＣ−ＯＳ中の酸素欠損が埋まる場合があるため、欠陥準位密度の低いＣＡＡＣ−ＯＳとなる。なお、基板５１２０の上面の温度は、例えば、１００℃以上５００℃未満、１５０℃以上４５０℃未満、または１７０℃以上４００℃未満とすればよい。即ち、基板５１２０が大面積である場合でもＣＡＡＣ−ＯＳの成膜は可能である。
また、ペレット５１００が基板５１２０上で加熱されることにより、原子が再配列し、イオン５１０１の衝突で生じた構造の歪みが緩和される。歪みの緩和されたペレット５１００は、ほぼ単結晶となる。ペレット５１００がほぼ単結晶となることにより、ペレット５１００同士が結合した後に加熱されたとしても、ペレット５１００自体の伸縮はほとんど起こり得ない。したがって、ペレット５１００間の隙間が広がることで結晶粒界などの欠陥を形成し、クレバス化することがない。
また、ＣＡＡＣ−ＯＳは、単結晶酸化物半導体が一枚板のようになっているのではなく、ペレット５１００（ナノ結晶）の集合体がレンガまたはブロックが積み重なったような配列をしている。また、その間には結晶粒界を有さない。そのため、成膜時の加熱、成膜後の加熱または曲げなどで、ＣＡＡＣ−ＯＳに縮みなどの変形が生じた場合でも、局部応力を緩和する、または歪みを逃がすことが可能である。したがって、可とう性を有する半導体装置に適した構造である。なお、ｎｃ−ＯＳは、ペレット５１００（ナノ結晶）が無秩序に積み重なったような配列となる。
ターゲットをイオンでスパッタした際に、ペレットだけでなく、酸化亜鉛などが飛び出す場合がある。酸化亜鉛はペレットよりも軽量であるため、先に基板５１２０の上面に到達する。そして、０．１ｎｍ以上１０ｎｍ以下、０．２ｎｍ以上５ｎｍ以下、または０．５ｎｍ以上２ｎｍ以下の酸化亜鉛層５１０２を形成する。図４０に断面模式図を示す。
図４０（Ａ）に示すように、酸化亜鉛層５１０２上にはペレット５１０５ａと、ペレット５１０５ｂと、が堆積する。ここで、ペレット５１０５ａとペレット５１０５ｂとは、互いに側面が接するように配置している。また、ペレット５１０５ｃは、ペレット５１０５ｂ上に堆積した後、ペレット５１０５ｂ上を滑るように移動する。また、ペレット５１０５ａの別の側面において、酸化亜鉛とともにターゲットから飛び出した複数の粒子５１０３が基板５１２０の加熱により結晶化し、領域５１０５ａ１を形成する。なお、複数の粒子５１０３は、酸素、亜鉛、インジウムおよびガリウムなどを含む可能性がある。
そして、図４０（Ｂ）に示すように、領域５１０５ａ１は、ペレット５１０５ａと同化し、ペレット５１０５ａ２となる。また、ペレット５１０５ｃは、その側面がペレット５１０５ｂの別の側面と接するように配置する。
次に、図４０（Ｃ）に示すように、さらにペレット５１０５ｄがペレット５１０５ａ２上およびペレット５１０５ｂ上に堆積した後、ペレット５１０５ａ２上およびペレット５１０５ｂ上を滑るように移動する。また、ペレット５１０５ｃの別の側面に向けて、さらにペレット５１０５ｅが酸化亜鉛層５１０２上を滑るように移動する。
そして、図４０（Ｄ）に示すように、ペレット５１０５ｄは、その側面がペレット５１０５ａ２の側面と接するように配置する。また、ペレット５１０５ｅは、その側面がペレット５１０５ｃの別の側面と接するように配置する。また、ペレット５１０５ｄの別の側面において、酸化亜鉛とともにターゲットから飛び出した複数の粒子５１０３が基板５１２０の加熱により結晶化し、領域５１０５ｄ１を形成する。
以上のように、堆積したペレット同士が接するように配置し、ペレットの側面において結晶成長が起こることで、基板５１２０上にＣＡＡＣ−ＯＳが形成される。したがって、ＣＡＡＣ−ＯＳは、ｎｃ−ＯＳよりも一つ一つのペレットが大きくなる。これは、上述の図３７中の（３）と（２）の大きさの違いに相当する。
また、ペレット５１００の隙間が極めて小さくなることで、一つの大きなペレットが形成される場合がある。大きなペレットは、単結晶構造を有する。例えば、大きなペレットの大きさが、上面から見て１０ｎｍ以上２００ｎｍ以下、１５ｎｍ以上１００ｎｍ以下、または２０ｎｍ以上５０ｎｍ以下となる場合がある。したがって、トランジスタのチャネル形成領域が、大きなペレットよりも小さい場合、チャネル形成領域として単結晶構造を有する領域を用いることができる。また、ペレットが大きくなることで、トランジスタのチャネル形成領域、ソース領域およびドレイン領域として単結晶構造を有する領域を用いることができる場合がある。
このように、トランジスタのチャネル形成領域などが、単結晶構造を有する領域に形成されることによって、トランジスタの周波数特性を高くすることができる場合がある。
以上のようなモデルにより、ペレット５１００が基板５１２０上に堆積していくと考えられる。したがって、エピタキシャル成長とは異なり、被形成面が結晶構造を有さない場合においても、ＣＡＡＣ−ＯＳの成膜が可能であることがわかる。例えば、基板５１２０の上面（被形成面）の構造が非晶質構造（例えば非晶質酸化シリコン）であっても、ＣＡＡＣ−ＯＳを成膜することは可能である。
また、ＣＡＡＣ−ＯＳは、被形成面である基板５１２０の上面に凹凸がある場合でも、その形状に沿ってペレット５１００が配列することがわかる。例えば、基板５１２０の上面が原子レベルで平坦な場合、ペレット５１００はａｂ面と平行な平面である平板面を下に向けて並置する。ペレット５１００の厚さが均一である場合、厚さが均一で平坦、かつ高い結晶性を有する層が形成される。そして、当該層がｎ段（ｎは自然数。）積み重なることで、ＣＡＡＣ−ＯＳを得ることができる。
一方、基板５１２０の上面が凹凸を有する場合でも、ＣＡＡＣ−ＯＳは、ペレット５１００が凹凸に沿って並置した層がｎ段（ｎは自然数。）積み重なった構造となる。基板５１２０が凹凸を有するため、ＣＡＡＣ−ＯＳは、ペレット５１００間に隙間が生じやすい場合がある。ただし、ペレット５１００間で分子間力が働き、凹凸があってもペレット間の隙間はなるべく小さくなるように配列する。したがって、凹凸があっても高い結晶性を有するＣＡＡＣ−ＯＳとすることができる。
したがって、ＣＡＡＣ−ＯＳは、レーザ結晶化が不要であり、大面積のガラス基板などであっても均一な成膜が可能である。
このようなモデルによってＣＡＡＣ−ＯＳが成膜されるため、スパッタ粒子が厚みのないペレット状である方が好ましい。なお、スパッタ粒子が厚みのあるサイコロ状である場合、基板５１２０上に向ける面が一定とならず、厚さや結晶の配向を均一にできない場合がある。
以上に示した成膜モデルにより、非晶質構造を有する被形成面上であっても、高い結晶性を有するＣＡＡＣ−ＯＳを得ることができる。
（実施の形態３）
本実施の形態では、本発明の一態様のトランジスタを利用した回路の一例について図面を参照して説明する。
［回路構成例］
実施の形態１に示した構成において、トランジスタや配線、電極の接続構成を異ならせることにより、様々な回路を構成することができる。以下では、本発明の一態様の半導体装置を用いることにより実現できる回路構成の例を説明する。
〔ＣＭＯＳ回路〕
図２１（Ａ）に示す回路図は、ｐチャネル型のトランジスタ２２００とｎチャネル型のトランジスタ２１００を直列に接続し、且つそれぞれのゲートを接続した、いわゆるＣＭＯＳ回路の構成を示している。なお、図中、第２の半導体材料が適用されたトランジスタには「ＯＳ」の記号を付して示している。
〔アナログスイッチ〕
また図２１（Ｂ）に示す回路図は、トランジスタ２１００とトランジスタ２２００のそれぞれのソースとドレインを接続した構成を示している。このような構成とすることで、いわゆるアナログスイッチとして機能させることができる。
〔記憶装置の例〕
本発明の一態様であるトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、且つ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を図２１（Ｃ）に示す。
図２１（Ｃ）に示す半導体装置は、第１の半導体材料を用いたトランジスタ３２００と第２の半導体材料を用いたトランジスタ３３００、及び容量素子３４００を有している。なお、トランジスタ３３００としては、上記実施の形態で例示したトランジスタを用いることができる。
トランジスタ３３００は、酸化物半導体を有する半導体膜にチャネルが形成されるトランジスタである。トランジスタ３３００は、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することができる。
図２１（Ｃ）において、第１の配線３００１はトランジスタ３２００のソース電極と電気的に接続され、第２の配線３００２はトランジスタ３２００のドレイン電極と電気的に接続されている。また、第３の配線３００３はトランジスタ３３００のソース電極またはドレイン電極の一方と電気的に接続され、第４の配線３００４はトランジスタ３３００のゲート電極と電気的に接続されている。そして、トランジスタ３２００のゲート電極、及びトランジスタ３３００のソース電極またはドレイン電極の他方は、容量素子３４００の電極の一方と電気的に接続され、第５の配線３００５は容量素子３４００の電極の他方と電気的に接続されている。
図２１（Ｃ）に示す半導体装置では、トランジスタ３２００のゲート電極の電位が保持可能という特徴を活かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
情報の書き込み及び保持について説明する。まず、第４の配線３００４の電位を、トランジスタ３３００がオン状態となる電位にして、トランジスタ３３００をオン状態とする。これにより、第３の配線３００３の電位が、トランジスタ３２００のゲート電極、及び容量素子３４００に与えられる。すなわち、トランジスタ３２００のゲート電極には、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線３００４の電位を、トランジスタ３３００がオフ状態となる電位にして、トランジスタ３３００をオフ状態とすることにより、トランジスタ３２００のゲート電極に与えられた電荷が保持される（保持）。
トランジスタ３３００のオフ電流は極めて小さいため、トランジスタ３２００のゲート電極の電荷は長時間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、トランジスタ３２００のゲート電極に保持された電荷量に応じて、第２の配線３００２は異なる電位をとる。一般に、トランジスタ３２００をｎチャネル型とすると、トランジスタ３２００のゲート電極にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ３２００のゲート電極にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ３２００を「オン状態」とするために必要な第５の配線３００５の電位をいうものとする。したがって、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、トランジスタ３２００のゲート電極に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３２００は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３２００は「オフ状態」のままである。このため、第２の配線３００２の電位を判別することで、保持されている情報を読み出すことができる。
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さない場合には、ゲート電極の状態にかかわらずトランジスタ３２００が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈより小さい電位を第５の配線３００５に与えればよい。または、ゲート電極の状態にかかわらずトランジスタ３２００が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を第５の配線３００５に与えればよい。
なお、ここでは図２１（Ａ）の回路図の断面模式図及び、図２１（Ｃ）の配線３００１と配線３００３が共通化されている構成の断面模式図を図２２に示す。なお、点線より右側に図２１（Ａ）の断面模式図を、点線より左側に図２１（Ｃ）の回路図の断面模式図を示す。
図よりトランジスタ３２００と、トランジスタ３２００の上方に位置するトランジスタ３３００とを有するため、これらを積層して設けることにより素子の占有面積を縮小することができる。さらに容量素子３４００は、トランジスタ３３００の下方に位置するため、これらを積層して設けることにより素子の占有面積を縮小することができる。また、配線３００５が、トランジスタ３３００のゲート電極と互いに重なる領域を有するため、さらに素子の占有面積を縮小することができる。
また、図２３のようにトランジスタ３３００とトランジスタ２１００を別工程で作製する構成にしてもよい。
図２１（Ｄ）に示す半導体装置は、トランジスタ３２００を設けていない点で主に図２１（Ｃ）と相違している。この場合も上記と同様の動作により情報の書き込み及び保持動作が可能である。
次に、情報の読み出しについて説明する。トランジスタ３３００がオン状態となると、浮遊状態である第３の配線３００３と容量素子３４００とが導通し、第３の配線３００３と容量素子３４００の間で電荷が再分配される。その結果、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容量素子３４００の電極の一方の電位（あるいは容量素子３４００に蓄積された電荷）によって、異なる値をとる。
例えば、容量素子３４００の電極の一方の電位をＶ、容量素子３４００の容量をＣ、第３の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３の電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素子３４００の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すことができる。
この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体材料が適用されたトランジスタを用い、トランジスタ３３００として第２の半導体材料が適用されたトランジスタを駆動回路上に積層して設ける構成とすればよい。
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁層の劣化といった問題が生じない。すなわち、開示する発明に係る半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態４）
本実施の形態では、上記実施の形態で例示したトランジスタ、または記憶装置を含むＲＦＩＤタグについて、図２４を用いて説明する。
本実施の形態におけるＲＦＩＤタグは、内部に記憶回路を有し、記憶回路に必要な情報を記憶し、非接触手段、例えば無線通信を用いて外部と情報の授受を行うものである。このような特徴から、ＲＦＩＤタグは、物品などの個体情報を読み取ることにより物品の識別を行う個体認証システムなどに用いることが可能である。なお、これらの用途に用いるためには極めて高い信頼性が要求される。
ＲＦＩＤタグの構成について図２４を用いて説明する。図２４は、ＲＦＩＤタグの構成例を示すブロック図である。
図２４に示すようにＲＦＩＤタグ８００は、通信器８０１（質問器、リーダ／ライタなどともいう）に接続されたアンテナ８０２から送信される無線信号８０３を受信するアンテナ８０４を有する。また、ＲＦＩＤタグ８００は、整流回路８０５、定電圧回路８０６、復調回路８０７、変調回路８０８、論理回路８０９、記憶回路８１０、ＲＯＭ８１１を有している。なお、復調回路８０７に含まれる整流作用を示すトランジスタに逆方向電流を十分に抑制することが可能な材料、例えば、酸化物半導体が用いられた構成としてもよい。これにより、逆方向電流に起因する整流作用の低下を抑制し、復調回路の出力が飽和することを防止できる。つまり、復調回路の入力に対する復調回路の出力を線形に近づけることができる。なお、データの伝送形式は、一対のコイルを対向配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の３つに大別される。本実施の形態に示すＲＦＩＤタグ８００は、そのいずれの方式に用いることも可能である。
次に各回路の構成について説明する。アンテナ８０４は、通信器８０１に接続されたアンテナ８０２との間で無線信号８０３の送受信を行うためのものである。また、整流回路８０５は、アンテナ８０４で無線信号を受信することにより生成される入力交流信号を整流、例えば、半波２倍圧整流し、後段に設けられた容量素子により、整流された信号を平滑化することで入力電位を生成するための回路である。なお、整流回路８０５の入力側または出力側には、リミッタ回路を設けてもよい。リミッタ回路とは、入力交流信号の振幅が大きく、内部生成電圧が大きい場合に、ある電力以上の電力を後段の回路に入力しないように制御するための回路である。
定電圧回路８０６は、入力電位から安定した電源電圧を生成し、各回路に供給するための回路である。なお、定電圧回路８０６は、内部にリセット信号生成回路を有していてもよい。リセット信号生成回路は、安定した電源電圧の立ち上がりを利用して、論理回路８０９のリセット信号を生成するための回路である。
復調回路８０７は、入力交流信号を包絡線検出することにより復調し、復調信号を生成するための回路である。また、変調回路８０８は、アンテナ８０４より出力するデータに応じて変調をおこなうための回路である。
論理回路８０９は復調信号を解析し、処理を行うための回路である。記憶回路８１０は、入力された情報を保持する回路であり、ロウデコーダ、カラムデコーダ、記憶領域などを有する。また、ＲＯＭ８１１は、固有番号（ＩＤ）などを格納し、処理に応じて出力を行うための回路である。
なお、上述の各回路は、必要に応じて、適宜、取捨することができる。
ここで、先の実施の形態で説明した記憶装置を、記憶回路８１０に用いることができる。本発明の一態様の記憶回路は、電源が遮断された状態であっても情報を保持できるため、ＲＦＩＤタグに好適に用いることができる。さらに本発明の一態様の記憶回路は、データの書き込みに必要な電力（電圧）が従来の不揮発性メモリに比べて著しく小さいため、データの読み出し時と書込み時の最大通信距離の差を生じさせないことも可能である。さらに、データの書き込み時に電力が不足し、誤動作または誤書込みが生じることを抑制することができる。
また、本発明の一態様の記憶回路は、不揮発性のメモリとして用いることが可能であるため、ＲＯＭ８１１に適用することもできる。その場合には、生産者がＲＯＭ８１１にデータを書き込むためのコマンドを別途用意し、ユーザーが自由に書き換えできないようにしておくことが好ましい。生産者が出荷前に固有番号を書込んだのちに製品を出荷することで、作製したＲＦＩＤタグすべてについて固有番号を付与するのではなく、出荷する良品にのみ固有番号を割り当てることが可能となり、出荷後の製品の固有番号が不連続になることがなく出荷後の製品に対応した顧客管理が容易となる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態５）
本実施の形態では、少なくとも実施の形態で説明したトランジスタを用いることができ、先の実施の形態で説明した記憶装置を含むＣＰＵについて説明する。
図２５は、先の実施の形態で説明したトランジスタを少なくとも一部に用いたＣＰＵの一例の構成を示すブロック図である。
図２５に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８（Ｂｕｓ Ｉ／Ｆ）、書き換え可能なＲＯＭ１１９９、及びＲＯＭインターフェース１１８９（ＲＯＭ Ｉ／Ｆ）を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９及びＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図２５に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。例えば、図２５に示すＣＰＵまたは演算回路を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作するような構成としてもよい。また、ＣＰＵが内部演算回路やデータバスで扱えるビット数は、例えば８ビット、１６ビット、３２ビット、６４ビットなどとすることができる。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、及びレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記各種回路に供給する。
図２５に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ１１９６のメモリセルとして、先の実施の形態に示したトランジスタを用いることができる。
図２５に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
図２６は、レジスタ１１９６として用いることのできる記憶素子の回路図の一例である。記憶素子１２００は、電源遮断で記憶データが揮発する回路１２０１と、電源遮断で記憶データが揮発しない回路１２０２と、スイッチ１２０３と、スイッチ１２０４と、論理素子１２０６と、容量素子１２０７と、選択機能を有する回路１２２０と、を有する。回路１２０２は、容量素子１２０８と、トランジスタ１２０９と、トランジスタ１２１０と、を有する。なお、記憶素子１２００は、必要に応じて、ダイオード、抵抗素子、インダクタなどのその他の素子をさらに有していても良い。
ここで、回路１２０２には、先の実施の形態で説明した記憶装置を用いることができる。記憶素子１２００への電源電圧の供給が停止した際、回路１２０２のトランジスタ１２０９のゲートには接地電位（０Ｖ）、またはトランジスタ１２０９がオフする電位が入力され続ける構成とする。例えば、トランジスタ１２０９のゲートが抵抗等の負荷を介して接地される構成とする。
スイッチ１２０３は、一導電型（例えば、ｎチャネル型）のトランジスタ１２１３を用いて構成され、スイッチ１２０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）のトランジスタ１２１４を用いて構成した例を示す。ここで、スイッチ１２０３の第１の端子はトランジスタ１２１３のソースとドレインの一方に対応し、スイッチ１２０３の第２の端子はトランジスタ１２１３のソースとドレインの他方に対応し、スイッチ１２０３はトランジスタ１２１３のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ１２１３のオン状態またはオフ状態）が選択される。スイッチ１２０４の第１の端子はトランジスタ１２１４のソースとドレインの一方に対応し、スイッチ１２０４の第２の端子はトランジスタ１２１４のソースとドレインの他方に対応し、スイッチ１２０４はトランジスタ１２１４のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ１２１４のオン状態またはオフ状態）が選択される。
トランジスタ１２０９のソースとドレインの一方は、容量素子１２０８の一対の電極のうちの一方、及びトランジスタ１２１０のゲートと電気的に接続される。ここで、接続部分をノードＭ２とする。トランジスタ１２１０のソースとドレインの一方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）に電気的に接続され、他方は、スイッチ１２０３の第１の端子（トランジスタ１２１３のソースとドレインの一方）と電気的に接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）はスイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方）と電気的に接続される。スイッチ１２０４の第２の端子（トランジスタ１２１４のソースとドレインの他方）は電源電位ＶＤＤを供給することのできる配線と電気的に接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）と、スイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方）と、論理素子１２０６の入力端子と、容量素子１２０７の一対の電極のうちの一方と、は電気的に接続される。ここで、接続部分をノードＭ１とする。容量素子１２０７の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０７の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。容量素子１２０８の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０８の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。
なお、容量素子１２０７及び容量素子１２０８は、トランジスタや配線の寄生容量等を積極的に利用することによって省略することも可能である。
トランジスタ１２０９の第１ゲート（第１のゲート電極）には、制御信号ＷＥが入力される。スイッチ１２０３及びスイッチ１２０４は、制御信号ＷＥとは異なる制御信号ＲＤによって第１の端子と第２の端子の間の導通状態または非導通状態を選択され、一方のスイッチの第１の端子と第２の端子の間が導通状態のとき他方のスイッチの第１の端子と第２の端子の間は非導通状態となる。
トランジスタ１２０９のソースとドレインの他方には、回路１２０１に保持されたデータに対応する信号が入力される。図２６では、回路１２０１から出力された信号が、トランジスタ１２０９のソースとドレインの他方に入力される例を示した。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、論理素子１２０６によってその論理値が反転された反転信号となり、回路１２２０を介して回路１２０１に入力される。
なお、図２６では、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、論理素子１２０６及び回路１２２０を介して回路１２０１に入力する例を示したがこれに限定されない。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号が、論理値を反転させられることなく、回路１２０１に入力されてもよい。例えば、回路１２０１内に、入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合に、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号を当該ノードに入力することができる。
また、図２６において、記憶素子１２００に用いられるトランジスタのうち、トランジスタ１２０９以外のトランジスタは、酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成されるトランジスタとすることができる。例えば、シリコン層またはシリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子１２００に用いられるトランジスタ全てを、チャネルが酸化物半導体膜で形成されるトランジスタとすることもできる。または、記憶素子１２００は、トランジスタ１２０９以外にも、チャネルが酸化物半導体膜で形成されるトランジスタを含んでいてもよく、残りのトランジスタは酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成されるトランジスタとすることもできる。
図２６における回路１２０１には、例えばフリップフロップ回路を用いることができる。また、論理素子１２０６としては、例えばインバータやクロックドインバータ等を用いることができる。
本発明の一態様における半導体装置では、記憶素子１２００に電源電圧が供給されない間は、回路１２０１に記憶されていたデータを、回路１２０２に設けられた容量素子１２０８によって保持することができる。
また、酸化物半導体膜にチャネルが形成されるトランジスタはオフ電流が極めて小さい。例えば、酸化物半導体膜にチャネルが形成されるトランジスタのオフ電流は、結晶性を有するシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのため、当該トランジスタをトランジスタ１２０９として用いることによって、記憶素子１２００に電源電圧が供給されない間も容量素子１２０８に保持された信号は長期間にわたり保たれる。こうして、記憶素子１２００は電源電圧の供給が停止した間も記憶内容（データ）を保持することが可能である。
また、スイッチ１２０３及びスイッチ１２０４を設けることによって、プリチャージ動作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路１２０１が元のデータを保持しなおすまでの時間を短くすることができる。
また、回路１２０２において、容量素子１２０８によって保持された信号はトランジスタ１２１０のゲートに入力される。そのため、記憶素子１２００への電源電圧の供給が再開された後、容量素子１２０８によって保持された信号を、トランジスタ１２１０の状態（オン状態、またはオフ状態）に変換して、回路１２０２から読み出すことができる。それ故、容量素子１２０８に保持された信号に対応する電位が多少変動していても、元の信号を正確に読み出すことが可能である。
このような記憶素子１２００を、プロセッサが有するレジスタやキャッシュメモリなどの記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐことができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、または複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を抑えることができる。
本実施の形態では、記憶素子１２００をＣＰＵに用いる例として説明したが、記憶素子１２００は、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のＬＳＩ、ＲＦ−ＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）にも応用可能である。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態６）
本実施の形態では、本発明の一態様の表示パネルの構成例について説明する。
［構成例］
図２７（Ａ）は、本発明の一態様の表示パネルの上面図であり、図２７（Ｂ）は、本発明の一態様の表示パネルの画素に液晶素子を適用する場合に用いることができる画素回路を説明するための回路図である。また、図２７（Ｃ）は、本発明の一態様の表示パネルの画素に有機ＥＬ素子を適用する場合に用いることができる画素回路を説明するための回路図である。
画素部に配置するトランジスタは、上記実施の形態に従って形成することができる。また、当該トランジスタはｎチャネル型とすることが容易なので、駆動回路のうち、ｎチャネル型トランジスタで構成することができる駆動回路の一部を画素部のトランジスタと同一基板上に形成する。このように、画素部や駆動回路に上記実施の形態に示すトランジスタを用いることにより、信頼性の高い表示装置を提供することができる。
アクティブマトリクス型表示装置のブロック図の一例を図２７（Ａ）に示す。表示装置の基板７００上には、画素部７０１、第１の走査線駆動回路７０２、第２の走査線駆動回路７０３、信号線駆動回路７０４を有する。画素部７０１には、複数の信号線が信号線駆動回路７０４から延伸して配置され、複数の走査線が第１の走査線駆動回路７０２、及び第２の走査線駆動回路７０３から延伸して配置されている。なお走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に設けられている。また、表示装置の基板７００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に接続されている。
図２７（Ａ）では、第１の走査線駆動回路７０２、第２の走査線駆動回路７０３、信号線駆動回路７０４は、画素部７０１と同じ基板７００上に形成される。そのため、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板７００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増える。同じ基板７００上に駆動回路を設けた場合、その配線間の接続数を減らすことができ、信頼性の向上、または歩留まりの向上を図ることができる。
〔液晶パネル〕
また、画素の回路構成の一例を図２７（Ｂ）に示す。ここでは、ＶＡ型液晶表示パネルの画素に適用することができる画素回路を示す。
この画素回路は、一つの画素に複数の画素電極を有する構成に適用できる。それぞれの画素電極は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動できるように構成されている。これにより、マルチドメイン設計された画素の個々の画素電極に印加する信号を、独立して制御できる。
トランジスタ７１６のゲート配線７１２と、トランジスタ７１７のゲート配線７１３には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能するソース電極またはドレイン電極７１４は、トランジスタ７１６とトランジスタ７１７で共通に用いられている。トランジスタ７１６とトランジスタ７１７は上記実施の形態で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い液晶表示パネルを提供することができる。
トランジスタ７１６と電気的に接続する第１の画素電極と、トランジスタ７１７と電気的に接続する第２の画素電極形状について説明する。第１の画素電極と第２の画素電極の形状は、スリットによって分離されている。第１の画素電極はＶ字型に広がる形状を有し、第２の画素電極は第１の画素電極の外側を囲むように形成される。
トランジスタ７１６のゲート電極はゲート配線７１２と接続され、トランジスタ７１７のゲート電極はゲート配線７１３と接続されている。ゲート配線７１２とゲート配線７１３に異なるゲート信号を与えてトランジスタ７１６とトランジスタ７１７の動作タイミングを異ならせ、液晶の配向を制御できる。
また、容量配線７１０と、誘電体として機能するゲート絶縁膜と、第１の画素電極または第２の画素電極と電気的に接続する容量電極とで保持容量を形成してもよい。
マルチドメイン構造は、一画素に第１の液晶素子７１８と第２の液晶素子７１９を備える。第１の液晶素子７１８は第１の画素電極と対向電極とその間の液晶層とで構成され、第２の液晶素子７１９は第２の画素電極と対向電極とその間の液晶層とで構成される。
なお、図２７（Ｂ）に示す画素回路は、これに限定されない。例えば、図２７（Ｂ）に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、または論理回路などを追加してもよい。
〔有機ＥＬパネル〕
画素の回路構成の他の一例を図２７（Ｃ）に示す。ここでは、有機ＥＬ素子を用いた表示パネルの画素構造を示す。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極の一方から電子が、他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、電子及び正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
図２７（Ｃ）は、適用可能な画素回路の一例を示す図である。ここではｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。なお、本発明の一態様の金属酸化物膜は、ｎチャネル型のトランジスタのチャネル形成領域に用いることができる。また、当該画素回路は、デジタル時間階調駆動を適用することができる。
適用可能な画素回路の構成及びデジタル時間階調駆動を適用した場合の画素の動作について説明する。
画素７２０は、スイッチング用トランジスタ７２１、駆動用トランジスタ７２２、発光素子７２４及び容量素子７２３を有している。スイッチング用トランジスタ７２１は、ゲート電極が走査線７２６に接続され、第１電極（ソース電極及びドレイン電極の一方）が信号線７２５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆動用トランジスタ７２２のゲート電極に接続されている。駆動用トランジスタ７２２は、ゲート電極が容量素子７２３を介して電源線７２７に接続され、第１電極が電源線７２７に接続され、第２電極が発光素子７２４の第１電極（画素電極）に接続されている。発光素子７２４の第２電極は共通電極７２８に相当する。共通電極７２８は、同一基板上に形成される共通電位線と電気的に接続される。
スイッチング用トランジスタ７２１及び駆動用トランジスタ７２２は上記実施の形態で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い有機ＥＬ表示パネルを提供することができる。
発光素子７２４の第２電極（共通電極７２８）の電位は低電源電位に設定する。なお、低電源電位とは、電源線７２７に設定される高電源電位より低い電位であり、例えばＧＮＤ、０Ｖなどを低電源電位として設定することができる。発光素子７２４の順方向のしきい値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素子７２４に印加することにより、発光素子７２４に電流を流して発光させる。なお、発光素子７２４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。
なお、容量素子７２３は駆動用トランジスタ７２２のゲート容量を代用することにより省略できる。駆動用トランジスタ７２２のゲート容量については、チャネル形成領域とゲート電極との間で容量が形成されていてもよい。
次に、駆動用トランジスタ７２２に入力する信号について説明する。電圧入力電圧駆動方式の場合、駆動用トランジスタ７２２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を、駆動用トランジスタ７２２に入力する。なお、駆動用トランジスタ７２２を線形領域で動作させるために、電源線７２７の電圧よりも高い電圧を駆動用トランジスタ７２２のゲート電極にかける。また、信号線７２５には、電源線電圧に駆動用トランジスタ７２２の閾値電圧Ｖｔｈを加えた値以上の電圧をかける。
アナログ階調駆動を行う場合、駆動用トランジスタ７２２のゲート電極に発光素子７２４の順方向電圧に駆動用トランジスタ７２２の閾値電圧Ｖｔｈを加えた値以上の電圧をかける。なお、駆動用トランジスタ７２２が飽和領域で動作するようにビデオ信号を入力し、発光素子７２４に電流を流す。また、駆動用トランジスタ７２２を飽和領域で動作させるために、電源線７２７の電位を、駆動用トランジスタ７２２のゲート電位より高くする。ビデオ信号をアナログとすることで、発光素子７２４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、画素回路の構成は、図２７（Ｃ）に示す画素構成に限定されない。例えば、図２７（Ｃ）に示す画素回路にスイッチ、抵抗素子、容量素子、センサ、トランジスタまたは論理回路などを追加してもよい。
図２７で例示した回路に上記実施の形態で例示したトランジスタを適用する場合、低電位側にソース電極（第１の電極）、高電位側にドレイン電極（第２の電極）がそれぞれ電気的に接続される構成とする。さらに、制御回路等により第１のゲート電極の電位を制御し、第２のゲート電極には図示しない配線によりソース電極に与える電位よりも低い電位など、上記で例示した電位を入力可能な構成とすればよい。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態７）
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図２８に示す。
図２８（Ａ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部９０４、マイクロフォン９０５、スピーカー９０６、操作キー９０７、スタイラス９０８等を有する。なお、図２８（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３と表示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
図２８（Ｂ）は携帯データ端末であり、第１筐体９１１、第２筐体９１２、第１表示部９１３、第２表示部９１４、接続部９１５、操作キー９１６等を有する。第１表示部９１３は第１筐体９１１に設けられており、第２表示部９１４は第２筐体９１２に設けられている。そして、第１筐体９１１と第２筐体９１２とは、接続部９１５により接続されており、第１筐体９１１と第２筐体９１２の間の角度は、接続部９１５により変更が可能である。第１表示部９１３における映像を、接続部９１５における第１筐体９１１と第２筐体９１２との間の角度に従って、切り替える構成としても良い。また、第１表示部９１３及び第２表示部９１４の少なくとも一方に、位置入力装置としての機能が付加された表示装置を用いるようにしても良い。なお、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。或いは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。
図２８（Ｃ）はノート型パーソナルコンピュータであり、筐体９２１、表示部９２２、キーボード９２３、ポインティングデバイス９２４等を有する。
図２８（Ｄ）は電気冷凍冷蔵庫であり、筐体９３１、冷蔵室用扉９３２、冷凍室用扉９３３等を有する。
図２８（Ｅ）はビデオカメラであり、第１筐体９４１、第２筐体９４２、表示部９４３、操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４及びレンズ９４５は第１筐体９４１に設けられており、表示部９４３は第２筐体９４２に設けられている。そして、第１筐体９４１と第２筐体９４２とは、接続部９４６により接続されており、第１筐体９４１と第２筐体９４２の間の角度は、接続部９４６により変更が可能である。表示部９４３における映像を、接続部９４６における第１筐体９４１と第２筐体９４２との間の角度に従って切り替える構成としても良い。
図２８（Ｆ）は普通自動車であり、車体９５１、車輪９５２、ダッシュボード９５３、ライト９５４等を有する。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態８）
本実施の形態では、本発明の一態様に係るＲＦＩＤの使用例について図２９を用いながら説明する。ＲＦＩＤの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図２９（Ａ）参照）、記録媒体（ＤＶＤやビデオテープ等、図２９（Ｂ）参照）、包装用容器類（包装紙やボトル等、図２９（Ｃ）参照）、乗り物類（自転車等、図２９（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、薬品や薬剤を含む医療品、または電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、または携帯電話）等の物品、若しくは各物品に取り付ける荷札（図２９（Ｅ）、図２９（Ｆ）参照）等に設けて使用することができる。
本発明の一態様に係るＲＦＩＤ４０００は、表面に貼る、または埋め込むことにより、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであれば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るＲＦＩＤ４０００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証書類等に本発明の一態様に係るＲＦＩＤ４０００を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器等に本発明の一態様に係るＲＦＩＤを取り付けることにより、検品システム等のシステムの効率化を図ることができる。また、乗り物類であっても、本発明の一態様に係るＲＦＩＤを取り付けることにより、盗難などに対するセキュリティ性を高めることができる。
以上のように、本発明の一態様に係わるＲＦＩＤを本実施の形態に挙げた各用途に用いることにより、情報の書込みや読み出しを含む動作電力を低減できるため、最大通信距離を長くとることが可能となる。また、電力が遮断された状態であっても情報を極めて長い期間保持可能であるため、書き込みや読み出しの頻度が低い用途にも好適に用いることができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
本実施例では、絶縁膜および酸化物半導体膜に設けた開口部について断面観察を行った。
はじめに、断面観察を行った試料Ａの作製方法について以下に示す。
まず、シリコンウェハを熱酸化し、シリコンウェハ表面に１００ｎｍの熱酸化膜２００を形成した。熱酸化の条件は９５０℃で４時間であり、熱酸化の雰囲気は、ＨＣｌが酸素に対して３体積％の割合で含まれるものとした。
次に、熱酸化膜２００を１００ｎｍエッチングした。
次に、タングステンターゲットを用い、成膜ガスとして流量８０ｓｃｃｍのアルゴン（Ａｒ）ガス雰囲気下において、圧力０．８Ｐａ、基板温度を２３０℃、ターゲットと基板の間の距離を６０ｍｍ、電源電力（ＤＣ）１．０ｋＷ印加する条件を用いたスパッタ法により、タングステン膜２０１を５０ｎｍ成膜した。
次に、流量１５ｓｃｃｍのテトラエトキシシラン（ＴＥＯＳ）および流量７５０ｓｃｃｍの酸素（Ｏ２）を原料ガスとし、基板温度を３００℃、２７ＭＨｚの高周波電源を用いて３００Ｗの高周波電力を平行平板電極に供給したＣＶＤ法により、酸化シリコン膜を１００ｎｍ成膜した。
次に、酸化アルミニウムターゲットを用い、成膜ガスとして流量２５ｓｃｃｍのアルゴン（Ａｒ）ガス及び流量２５ｓｃｃｍの酸素（Ｏ２）ガスを用いて、圧力を０．４Ｐａ、基板温度を２５０℃、ターゲットと基板の間の距離を６０ｍｍ、ＲＦ電力を２．５ｋＷ印加する条件を用いたスパッタ法により、酸化アルミニウム膜を２０ｎｍ成膜した。
次に、流量１ｓｃｃｍのシラン（ＳｉＨ４）及び流量８００ｓｃｃｍの一酸化二窒素（Ｎ２Ｏ）を原料ガスとし、反応室の圧力を２００Ｐａ、基板温度を３５０℃、６０ＭＨｚの高周波電源を用いて１５０Ｗの高周波電力を平行平板電極に供給したＣＶＤ法により、酸化窒化シリコン膜を５０ｎｍ成膜した。
次に、スパッタ法によって２０ｎｍの第１の酸化物半導体膜と１５ｎｍの第２の酸化物半導体膜を積層して成膜した。成膜条件は、第１の酸化物半導体膜はＩｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用い、流量４０ｓｃｃｍのアルゴン（Ａｒ）および流量５ｓｃｃｍの酸素（Ｏ２）の混合雰囲気下において、圧力０．７Ｐａ、電源電力（ＤＣ）０．５ｋＷを印加し、ターゲットと基板の間の距離を６０ｍｍ、基板温度２００℃として成膜し、第２の酸化物半導体膜はＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用い、流量３０ｓｃｃｍのアルゴン（Ａｒ）および流量１５ｓｃｃｍの酸素（Ｏ２）の混合雰囲気下において、圧力０．７Ｐａ、電源電力（ＤＣ）０．５ｋＷを印加し、ターゲットと基板の間の距離を６０ｍｍ、基板温度２００℃として成膜した。
次に、タングステンターゲットを用い、成膜ガスとして流量８０ｓｃｃｍのアルゴン（Ａｒ）ガス雰囲気下において、圧力０．８Ｐａ、基板温度を２３０℃、ターゲットと基板の間の距離を６０ｍｍ、電源電力（ＤＣ）１．０ｋＷ印加する条件を用いたスパッタ法により、タングステン膜を３０ｎｍ成膜した。このタングステン膜は、第１の酸化物半導体膜及び第２の酸化物半導体膜をエッチングする際のハードマスクとして機能する。
次に、ＣＶＤ法により、窒化シリコン膜を１００ｎｍ成膜した。
次に、有機樹脂膜であるＳＷＫ−Ｔ７（東京応化製）を２０ｎｍ塗布した。当該ＳＷＫ−Ｔ７を塗布する前に２００℃で１２０秒加熱して水分を除去し、その後、さらに１，１，１，３，３，３−ヘキサメチルジシラザン（ＨＭＤＳ：ｈｅｘａｍｅｔｈｙｌｄｉｓｉｌａｚａｎｅ）を塗布後、１１０℃で６０秒加熱して水分を除去した。その後、２００℃で２００秒加熱して溶媒と水分を除去した。
次に、レジストマスクを形成し、有機樹脂膜の一部をエッチングした。エッチングガスは、塩素（Ｃｌ２）ガスを使用した。
次に、レジストマスクおよび有機樹脂膜をマスクとして、窒化シリコン膜の一部をエッチングした。エッチングガスはトリフルオロメタン（ＣＨＦ３）ガスとヘリウム（Ｈｅ）ガスの混合雰囲気下で、窒化シリコン膜を加工した。
次に、レジストマスク、有機樹脂膜および窒化シリコン膜をマスクとして、タングステン膜の一部をエッチングした。エッチングガスは、塩素（Ｃｌ２）ガス、四フッ化炭素（ＣＦ４）ガス、酸素（Ｏ２）ガスの混合雰囲気下で、タングステン膜を加工し、タングステン膜２０７ａおよびタングステン膜２０７ｂを形成した。なお、上記エッチング処理において、レジストマスクや有機樹脂膜もエッチングされて後退する。
次に、タングステン膜２０７ａおよびタングステン膜２０７ｂをマスクとして、第２の酸化物半導体膜、第１の酸化物半導体膜、酸化窒化シリコン膜および酸化アルミニウム膜の一部をエッチングして、酸化アルミニウム膜２０３、酸化窒化シリコン膜２０４、第１の酸化物半導体膜２０５および第２の酸化物半導体膜２０６を形成した。エッチングガスは、トリフルオロメタン（ＣＨＦ３）ガス、およびヘリウム（Ｈｅ）ガスの混合雰囲気、または、ヘキサフルオロ１，３ブタジエン（Ｃ４Ｆ６）ガス、およびアルゴン（Ａｒ）ガス混合雰囲気を用いた。
次に、タングステン膜２０７ａおよびタングステン膜２０７ｂをマスクとして、酸化シリコン膜の一部をエッチングして、タングステン膜２０１に達する開口部を設け、酸化シリコン膜２０２を形成した。エッチングガスは、ヘキサフルオロ１，３ブタジエン（Ｃ４Ｆ６）ガス、およびアルゴン（Ａｒ）ガス混合雰囲気を用いた。
次に、ＣＶＤ法により窒化チタン膜２０８ａを５ｎｍ成膜した。
次に、ＣＶＤ法によりタングステン膜２０８ｂを２００ｎｍ成膜した。
以上の工程により、試料Ａを作製した。
また、試料Ｂを作製した。以下に試料Ｂの作製方法について説明する。
まず、シリコンウェハを熱酸化し、シリコンウェハ表面に１００ｎｍの熱酸化膜を形成した。熱酸化の条件は９５０℃で４時間であり、熱酸化の雰囲気は、ＨＣｌが酸素に対して３体積％の割合で含まれるものとした。
次に、熱酸化膜を１００ｎｍエッチングした。
次に、タングステンターゲットを用い、成膜ガスとして流量８０ｓｃｃｍのアルゴン（Ａｒ）ガス雰囲気下において、圧力０．８Ｐａ、基板温度を２３０℃、ターゲットと基板の間の距離を６０ｍｍ、電源電力（ＤＣ）１．０ｋＷ印加する条件を用いたスパッタ法により、タングステン膜２１１を１５０ｎｍ成膜した。
次に、流量１５ｓｃｃｍのテトラエトキシシラン（ＴＥＯＳ）および流量７５０ｓｃｃｍの酸素（Ｏ２）を原料ガスとし、基板温度を３００℃、２７ＭＨｚの高周波電源を用いて３００Ｗの高周波電力を平行平板電極に供給したＣＶＤ法により、酸化シリコン膜を１００ｎｍ成膜した。
次に、酸化アルミニウムターゲットを用い、成膜ガスとして流量２５ｓｃｃｍのアルゴン（Ａｒ）ガス及び流量２５ｓｃｃｍの酸素（Ｏ２）ガスを用いて、圧力を０．４Ｐａ、基板温度を２５０℃、ターゲットと基板の間の距離を６０ｍｍ、ＲＦ電力を２．５ｋＷ印加する条件を用いたスパッタ法により、酸化アルミニウム膜を２０ｎｍ成膜した。
次に、流量１ｓｃｃｍのシラン（ＳｉＨ４）及び流量８００ｓｃｃｍの一酸化二窒素（Ｎ２Ｏ）を原料ガスとし、反応室の圧力を２００Ｐａ、基板温度を３５０℃、６０ＭＨｚの高周波電源を用いて１５０Ｗの高周波電力を平行平板電極に供給したＣＶＤ法により、酸化窒化シリコン膜を５０ｎｍ成膜した。
次に、スパッタ法によって１０ｎｍの第１の酸化物半導体膜と４０ｎｍの第２の酸化物半導体膜を積層して成膜した。成膜条件は、第１の酸化物半導体膜はＩｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用い、流量４０ｓｃｃｍのアルゴン（Ａｒ）および流量５ｓｃｃｍの酸素（Ｏ２）の混合雰囲気下において、圧力０．４Ｐａ、電源電力（ＤＣ）０．５ｋＷを印加し、ターゲットと基板の間の距離を６０ｍｍ、基板温度２００℃として成膜し、第２の酸化物半導体膜はＩｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のターゲットを用い、流量３０ｓｃｃｍのアルゴン（Ａｒ）および流量１５ｓｃｃｍの酸素（Ｏ２）の混合雰囲気下において、圧力０．４Ｐａ、電源電力（ＤＣ）０．５ｋＷを印加し、ターゲットと基板の間の距離を６０ｍｍ、基板温度３００℃として成膜した。
次に、タングステンターゲットを用い、成膜ガスとして流量８０ｓｃｃｍのアルゴン（Ａｒ）ガス雰囲気下において、圧力０．８Ｐａ、基板温度を２３０℃、ターゲットと基板の間の距離を６０ｍｍ、電源電力（ＤＣ）１．０ｋＷ印加する条件を用いたスパッタ法により、タングステン膜を３０ｎｍ成膜した。このタングステン膜は、第１の酸化物半導体膜及び第２の酸化物半導体膜をエッチングする際のハードマスクとして機能する。
次に、有機樹脂膜であるＳＷＫ−Ｔ７を２０ｎｍ塗布した。当該ＳＷＫ−Ｔ７を塗布する前に２００℃で１２０秒加熱して水分を除去し、その後、さらに１，１，１，３，３，３−ヘキサメチルジシラザン（ＨＭＤＳ：ｈｅｘａｍｅｔｈｙｌｄｉｓｉｌａｚａｎｅ）を塗布後、１１０℃で６０秒加熱して水分を除去した。その後、２００℃で２００秒加熱して溶媒と水分を除去した。
次に、レジストマスクを形成し、有機樹脂膜の一部をエッチングした。エッチングガスは、塩素（Ｃｌ２）ガスを使用した。
次に、レジストマスクおよび有機樹脂膜をマスクとして、タングステン膜の一部をエッチングした。エッチングガスは、塩素（Ｃｌ２）ガス、四フッ化炭素（ＣＦ４）ガス、酸素（Ｏ２）ガスの混合雰囲気下で、タングステン膜を加工し、タングステン膜２１７ａおよびタングステン膜２１７ｂを形成した。なお、上記エッチング処理において、レジストマスクや有機樹脂膜もエッチングされて後退する。
次に、タングステン膜２１７ａおよびタングステン膜２１７ｂをマスクとして、第２の酸化物半導体膜、第１の酸化物半導体膜、酸化窒化シリコン膜および酸化アルミニウム膜の一部をエッチングして、酸化アルミニウム膜２１３、酸化窒化シリコン膜２１４、第１の酸化物半導体膜２１５および第２の酸化物半導体膜２１６を形成した。エッチングガスは、トリフルオロメタン（ＣＨＦ３）ガス、およびヘリウム（Ｈｅ）ガスの混合雰囲気、または、ヘキサフルオロ１，３ブタジエン（Ｃ４Ｆ６）ガス、およびアルゴン（Ａｒ）ガス混合雰囲気を用いた。
次に、タングステン膜２１７ａおよびタングステン膜２１７ｂをマスクとして、酸化シリコン膜の一部をエッチングして、タングステン膜２１１に達する開口部を設け、酸化シリコン膜２１２を形成した。エッチングガスは、ヘキサフルオロ１，３ブタジエン（Ｃ４Ｆ６）ガス、およびアルゴン（Ａｒ）ガス混合雰囲気を用いた。
次に、ＣＶＤ法により窒化チタン膜２１８ａを１０ｎｍ成膜した。
次に、ＣＶＤ法によりタングステン膜２１８ｂを２００ｎｍ成膜した。
以上の工程により、試料Ｂを作製した。
作製した試料Ａの断面ＳＴＥＭ写真を図３０に示し、作製した試料Ｂの断面ＳＴＥＭ写真を図３１に示す。
図３０より、試料Ａの開口部の底面の幅は５１．５ｎｍであった。また。図３１より、試料Ｂの開口部の底面の幅は９９．２ｎｍであった。
上記より、有機樹脂膜とハードマスクとして機能するタングステン膜との間に窒化シリコン膜を接して設け、レジストマスクに対する窒化シリコン膜の選択比が大きい条件でエッチングを行い、窒化シリコン膜の後退を小さくし、該窒化シリコン膜をマスクに開口部を形成することで、レジストマスクのパターンの長さの増大を抑制し、開口部の底面の幅を（開口部の広がり）を小さくすることができる。
本実施例では、単結晶シリコンを半導体膜に用いた第１のトランジスタ（Ｓｉ−ＦＥＴとも表記する）および酸化物半導体を半導体膜に用いた第２のトランジスタ（ＯＳ−ＦＥＴとも表記する）を有する半導体装置の断面観察を行った。なお、Ｓｉ−ＦＥＴおよびＯＳ−ＦＥＴは実施の形態１で説明した方法で作製している。
図３２に半導体装置の断面ＳＴＥＭ写真を示す。
図３２より、Ｓｉ−ＦＥＴと直接接しているプラグよりＯＳ−ＦＥＴの作製工程において説明した二層のハードマスクを用いて作製したプラグの方が底面が狭くなっている。言い換えると、Ｓｉ−ＦＥＴと直接接しているプラグが埋め込まれている開口部より二層のハードマスクを用いて作製したプラグの開口部の方が開口部の広がりが抑制されていることが確認できた。
また、図３２に示すＳｉ−ＦＥＴのゲート電極の上面の中心Ｏ、及びＯＳ−ＦＥＴの酸化物半導体膜の底面の長辺が収まる線分Ｃ１−Ｃ２から、図３２で示される角度θは１１８．３６°であった。
１００ トランジスタ
１０１ａ 酸化物半導体膜
１０１ｂ 酸化物半導体膜
１０１ｃ 酸化物半導体膜
１０２ａ 酸化物半導体膜
１０２ｂ 酸化物半導体膜
１０３ 導電膜
１０３ａ 電極
１０３ａ１ 導電膜
１０３ａ２ 島状導電膜
１０３ｂ 電極
１０３ｃ 電極
１０４ ゲート絶縁膜
１０５ ゲート電極
１０６ 絶縁膜
１０６ａ 絶縁膜
１０７ 絶縁膜
１０８ 絶縁膜
１０９ａ 低抵抗領域
１０９ｂ 低抵抗領域
１１０ トランジスタ
１１１ 半導体基板
１１２ 半導体膜
１１３ａ 低抵抗層
１１３ｂ 低抵抗層
１１４ ゲート絶縁膜
１１５ ゲート電極
１１５ａ ゲート電極
１１５ｂ ゲート電極
１２０ バリア膜
１２１ 絶縁膜
１２２ 絶縁膜
１２３ 絶縁膜
１２４ 絶縁膜
１２５ 絶縁膜
１２６ 絶縁膜
１２７ 絶縁膜
１２８ 絶縁膜
１３０ 容量素子
１３１ａ 酸化物半導体膜
１３１ｂ 酸化物半導体膜
１３６ 電極
１３７ 絶縁膜
１３８ 電極
１４０ａ 有機樹脂膜
１４０ｂ 有機樹脂膜
１４１ レジストマスク
１４１ａ レジストマスク
１４６ａ 酸化物半導体膜
１４６ｂ 酸化物半導体膜
１４７ａ 層
１４７ｂ 層
１６０ トランジスタ
１６１ プラグ
１６２ プラグ
１６３ プラグ
１６４ プラグ
１６５ プラグ
１６６ プラグ
１６７ プラグ
１６８ プラグ
１６９ プラグ
１７０ プラグ
１７１ プラグ
１７２ プラグ
１７３ 電極
１７４ 電極
１７５ 電極
１８０ 配線
１８１ 配線
２０１ タングステン膜
２０２ 酸化シリコン膜
２０３ 酸化アルミニウム膜
２０４ 酸化窒化シリコン膜
２０５ 酸化物半導体膜
２０６ 酸化物半導体膜
２０７ａ タングステン膜
２０７ｂ タングステン膜
２０８ａ 窒化チタン膜
２０８ｂ タングステン膜
２１１ タングステン膜
２１２ 酸化シリコン膜
２１３ 酸化アルミニウム膜
２１４ 酸化窒化シリコン膜
２１５ 酸化物半導体膜
２１６ 酸化物半導体膜
２１７ａ タングステン膜
２１７ｂ タングステン膜
２１８ａ 窒化チタン膜
２１８ｂ タングステン膜
７００ 基板
７０１ 画素部
７０２ 走査線駆動回路
７０３ 走査線駆動回路
７０４ 信号線駆動回路
７１０ 容量配線
７１２ ゲート配線
７１３ ゲート配線
７１４ ドレイン電極
７１６ トランジスタ
７１７ トランジスタ
７１８ 液晶素子
７１９ 液晶素子
７２０ 画素
７２１ スイッチング用トランジスタ
７２２ 駆動用トランジスタ
７２３ 容量素子
７２４ 発光素子
７２５ 信号線
７２６ 走査線
７２７ 電源線
７２８ 共通電極
８００ ＲＦＩＤタグ
８０１ 通信器
８０２ アンテナ
８０３ 無線信号
８０４ アンテナ
８０５ 整流回路
８０６ 定電圧回路
８０７ 復調回路
８０８ 変調回路
８０９ 論理回路
８１０ 記憶回路
８１１ ＲＯＭ
９０１ 筐体
９０２ 筐体
９０３ 表示部
９０４ 表示部
９０５ マイクロフォン
９０６ スピーカー
９０７ 操作キー
９０８ スタイラス
９１１ 筐体
９１２ 筐体
９１３ 表示部
９１４ 表示部
９１５ 接続部
９１６ 操作キー
９２１ 筐体
９２２ 表示部
９２３ キーボード
９２４ ポインティングデバイス
９３１ 筐体
９３２ 冷蔵室用扉
９３３ 冷凍室用扉
９４１ 筐体
９４２ 筐体
９４３ 表示部
９４４ 操作キー
９４５ レンズ
９４６ 接続部
９５１ 車体
９５２ 車輪
９５３ ダッシュボード
９５４ ライト
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
１２００ 記憶素子
１２０１ 回路
１２０２ 回路
１２０３ スイッチ
１２０４ スイッチ
１２０６ 論理素子
１２０７ 容量素子
１２０８ 容量素子
１２０９ トランジスタ
１２１０ トランジスタ
１２１３ トランジスタ
１２１４ トランジスタ
１２２０ 回路
２１００ トランジスタ
２２００ トランジスタ
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
３２００ トランジスタ
３３００ トランジスタ
３４００ 容量素子
４０００ ＲＦＩＤ
５１００ ペレット
５１００ａ ペレット
５１００ｂ ペレット
５１０１ イオン
５１０２ 酸化亜鉛層
５１０３ 粒子
５１０５ａ ペレット
５１０５ａ１ 領域
５１０５ａ２ ペレット
５１０５ｂ ペレット
５１０５ｃ ペレット
５１０５ｄ ペレット
５１０５ｄ１ 領域
５１０５ｅ ペレット
５１２０ 基板
５１３０ ターゲット
５１６１ 領域

Claims (16)

  1. 第１のトランジスタと、
    第１のトランジスタ上に第１の絶縁膜と、
    第１の絶縁膜上に第２の絶縁膜と、
    第２の絶縁膜上に第２のトランジスタと、
    第１のトランジスタに電気的に接続する第１の導電膜と、
    第１の導電膜及び第２のトランジスタと電気的に接続する第２の導電膜とを有し、
    第１の導電膜は第１の絶縁膜を貫通し、
    第２の導電膜は第２の絶縁膜と、第２のトランジスタの半導体膜及びソース電極又はドレイン電極とを貫通し
    第１のトランジスタのチャネル形成領域は、単結晶半導体を有し、
    第２のトランジスタのチャネル形成領域は、酸化物半導体を有し、
    第２の導電膜の底面の幅が５ｎｍ以下であることを特徴とする半導体装置。
  2. 請求項１において、
    第１の導電膜は第１のトランジスタのソース領域又はドレイン領域に接することを特徴とする半導体装置。
  3. 請求項１において、
    第１乃至第４の二等辺三角形と、正方形とで構成され、第１乃至第４の二等辺三角形の頂角が１２０°以下である逆正四角錐の頂点を第１のトランジスタのゲート電極の上面の中心としたとき、半導体膜の底面が正方形の領域に収まることを特徴とする半導体装置。
  4. 請求項３において、
    第１のトランジスタのゲート電極の上面の中心と第２のトランジスタのゲート電極の上面の中心とは互いに重なり、
    第１のトランジスタのゲート電極の上面の中心と半導体膜の上面の中心とは互いに重なることを特徴とする半導体装置。
  5. 請求項１において、
    容量素子を有し、
    容量素子は、第１のトランジスタと第２のトランジスタの間に位置することを特徴とする半導体装置。
  6. 請求項１に記載の半導体装置と、
    表示装置、マイクロフォン、スピーカー、操作キー、タッチパネル、または、アンテナと、を有することを特徴とする電子機器。
  7. 第１のトランジスタと、
    第１のトランジスタ上に第１の絶縁膜と、
    第１の絶縁膜上に第２の絶縁膜と、
    第２の絶縁膜上に第２のトランジスタと、
    第１のトランジスタに電気的に接続する第１の導電膜と、
    第１の導電膜及び第２のトランジスタと電気的に接続する第２の導電膜とを有し、
    第１の導電膜は第１の絶縁膜を貫通し、
    第２の導電膜は第２の絶縁膜と、第２のトランジスタの第１の半導体膜、第２の半導体膜、及びソース電極又はドレイン電極とを貫通し
    第１のトランジスタのチャネル形成領域は、単結晶半導体を有し、
    第２のトランジスタのチャネル形成領域は、酸化物半導体を有し、
    第２の導電膜の底面の幅が５ｎｍ以下であることを特徴とする半導体装置。
  8. 請求項７において、
    第１の導電膜は第１のトランジスタのソース領域又はドレイン領域に接することを特徴とする半導体装置。
  9. 請求項７において、
    第２の半導体膜、ソース電極、及びドレイン電極上に第３の半導体膜を有し、
    第２の半導体膜の電子親和力は、第１の半導体膜の電子親和力および第３の半導体膜の電子親和力よりも大きいことを特徴とする半導体装置。
  10. 請求項７において、
    第１乃至第４の二等辺三角形と、正方形とで構成され、第１乃至第４の二等辺三角形の頂角が１２０°以下である逆正四角錐の頂点を第１のトランジスタのゲート電極の上面の中心としたとき、第１の半導体膜の底面が正方形の領域に収まることを特徴とする半導体装置。
  11. 請求項１０において、
    第１のトランジスタのゲート電極の上面の中心と第２のトランジスタのゲート電極の上面の中心とは互いに重なり、
    第１のトランジスタのゲート電極の上面の中心と第１の半導体膜の上面の中心とは互いに重なることを特徴とする半導体装置。
  12. 請求項７において、
    容量素子を有し、
    容量素子は、第１のトランジスタと第２のトランジスタの間に位置することを特徴とする半導体装置。
  13. 請求項７に記載の半導体装置と、
    表示装置、マイクロフォン、スピーカー、操作キー、タッチパネル、または、アンテナと、を有することを特徴とする電子機器。
  14. 単結晶半導体をチャネルとする第１のトランジスタを形成し、
    第１のトランジスタ上に第１の絶縁膜を形成し、
    第１の絶縁膜上に酸化物半導体膜を形成し、
    酸化物半導体膜上に第１の導電膜を形成し、
    第１の導電膜上に無機膜を形成し、
    無機膜上に第１のマスクを形成し、
    第１のマスクをマスクとして無機膜を加工し、第２のマスクを形成し、
    第２のマスクをマスクとして、第１の導電膜、酸化物半導体膜、及び第１の絶縁膜に開口を形成し、
    開口に第１の導電膜、酸化物半導体膜、及び第１の絶縁膜を貫通する第２の導電膜を形成し、
    第１のマスクはレジストマスクであり、
    第１の導電膜及び酸化物半導体膜は第２のトランジスタに含まれ、
    第２の導電膜は第１のトランジスタ及び第２のトランジスタと電気的に接続することを特徴とする半導体装置の作製方法。
  15. 請求項１４において、
    無機膜と第１のマスクとの間に有機樹脂膜を形成することを特徴とする半導体装置の作製方法。
  16. 請求項１４において、
    第２の導電膜を研磨処理する工程を含むことを特徴とする半導体装置の作製方法。
JP2015098705A 2014-05-30 2015-05-14 半導体装置とその作製方法、電子機器 Active JP6487268B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015098705A JP6487268B2 (ja) 2014-05-30 2015-05-14 半導体装置とその作製方法、電子機器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014112369 2014-05-30
JP2014112369 2014-05-30
JP2015098705A JP6487268B2 (ja) 2014-05-30 2015-05-14 半導体装置とその作製方法、電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019029473A Division JP6695462B2 (ja) 2014-05-30 2019-02-21 半導体装置

Publications (3)

Publication Number Publication Date
JP2016006855A true JP2016006855A (ja) 2016-01-14
JP2016006855A5 JP2016006855A5 (ja) 2018-06-28
JP6487268B2 JP6487268B2 (ja) 2019-03-20

Family

ID=54698368

Family Applications (6)

Application Number Title Priority Date Filing Date
JP2015098705A Active JP6487268B2 (ja) 2014-05-30 2015-05-14 半導体装置とその作製方法、電子機器
JP2019029473A Active JP6695462B2 (ja) 2014-05-30 2019-02-21 半導体装置
JP2020075362A Withdrawn JP2020161822A (ja) 2014-05-30 2020-04-21 半導体装置
JP2022104759A Active JP7337233B2 (ja) 2014-05-30 2022-06-29 半導体装置
JP2022190079A Active JP7455935B2 (ja) 2014-05-30 2022-11-29 半導体装置
JP2023207482A Pending JP2024028270A (ja) 2014-05-30 2023-12-08 半導体装置及び発光装置

Family Applications After (5)

Application Number Title Priority Date Filing Date
JP2019029473A Active JP6695462B2 (ja) 2014-05-30 2019-02-21 半導体装置
JP2020075362A Withdrawn JP2020161822A (ja) 2014-05-30 2020-04-21 半導体装置
JP2022104759A Active JP7337233B2 (ja) 2014-05-30 2022-06-29 半導体装置
JP2022190079A Active JP7455935B2 (ja) 2014-05-30 2022-11-29 半導体装置
JP2023207482A Pending JP2024028270A (ja) 2014-05-30 2023-12-08 半導体装置及び発光装置

Country Status (6)

Country Link
US (4) US9553202B2 (ja)
JP (6) JP6487268B2 (ja)
KR (4) KR102582740B1 (ja)
DE (1) DE112014006711B4 (ja)
TW (1) TWI654759B (ja)
WO (1) WO2015182000A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108780757A (zh) * 2016-03-22 2018-11-09 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
CN108780819A (zh) * 2016-03-11 2018-11-09 株式会社半导体能源研究所 复合体及晶体管
WO2020136470A1 (ja) * 2018-12-27 2020-07-02 株式会社半導体エネルギー研究所 半導体装置
JP2020113615A (ja) * 2019-01-10 2020-07-27 株式会社ジャパンディスプレイ 配線構造体、半導体装置、及び表示装置

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102472875B1 (ko) 2013-12-26 2022-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9831238B2 (en) 2014-05-30 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including insulating film having opening portion and conductive film in the opening portion
KR20170013240A (ko) 2014-05-30 2017-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 제조하기 위한 방법
US9455337B2 (en) 2014-06-18 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6417125B2 (ja) 2014-06-25 2018-10-31 株式会社ジャパンディスプレイ 半導体装置
US9647129B2 (en) 2014-07-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9812587B2 (en) * 2015-01-26 2017-11-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20230141954A (ko) 2015-02-12 2023-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
JP6705663B2 (ja) * 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9502435B2 (en) * 2015-04-27 2016-11-22 International Business Machines Corporation Hybrid high electron mobility transistor and active matrix structure
SG10201608814YA (en) 2015-10-29 2017-05-30 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the semiconductor device
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US10090205B2 (en) * 2016-02-08 2018-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. Fin profile improvement for high performance transistor
US10157748B2 (en) * 2016-02-08 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Fin profile improvement for high performance transistor
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
WO2017168283A1 (ja) 2016-04-01 2017-10-05 株式会社半導体エネルギー研究所 複合酸化物半導体、当該複合酸化物半導体を用いた半導体装置、当該半導体装置を有する表示装置
US20170338252A1 (en) * 2016-05-17 2017-11-23 Innolux Corporation Display device
US10062636B2 (en) * 2016-06-27 2018-08-28 Newport Fab, Llc Integration of thermally conductive but electrically isolating layers with semiconductor devices
JP6751613B2 (ja) * 2016-07-15 2020-09-09 株式会社ジャパンディスプレイ 表示装置
WO2018017360A2 (en) 2016-07-19 2018-01-25 Applied Materials, Inc. High-k dielectric materials comprising zirconium oxide utilized in display devices
US10147722B2 (en) 2016-08-12 2018-12-04 Renesas Electronics America Inc. Isolated circuit formed during back end of line process
US9929203B1 (en) 2017-04-27 2018-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for fabricating thereof
DE112018002191T5 (de) * 2017-04-28 2020-01-09 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
US9997567B1 (en) * 2017-05-05 2018-06-12 Macronix International Co., Ltd. Semiconductors structure having an RRAM structure and method for forming the same
KR102512106B1 (ko) * 2017-09-01 2023-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
JP7163294B2 (ja) * 2017-09-05 2022-10-31 株式会社半導体エネルギー研究所 半導体装置
KR20200034083A (ko) * 2018-09-20 2020-03-31 삼성디스플레이 주식회사 트랜지스터 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치
US11382151B2 (en) 2019-06-18 2022-07-05 Qualcomm Incorporated Truncated identification indicators
KR20220084837A (ko) 2020-12-14 2022-06-21 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
KR20220125909A (ko) * 2021-03-05 2022-09-15 삼성디스플레이 주식회사 표시 장치
US20230063670A1 (en) * 2021-08-31 2023-03-02 Taiwan Semiconductor Manufacturing Company Limited Contact etch stop layer for a pixel sensor

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02271657A (ja) * 1989-04-13 1990-11-06 Nec Corp 能動層２層積層ｃｍｏｓインバータ
JPH043455A (ja) * 1990-04-19 1992-01-08 Nec Corp Ｓｏｉトランジスタ積層半導体装置とその製造方法
JP2000208644A (ja) * 1999-01-19 2000-07-28 Semiconductor Energy Lab Co Ltd Ｓｒａｍセル及びその製造方法
JP2009094495A (ja) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体装置
JP2009152438A (ja) * 2007-12-21 2009-07-09 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP2012146861A (ja) * 2011-01-13 2012-08-02 Toshiba Corp 半導体記憶装置
JP2013179286A (ja) * 2012-02-07 2013-09-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013229587A (ja) * 2012-03-28 2013-11-07 Semiconductor Energy Lab Co Ltd 半導体装置、及び当該半導体装置を有する電子機器
JP2013243397A (ja) * 2009-10-21 2013-12-05 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (162)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0198243A (ja) * 1987-10-12 1989-04-17 Fujitsu Ltd 半導体装置の製造方法
JPH01268151A (ja) 1988-04-20 1989-10-25 Sharp Corp 半導体装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0799286A (ja) 1993-09-29 1995-04-11 Toshiba Corp 半導体装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP2751893B2 (ja) 1995-10-31 1998-05-18 日本電気株式会社 半導体記憶装置およびその製造方法
US5973369A (en) 1997-03-11 1999-10-26 Nec Corporation SRAM having P-channel TFT as load element with less series-connected high resistance
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4103968B2 (ja) * 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004247373A (ja) * 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4802462B2 (ja) 2004-07-27 2011-10-26 三菱電機株式会社 薄膜トランジスタアレイ基板の製造方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR100803666B1 (ko) * 2006-07-26 2008-02-19 삼성전자주식회사 스택형 반도체 장치 및 그 제조 방법
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101300820B1 (ko) * 2007-07-24 2013-08-26 삼성전자주식회사 반도체 집적 회로 장치 및 그 제조 방법
US7982250B2 (en) 2007-09-21 2011-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
FR2932005B1 (fr) * 2008-06-02 2011-04-01 Commissariat Energie Atomique Circuit a transistor integres dans trois dimensions et ayant une tension de seuil vt ajustable dynamiquement
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101969279B1 (ko) * 2009-10-29 2019-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
SG10201910510UA (en) 2009-10-29 2020-01-30 Semiconductor Energy Lab Semiconductor device
WO2011058913A1 (en) 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101770976B1 (ko) 2009-12-11 2017-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8780629B2 (en) * 2010-01-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
WO2011135999A1 (en) 2010-04-27 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
WO2011145468A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012019018A (ja) 2010-07-07 2012-01-26 Toshiba Corp 半導体装置及びその製造方法
KR101842181B1 (ko) 2010-08-04 2018-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2012256821A (ja) 2010-09-13 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置
TWI574259B (zh) 2010-09-29 2017-03-11 半導體能源研究所股份有限公司 半導體記憶體裝置和其驅動方法
KR101924231B1 (ko) 2010-10-29 2018-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
JP5312489B2 (ja) 2011-01-12 2013-10-09 株式会社半導体エネルギー研究所 半導体装置
US8513773B2 (en) 2011-02-02 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Capacitor and semiconductor device including dielectric and N-type semiconductor
TWI602249B (zh) 2011-03-11 2017-10-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8941958B2 (en) * 2011-04-22 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130040706A (ko) * 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8981367B2 (en) * 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9099560B2 (en) 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5981157B2 (ja) 2012-02-09 2016-08-31 株式会社半導体エネルギー研究所 半導体装置
JP6034048B2 (ja) * 2012-04-23 2016-11-30 株式会社半導体エネルギー研究所 表示装置、電子機器
US9006024B2 (en) * 2012-04-25 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6035195B2 (ja) 2012-05-01 2016-11-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6077382B2 (ja) * 2012-05-11 2017-02-08 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
US8929128B2 (en) * 2012-05-17 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Storage device and writing method of the same
US9817032B2 (en) * 2012-05-23 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Measurement device
WO2013179922A1 (en) * 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9083327B2 (en) 2012-07-06 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
WO2014024808A1 (en) 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6013084B2 (ja) * 2012-08-24 2016-10-25 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
DE112013005029T5 (de) 2012-10-17 2015-07-30 Semiconductor Energy Laboratory Co., Ltd. Mikrocontroller und Herstellungsverfahren dafür
JP6283191B2 (ja) * 2012-10-17 2018-02-21 株式会社半導体エネルギー研究所 半導体装置
JP6335616B2 (ja) 2013-04-30 2018-05-30 株式会社半導体エネルギー研究所 半導体装置
KR102222344B1 (ko) 2013-05-02 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105190902B (zh) 2013-05-09 2019-01-29 株式会社半导体能源研究所 半导体装置及其制造方法
WO2015060133A1 (en) * 2013-10-22 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102472875B1 (ko) * 2013-12-26 2022-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20230065379A (ko) * 2013-12-27 2023-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102325158B1 (ko) * 2014-01-30 2021-11-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 기기, 및 반도체 장치의 제작 방법
JP6542542B2 (ja) * 2014-02-28 2019-07-10 株式会社半導体エネルギー研究所 半導体装置
JP6442321B2 (ja) * 2014-03-07 2018-12-19 株式会社半導体エネルギー研究所 半導体装置及びその駆動方法、並びに電子機器
JP6545976B2 (ja) * 2014-03-07 2019-07-17 株式会社半導体エネルギー研究所 半導体装置
JP6509596B2 (ja) * 2014-03-18 2019-05-08 株式会社半導体エネルギー研究所 半導体装置
KR20170013240A (ko) * 2014-05-30 2017-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 제조하기 위한 방법
US9831238B2 (en) * 2014-05-30 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including insulating film having opening portion and conductive film in the opening portion
JP6537892B2 (ja) * 2014-05-30 2019-07-03 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
US9647129B2 (en) * 2014-07-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02271657A (ja) * 1989-04-13 1990-11-06 Nec Corp 能動層２層積層ｃｍｏｓインバータ
JPH043455A (ja) * 1990-04-19 1992-01-08 Nec Corp Ｓｏｉトランジスタ積層半導体装置とその製造方法
JP2000208644A (ja) * 1999-01-19 2000-07-28 Semiconductor Energy Lab Co Ltd Ｓｒａｍセル及びその製造方法
JP2009094495A (ja) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体装置
JP2009152438A (ja) * 2007-12-21 2009-07-09 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP2013243397A (ja) * 2009-10-21 2013-12-05 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012146861A (ja) * 2011-01-13 2012-08-02 Toshiba Corp 半導体記憶装置
JP2013179286A (ja) * 2012-02-07 2013-09-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013229587A (ja) * 2012-03-28 2013-11-07 Semiconductor Energy Lab Co Ltd 半導体装置、及び当該半導体装置を有する電子機器

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102513161B1 (ko) * 2016-03-11 2023-03-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복합체 및 트랜지스터
US11417771B2 (en) 2016-03-11 2022-08-16 Semiconductor Energy Laboratory Co., Ltd. Composite and transistor
KR20220017533A (ko) * 2016-03-11 2022-02-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복합체 및 트랜지스터
JP2019149568A (ja) * 2016-03-11 2019-09-05 株式会社半導体エネルギー研究所 トランジスタ
CN108780819B (zh) * 2016-03-11 2022-06-14 株式会社半导体能源研究所 复合体及晶体管
US11869980B2 (en) 2016-03-11 2024-01-09 Semiconductor Energy Laboratory Co., Ltd. Composite and transistor
JP2022010133A (ja) * 2016-03-11 2022-01-14 株式会社半導体エネルギー研究所 複合酸化物半導体
JP7258108B2 (ja) 2016-03-11 2023-04-14 株式会社半導体エネルギー研究所 複合酸化物半導体
KR20180123501A (ko) * 2016-03-11 2018-11-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복합체 및 트랜지스터
CN108780819A (zh) * 2016-03-11 2018-11-09 株式会社半导体能源研究所 复合体及晶体管
KR102358289B1 (ko) * 2016-03-11 2022-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복합체 및 트랜지스터
US11489076B2 (en) 2016-03-22 2022-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
CN108780757A (zh) * 2016-03-22 2018-11-09 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
US11721769B2 (en) 2016-03-22 2023-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
WO2020136470A1 (ja) * 2018-12-27 2020-07-02 株式会社半導体エネルギー研究所 半導体装置
JP7263013B2 (ja) 2019-01-10 2023-04-24 株式会社ジャパンディスプレイ 配線構造体、半導体装置、及び表示装置
JP2020113615A (ja) * 2019-01-10 2020-07-27 株式会社ジャパンディスプレイ 配線構造体、半導体装置、及び表示装置

Also Published As

Publication number Publication date
JP7337233B2 (ja) 2023-09-01
JP2022125146A (ja) 2022-08-26
JP6487268B2 (ja) 2019-03-20
US10658389B2 (en) 2020-05-19
JP2024028270A (ja) 2024-03-04
KR102582740B1 (ko) 2023-09-26
JP2019087761A (ja) 2019-06-06
KR20220066208A (ko) 2022-05-23
DE112014006711T5 (de) 2017-02-16
US20200321360A1 (en) 2020-10-08
KR20230140605A (ko) 2023-10-06
KR20170015292A (ko) 2017-02-08
US20220115409A1 (en) 2022-04-14
TWI654759B (zh) 2019-03-21
JP2020161822A (ja) 2020-10-01
WO2015182000A1 (en) 2015-12-03
KR102259172B1 (ko) 2021-06-01
US20170117299A1 (en) 2017-04-27
US9553202B2 (en) 2017-01-24
DE112014006711B4 (de) 2021-01-21
JP7455935B2 (ja) 2024-03-26
US11282860B2 (en) 2022-03-22
US20150349127A1 (en) 2015-12-03
KR102398950B1 (ko) 2022-05-17
TW201545351A (zh) 2015-12-01
KR20210064428A (ko) 2021-06-02
JP6695462B2 (ja) 2020-05-20
JP2023016908A (ja) 2023-02-02

Similar Documents

Publication Publication Date Title
JP7455935B2 (ja) 半導体装置
JP6728452B2 (ja) 半導体装置
JP7358599B2 (ja) 半導体装置
JP6526427B2 (ja) 半導体装置の作製方法
JP2015144267A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180514

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180514

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190221

R150 Certificate of patent or registration of utility model

Ref document number: 6487268

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250