JP2019149568A - トランジスタ - Google Patents

トランジスタ Download PDF

Info

Publication number
JP2019149568A
JP2019149568A JP2019087070A JP2019087070A JP2019149568A JP 2019149568 A JP2019149568 A JP 2019149568A JP 2019087070 A JP2019087070 A JP 2019087070A JP 2019087070 A JP2019087070 A JP 2019087070A JP 2019149568 A JP2019149568 A JP 2019149568A
Authority
JP
Japan
Prior art keywords
transistor
insulator
oxide
conductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019087070A
Other languages
English (en)
Other versions
JP6817366B2 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2019149568A publication Critical patent/JP2019149568A/ja
Application granted granted Critical
Publication of JP6817366B2 publication Critical patent/JP6817366B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Abstract

【課題】新規な材料を提供する。【解決手段】第１の領域と、複数の第２の領域と、が混合した複合酸化物半導体である。なお、第１の領域は、少なくともインジウムと元素Ｍ（元素Ｍは、Ａｌ、Ｇａ、Ｙ、またはＳｎのいずれか一つ、または複数）と亜鉛と、を含み、第２の領域は、インジウムと亜鉛を含む。また、第２の領域は、インジウムが、第１の領域よりも、高濃度に存在するため、第２の領域は、第１の領域よりも、高い導電性を有する。複数の第２の領域の一つの端部と、複数の第２の領域の他の一つの端部は、重なっており、第１の領域は、複数の第２の領域を、立体的にはさんでいる。【選択図】図１

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン
、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に
、本発明の一態様は、酸化物半導体、または当該酸化物半導体の製造方法に関する。また
は、本発明の一態様は、半導体装置、表示装置、液晶表示装置、発光装置、蓄電装置、記
憶装置、それらの駆動方法、または、それらの製造方法に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装
置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気
光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、半
導体装置を有している場合がある。
非特許文献１において、Ｉｎ１−ｘＧａ１＋ｘＯ３（ＺｎＯ）ｍ（ｘは−１≦ｘ≦１を満
たす数、ｍは自然数）で表されるホモロガス相が存在することが述べられている。また、
非特許文献１では、ホモロガス相の固溶域（ｓｏｌｉｄ ｓｏｌｕｔｉｏｎ ｒａｎｇｅ
）について述べられている。例えば、ｍ＝１の場合のホモロガス相の固溶域は、ｘが−０
．３３から０．０８の範囲であることが述べられており、ｍ＝２の場合のホモロガス相の
固溶域は、ｘが−０．６８から０．３２の範囲であることが述べられている。
また、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体を用いてトランジスタを作製する技術が開示され
ている（例えば、特許文献１参照）。
特開２００７−９６０５５号公報
Ｍ． Ｎａｋａｍｕｒａ， Ｎ． Ｋｉｍｉｚｕｋａ， ａｎｄ Ｔ． Ｍｏｈｒｉ、「Ｔｈｅ Ｐｈａｓｅ Ｒｅｌａｔｉｏｎｓ ｉｎ ｔｈｅ Ｉｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯ Ｓｙｓｔｅｍ ａｔ １３５０℃」、Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３， ｐｐ．２９８−３１５
非特許文献１では、ＩｎｘＺｎｙＧａｚＯｗの例が示されており、ｘ，ｙ及びｚがＺｎＧ
ａ２Ｏ４近傍の組成、つまりｘ，ｙ及びｚが（ｘ，ｙ，ｚ）＝（０，１，２）に近い値を
有する場合には、スピネル型の結晶構造が形成、あるいは混在しやすいことが記載されて
いる。スピネル型の結晶構造を有する化合物として、ＡＢ２Ｏ４（Ａ及びＢは金属）で表
される化合物が知られている。
しかしながら、スピネル型の結晶構造がＩｎ−Ｇａ−Ｚｎ系酸化物半導体中に形成、ある
いは混在すると、当該Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体を有する半導体装置（例えばトラ
ンジスタ）の電気特性または信頼性に悪影響を与える場合がある。
上述の問題に鑑み、本発明の一態様は、新規な酸化物半導体を提供することを課題の一と
する。または、本発明の一態様は、半導体装置に良好な電気特性を付与することを課題の
一とする。または、信頼性の高い半導体装置を提供することを課題の一とする。または、
新規な構成の半導体装置を提供することを課題の一とする。または、新規な構成の表示装
置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第１の領域と、複数の第２の領域と、が混合した複合酸化物半導体に
おいて、第１の領域は、少なくともインジウムと元素Ｍ（元素Ｍは、Ａｌ、Ｇａ、Ｙ、ま
たはＳｎのいずれか一つ、または複数）と亜鉛と、を含み、第２の領域は、インジウムと
亜鉛を含み、第２の領域は、インジウムが、第１の領域よりも、高濃度に存在し、第２の
領域は、第１の領域よりも、高い導電性を有し、複数の第２の領域の一つの端部と、複数
の第２の領域の他の一つの端部は、重なっており、第１の領域は、複数の第２の領域を、
立体的にはさんでいる。
上記構成の複合酸化物半導体は、インジウム、元素Ｍ、及び亜鉛の原子数比が、Ｉｎ：Ｍ
：Ｚｎ＝５：１：６の組成、またはその近傍値である。
上記構成の第１の領域におけるインジウム、元素Ｍ、及び亜鉛の原子数比が、Ｉｎ：Ｍ：
Ｚｎ＝４：２：３の組成、またはその近傍値である。
上記構成の第２の領域におけるインジウム、元素Ｍ、及び亜鉛の原子数比が、Ｉｎ：Ｍ：
Ｚｎ＝２：０：３の組成、またはその近傍値である。
上記構成の複合酸化物半導体は、インジウム、元素Ｍ、及び亜鉛の原子数比が、Ｉｎ：Ｍ
：Ｚｎ＝４：２：３の組成、またはその近傍値である。
上記構成の第１の領域におけるインジウム、元素Ｍ、及び亜鉛の原子数比が、Ｉｎ：Ｍ：
Ｚｎ＝１：１：１の組成、またはその近傍値である。
上記構成の第２の領域におけるインジウム、元素Ｍ、及び亜鉛の原子数比が、Ｉｎ：Ｍ：
Ｚｎ＝２：０：１の組成、またはその近傍値である。
上記構成の第２の領域のｃ軸方向の厚みは、０．１ｎｍ以上１ｎｍ未満である。
上記構成の第１の領域は非単結晶である。
上記構成の第１の領域は結晶部を含み、結晶部のｃ軸が、複合酸化物半導体膜の被形成面
の法線ベクトルに平行である部分を有する。
上記構成の第２の領域は非単結晶である。
また、本発明の他の一態様は、上記構成の複合酸化物半導体を有することを特徴とするト
ランジスタである。
また、本発明の他の一態様は、上記のいずれかの酸化物半導体と、表示素子と、を有する
表示装置である。また、本発明の他の一態様は、当該表示装置と、タッチセンサと、を有
する、表示モジュールである。また、本発明の他の一態様は、上記のいずれかの酸化物半
導体、上記の半導体装置、上記の表示装置、または上記の表示モジュールと、操作キーま
たはバッテリと、を有する電子機器である。
本発明の一態様により、新規な酸化物半導体を提供することができる。または、本発明の
一態様により、半導体装置に良好な電気特性を付与することができる。または、信頼性の
高い半導体装置を提供することができる。または、新規な構成の半導体装置を提供するこ
とができる。または、新規な構成の表示装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は
、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面
、請求項などの記載から、これら以外の効果を抽出することが可能である。
酸化物半導体の構造の概念図。 酸化物半導体の構造の概念図。 酸化物半導体の構造の概念図。 酸化物半導体の構造の概念図。 酸化物半導体の原子数比を説明する図。 スパッタリング装置を説明する図。 スパッタリング装置を説明する図。 スパッタリング装置を説明する図。 スパッタリング装置を説明する図。 成膜装置の一例を示す上面図。 成膜装置の一例を示す断面図。 実施の形態に係る、トランジスタの上面図および断面構造を説明する図。 実施の形態に係る、トランジスタの上面図および断面構造を説明する図。 実施の形態に係る、トランジスタの上面図および断面構造を説明する図。 実施の形態に係る、トランジスタの上面図および断面構造を説明する図。 実施の形態に係る、トランジスタの上面図および断面構造を説明する図。 実施の形態に係る、トランジスタの上面図および断面構造を説明する図。 実施の形態に係る、トランジスタの上面図および断面構造を説明する図。 実施の形態に係る、トランジスタの作製方法例を説明する図。 実施の形態に係る、トランジスタの作製方法例を説明する図。 実施の形態に係る、トランジスタの作製方法例を説明する図。 実施の形態に係る、トランジスタの作製方法例を説明する図。 実施の形態に係る、半導体装置の断面構造を説明する図。 実施の形態に係る、半導体装置の断面構造を説明する図。 実施の形態に係る、半導体装置の断面構造を説明する図。 実施の形態に係る、半導体装置の断面構造を説明する図。 実施の形態に係る、半導体装置の断面構造を説明する図。 実施の形態に係る、半導体装置の断面構造を説明する図。 実施の形態に係る、半導体装置の断面構造を説明する図。 実施の形態に係る、半導体装置の回路図。 実施の形態に係る、半導体装置の断面構造を説明する図。 実施の形態に係る、半導体装置の回路図および断面構造を説明する図。 実施の形態に係る、半導体装置の断面構造を説明する図。 本発明の一態様に係る記憶装置を示す回路図。 本発明の一態様に係る記憶装置を示す回路図。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するためのグラフおよび回路図。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するためのブロック図、回路図および波形図。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様に係る半導体装置を示すブロック図。 本発明の一態様に係る半導体装置を示す回路図。 本発明の一態様に係る半導体装置を示す上面図。 本発明の一態様に係る半導体装置を示すブロック図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す上面図。 本発明の一態様を説明するためのフローチャート、および半導体装置を示す斜視図。 本発明の一態様に係る電子機器を示す斜視図。 本実施例に係る試料の断面のＥＤＸマッピング。 本実施例に係る試料の断面のＢＦ−ＳＴＥＭ像。 本実施例に係る試料のＸＲＤ測定結果とＸＲＤ分析位置を示す図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異な
る態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、
以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場
合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模
式的に示したものであり、図面に示す形状又は値などに限定されない。
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混
同を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置
関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係
は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した
語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む
少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン
領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間に
チャネル領域を有しており、チャネル領域を介して、ソース・ドレイン間に電流を流すこ
とができるものである。なお、本明細書等において、チャネル領域とは、電流が主として
流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動
作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細
書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする
。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの
」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの
」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタ
などのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有す
る素子などが含まれる。
また、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素
の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の
含有量が多い膜を指す。
また、本明細書等において、図面を用いて発明の構成を説明するにあたり、同じものを指
す符号は異なる図面間でも共通して用いる場合がある。
また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度
で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また
、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態を
いう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されてい
る状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」
とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書等において、「膜」という用語と、「層」という用語とは、場合によって
は、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」
という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語
を、「絶縁層」という用語に変更することが可能な場合がある。
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」とし
ての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密
に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」と
言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体
」と言い換えることができる場合がある。
（実施の形態１）
本実施の形態では、本発明の一態様である酸化物半導体について説明する。
酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜
鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウ
ムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄
、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム
、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、ま
たは複数種が含まれていてもよい。
ここで、酸化物半導体が、インジウム、元素Ｍ及び亜鉛を有する場合を考える。なお、元
素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素
Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム
、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、
タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み
合わせても構わない場合がある。なお、酸化物半導体が有するインジウム、元素Ｍ、及び
亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
＜酸化物半導体の構造＞
本発明における酸化物半導体の概念図を図１乃至図４に示す。
本発明の酸化物半導体の概念図を図１乃至図４に示す。なお、図１（Ａ）、図２（Ａ）、
図３（Ａ）、及び図４（Ａ）は、酸化物半導体の上面（ここでは、ａ−ｂ面方向と呼ぶ）
の概念図であり、図１（Ｂ）、図２（Ｂ）、図３（Ｂ）、及び図４（Ｂ）は、基板Ｓｕｂ
．上に酸化物半導体が形成された断面（ここでは、ｃ軸方向と呼ぶ）の概念図である。
なお、図１乃至図４においては、基板上に酸化物半導体が形成される場合について例示し
たが、これに限定されず、基板と酸化物半導体との間に下地膜または層間膜などの絶縁膜
、あるいは酸化物半導体などの他の半導体膜が形成されていてもよい。
本発明の酸化物半導体は、図１（Ａ）、および図１（Ｂ）に示すように、領域Ａ１と、領
域Ｂ１とが、混合している構造を有する複合酸化物半導体である。領域Ａ１は、［Ｉｎ］
：［Ｍ］：［Ｚｎ］＝ｘ：ｙ：ｚ（ｘ＞０、ｙ≧０、ｚ≧０）となるＩｎが多い領域であ
る。一方、領域Ｂ１は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝ａ：ｂ：ｃ（ａ＞０、ｂ＞０、ｃ
＞０）となるＩｎが少ない領域である。
なお、本明細書において、領域Ａ１の元素Ｍに対するＩｎの原子数比が、領域Ｂ１の元素
Ｍに対するＩｎの原子数比よりも大きいことを、領域Ａ１は、領域Ｂ１と比較して、Ｉｎ
の濃度が高いとする。従って、本明細書において、領域Ａ１をＩｎ−ｒｉｃｈな領域、ま
た、領域Ｂ１をＩｎ−ｐｏｏｒな領域、ともいう。
例えば、領域Ａ１は、領域Ｂ１よりも、Ｉｎの濃度が１．１倍以上、好ましくは２倍以上
１０倍以下であるとよい。また、領域Ａ１は、少なくともＩｎを有する酸化物であればよ
く、元素Ｍ、およびＺｎは、必ずしも含まれなくともよい。
＜原子数比＞
ここで、本発明の一態様の複合酸化物半導体が有する元素の原子数比について説明する。
本発明の酸化物半導体において、例えば、領域Ａ１が、Ｉｎ、元素Ｍ、およびＺｎを有す
る場合に、各元素の原子数比は図５に示す相図を用いて示すことができる。Ｉｎ、元素Ｍ
、およびＺｎの原子数比を、ｘ、ｙ、およびｚを用いて、ｘ：ｙ：ｚと表す。ここで原子
数比は座標（ｘ：ｙ：ｚ）として図中に表すことができる。なお、図５には、酸素の原子
数比については記載しない。
図５において、破線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：１の原
子数比（−１≦α≦１）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１
−α）：２の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−
α）：３の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α
）：４の原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１
−α）：５の原子数比となるラインを表す。
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比（β≧０）とな
るライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ］
：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］
＝１：４：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：７：βの原子
数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、
及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比となるラインを表す。
また、図５に示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比またはその近傍
値の酸化物半導体は、スピネル型の結晶構造となる傾向がある。
図５で示す領域Ａ２は、領域Ａ１が有するインジウム、元素Ｍ、及び亜鉛の原子数比の好
ましい範囲の一例について示している。なお、領域Ａ２は、［Ｉｎ］：［Ｍ］：［Ｚｎ］
＝（１＋γ）：０：（１−γ）の原子数比（−１≦γ≦１）となるライン上も含むものと
する。
図５で示す領域Ｂ２は、領域Ｂ１が有するインジウム、元素Ｍ、及び亜鉛の原子数比の好
ましい範囲の一例について示している。なお、領域Ｂ２は、［Ｉｎ］：［Ｍ］：［Ｚｎ］
＝４：２：３から４．１、およびその近傍値を含む。近傍値には、例えば、原子数比が［
Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。また、領域Ｂ２は、［Ｉｎ］：［Ｍ
］：［Ｚｎ］＝５：１：６、およびその近傍値を含む。
領域Ａ２は、Ｉｎの濃度が高いため、領域Ｂ２よりも、導電性が高くなり、キャリア移動
度（電界効果移動度）を高める機能を有する。したがって、領域Ａ１を有する酸化物半導
体を用いたトランジスタのオン電流及びキャリア移動度を高めることができる。
一方、領域Ｂ２は、Ｉｎの濃度が低いため、領域Ａ２よりも、導電性が低く、リーク電流
を低減する機能を有する。したがって、領域Ｂ１を有する酸化物半導体を用いたトランジ
スタのオフ電流を低くすることができる。
本発明の酸化物半導体において、領域Ａ１と、領域Ｂ１とが、複合体を形成している。つ
まり、領域Ａ１では、キャリア移動が生じやすく、領域Ｂ１では、キャリア移動が生じに
くい。そのため、本発明の酸化物半導体は、キャリア移動度が高く、かつ、スイッチング
特性が高い、半導体特性が良好な材料として用いることができる。
一例として、図１（Ａ）に示すように、領域Ａ１は、ａ−ｂ面方向において、基本的には
、円に近い形状で形成される。また、図１（Ｂ）に示すように、領域Ａ１は、ｃ軸方向に
おいて、基本的には、楕円に近い形状で形成される。従って、領域Ａ１は、アイランド状
であり、領域Ｂ１に立体的にはさまれている状態で存在しうる。つまり、領域Ａ１は、領
域Ｂ１に内包されている構造である。
また、図１（Ａ）、および図１（Ｂ）に示すように、領域Ａ１は、領域Ｂ１中に、不規則
に偏在している。そのため、複数の領域Ａ１がつながって存在していてもよい。つまり、
複数の領域Ａ１が、ａ−ｂ面方向において、円が重畳した形状、またはｃ軸方向において
、楕円が端部で連結した形状となる場合がある。ただし、全ての領域Ａ１が、ａ−ｂ面方
向に連結した場合、トランジスタのスイッチング特性、例えばトランジスタのオフ電流が
上昇するため、図１（Ａ）、図１（Ｂ）に示すように、領域Ａ１は、領域Ｂ１内に、点在
していた方が好ましい。
なお、領域Ａ１が点在する割合は、複合酸化物半導体の作成条件、または組成により、調
節することができる。例えば、図２に示すように、領域Ａ１の割合が少ない複合酸化物半
導体、または、図３に示すように、領域Ａ１の割合が多い複合酸化物半導体を形成するこ
とができる。また、本発明の複合酸化物半導体は、領域Ｂ１に対し、領域Ａ１の割合が小
さいとは限らない。領域Ａ１の割合が非常に大きい複合酸化物半導体では、観察する範囲
により、領域Ａ１内に領域Ｂ１が形成されている場合もある。
また、例えば、領域Ａ１が形成するアイランド状のサイズは、複合酸化物半導体の作成条
件、または組成により、適宜調節することができる。図１乃至図３では、さまざまなサイ
ズのアイランド状の領域が形成されている概念図を示したが、図４に示すように、同程度
の大きさの領域Ａ１が点在する場合がある。
また、領域Ａ１と、領域Ｂ１とは、明確な境界が観察できない場合がある。なお、領域Ａ
１及び領域Ｂ１のサイズは、ＥＤＸマッピングで評価することができる。例えば、領域Ａ
１は、断面写真のＥＤＸマッピングにおいて、領域Ａ１の厚み（径ともいう）が、０．１
ｎｍ以上５ｎｍ以下、または０．３ｎｍ以上３ｎｍ以下で観察される場合がある。なお、
好ましくは領域Ａ１の厚みは、０．１ｎｍ以上１ｎｍ以下とする。
このように、本発明の一態様の酸化物半導体は、領域Ａ１と領域Ｂ１とが混合している複
合酸化物半導体であり、かつ領域Ａ１の機能と、領域Ｂ１の機能と、がそれぞれ異なり、
領域Ａ１と領域Ｂ１とが、相補的に機能している。例えば、元素ＭをＧａとしたＩｎ−Ｇ
ａ−Ｚｎ酸化物（以下、ＩＧＺＯとする）の場合、本発明の一態様の酸化物半導体を、Ｃ
ｏｍｐｌｅｍｅｎｔａｒｙ ＩＧＺＯ（略称：Ｃ／ＩＧＺＯ）と呼称することができる。
一方で、例えば、領域Ａ１と領域Ｂ１とが層状で積層された構成の場合、領域Ａ１と領域
Ｂ１との間には相互作用がない、または相互作用が起きにくいため、領域Ａ１の機能と領
域Ｂ１の機能とが、それぞれ独立に機能する場合がある。この場合、領域Ａ１によって、
キャリア移動度を高くすることが出来たとしても、トランジスタのオフ電流が高くなる場
合がある。したがって、上述した複合酸化物半導体、またはＣ／ＩＧＺＯとすることで、
キャリア移動度が高い機能と、スイッチング特性が良好である機能と、を同時に兼ね備え
ることが出来る。これは、本発明の複合体酸化物半導体で得られる優れた効果である。
なお、酸化物半導体をスパッタリング装置にて成膜する場合、ターゲットの原子数比から
ずれた原子数比の膜が形成される。特に、成膜時の基板温度によっては、［Ｚｎ］におい
て、ターゲットの原子数比よりも膜の原子数比が小さくなる場合がある。
また、本発明の一態様である複合酸化物半導体の特性は、原子数比によって一義的に定ま
らない。従って、図示する領域は、複合酸化物半導体が有する領域Ａ１、および領域Ｂ１
が有する好ましい原子数比を示す領域であり、境界は厳密ではない。
ここで、酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、
に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ ａｌｉ
ｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結
晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉ
ｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏ
ｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体
などがある。
ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結
し、歪みを有した結晶構造となっている。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３
ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ
結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。した
がって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体
と区別が付かない場合がある。
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半
導体である。ａ−ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。即ち、ａ−ｌｉｋｅ
ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造である。
酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。本発明の酸化物半
導体は、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち
、二種以上を有する複合酸化物半導体であってもよい。
例えば、領域Ａ１は、非単結晶であることが好ましい。一方、領域Ｂ１は、ＣＡＡＣ−Ｏ
Ｓ、多結晶酸化物半導体、およびｎｃ−ＯＳ等の領域のうち少なくとも一を有することが
好ましい。また、領域Ａ１と、領域Ｂ１とが異なる結晶を有していてもよい。
＜酸化物半導体を有するトランジスタ＞
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
なお、上記複合酸化物半導体をトランジスタに用いることで、キャリア移動度が高く、か
つ、スイッチング特性が高いトランジスタを実現することができる。また、信頼性の高い
トランジスタを実現することができる。
また、トランジスタには、キャリア密度の低い酸化物半導体を用いることが好ましい。例
えば、酸化物半導体は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０
１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／
ｃｍ３以上とすればよい。
なお、高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少
ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純
度真性である酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くなる場
合がある。
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長
く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い
酸化物半導体にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合
がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を
低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近
接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アル
カリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物
半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素
の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（
ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により
得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔ
ｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形
成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が
含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。こ
のため、酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を低減することが
好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属またはア
ルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１
６ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア
密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に
用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体におい
て、窒素はできる限り低減されていることが好ましい、例えば、酸化物半導体中の窒素濃
度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１
８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さら
に好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため
、酸素欠損（Ｖｏ）を形成する場合がある。該酸素欠損（Ｖｏ）に水素が入ることで、キ
ャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素
と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸
化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物
半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体
において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、
好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍ
ｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
なお、酸化物半導体中の酸素欠損（Ｖｏ）は、酸素を酸化物半導体に導入することで、低
減することができる。つまり、酸化物半導体中の酸素欠損（Ｖｏ）に、酸素が補填される
ことで、酸素欠損（Ｖｏ）は消失する。従って、酸化物半導体中に、酸素を拡散させるこ
とで、トランジスタの酸素欠損（Ｖｏ）を低減し、信頼性を向上させることができる。
なお、酸素を酸化物半導体に導入する方法として、例えば、酸化物半導体に接して、化学
量論的組成を満たす酸素よりも多くの酸素を含む酸化物を設けることができる。つまり、
酸化物には、化学量論的組成よりも酸素が過剰に存在する領域（以下、過剰酸素領域とも
いう）が形成されていることが好ましい。特に、トランジスタに酸化物半導体を用いる場
合、トランジスタ近傍の下地膜や、層間膜などに、過剰酸素領域を有する酸化物を設ける
ことで、トランジスタの酸素欠損を低減し、信頼性を向上させることができる。
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いること
で、安定した電気特性を付与することができる。
＜酸化物半導体の成膜方法＞
以下では、スパッタリング法による酸化物半導体の成膜方法の一例について説明する。
酸化物半導体を成膜する際の温度としては、室温以上１４０℃未満とすることが好ましい
。なお、室温とは、温度調節を行わない場合だけでなく、温度調節を行う場合も含むもの
とする。
また、スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の
混合ガスを適宜用いる。混合ガスの場合、希ガスに対して酸素のガス比が、５％以上３０
％以下、好ましくは７％以上２０％以下とする。
なお、スパッタリングガスとして酸素を含むと、酸化物半導体の成膜と同時に、下層の膜
に、酸素を添加し、酸素過剰領域を設けることができる。また、スパッタリングガスの高
純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスやアルゴンガス
は、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、よ
り好ましくは−１２０℃以下にまで高純度化したガスを用いることで酸化物半導体に水分
等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング法で酸化物半導体を成膜する場合、スパッタリング装置におけるチ
ャンバーは、酸化物半導体にとって不純物となる水等を可能な限り除去すべくクライオポ
ンプのような吸着式の真空排気ポンプを用いて高真空（５×１０−７Ｐａから１×１０−
４Ｐａ程度まで）排気することが好ましい。または、ターボ分子ポンプとコールドトラッ
プを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流
しないようにしておくことが好ましい。
また、ターゲットとして、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲットを用いることができる
。例えば、［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝４：２：４．１［原子数比］、または［Ｉｎ
］：［Ｇａ］：［Ｚｎ］＝５：１：６［原子数比］、またはその近傍値の原子数比である
金属酸化物ターゲットを用いることが好ましい。
また、スパッタリング装置において、ターゲットを回転または移動させても構わない。例
えば、成膜中にマグネットユニットを上下または／及び左右に揺動させることによって、
本発明の複合酸化物半導体を形成することができる。例えば、ターゲットを、０．１Ｈｚ
以上１ｋＨｚ以下のビート（リズム、拍子、パルス、周波、周期またはサイクルなどと言
い換えてもよい。）で回転または移動させればよい。または、マグネットユニットを、０
．１Ｈｚ以上１ｋＨｚ以下のビートで揺動させればよい。なお、スパッタリング装置の詳
細については、後の実施の形態で述べる。
例えば、スパッタリングガスとして、酸素のガス比が１０％程度の希ガス、および酸素の
混合ガスを用い、基板温度を１３０℃とし、［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝４：２：４
．１［原子数比］のＩｎ−Ｇａ−Ｚｎ金属酸化物ターゲットを揺動させながら成膜を行う
ことで、本発明の酸化物半導体を形成することができる。
まず、希ガスまたは酸素ガスが成膜室中で電離し、陽イオンと電子とに分かれてプラズマ
を形成する。プラズマ中の陽イオンは、ターゲットホルダに印加された電位によって、タ
ーゲットに向けて加速される。陽イオンがＩｎ−Ｇａ−Ｚｎ金属酸化物ターゲットに衝突
することで、スパッタ粒子が生成され、基板上にスパッタ粒子が堆積する。
まず、陽イオンがＩｎ−Ｇａ−Ｚｎ金属酸化物ターゲットに衝突することで、相対原子質
量が、Ｉｎよりも軽いＧａ、およびＺｎが、ターゲットから優先的に弾き出される。弾き
出されたＩｎ、Ｇａ、およびＺｎが、酸素と結合し、基板上に堆積することで、領域Ｂ１
が成膜される。この時、ターゲットの表面には、Ｉｎが偏析した状態となる。
続いて、ターゲットの表面に偏析したＩｎが、複数の粒子のような構造となり、ターゲッ
トから弾き出される。複数の粒子のような構造となった偏析したＩｎが、酸素と結合し、
先に成膜された領域Ｂ１上に衝突し、円に近い形状に広がることで、アイランド状の領域
Ａ１が堆積する。なお、偏析したＩｎが弾き出されたため、ターゲットの表面には、Ｉｎ
、Ｇａ，Ｚｎが、元の原子数比に近い状態で存在する。
ここで、さらに、陽イオンがターゲットに衝突することで、相対原子質量が、Ｉｎよりも
軽いＧａ、およびＺｎが、ターゲットから優先的に弾き出される。なお、この時、ターゲ
ットの表面には、Ｉｎが偏析した状態となる。再び、領域Ｂ１が、先に成膜された領域Ｂ
１、および領域Ａ１上に堆積することで、領域Ａ１を挟み込むように、領域Ｂ１が成膜さ
れる。
なお、ターゲット表面の一領域では、Ｉｎが偏析し、他のターゲット表面の一領域では、
偏析したＩｎが弾き出される。つまり、Ｉｎが偏析する機構、および偏析したＩｎが弾き
出される機構が、同時に生じることで、領域Ａ１は、領域Ｂ１に挟まれ、不規則に偏在す
る構造となる。
上記のようの成膜モデルを経ることによって、図１乃至図４に示すような、領域Ａ１と領
域Ｂ１とが混合している複合酸化物半導体が形成されると考える。
本発明の酸化物半導体は、領域Ａ２で示される原子数比で構成されるＩｎが多い領域Ａ１
と、領域Ｂ２で示される原子数比で構成されるＩｎが少ない領域Ｂ１とが、混在し、複合
酸化物半導体を形成している。つまり、領域Ａ１ではキャリア移動が生じやすく、領域Ｂ
１では、キャリア移動が生じにくい。そのため、本発明の酸化物半導体は、キャリア移動
度が高く、かつ、スイッチング特性が高い、半導体特性が良好な材料として用いることが
できる。
以上、本実施の形態に示す構成は、他の実施の形態または他の実施例に示す構成と適宜、
組み合わせて用いることができる。
（実施の形態２）
本実施の形態においては、本発明の一態様の酸化物を成膜することができるスパッタリン
グ装置及び成膜装置について、図６乃至図１１を用いて説明する。なお、以下に示すスパ
ッタリング装置では、理解を容易にするため、または成膜時における動作を説明するため
、基板およびターゲットなどを配置した状態で示す。ただし、基板およびターゲットなど
は、使用者が設置する物であるため、本発明の一態様に係るスパッタリング装置が基板お
よびターゲットを有さない場合もある。
＜スパッタリング装置＞
スパッタリング装置としては、例えば平行平板型スパッタリング装置、及び対向ターゲッ
ト式スパッタリング装置を用いることができる。なお、平行平板型スパッタリング装置を
用いた成膜法を、ＰＥＳＰ（ｐａｒａｌｌｅｌ ｅｌｅｃｔｒｏｄｅ ＳＰ）と呼ぶこと
もできる。また、対向ターゲット式スパッタリング装置を用いた成膜法を、ＶＤＳＰ（ｖ
ａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ＳＰ）と呼ぶこともできる。
［平行平板型スパッタリング装置（ＰＥＳＰ）］
まず、平行平板型スパッタリング装置について、説明する。図６（Ａ）は、平行平板型の
スパッタリング装置である成膜室６０１の断面図である。図６（Ａ）に示す成膜室６０１
は、ターゲットホルダ６２０と、バッキングプレート６１０と、ターゲット６００と、マ
グネットユニット６３０と、基板ホルダ６７０と、を有する。なお、ターゲット６００は
、バッキングプレート６１０上に配置される。また、バッキングプレート６１０は、ター
ゲットホルダ６２０上に配置される。また、マグネットユニット６３０は、バッキングプ
レート６１０を介してターゲット６００下に配置される。また、基板ホルダ６７０は、タ
ーゲット６００と向かい合って配置される。なお、本明細書では、複数のマグネット（磁
石）を組み合わせたものをマグネットユニットと呼ぶ。マグネットユニットは、カソード
、カソードマグネット、磁気部材、磁気部品などと呼びかえることができる。マグネット
ユニット６３０は、マグネット６３０Ｎと、マグネット６３０Ｓと、マグネットホルダ６
３２と、を有する。なお、マグネットユニット６３０において、マグネット６３０Ｎおよ
びマグネット６３０Ｓは、マグネットホルダ６３２上に配置される。また、マグネット６
３０Ｎは、マグネット６３０Ｓと間隔を空けて配置される。なお、成膜室６０１に基板６
６０を搬入する場合、基板６６０は基板ホルダ６７０上に配置される。
ターゲットホルダ６２０とバッキングプレート６１０とは、ネジ（ボルトなど）を用いて
固定されており、等電位となる。また、ターゲットホルダ６２０は、バッキングプレート
６１０を介してターゲット６００を支持する機能を有する。
また、バッキングプレート６１０には、ターゲット６００が固定される。例えば、インジ
ウムなどの低融点金属を含むボンディング材によってバッキングプレート６１０とターゲ
ット６００とを固定することができる。
図６（Ａ）に、マグネットユニット６３０によって形成される磁力線６８０ａおよび磁力
線６８０ｂを示す。
磁力線６８０ａは、ターゲット６００の上面近傍における水平磁場を形成する磁力線の一
つである。ターゲット６００の上面近傍は、例えば、ターゲット６００から垂直距離が０
ｍｍ以上１０ｍｍ以下、特に０ｍｍ以上５ｍｍ以下の領域である。
磁力線６８０ｂは、マグネットユニット６３０の上面から、垂直距離ｄにおける水平磁場
を形成する磁力線の一つである。垂直距離ｄは、例えば、０ｍｍ以上２０ｍｍ以下または
５ｍｍ以上１５ｍｍ以下である。
このとき、強力なマグネット６３０Ｎおよび強力なマグネット６３０Ｓを用いることで、
基板６６０の上面近傍においても強い磁場を発生させることができる。具体的には、基板
６６０の上面における水平磁場の磁束密度を１０Ｇ以上１００Ｇ以下、好ましくは１５Ｇ
以上６０Ｇ以下、さらに好ましくは２０Ｇ以上４０Ｇ以下とすることができる。
なお、水平磁場の磁束密度の測定は、垂直磁場の磁束密度が０Ｇのときの値を測定すれば
よい。
成膜室６０１における磁場の磁束密度を上述の範囲とすることで、密度が高く、結晶性の
高い酸化物を成膜することができる。また、得られる酸化物は、複数種の結晶相を含むこ
とが少なく、ほとんど単一の結晶相を含む酸化物となる。
図６（Ｂ）に、マグネットユニット６３０の上面図を示す。マグネットユニット６３０は
、円形または略円形のマグネット６３０Ｎと、円形または略円形のマグネット６３０Ｓと
、がマグネットホルダ６３２に固定されている。そして、マグネットユニット６３０を、
マグネットユニット６３０の上面における中央または略中央の法線ベクトルを回転軸とし
て回転させることができる。例えば、マグネットユニット６３０を、０．１Ｈｚ以上１ｋ
Ｈｚ以下のビート（リズム、拍子、パルス、周波、周期またはサイクルなどと言い換えて
もよい。）で回転させればよい。
したがって、ターゲット６００上の磁場の強い領域は、マグネットユニット６３０の回転
とともに変化する。磁場の強い領域は高密度プラズマ領域となるため、その近傍において
ターゲット６００のスパッタリング現象が起こりやすい。例えば、磁場の強い領域が特定
の箇所となる場合、ターゲット６００の特定の領域のみが使用されることになる。一方、
図６（Ｂ）に示すようにマグネットユニット６３０を回転させることで、ターゲット６０
０と基板６６０との間に、プラズマ６４０が生じるため、ターゲット６００を均一に使用
することができる。また、マグネットユニット６３０を回転させることによって、均一な
厚さおよび均一な質を有する膜を成膜することができる。
また、マグネットユニット６３０を回転させることにより、基板６６０の上面における磁
力線の向きも変化させることができる。
なお、ここではマグネットユニット６３０を回転させる例を示したが、本発明の一態様は
これに限定されるものではない。例えば、マグネットユニット６３０を上下または／およ
び左右に揺動させても構わない。例えば、マグネットユニット６３０を、０．１Ｈｚ以上
１ｋＨｚ以下のビートで揺動させればよい。または、ターゲット６００を回転または移動
させても構わない。例えば、ターゲット６００を、０．１Ｈｚ以上１ｋＨｚ以下のビート
で回転または移動させればよい。または、基板６６０を回転させることで、相対的に基板
６６０の上面における磁力線の向きを変化させても構わない。または、これらを組み合わ
せても構わない。
成膜室６０１は、バッキングプレート６１０の内部または下部などに水路を有してもよい
。そして、水路に流体（空気、窒素、希ガス、水、オイルなど）を流すことで、スパッタ
時にターゲット６００の温度の上昇による放電異常や、部材の変形による成膜室６０１の
損傷などを抑制することができる。このとき、バッキングプレート６１０とターゲット６
００とをボンディング材を介して密着させると、冷却性能が高まるため好ましい。
なお、ターゲットホルダ６２０とバッキングプレート６１０との間にガスケットを有する
と、成膜室６０１内に外部や水路などから不純物が混入しにくくなるため好ましい。
マグネットユニット６３０において、マグネット６３０Ｎとマグネット６３０Ｓとは、そ
れぞれターゲット６００側に異なる極を向けて配置されている。ここでは、マグネット６
３０Ｎをターゲット６００側がＮ極となるように配置し、マグネット６３０Ｓをターゲッ
ト６００側がＳ極となるように配置する場合について説明する。ただし、マグネットユニ
ット６３０におけるマグネットおよび極の配置は、この配置に限定されるものではない。
また、図６（Ａ）の配置に限定されるものでもない。
成膜時、ターゲットホルダ６２０に接続する端子Ｖ１に印加される電位Ｖ１は、例えば、
基板ホルダ６７０に接続する端子Ｖ２に印加される電位Ｖ２よりも低い電位である。また
、基板ホルダ６７０に接続する端子Ｖ２に印加される電位Ｖ２は、例えば、接地電位であ
る。また、マグネットホルダ６３２に接続する端子Ｖ３に印加される電位Ｖ３は、例えば
、接地電位である。なお、端子Ｖ１、端子Ｖ２および端子Ｖ３に印加される電位は上記の
電位に限定されない。また、ターゲットホルダ６２０、基板ホルダ６７０、マグネットホ
ルダ６３２の全てに電位が印加されなくても構わない。例えば、基板ホルダ６７０が電気
的に浮いていても構わない。なお、図６（Ａ）では、ターゲットホルダ６２０に接続する
端子Ｖ１に電位Ｖ１を印加する、いわゆるＤＣスパッタリング法の例を示したが、本発明
の一態様は、これに限定されない。例えば、ターゲットホルダ６２０に、周波数が１３．
５６ＭＨｚまたは２７．１２ＭＨｚなどの高周波電源を接続する、いわゆるＲＦスパッタ
リング法を用いても構わない。
また、図６（Ａ）では、バッキングプレート６１０およびターゲットホルダ６２０と、マ
グネットユニット６３０およびマグネットホルダ６３２と、が電気的に接続されない例を
示したが、これに限定されない。例えば、バッキングプレート６１０およびターゲットホ
ルダ６２０と、マグネットユニット６３０およびマグネットホルダ６３２と、が電気的に
接続されており、等電位となっていても構わない。
また、得られる酸化物の結晶性をさらに高めるために、基板６６０の温度を高くしても構
わない。基板６６０の温度を高くすることで、基板６６０の上面におけるスパッタ粒子の
マイグレーションを助長させることができる。したがって、より密度が高く、より結晶性
の高い酸化物を成膜することができる。なお、基板６６０の温度は、例えば、１００℃以
上４５０℃以下、好ましくは１５０℃以上４００℃以下、さらに好ましくは１７０℃以上
３５０℃以下とすればよい。
また、成膜ガス中の酸素分圧が高すぎると、複数種の結晶相を含む酸化物が成膜されやす
いため、成膜ガスはアルゴンなどの希ガス（ほかにヘリウム、ネオン、クリプトン、キセ
ノンなど）と酸素との混合ガスを用いると好ましい。例えば、全体に占める酸素の割合を
５０体積％未満、好ましくは３３体積％以下、さらに好ましくは２０体積％以下、より好
ましくは１５体積％以下とすればよい。
また、ターゲット６００と基板６６０との垂直距離を、１０ｍｍ以上６００ｍｍ以下、好
ましくは２０ｍｍ以上４００ｍｍ以下、さらに好ましくは３０ｍｍ以上２００ｍｍ以下、
より好ましくは４０ｍｍ以上１００ｍｍ以下とする。ターゲット６００と基板６６０との
垂直距離を上述の範囲まで近くすることで、スパッタ粒子が、基板６６０に到達するまで
の間におけるエネルギーの低下を抑制できる場合がある。また、ターゲット６００と基板
６６０との垂直距離を上述の範囲まで遠くすることで、スパッタ粒子の基板６６０への入
射方向を垂直に近づけることができるため、スパッタ粒子の衝突による基板６６０へのダ
メージを小さくすることができる場合がある。
図７（Ａ）に、図６（Ａ）とは異なる成膜室の例を示す。
図７（Ａ）に示す成膜室６０１は、ターゲットホルダ６２０ａと、ターゲットホルダ６２
０ｂと、バッキングプレート６１０ａと、バッキングプレート６１０ｂと、ターゲット６
００ａと、ターゲット６００ｂと、マグネットユニット６３０ａと、マグネットユニット
６３０ｂと、部材６４２と、基板ホルダ６７０と、を有する。なお、ターゲット６００ａ
は、バッキングプレート６１０ａ上に配置される。また、バッキングプレート６１０ａは
、ターゲットホルダ６２０ａ上に配置される。また、マグネットユニット６３０ａは、バ
ッキングプレート６１０ａを介してターゲット６００ａ下に配置される。また、ターゲッ
ト６００ｂは、バッキングプレート６１０ｂ上に配置される。また、バッキングプレート
６１０ｂは、ターゲットホルダ６２０ｂ上に配置される。また、マグネットユニット６３
０ｂは、バッキングプレート６１０ｂを介してターゲット６００ｂ下に配置される。
マグネットユニット６３０ａは、マグネット６３０Ｎ１と、マグネット６３０Ｎ２と、マ
グネット６３０Ｓと、マグネットホルダ６３２と、を有する。なお、マグネットユニット
６３０ａにおいて、マグネット６３０Ｎ１、マグネット６３０Ｎ２およびマグネット６３
０Ｓは、マグネットホルダ６３２上に配置される。また、マグネット６３０Ｎ１およびマ
グネット６３０Ｎ２は、マグネット６３０Ｓと間隔を空けて配置される。なお、マグネッ
トユニット６３０ｂは、マグネットユニット６３０ａと同様の構造を有する。なお、成膜
室６０１に基板６６０を搬入する場合、基板６６０は基板ホルダ６７０上に配置される。
ターゲット６００ａ、バッキングプレート６１０ａおよびターゲットホルダ６２０ａと、
ターゲット６００ｂ、バッキングプレート６１０ｂおよびターゲットホルダ６２０ｂと、
は部材６４２によって離間されている。なお、部材６４２は絶縁体であることが好ましい
。ただし、部材６４２が導電体または半導体であっても構わない。また、部材６４２が、
導電体または半導体の表面を絶縁体で覆ったものであっても構わない。
ターゲットホルダ６２０ａとバッキングプレート６１０ａとは、ネジ（ボルトなど）を用
いて固定されており、等電位となる。また、ターゲットホルダ６２０ａは、バッキングプ
レート６１０ａを介してターゲット６００ａを支持する機能を有する。また、ターゲット
ホルダ６２０ｂとバッキングプレート６１０ｂとは、ネジ（ボルトなど）を用いて固定さ
れており、等電位となる。また、ターゲットホルダ６２０ｂは、バッキングプレート６１
０ｂを介してターゲット６００ｂを支持する機能を有する。
バッキングプレート６１０ａは、ターゲット６００ａを固定する機能を有する。また、バ
ッキングプレート６１０ｂは、ターゲット６００ｂを固定する機能を有する。
図７（Ａ）に、マグネットユニット６３０ａによって形成される磁力線６８０ａおよび磁
力線６８０ｂを示す。
磁力線６８０ａは、ターゲット６００ａの上面近傍における水平磁場を形成する磁力線の
一つである。ターゲット６００ａの上面近傍は、例えば、ターゲット６００ａから垂直距
離が０ｍｍ以上１０ｍｍ以下、特に０ｍｍ以上５ｍｍ以下の領域である。
磁力線６８０ｂは、マグネットユニット６３０ａの上面から、垂直距離ｄにおける水平磁
場を形成する磁力線の一つである。垂直距離ｄは、例えば、０ｍｍ以上２０ｍｍ以下また
は５ｍｍ以上１５ｍｍ以下である。
このとき、強力なマグネット６３０Ｎ１、強力なマグネット６３０Ｎ２および強力なマグ
ネット６３０Ｓを用いることで、基板６６０の上面近傍においても強い磁場を発生させる
ことができる。具体的には、基板６６０の上面における水平磁場の磁束密度を１０Ｇ以上
１００Ｇ以下、好ましくは１５Ｇ以上６０Ｇ以下、さらに好ましくは２０Ｇ以上４０Ｇ以
下とすることができる。
成膜室６０１における磁場の磁束密度を上述の範囲とすることで、密度が高く、結晶性の
高い酸化物を成膜することができる。また、得られる酸化物は、複数種の結晶相を含むこ
とが少なく、ほとんど単一の結晶相を含む酸化物となる。
なお、マグネットユニット６３０ｂもマグネットユニット６３０ａと同様の磁力線が形成
される。
図７（Ｂ）に、マグネットユニット６３０ａおよびマグネットユニット６３０ｂの上面図
を示す。マグネットユニット６３０ａは、長方形または略長方形のマグネット６３０Ｎ１
と、長方形または略長方形のマグネット６３０Ｎ２と、長方形または略長方形のマグネッ
ト６３０Ｓと、がマグネットホルダ６３２に固定されていることわかる。そして、マグネ
ットユニット６３０ａを、図７（Ｂ）に示すように左右に揺動させることができる。例え
ば、マグネットユニット６３０ａを、０．１Ｈｚ以上１ｋＨｚ以下のビートで揺動させれ
ばよい。
したがって、ターゲット６００ａ上の磁場の強い領域は、マグネットユニット６３０ａの
揺動とともに変化する。磁場の強い領域は高密度プラズマ領域となるため、その近傍にお
いてターゲット６００ａのスパッタリング現象が起こりやすい。例えば、磁場の強い領域
が特定の箇所となる場合、ターゲット６００ａの特定の領域のみが使用されることになる
。一方、図７（Ｂ）に示すようにマグネットユニット６３０ａを揺動させることで、ター
ゲット６００ａと基板６６０との間に、プラズマ６４０が生じるため、ターゲット６００
ａを均一に使用することができる。また、マグネットユニット６３０ａを揺動させること
によって、均一な厚さ、質を有する膜を成膜することができる。
また、マグネットユニット６３０ａを揺動させることにより、基板６６０の上面における
磁力線の状態も変化させることができる。これは、マグネットユニット６３０ｂにおいて
も同様である。
なお、ここではマグネットユニット６３０ａおよびマグネットユニット６３０ｂを揺動さ
せる例を示したが、本発明の一態様はこれに限定されるものではない。例えば、マグネッ
トユニット６３０ａおよびマグネットユニット６３０ｂを回転させても構わない。例えば
、マグネットユニット６３０ａおよびマグネットユニット６３０ｂを、０．１Ｈｚ以上１
ｋＨｚ以下のビートで回転させればよい。または、ターゲット６００を回転または移動さ
せても構わない。例えば、ターゲット６００を、０．１Ｈｚ以上１ｋＨｚ以下のビートで
回転または移動させればよい。または、基板６６０を回転させることで、相対的に基板６
６０の上面における磁力線の状態を変化させることができる。または、これらを組み合わ
せても構わない。
成膜室６０１は、バッキングプレート６１０ａおよびバッキングプレート６１０ｂの内部
または下部などに水路を有してもよい。そして、水路に流体（空気、窒素、希ガス、水、
オイルなど）を流すことで、スパッタ時にターゲット６００ａおよびターゲット６００ｂ
の温度の上昇による放電異常や、部材の変形による成膜室６０１の損傷などを抑制するこ
とができる。このとき、バッキングプレート６１０ａとターゲット６００ａとをボンディ
ング材を介して密着させると、冷却性能が高まるため好ましい。また、バッキングプレー
ト６１０ｂとターゲット６００ｂとをボンディング材を介して密着させると、冷却性能が
高まるため好ましい。
なお、ターゲットホルダ６２０ａとバッキングプレート６１０ａとの間にガスケットを有
すると、成膜室６０１内に外部や水路などから不純物が混入しにくくなるため好ましい。
また、ターゲットホルダ６２０ｂとバッキングプレート６１０ｂとの間にガスケットを有
すると、成膜室６０１内に外部や水路などから不純物が混入しにくくなるため好ましい。
マグネットユニット６３０ａにおいて、マグネット６３０Ｎ１およびマグネット６３０Ｎ
２とマグネット６３０Ｓとはそれぞれターゲット６００ａ側に異なる極を向けて配置され
ている。ここでは、マグネット６３０Ｎ１およびマグネット６３０Ｎ２をターゲット６０
０ａ側がＮ極となるように配置し、マグネット６３０Ｓをターゲット６００ａ側がＳ極と
なるように配置する場合について説明する。ただし、マグネットユニット６３０ａにおけ
るマグネットおよび極の配置は、この配置に限定されるものではない。また、図７（Ａ）
の配置に限定されるものでもない。これは、マグネットユニット６３０ｂについても同様
である。
成膜時、ターゲットホルダ６２０ａに接続する端子Ｖ１に印加される電位と、ターゲット
ホルダ６２０ｂに接続する端子Ｖ４に印加される電位は、交互に高低が入れ替わってもよ
い。また、基板ホルダ６７０に接続する端子Ｖ２に印加される電位は、例えば、接地電位
である。また、マグネットホルダ６３２に接続する端子Ｖ３に印加される電位は、例えば
、接地電位である。なお、端子Ｖ１、端子Ｖ２、端子Ｖ３および端子Ｖ４に印加される電
位は上記の電位に限定されない。また、ターゲットホルダ６２０ａ、ターゲットホルダ６
２０ｂ、基板ホルダ６７０、マグネットホルダ６３２の全てに電位が印加されなくても構
わない。例えば、基板ホルダ６７０が電気的に浮いていても構わない。なお、図７（Ａ）
では、ターゲットホルダ６２０ａに接続する端子Ｖ１に印加される電位と、ターゲットホ
ルダ６２０ｂに接続する端子Ｖ４に印加される電位は、交互に高低が入れ替わる、いわゆ
るＡＣスパッタリング法の例を示したが、本発明の一態様は、これに限定されない。
また、図７（Ａ）では、バッキングプレート６１０ａおよびターゲットホルダ６２０ａと
、マグネットユニット６３０ａおよびマグネットホルダ６３２と、は電気的に接続されな
い例を示したが、これに限定されない。例えば、バッキングプレート６１０ａおよびター
ゲットホルダ６２０ａと、マグネットユニット６３０ａおよびマグネットホルダ６３２と
、が電気的に接続されており、等電位となっていても構わない。また、バッキングプレー
ト６１０ｂおよびターゲットホルダ６２０ｂと、マグネットユニット６３０ｂおよびマグ
ネットホルダ６３２と、は電気的に接続されない例を示したが、これに限定されない。例
えば、バッキングプレート６１０ｂおよびターゲットホルダ６２０ｂと、マグネットユニ
ット６３０ｂおよびマグネットホルダ６３２と、が電気的に接続されており、等電位とな
っていても構わない。
また、得られる酸化物の結晶性をさらに高めるために、基板６６０の温度を高くしても構
わない。基板６６０の温度を高くすることで、基板６６０の上面におけるスパッタ粒子の
マイグレーションを助長させることができる。したがって、より密度が高く、より結晶性
の高い酸化物を成膜することができる。なお、基板６６０の温度は、例えば、１００℃以
上４５０℃以下、好ましくは１５０℃以上４００℃以下、さらに好ましくは１７０℃以上
３５０℃以下とすればよい。
また、成膜ガス中の酸素分圧が高すぎると、複数種の結晶相を含む酸化物が成膜されやす
いため、成膜ガスはアルゴンなどの希ガス（ほかにヘリウム、ネオン、クリプトン、キセ
ノンなど）と酸素との混合ガスを用いると好ましい。例えば、全体に占める酸素の割合を
５０体積％未満、好ましくは３３体積％以下、さらに好ましくは２０体積％以下、より好
ましくは１５体積％以下とすればよい。
また、ターゲット６００ａと基板６６０との垂直距離を、１０ｍｍ以上６００ｍｍ以下、
好ましくは２０ｍｍ以上４００ｍｍ以下、さらに好ましくは３０ｍｍ以上２００ｍｍ以下
、より好ましくは４０ｍｍ以上１００ｍｍ以下とする。ターゲット６００ａと基板６６０
との垂直距離を上述の範囲まで近くすることで、スパッタ粒子が、基板６６０に到達する
までの間におけるエネルギーの低下を抑制できる場合がある。また、ターゲット６００ａ
と基板６６０との垂直距離を上述の範囲まで遠くすることで、スパッタ粒子の基板６６０
への入射方向を垂直に近づけることができるため、スパッタ粒子の衝突による基板６６０
へのダメージを小さくすることができる場合がある。
また、ターゲット６００ｂと基板６６０との垂直距離を、１０ｍｍ以上６００ｍｍ以下、
好ましくは２０ｍｍ以上４００ｍｍ以下、さらに好ましくは３０ｍｍ以上２００ｍｍ以下
、より好ましくは４０ｍｍ以上１００ｍｍ以下とする。ターゲット６００ｂと基板６６０
との垂直距離を上述の範囲まで近くすることで、スパッタ粒子が、基板６６０に到達する
までの間におけるエネルギーの低下を抑制できる場合がある。また、ターゲット６００ｂ
と基板６６０との垂直距離を上述の範囲まで遠くすることで、スパッタ粒子の基板６６０
への入射方向を垂直に近づけることができるため、スパッタ粒子の衝突による基板６６０
へのダメージを小さくすることができる場合がある。
［対向ターゲット式スパッタリング装置（ＶＤＳＰ）］
次に、対向ターゲット式スパッタリング装置について、説明する。図８（Ａ）は、対向タ
ーゲット式スパッタリング装置における成膜室の断面図である。図８（Ａ）に示す成膜室
は、ターゲット６００ａおよびターゲット６００ｂと、ターゲット６００ａおよびターゲ
ット６００ｂをそれぞれ保持するバッキングプレート６１０ａおよびバッキングプレート
６１０ｂと、バッキングプレート６１０ａおよびバッキングプレート６１０ｂを介してタ
ーゲット６００ａおよびターゲット６００ｂの背面にそれぞれ配置されるマグネットユニ
ット６３０ａおよびマグネットユニット６３０ｂと、を有する。また、基板ホルダ６７０
は、ターゲット６００ａおよびターゲット６００ｂの間に配置される。基板ホルダ６７０
は、ターゲット６００ａとターゲット６００ｂとが向かい合っている間の領域（ターゲッ
ト間領域ともいう。）の上側に配置される。なお、成膜室に基板６６０を搬入したのち、
基板６６０は基板ホルダ６７０に固定される。
また、図８（Ａ）に示すように、基板ホルダ６７０は、ターゲット間領域の上側に配置さ
れるが、下側に配置されても構わない。また、下側および上側に配置されても構わない。
下側および上側に基板ホルダ６７０を配置することにより、二以上の基板を同時に成膜す
ることができるため、生産性を高めることができる。
また、図８（Ａ）に示すように、バッキングプレート６１０ａおよびバッキングプレート
６１０ｂには、電位を印加するための電源６９０および電源６９１が接続されている。バ
ッキングプレート６１０ａに印加する電位と、バッキングプレート６１０ｂに印加する電
位の高低が交互に入れ替わる、いわゆるＡＣ電源を用いると好ましい。また、図８（Ａ）
に示す電源６９０および電源６９１はＡＣ電源を用いた例を示しているが、これに限られ
ない。例えば、電源６９０および電源６９１としてＲＦ電源、ＤＣ電源などを用いてもよ
い。または、電源６９０と電源６９１とで、異なる種類の電源を用いてもよい。
また、基板ホルダ６７０はＧＮＤに接続されていることが好ましい。また、基板ホルダ６
７０はフローティングの状態であってもよい。
図８（Ｂ）および図８（Ｃ）は、図８（Ａ）の一点鎖線Ａ−Ｂ間におけるプラズマ６４０
の電位分布を示している。図８（Ｂ）に示す電位分布は、バッキングプレート６１０ａに
高電位を印加し、バッキングプレート６１０ｂに低電位を印加した状態を示す。即ち、タ
ーゲット６００ｂに向けて陽イオンが加速される。図８（Ｃ）に示す電位分布は、バッキ
ングプレート６１０ａに低電位を印加し、バッキングプレート６１０ｂに高電位を印加し
た状態を示す。即ち、ターゲット６００ａに向けて陽イオンが加速される。図８（Ｂ）と
、図８（Ｃ）と、の状態を交互に入れ替わるようにして成膜することができる。
図８（Ａ）に示す構成は、ターゲット６００ａとターゲット６００ｂとが平行に向かい合
って配置されている。また、マグネットユニット６３０ａとマグネットユニット６３０ｂ
とが、マグネットの異なる極を向かい合わせるように配置されている。このとき、磁力線
は、マグネットユニット６３０ｂからマグネットユニット６３０ａに向かう。そのため、
成膜時には、マグネットユニット６３０ａとマグネットユニット６３０ｂとで形成される
磁場にプラズマ６４０が閉じ込められる。よって、基板ホルダ６７０および基板６６０は
、プラズマ６４０の外側に位置する。基板６６０がプラズマ６４０の高電界領域に曝され
ないため、プラズマ６４０による損傷を低減させることができる。
対向ターゲット式スパッタリング装置は、高真空であってもプラズマを安定に生成するこ
とができる。例えば、０．００５Ｐａ以上０．０９Ｐａ以下でも成膜が可能である。その
ため、成膜時に混入する不純物の濃度を低減することができる。
対向ターゲット式スパッタリング装置を用いることによって、高真空での成膜が可能とな
るため、またプラズマによる損傷の少ない成膜が可能となるため、基板６６０の温度が低
い場合でも結晶性の高い膜を成膜することができる。例えば、基板６６０の温度が、１０
℃以上１００℃未満であっても結晶性の高い膜を成膜することができる。
図９（Ａ）に示す構成は、ターゲット６００ａとターゲット６００ｂとが平行ではなく、
傾いた状態で向かい合って（Ｖ字状に）配置されている点が図８（Ａ）に示した構成と異
なる。よって、ターゲットの配置以外については、図８（Ａ）の説明を参照する。また、
マグネットユニット６３０ａとマグネットユニット６３０ｂとが異なる極が向かい合うよ
うに配置されている。基板ホルダ６７０および基板６６０は、ターゲット間領域の上に配
置される。ターゲット６００ａおよびターゲット６００ｂを、図９（Ａ）に示すような配
置とすることで、基板６６０に到達するスパッタ粒子の割合が高くなるため、堆積速度を
高くすることができる。
図９（Ｂ）に、対向ターゲット式スパッタリング装置の別の例を示す。
図９（Ｂ）は、対向ターゲット式スパッタリング装置における成膜室の断面模式図である
。図８（Ａ）に示す成膜室とは異なり、ターゲットシールド６２２およびターゲットシー
ルド６２３が設けられている。また、バッキングプレート６１０ａおよびバッキングプレ
ート６１０ｂと接続する電源６９１を有する。基板ホルダ６７０は、ターゲット間領域の
上側に配置される。これにより、基板６６０がプラズマ６４０の高電界領域に曝されない
ため、プラズマ６４０による損傷を低減させることができる。
また、図９（Ｂ）に示すように、基板ホルダ６７０は、ターゲット間領域の上側に配置さ
れるが、下側に配置されても構わない。また、下側および上側に配置されても構わない。
下側および上側に基板ホルダ６７０を配置することにより、二以上の基板を同時に成膜す
ることができるため、生産性を高めることができる。
また、図９（Ｂ）に示すように、ターゲットシールド６２２およびターゲットシールド６
２３は、ＧＮＤに接続されている。つまり、電源６９１の電位が与えられたバッキングプ
レート６１０ａおよびバッキングプレート６１０ｂと、ＧＮＤが与えられたターゲットシ
ールド６２２およびターゲットシールド６２３と、の間に印加される電位差によって、プ
ラズマ６４０が形成される。
以上に示した対向ターゲット式スパッタリング装置は、プラズマがターゲット間の磁場に
閉じこめられるため、基板へのプラズマダメージを低減することができる。また、ターゲ
ットの傾きによって、基板へのスパッタ粒子の入射角度を浅くすることができるため、堆
積される膜の段差被覆性を高めることができる。また、高真空における成膜が可能である
ため、膜に混入する不純物の濃度を低減することができる。
なお、成膜室に、平行平板型スパッタリング装置、イオンビームスパッタリング装置を適
用しても構わない。
＜成膜装置＞
以下では、本発明の一態様に係るスパッタリング用ターゲットを設置することが可能な成
膜室を有する成膜装置について説明する。
まずは、成膜時などに膜中に不純物の混入が少ない成膜装置の構成について図１０および
図１１を用いて説明する。
図１０は、枚葉式マルチチャンバーの成膜装置２７００の上面図を模式的に示している。
成膜装置２７００は、基板を収容するカセットポート２７６１と、基板のアライメントを
行うアライメントポート２７６２と、を備える大気側基板供給室２７０１と、大気側基板
供給室２７０１から、基板を搬送する大気側基板搬送室２７０２と、基板の搬入を行い、
かつ室内の圧力を大気圧から減圧、または減圧から大気圧へ切り替えるロードロック室２
７０３ａと、基板の搬出を行い、かつ室内の圧力を減圧から大気圧、または大気圧から減
圧へ切り替えるアンロードロック室２７０３ｂと、真空中の基板の搬送を行う搬送室２７
０４と、基板の加熱を行う基板加熱室２７０５と、ターゲットが配置され成膜を行う成膜
室２７０６ａ、成膜室２７０６ｂおよび成膜室２７０６ｃと、を有する。なお、成膜室２
７０６ａ、成膜室２７０６ｂおよび成膜室２７０６ｃは、上述した成膜室の構成を参酌す
ることができる。
また、大気側基板搬送室２７０２は、ロードロック室２７０３ａおよびアンロードロック
室２７０３ｂと接続され、ロードロック室２７０３ａおよびアンロードロック室２７０３
ｂは、搬送室２７０４と接続され、搬送室２７０４は、基板加熱室２７０５、成膜室２７
０６ａ、成膜室２７０６ｂおよび成膜室２７０６ｃと接続する。
なお、各室の接続部にはゲートバルブ２７６４が設けられており、大気側基板供給室２７
０１と、大気側基板搬送室２７０２を除き、各室を独立して真空状態に保持することがで
きる。また、大気側基板搬送室２７０２および搬送室２７０４は、搬送ロボット２７６３
を有し、基板を搬送することができる。
また、基板加熱室２７０５は、プラズマ処理室を兼ねると好ましい。成膜装置２７００は
、処理と処理の間で基板を大気暴露することなく搬送することが可能なため、基板に不純
物が吸着することを抑制できる。また、成膜や熱処理などの順番を自由に構築することが
できる。なお、搬送室、成膜室、ロードロック室、アンロードロック室および基板加熱室
は、上述の数に限定されず、設置スペースやプロセス条件に合わせて、適宜最適な数を設
けることができる。
次に、図１０に示す成膜装置２７００の一点鎖線Ｘ１−Ｘ２、一点鎖線Ｙ１−Ｙ２、およ
び一点鎖線Ｙ２−Ｙ３に相当する断面を図１１に示す。
図１１（Ａ）は、基板加熱室２７０５と、搬送室２７０４の断面を示しており、基板加熱
室２７０５は、基板を収容することができる複数の加熱ステージ２７６５を有している。
なお、基板加熱室２７０５は、バルブを介して真空ポンプ２７７０と接続されている。真
空ポンプ２７７０としては、例えば、ドライポンプ、およびメカニカルブースターポンプ
等を用いることができる。
また、基板加熱室２７０５に用いることのできる加熱機構としては、例えば、抵抗発熱体
などを用いて加熱する加熱機構としてもよい。または、加熱されたガスなどの媒体からの
熱伝導または熱輻射によって、加熱する加熱機構としてもよい。例えば、ＧＲＴＡ（Ｇａ
ｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）などのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅ
ａｌ）を用いることができる。ＬＲＴＡは、ハロゲンランプ、メタルハライドランプ、キ
セノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプな
どのランプから発する光（電磁波）の輻射により、被処理物を加熱する。ＧＲＴＡは、高
温のガスを用いて熱処理を行う。ガスとしては、不活性ガスが用いられる。
また、基板加熱室２７０５は、マスフローコントローラ２７８０を介して、精製機２７８
１と接続される。なお、マスフローコントローラ２７８０および精製機２７８１は、ガス
種の数だけ設けられるが、理解を容易にするため一つのみを示す。基板加熱室２７０５に
導入されるガスは、露点が−８０℃以下、好ましくは−１００℃以下であるガスを用いる
ことができ、例えば、酸素ガス、窒素ガス、および希ガス（アルゴンガスなど）を用いる
。
搬送室２７０４は、搬送ロボット２７６３を有している。搬送ロボット２７６３は、各室
へ基板を搬送することができる。また、搬送室２７０４は、バルブを介して真空ポンプ２
７７０と、クライオポンプ２７７１と、接続されている。このような構成とすることで、
搬送室２７０４は、大気圧から低真空または中真空（０．１から数百Ｐａ程度）まで真空
ポンプ２７７０を用いて排気され、バルブを切り替えて中真空から高真空または超高真空
（０．１Ｐａから１×１０−７Ｐａ）まではクライオポンプ２７７１を用いて排気される
。
また、例えば、クライオポンプ２７７１は、搬送室２７０４に対して２台以上並列に接続
してもよい。このような構成とすることで、１台のクライオポンプがリジェネ中であって
も、残りのクライオポンプを使って排気することが可能となる。なお、上述したリジェネ
とは、クライオポンプ内にため込まれた分子（または原子）を放出する処理をいう。クラ
イオポンプは、分子（または原子）をため込みすぎると排気能力が低下してくるため、定
期的にリジェネが行われる。
図１１（Ｂ）は、成膜室２７０６ｂと、搬送室２７０４と、ロードロック室２７０３ａの
断面を示している。
ここで、図１１（Ｂ）を用いて、成膜室（スパッタリング室）の詳細について説明する。
図１１（Ｂ）に示す成膜室２７０６ｂは、ターゲット２７６６ａと、ターゲット２７６６
ｂと、ターゲットシールド２７６７ａと、ターゲットシールド２７６７ｂと、マグネット
ユニット２７９０ａと、マグネットユニット２７９０ｂと、基板ホルダ２７６８と、電源
２７９１と、を有する。図示しないが、ターゲット２７６６ａおよびターゲット２７６６
ｂは、それぞれバッキングプレートを介してターゲットホルダに固定される。また、ター
ゲット２７６６ａおよびターゲット２７６６ｂには、電源２７９１が電気的に接続されて
いる。マグネットユニット２７９０ａおよびマグネットユニット２７９０ｂは、それぞれ
ターゲット２７６６ａおよびターゲット２７６６ｂの背面に配置される。ターゲットシー
ルド２７６７ａおよびターゲットシールド２７６７ｂは、それぞれターゲット２７６６ａ
およびターゲット２７６６ｂの端部を囲うように配置される。なお、ここでは基板ホルダ
２７６８には、基板２７６９が支持されている。基板ホルダ２７６８は、可変部材２７８
４を介して成膜室２７０６ｂに固定される。可変部材２７８４によって、基板ホルダ２７
６８を移動させることができる。基板ホルダ２７６８は、ターゲット２７６６ａとターゲ
ット２７６６ｂとの間の領域（ターゲット間領域ともいう。）の上側に配置される。例え
ば、基板２７６９を支持した基板ホルダ２７６８をターゲット間領域の上側に配置するこ
とによって、プラズマによる損傷を低減させることができる。また、基板ホルダ２７６８
は、図示しないが、基板２７６９を保持する基板保持機構や、基板２７６９を背面から加
熱するヒーター等を備えていてもよい。
また、図１１（Ｂ）に示すように、基板ホルダ２７６８は、ターゲット間領域の上側に配
置されるが、下側に配置されても構わない。また、下側および上側に配置されても構わな
い。下側および上側に基板ホルダ２７６８を配置することにより、二以上の基板を同時に
成膜することができるため、生産性を高めることができる。
また、ターゲットシールド２７６７によって、ターゲット２７６６からスパッタリングさ
れる粒子が不要な領域に堆積することを抑制できる。ターゲットシールド２７６７は、累
積されたスパッタ粒子が剥離しないように、加工することが望ましい。例えば、表面粗さ
を増加させるブラスト処理、またはターゲットシールド２７６７の表面に凹凸を設けても
よい。
また、成膜室２７０６ｂは、ガス加熱機構２７８２を介してマスフローコントローラ２７
８０と接続され、ガス加熱機構２７８２はマスフローコントローラ２７８０を介して精製
機２７８１と接続される。ガス加熱機構２７８２により、成膜室２７０６ｂに導入される
ガスを４０℃以上４００℃以下に加熱することができる。なお、ガス加熱機構２７８２、
マスフローコントローラ２７８０、および精製機２７８１は、ガス種の数だけ設けられる
が、理解を容易にするため一つのみを示す。成膜室２７０６ｂに導入されるガスは、露点
が−８０℃以下、好ましくは−１００℃以下であるガスを用いることができ、例えば、酸
素ガス、窒素ガス、および希ガス（アルゴンガスなど）を用いる。
なお、ガスの導入口の直前に精製機を設ける場合、精製機から成膜室２７０６ｂまでの配
管の長さを１０ｍ以下、好ましくは５ｍ以下、さらに好ましくは１ｍ以下とする。配管の
長さを１０ｍ以下、５ｍ以下または１ｍ以下とすることで、配管からの放出ガスの影響を
長さに応じて低減できる。さらに、ガスの配管には、フッ化鉄、酸化アルミニウム、酸化
クロムなどで内部が被覆された金属配管を用いるとよい。前述の配管は、例えばＳＵＳ３
１６Ｌ−ＥＰ配管と比べ、不純物を含むガスの放出量が少なく、ガスへの不純物の入り込
みを低減できる。また、配管の継手には、高性能超小型メタルガスケット継手（ＵＰＧ継
手）を用いるとよい。また、配管を全て金属で構成することで、樹脂等を用いた場合と比
べ、生じる放出ガスおよび外部リークの影響を低減できて好ましい。
また、成膜室２７０６ｂは、バルブを介してターボ分子ポンプ２７７２および真空ポンプ
２７７０と接続される。
また、成膜室２７０６ｂは、クライオトラップ２７５１が設けられる。
クライオトラップ２７５１は、水などの比較的融点の高い分子（または原子）を吸着する
ことができる機構である。ターボ分子ポンプ２７７２は大きいサイズの分子（または原子
）を安定して排気し、かつメンテナンスの頻度が低いため、生産性に優れる一方、水素や
水の排気能力が低い。そこで、水などに対する排気能力を高めるため、クライオトラップ
２７５１が成膜室２７０６ｂに接続された構成としている。クライオトラップ２７５１の
冷凍機の温度は１００Ｋ以下、好ましくは８０Ｋ以下とする。また、クライオトラップ２
７５１が複数の冷凍機を有する場合、冷凍機ごとに温度を変えると、効率的に排気するこ
とが可能となるため好ましい。例えば、１段目の冷凍機の温度を１００Ｋ以下とし、２段
目の冷凍機の温度を２０Ｋ以下とすればよい。なお、クライオトラップに替えて、チタン
サブリメーションポンプを用いることで、さらに高真空とすることができる場合がある。
また、クライオポンプやターボ分子ポンプに替えてイオンポンプを用いることでもさらに
高真空とすることができる場合がある。
なお、成膜室２７０６ｂの排気方法は、これに限定されず、先の搬送室２７０４に示す排
気方法（クライオポンプと真空ポンプとの排気方法）と同様の構成としてもよい。もちろ
ん、搬送室２７０４の排気方法を成膜室２７０６ｂと同様の構成（ターボ分子ポンプと真
空ポンプとの排気方法）としてもよい。
なお、上述した搬送室２７０４、基板加熱室２７０５、および成膜室２７０６ｂの背圧（
全圧）、ならびに各気体分子（原子）の分圧は、以下の通りとすると好ましい。とくに、
形成される膜中に不純物が混入され得る可能性があるので、成膜室２７０６ｂの背圧、な
らびに各気体分子（原子）の分圧には注意する必要がある。
上述した各室の背圧（全圧）は、１×１０−４Ｐａ以下、好ましくは３×１０−５Ｐａ以
下、さらに好ましくは１×１０−５Ｐａ以下である。上述した各室の質量電荷比（ｍ／ｚ
）が１８である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×１０
−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。また、上述した各室のｍ
／ｚが２８である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×１
０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。また、上述した各室の
ｍ／ｚが４４である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×
１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。
なお、真空チャンバー内の全圧および分圧は、質量分析計を用いて測定することができる
。例えば、株式会社アルバック製四重極形質量分析計（Ｑ−ｍａｓｓともいう。）Ｑｕｌ
ｅｅ ＣＧＭ−０５１を用いればよい。
また、上述した搬送室２７０４、基板加熱室２７０５、および成膜室２７０６ｂは、外部
リークまたは内部リークが少ない構成とすることが望ましい。
例えば、上述した搬送室２７０４、基板加熱室２７０５、および成膜室２７０６ｂのリー
クレートは、３×１０−６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ
以下である。また、ｍ／ｚが１８である気体分子（原子）のリークレートが１×１０−７
Ｐａ・ｍ３／ｓ以下、好ましくは３×１０−８Ｐａ・ｍ３／ｓ以下である。また、ｍ／ｚ
が２８である気体分子（原子）のリークレートが１×１０−５Ｐａ・ｍ３／ｓ以下、好ま
しくは１×１０−６Ｐａ・ｍ３／ｓ以下である。また、ｍ／ｚが４４である気体分子（原
子）のリークレートが３×１０−６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・
ｍ３／ｓ以下である。
なお、リークレートに関しては、前述の質量分析計を用いて測定した全圧および分圧から
導出すればよい。
リークレートは、外部リークおよび内部リークに依存する。外部リークは、微小な穴やシ
ール不良などによって真空系外から気体が流入することである。内部リークは、真空系内
のバルブなどの仕切りからの漏れや内部の部材からの放出ガスに起因する。リークレート
を上述の数値以下とするために、外部リークおよび内部リークの両面から対策をとる必要
がある。
例えば、成膜室２７０６ｂの開閉部分はメタルガスケットでシールするとよい。メタルガ
スケットは、フッ化鉄、酸化アルミニウム、または酸化クロムによって被覆された金属を
用いると好ましい。メタルガスケットはＯリングと比べ密着性が高く、外部リークを低減
できる。また、フッ化鉄、酸化アルミニウム、酸化クロムなどによって被覆された金属の
不動態を用いることで、メタルガスケットから放出される不純物を含む放出ガスが抑制さ
れ、内部リークを低減することができる。
また、成膜装置２７００を構成する部材として、不純物を含む放出ガスの少ないアルミニ
ウム、クロム、チタン、ジルコニウム、ニッケルまたはバナジウムを用いる。また、前述
の部材を鉄、クロムおよびニッケルなどを含む合金に被覆して用いてもよい。鉄、クロム
およびニッケルなどを含む合金は、剛性があり、熱に強く、また加工に適している。ここ
で、表面積を小さくするために部材の表面凹凸を研磨などによって低減しておくと、放出
ガスを低減できる。
または、前述の成膜装置２７００の部材をフッ化鉄、酸化アルミニウム、酸化クロムなど
で被覆してもよい。
成膜装置２７００の部材は、極力金属のみで構成することが好ましく、例えば石英などで
構成される覗き窓などを設置する場合も、放出ガスを抑制するために表面をフッ化鉄、酸
化アルミニウム、酸化クロムなどで薄く被覆するとよい。
成膜室に存在する吸着物は、内壁などに吸着しているために成膜室の圧力に影響しないが
、成膜室を排気した際のガス放出の原因となる。そのため、リークレートと排気速度に相
関はないものの、排気能力の高いポンプを用いて、成膜室に存在する吸着物をできる限り
脱離し、あらかじめ排気しておくことは重要である。なお、吸着物の脱離を促すために、
成膜室をベーキングしてもよい。ベーキングすることで吸着物の脱離速度を１０倍程度大
きくすることができる。ベーキングは１００℃以上４５０℃以下で行えばよい。このとき
、不活性ガスを成膜室に導入しながら吸着物の除去を行うと、排気するだけでは脱離しに
くい水などの脱離速度をさらに大きくすることができる。なお、導入する不活性ガスをベ
ーキングの温度と同程度に加熱することで、吸着物の脱離速度をさらに高めることができ
る。ここで不活性ガスとして希ガスを用いると好ましい。また、成膜する膜種によっては
不活性ガスの代わりに酸素などを用いても構わない。例えば、酸化物を成膜する場合は、
主成分である酸素を用いた方が好ましい場合もある。なお、ベーキングは、ランプを用い
て行うと好ましい。
または、加熱した希ガスなどの不活性ガスまたは酸素などを導入することで成膜室内の圧
力を高め、一定時間経過後に再び成膜室を排気する処理を行うと好ましい。加熱したガス
の導入により成膜室内の吸着物を脱離させることができ、成膜室内に存在する不純物を低
減することができる。なお、この処理は２回以上３０回以下、好ましくは５回以上１５回
以下の範囲で繰り返し行うと効果的である。具体的には、温度が４０℃以上４００℃以下
、好ましくは５０℃以上２００℃以下である不活性ガスまたは酸素などを導入することで
成膜室内の圧力を０．１Ｐａ以上１０ｋＰａ以下、好ましくは１Ｐａ以上１ｋＰａ以下、
さらに好ましくは５Ｐａ以上１００Ｐａ以下とし、圧力を保つ期間を１分以上３００分以
下、好ましくは５分以上１２０分以下とすればよい。その後、成膜室を５分以上３００分
以下、好ましくは１０分以上１２０分以下の期間排気する。
また、ダミー成膜を行うことでも吸着物の脱離速度をさらに高めることができる。ダミー
成膜とは、ダミー基板に対してスパッタリング法などによる成膜を行うことで、ダミー基
板および成膜室内壁に膜を堆積させ、成膜室内の不純物および成膜室内壁の吸着物を膜中
に閉じこめることをいう。ダミー基板は、放出ガスの少ない基板が好ましい。ダミー成膜
を行うことで、後に成膜される膜中の不純物濃度を低減することができる。なお、ダミー
成膜はベーキングと同時に行ってもよい。
次に、図１１（Ｂ）に示す搬送室２７０４、およびロードロック室２７０３ａと、図１１
（Ｃ）に示す大気側基板搬送室２７０２、および大気側基板供給室２７０１の詳細につい
て以下説明を行う。なお、図１１（Ｃ）は、大気側基板搬送室２７０２、および大気側基
板供給室２７０１の断面を示している。
図１１（Ｂ）に示す搬送室２７０４については、図１１（Ａ）に示す搬送室２７０４の記
載を参照する。
ロードロック室２７０３ａは、基板受け渡しステージ２７５２を有する。ロードロック室
２７０３ａは、減圧状態から大気まで圧力を上昇させ、ロードロック室２７０３ａの圧力
が大気圧になった時に、大気側基板搬送室２７０２に設けられている搬送ロボット２７６
３から基板受け渡しステージ２７５２に基板を受け取る。その後、ロードロック室２７０
３ａを真空引きし、減圧状態としたのち、搬送室２７０４に設けられている搬送ロボット
２７６３が基板受け渡しステージ２７５２から基板を受け取る。
また、ロードロック室２７０３ａは、バルブを介して真空ポンプ２７７０、およびクライ
オポンプ２７７１と接続されている。真空ポンプ２７７０、およびクライオポンプ２７７
１の排気系の接続方法は、搬送室２７０４の接続方法を参考とすることで接続できるため
、ここでの説明は省略する。なお、図１０に示すアンロードロック室２７０３ｂは、ロー
ドロック室２７０３ａと同様の構成とすることができる。
大気側基板搬送室２７０２は、搬送ロボット２７６３を有する。搬送ロボット２７６３に
より、カセットポート２７６１とロードロック室２７０３ａとの基板の受け渡しを行うこ
とができる。また、大気側基板搬送室２７０２、および大気側基板供給室２７０１の上方
にＨＥＰＡフィルタ（Ｈｉｇｈ Ｅｆｆｉｃｉｅｎｃｙ Ｐａｒｔｉｃｕｌａｔｅ Ａｉ
ｒ Ｆｉｌｔｅｒ）等のゴミまたはパーティクルを清浄化するための機構を設けてもよい
。
大気側基板供給室２７０１は、複数のカセットポート２７６１を有する。カセットポート
２７６１は、複数の基板を収容することができる。
ターゲットは、表面温度が１００℃以下、好ましくは５０℃以下、さらに好ましくは室温
程度（代表的には２５℃）とする。大面積の基板に対応するスパッタリング装置では大面
積のターゲットを用いることが多い。ところが、大面積に対応した大きさのターゲットを
つなぎ目なく作製することは困難である。現実には複数のターゲットをなるべく隙間のな
いように並べて大きな形状としているが、どうしても僅かな隙間が生じてしまう。こうし
た僅かな隙間から、ターゲットの表面温度が高まることで亜鉛などが揮発し、徐々に隙間
が広がっていくことがある。隙間が広がると、バッキングプレートや、バッキングプレー
トとターゲットとの接合に用いているボンディング材の金属がスパッタリングされること
があり、不純物濃度を高める要因となる。したがって、ターゲットは、十分に冷却されて
いることが好ましい。
具体的には、バッキングプレートとして、高い導電性および高い放熱性を有する金属（具
体的には銅）を用いる。また、バッキングプレート内に水路を形成し、水路に十分な量の
冷却水を流すことで、効率的にターゲットを冷却できる。
なお、ターゲットが亜鉛を含む場合、酸素ガス雰囲気で成膜することにより、プラズマダ
メージが軽減され、亜鉛の揮発が起こりにくい酸化物を得ることができる。
上述した成膜装置を用いることで、水素濃度が、二次イオン質量分析法（ＳＩＭＳ：Ｓｅ
ｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、２×１０２
０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ま
しくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ
／ｃｍ３以下である酸化物半導体を成膜することができる。
また、窒素濃度が、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましく
は１×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ
３以下、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下である酸化物半導体を成
膜することができる。
また、炭素濃度が、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましく
は５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ
３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下である酸化物半導体を成
膜することができる。
不純物及び酸素欠損の少ない酸化物は、キャリア密度の低い酸化物である。具体的には、
キャリア密度を８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さら
に好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすることが
できる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導
体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特
性を有する酸化物であるといえる。
また、ＴＤＳによるｍ／ｚが２（水素分子など）である気体分子（原子）、ｍ／ｚが１８
である気体分子（原子）、ｍ／ｚが２８である気体分子（原子）及びｍ／ｚが４４である
気体分子（原子）の放出量が、それぞれ１×１０１９個／ｃｍ３以下、好ましくは１×１
０１８個／ｃｍ３以下である酸化物半導体を成膜することができる。
以上の成膜装置を用いることで、酸化物への不純物の混入を抑制できる。さらには、以上
の成膜装置を用いて、酸化物に接する膜を成膜することで、酸化物に接する膜から酸化物
へ不純物が混入することを抑制できる。
以上、本実施の形態に示す構成は、他の実施の形態または他の実施例に示す構成と適宜、
組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、半導体装置の一形態を、図１２乃至図２２を用いて説明する。
＜トランジスタ構造１＞
以下では、本発明の一態様に係るトランジスタの一例について説明する。図１２（Ａ）、
図１２（Ｂ）、および図１２（Ｃ）は、本発明の一態様に係るトランジスタの上面図およ
び断面図である。図１２（Ａ）は上面図であり、図１２（Ｂ）は、図１２（Ａ）に示す一
点鎖線Ｘ１−Ｘ２、図１２（Ｃ）は、一点鎖線Ｙ１−Ｙ２に対応する断面図である。なお
、図１２（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ２００は、ゲート電極として機能する導電体２０５（導電体２０５ａ、およ
び導電体２０５ｂ）、および導電体２６０と、ゲート絶縁層として機能する絶縁体２２０
、絶縁体２２２、絶縁体２２４、および絶縁体２５０と、チャネルが形成される領域を有
する酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）と、ソー
スまたはドレインの一方として機能する導電体２４０ａと、ソースまたはドレインの他方
として機能する導電体２４０ｂと、過剰酸素を有する絶縁体２８０と、バリア性を有する
絶縁体２８２と、を有する。
また、酸化物２３０は、酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化
物２３０ｂ上の酸化物２３０ｃと、を有する。なお、トランジスタ２００をオンさせると
、主として酸化物２３０ｂに電流が流れる（チャネルが形成される）。一方、酸化物２３
０ａおよび酸化物２３０ｃは、酸化物２３０ｂとの界面近傍（混合領域となっている場合
もある）は電流が流れる場合があるものの、そのほかの領域は絶縁体として機能する場合
がある。
また、図１２に示すように、酸化物２３０ｃは、酸化物２３０ａ、および酸化物２３０ｂ
の側面を覆うように設けることが好ましい。絶縁体２８０と、チャネルが形成される領域
を有する酸化物２３０ｂとの間に、酸化物２３０ｃが介在することにより、絶縁体２８０
から、水素、水、およびハロゲン等の不純物が、酸化物２３０ｂへ拡散することを抑制す
ることができる。
導電体２０５には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、
クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を
成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タン
グステン膜）等である。特に、窒化タンタル膜などの金属窒化物膜は、水素または酸素に
対するバリア性があり、また、酸化しにくい（耐酸化性が高い）ため、好ましい。又は、
インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含
むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジ
ウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの
導電性材料を適用することもできる。
例えば、導電体２０５ａとして、水素に対するバリア性を有する導電体として、窒化タン
タル等を用い、導電体２０５ｂとして、導電性が高いタングステンを積層するとよい。当
該組み合わせを用いることで、配線としての導電性を保持したまま、酸化物２３０への水
素の拡散を抑制することができる。なお、図１２では、導電体２０５ａ、および導電体２
０５ｂの２層構造を示したが、当該構成に限定されず、単層でも３層以上の積層構造でも
よい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有す
る導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
絶縁体２２４は、酸化シリコン膜や酸化窒化シリコン膜などの、酸素を含む絶縁体である
ことが好ましい。特に、絶縁体２２４としては、過剰酸素を含む（化学量論的組成よりも
過剰に酸素を含む）絶縁体を用いることが好ましい。このような過剰酸素を含む絶縁体を
、トランジスタ２００を構成する酸化物２３０に接して設けることにより、酸化物２３０
中の酸素欠損を補償することができる。
また、絶縁体２２４が、過剰酸素領域を有する場合、絶縁体２２２は、酸素、水素、およ
び水に対するバリア性を有することが好ましい。絶縁体２２２が、酸素に対するバリア性
を有することで、過剰酸素領域の酸素は、トランジスタ３００側へ拡散することなく、効
率よく酸化物２３０へ供給することができる。また、導電体２０５が、絶縁体２２４が有
する過剰酸素領域の酸素と反応することを抑制することができる。
絶縁体２２２は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ア
ルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛
（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（
ＢＳＴ）などの絶縁体を単層または積層で用いることが好ましい。特に、酸化アルミニウ
ム、および酸化ハフニウム、などの、酸素や水素に対してバリア性のある絶縁膜を用いる
ことが好ましい。このような材料を用いて形成した場合、酸化物２３０からの酸素の放出
や、外部からの水素等の不純物の混入を防ぐ層として機能する。
または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウ
ム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸
化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理しても良い。上記の
絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
なお、絶縁体２２０、絶縁体２２２、および絶縁体２２４が、２層以上の積層構造を有し
ていてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる
積層構造でもよい。
また、絶縁体２２０及び絶縁体２２４の間に、ｈｉｇｈ−ｋ材料を含む絶縁体２２２を有
することで、特定の条件で絶縁体２２２が電子を捕獲し、しきい値電圧を増大させること
ができる。つまり、絶縁体２２２が負に帯電する場合がある。
例えば、絶縁体２２０、および絶縁体２２４に、酸化シリコンを用い、絶縁体２２２に、
酸化ハフニウム、酸化アルミニウム、酸化タンタルのような電子捕獲準位の多い材料を用
いた場合、半導体装置の使用温度、あるいは保管温度よりも高い温度（例えば、１２５℃
以上４５０℃以下、代表的には１５０℃以上３００℃以下）の下で、導電体２０５の電位
をソース電極やドレイン電極の電位より高い状態を、１０ミリ秒以上、代表的には１分以
上維持することで、トランジスタ２００を構成する酸化物から導電体２０５に向かって、
電子が移動する。この時、移動する電子の一部が、絶縁体２２２の電子捕獲準位に捕獲さ
れる。
絶縁体２２２の電子捕獲準位に必要な量の電子を捕獲させたトランジスタは、しきい値電
圧がプラス側にシフトする。なお、導電体２０５の電圧の制御によって電子の捕獲する量
を制御することができ、それに伴ってしきい値電圧を制御することができる。当該構成を
有することで、トランジスタ２００は、ゲート電圧が０Ｖであっても非導通状態（オフ状
態ともいう）であるノーマリーオフ型のトランジスタとなる。
また、電子を捕獲する処理は、トランジスタの作製過程におこなえばよい。例えば、トラ
ンジスタのソース導電体あるいはドレイン導電体に接続する導電体の形成後、あるいは、
前工程（ウェハー処理）の終了後、あるいは、ウェハーダイシング工程後、パッケージ後
等、工場出荷前のいずれかの段階で行うとよい。
また、絶縁体２２０、絶縁体２２２、および絶縁体２２４の膜厚を適宜調整することで、
しきい値電圧を制御することができる。例えば、絶縁体２２０、絶縁体２２２、および絶
縁体２２４の合計膜厚が薄くすることで導電体２０５からの電圧が効率的にかかる為、消
費電力が低いトランジスタを提供することができる。絶縁体２２０、絶縁体２２２、およ
び絶縁体２２４の合計膜厚は、６５ｎｍ以下、好ましくは２０ｎｍ以下であることが好ま
しい。
従って、非導通時のリーク電流の小さいトランジスタを提供することができる。また、安
定した電気特性を有するトランジスタを提供することができる。または、オン電流の大き
いトランジスタを提供することができる。または、サブスレッショルドスイング値の小さ
いトランジスタを提供することができる。または、信頼性の高いトランジスタを提供する
ことができる。
酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃは、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍ
はＡｌ、Ｇａ、Ｙ、またはＳｎ）等の金属酸化物で形成される。また、酸化物２３０とし
て、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物を用いてもよい。
なお、酸化物２３０ｂに用いる酸化物として、先の実施の形態で説明した酸化物半導体を
用いることができる。
また、酸化物２３０ａと酸化物２３０ｂ、酸化物２３０ｂと酸化物２３０ｃが、酸素以外
に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成するこ
とができる。例えば、酸化物２３０ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物２３０ａ
、酸化物２３０ｃとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムな
どを用いるとよい。
このとき、キャリアの主たる経路は酸化物２３０ｂとなる。酸化物２３０ａと酸化物２３
０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面における欠陥準位密度を
低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電
流が得られる。
トラップ準位に電子が捕獲されることで、捕獲された電子は固定電荷のように振る舞うた
め、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。酸化物２３０ａ、酸
化物２３０ｃを設けることにより、トラップ準位を酸化物２３０ｂより遠ざけることがで
きる。当該構成とすることで、トランジスタのしきい値電圧がプラス方向にシフトするこ
とを防止することができる。
酸化物２３０ａ、酸化物２３０ｃは、酸化物２３０ｂと比較して、導電率が十分に低い材
料を用いる。このとき、酸化物２３０ｂ、酸化物２３０ｂと酸化物２３０ａとの界面、お
よび酸化物２３０ｂと酸化物２３０ｃとの界面が、主にチャネル領域として機能する。
例えば、酸化物２３０ｂに、図５の領域Ａ２と、領域Ｂ２とが、複合体を形成している酸
化物を用いる場合、酸化物２３０ａおよび酸化物２３０ｃには、［Ｍ］／［Ｉｎ］が１以
上、好ましくは２以上である酸化物を用いることが好ましい。また、酸化物２３０ｃとし
て、十分に高い絶縁性を得ることができる［Ｍ］／（［Ｚｎ］＋［Ｉｎ］）が１以上であ
る酸化物を用いることが好適である。
絶縁体２５０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ア
ルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛
（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（
ＢＳＴ）などの絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に
例えば酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン
、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよ
い。またはこれらの絶縁体を窒化処理しても良い。上記の絶縁体に酸化シリコン、酸化窒
化シリコンまたは窒化シリコンを積層して用いてもよい。
また、絶縁体２５０は、絶縁体２２４と同様に、化学量論的組成を満たす酸素よりも多く
の酸素を含む酸化物絶縁体を用いることが好ましい。このような過剰酸素を含む絶縁体を
酸化物２３０に接して設けることにより、酸化物２３０中の酸素欠損を低減することがで
きる。
また、絶縁体２５０は、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化
窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハ
フニウム、窒化シリコンなどの、酸素や水素に対してバリア性のある絶縁膜を用いること
ができる。このような材料を用いて形成した場合、酸化物２３０からの酸素の放出や、外
部からの水素等の不純物の混入を防ぐ層として機能する。
なお、絶縁体２５０は、絶縁体２２０、絶縁体２２２、および絶縁体２２４と同様の積層
構造を有していてもよい。絶縁体２５０が、電子捕獲準位に必要な量の電子を捕獲させた
絶縁体を有することで、トランジスタ２００は、しきい値電圧をプラス側にシフトするこ
とができる。当該構成を有することで、トランジスタ２００は、ゲート電圧が０Ｖであっ
ても非導通状態（オフ状態ともいう）であるノーマリーオフ型のトランジスタとなる。
また、図１２に示すトランジスタにおいて、酸化物２３０と導電体２６０の間に、絶縁体
２５０の他にバリア膜を設けてもよい。もしくは、酸化物２３０ｃにバリア性があるもの
を用いてもよい。
例えば、過剰酸素を含む絶縁膜を酸化物２３０に接して設け、さらにバリア膜で包み込む
ことで、酸化物を化学量論比組成とほぼ一致するような状態、または化学量論的組成より
酸素が多い過飽和の状態とすることができる。また、酸化物２３０への水素等の不純物の
侵入を防ぐことができる。
導電体２４０ａと、および導電体２４０ｂは、一方がソース電極として機能し、他方がド
レイン電極として機能する。
導電体２４０ａと、導電体２４０ｂとは、アルミニウム、チタン、クロム、ニッケル、銅
、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの
金属、またはこれを主成分とする合金を用いることができる。特に、窒化タンタル膜など
の金属窒化物膜は、水素または酸素に対するバリア性があり、また、耐酸化性が高いため
、好ましい。
また、図では単層構造を示したが、２層以上の積層構造としてもよい。例えば、窒化タン
タル膜とタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層する
とよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウ
ム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層
構造、タングステン膜上に銅膜を積層する二層構造としてもよい。
また、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアル
ミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する
三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブ
デン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜また
は窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または
酸化亜鉛を含む透明導電材料を用いてもよい。
また、ゲート電極として機能を有する導電体２６０は、例えばアルミニウム、クロム、銅
、タンタル、チタン、モリブデン、タングステンから選ばれた金属、または上述した金属
を成分とする合金か、上述した金属を組み合わせた合金等を用いて形成することができる
。特に、窒化タンタル膜などの金属窒化物膜は、水素または酸素に対するバリア性があり
、また、耐酸化性が高いため、好ましい。また、マンガン、ジルコニウムのいずれか一ま
たは複数から選択された金属を用いてもよい。また、リン等の不純物元素をドーピングし
た多結晶シリコンに代表される半導体、ニッケルシリサイド等のシリサイドを用いてもよ
い。また、図では単層構造を示したが、２層以上の積層構造としてもよい。
例えば、アルミニウム上にチタン膜を積層する二層構造とするとよい。また、窒化チタン
膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構
造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造と
してもよい。
また、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜
を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン
、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数の金属を組み
合わせた合金膜、もしくは窒化膜を用いてもよい。
また、導電体２６０は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加した
インジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記
透光性を有する導電性材料と、上記金属の積層構造とすることもできる。
続いて、トランジスタ２００の上方には、絶縁体２８０、および絶縁体２８２を設ける。
絶縁体２８０には、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を用いる
ことが好ましい。つまり、絶縁体２８０には、化学量論的組成よりも酸素が過剰に存在す
る領域（以下、過剰酸素領域ともいう）が形成されていることが好ましい。特に、トラン
ジスタ２００に酸化物半導体を用いる場合、トランジスタ２００近傍の層間膜などに、過
剰酸素領域を有する絶縁体を設けることで、トランジスタ２００の酸素欠損を低減するこ
とで、信頼性を向上させることができる。
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化
物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ分析にて
、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ま
しくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤ
Ｓ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上
５００℃以下の範囲が好ましい。
例えばこのような材料として、酸化シリコンまたは酸化窒化シリコンを含む材料を用いる
ことが好ましい。または、金属酸化物を用いることもできる。なお、本明細書中において
、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒
化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
また、トランジスタ２００を覆う絶縁体２８０は、その下方の凹凸形状を被覆する平坦化
膜として機能してもよい。
絶縁体２８２は、例えば、酸化アルミニウム、および酸化ハフニウム、などの、酸素や水
素に対してバリア性のある絶縁膜を用いることが好ましい。このような材料を用いて形成
した場合、酸化物２３０からの酸素の放出や、外部からの水素等の不純物の混入を防ぐ層
として機能する。
上記構成を有することで、オン電流が大きい酸化物半導体を有するトランジスタを提供す
ることができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供す
ることができる。または、上記構成を有するトランジスタを半導体装置に用いることで、
半導体装置の電気特性の変動を抑制すると共に、信頼性を向上させることができる。また
は、消費電力が低減された半導体装置を提供することができる。
＜トランジスタ構造２＞
図１３には、トランジスタ２００に適応できる構造の一例を示す。図１３（Ａ）はトラン
ジスタ２００の上面を示す。なお、図の明瞭化のため、図１３（Ａ）において一部の膜は
省略されている。また、図１３（Ｂ）は、図１３（Ａ）に示す一点鎖線Ｘ１−Ｘ２に対応
する断面図であり、図１３（Ｃ）はＹ１−Ｙ２に対応する断面図である。
なお、図１３に示すトランジスタ２００において、図１２に示したトランジスタ２００を
構成する構造と同機能を有する構造には、同符号を付記する。
図１３に示す構造は、導電体２６０を、２層構造で設けている。例えば、導電体２６０ａ
として、Ｉｎ−Ｇａ−Ｚｎ酸化物に代表される酸化物を用いることができる。Ｉｎ−Ｇａ
−Ｚｎ酸化物に代表される酸化物半導体は、窒素または水素が供給されることで、キャリ
ア密度が高くなる。別言すると、酸化物導電体（ＯＣ：Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ
）として機能する。そこで、導電体２６０ｂとして、金属窒化物を設けることで、酸化物
半導体はキャリア密度が高くなるため、導電体２６０ａはゲート電極として機能する。
導電体２６０ａとして、Ｉｎ−Ｇａ−Ｚｎ酸化物に代表される酸化物半導体を用いること
ができる。また、導電体２６０ａとして、インジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ
Ｏｘｉｄｅ：ＩＴＯ）、酸化タングステンを含むインジウム酸化物、酸化タングステンを
含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むイン
ジウム錫酸化物、インジウム亜鉛酸化物、シリコンを含むインジウム錫酸化物（Ｉｎ−Ｓ
ｎ−Ｓｉ酸化物：ＩＴＳＯともいう）等の透光性を有する導電性材料を適用することもで
きる。
導電体２６０ｂとして、金属窒化物を用いることで、金属窒化物中の構成元素（特に窒素
）が導電体２６０ａに拡散し低抵抗化する、また、導電体２６０ｂの成膜時のダメージ（
例えば、スパッタリングダメージなど）により低抵抗化することができる。なお、導電体
２６０ｂを、２層以上の積層構造としてもよい。例えば、金属窒化物上に、低抵抗の金属
膜を積層することで、駆動電圧が小さなトランジスタを提供することができる。
また、導電体２６０ａの形成方法としては、スパッタリング法を用い、形成時に酸素ガス
を含む雰囲気で形成することが好ましい。形成時に酸素ガスを含む雰囲気で導電体２６０
ａを形成することで、絶縁体２５０中に、過剰酸素領域を形成することができる。なお、
導電体２６０ａの形成方法としては、スパッタリング法に限定されず、その他の方法、例
えばＡＬＤ法を用いてもよい。
さらに、図１３に示す構造は、導電体２６０を覆うように、絶縁体２７０を設ける。絶縁
体２８０に酸素が脱離する酸化物材料を用いる場合、絶縁体２７０は、酸素に対してバリ
ア性を有する物質を用いる。当該構成により、導電体２６０ａの酸素欠損が補償されるこ
とで、キャリア密度が低下することを抑制し、また、導電体２６０ｂが、拡散した酸素に
より酸化することを防止することができる。
例えば、絶縁体２７０には、酸化アルミニウムなどの金属酸化物を用いることができる。
また絶縁体２７０は、導電体２６０の酸化を防止する程度の膜厚で設けられていればよい
。
また、図に示すように、絶縁体２２０、および絶縁体２２２を設けず、バリア性を有する
導電体を用いて、導電体２０５ｃを設けてもよい。本構成とすることで、絶縁体２２４が
過剰酸素領域を有する場合でも、導電体２０５ｂが、過剰酸素領域の酸素と反応し、酸化
物を生成することを抑制することができる。
また、導電体２４０ａ、および導電体２４０ｂ上に、絶縁体２４３ａ、および絶縁体２４
３ｂを設けてもよい。絶縁体２４３ａ、および絶縁体２４３ｂは、酸素に対してバリア性
を有する物質を用いる。当該構成により、導電体２４０ａ、および導電体２４０ｂが、酸
化物２３０ｃを成膜する際に、酸化することを抑制することができる。また、絶縁体２８
０が有する過剰酸素領域の酸素が、導電体２４０ａ、および導電体２４０ｂと反応し、酸
化することを防止することができる。
絶縁体２４３ａ、および絶縁体２４３ｂには、例えば、金属酸化物を用いることができる
。特に、酸化アルミニウム、酸化ハフニウム、酸化ガリウムなどの、酸素や水素に対して
バリア性のある絶縁膜を用いることが好ましい。また、ＣＶＤ法で形成した窒化シリコン
を用いてもよい。
従って、当該構成とすることで、導電体２４０ａ、導電体２４０ｂ、導電体２０５、およ
び導電体２６０の材料選択の幅を広げることができる。例えば、導電体２０５ｂ、および
導電体２６０ｂに、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いる
ことができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる
。
また、導電体２０５、および導電体２６０の酸化を抑制し、絶縁体２２４、および絶縁体
２８０から、脱離した酸素を効率的に酸化物２３０へと供給することができる。また、導
電体２０５、および導電体２６０に導電性が高い導電体を用いることで、消費電力が小さ
いトランジスタ２００を提供することができる。
＜トランジスタ構造３＞
図１４には、トランジスタ２００に適応できる構造の一例を示す。図１４（Ａ）はトラン
ジスタ２００の上面を示す。なお、図の明瞭化のため、図１４（Ａ）において一部の膜は
省略されている。また、図１４（Ｂ）は、図１４（Ａ）に示す一点鎖線Ｘ１−Ｘ２に対応
する断面図であり、図１４（Ｃ）はＹ１−Ｙ２に対応する断面図である。
なお、図１４に示すトランジスタ２００において、図１２に示したトランジスタ２００を
構成する構造と同機能を有する構造には、同符号を付記する。
図１４に示す構造は、導電体２６０を、２層構造で設けている。２層構造としては、同じ
材料を積層して設けてもよい。例えば、導電体２６０ａは、熱ＣＶＤ法、ＭＯＣＶＤ法ま
たはＡＬＤ法を用いて形成する。特に、ＡＬＤ法を用いて形成することが好ましい。ＡＬ
Ｄ法等により形成することで、絶縁体２５０に対する成膜時のダメージを減らすことがで
きる。また、ＡＬＤ法等により形成することで、被覆性の高い導電体２６０ａを成膜する
ことができる。従って、信頼性が高いトランジスタ２００を提供することができる。
続いて、導電体２６０ｂはスパッタリング法を用いて形成する。この時、絶縁体２５０上
に、導電体２６０ａを有することで、導電体２６０ｂの成膜時のダメージが、絶縁体２５
０に影響することを抑制することができる。また、ＡＬＤ法と比較して、スパッタリング
法は成膜速度が速いため、歩留まりが高く、生産性を向上させることができる。
さらに、図１４に示す構造は、導電体２６０を覆うように、絶縁体２７０を設ける。絶縁
体２８０に酸素が脱離する酸化物材料を用いる場合、絶縁体２７０は、酸素に対してバリ
ア性を有する物質を用いる。当該構成により、導電体２６０ａの酸素欠損が補償されるこ
とで、キャリア密度が低下することを抑制し、また、導電体２６０ｂが、拡散した酸素に
より酸化することを防止することができる。
例えば、絶縁体２７０には、酸化アルミニウムなどの金属酸化物を用いることができる。
また絶縁体２７０は、導電体２６０の酸化を防止する程度の膜厚で設けられていればよい
。
＜トランジスタ構造４＞
図１５には、トランジスタ２００に適応できる構造の一例を示す。図１５（Ａ）はトラン
ジスタ２００の上面を示す。なお、図の明瞭化のため、図１５（Ａ）において一部の膜は
省略されている。また、図１５（Ｂ）は、図１５（Ａ）に示す一点鎖線Ｘ１−Ｘ２に対応
する断面図であり、図１５（Ｃ）はＹ１−Ｙ２に対応する断面図である。
なお、図１５に示すトランジスタ２００において、図１２に示したトランジスタ２００を
構成する構造と同機能を有する構造には、同符号を付記する。
図１５に示す構造は、ゲート電極と機能する導電体２６０が、導電体２６０ａ、導電体２
６０ｂ、および導電体２６０ｃを有する。また、酸化物２３０ｃは、酸化物２３０ｂの側
面を覆っていればよく、絶縁体２２４上で切断されていてもよい。
図１５に示す構造は、導電体２６０を、３層構造で設けている。また、単層、２層構造、
または４層以上の積層構造としてもよい。なお、２層構造、とする場合、は同じ材料を積
層して設けてもよい。例えば、導電体２６０ａは、熱ＣＶＤ法、ＭＯＣＶＤ法またはＡＬ
Ｄ法を用いて形成する。特に、ＡＬＤ法を用いて形成することが好ましい。ＡＬＤ法等に
より形成することで、絶縁体２５０に対する成膜時のダメージを減らすことができる。ま
た、ＡＬＤ法等により形成することで、被覆性の高い導電体２６０ａを成膜することがで
きる。従って、信頼性が高いトランジスタ２００を提供することができる。
続いて、導電体２６０ｂはスパッタリング法を用いて形成する。この時、絶縁体２５０上
に、導電体２６０ａを有することで、導電体２６０ｂの成膜時のダメージが、絶縁体２５
０に影響することを抑制することができる。また、ＡＬＤ法と比較して、スパッタリング
法は成膜速度が速いため、歩留まりが高く、生産性を向上させることができる。
また、導電体２６０ｂは、タンタル、タングステン、銅、アルミニウムなどの導電性が高
い材料を用いて形成する。さらに、導電体２６０ｂ上に形成する導電体２６０ｃは、窒化
タングステンなどの耐酸化性が高い導電体を用いて形成することが好ましい。
例えば、絶縁体２８０に酸素が脱離する酸化物材料を用いる場合、過剰酸素領域を有する
絶縁体２８０と接する面積が大きい導電体２６０ｃに耐酸化性が高い導電体を用いること
で、過剰酸素領域から脱離される酸素が導電体２６０に吸収されることを抑制することが
できる。また、導電体２６０の酸化を抑制し、絶縁体２８０から、脱離した酸素を効率的
に酸化物２３０へと供給することができる。また、導電体２６０ｂに導電性が高い導電体
を用いることで、消費電力が小さいトランジスタ２００を提供することができる。
また、図１５（Ｃ）に示すように、トランジスタ２００のチャネル幅方向において、酸化
物２３０ｂが導電体２６０に覆われている。また、絶縁体２２４が凸部を有することによ
って、酸化物２３０ｂの側面も導電体２６０で覆うことができる。例えば、絶縁体２２４
の凸部の形状を調整することで、絶縁体２２４と酸化物２３０ｃが接する領域において、
導電体２６０の底面が、酸化物２３０ｂの底面よりも、基板側となる構造となることが好
ましい。つまり、トランジスタ２００は、導電体２６０の電界によって、酸化物２３０ｂ
を電気的に取り囲むことができる構造を有する。このように、導電体の電界によって、酸
化物２３０ｂを電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａ
ｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。ｓ−ｃｈａｎｎｅｌ構造のトランジスタ２
００は、酸化物２３０ｂ全体（バルク）にチャネルを形成することもできる。ｓ−ｃｈａ
ｎｎｅｌ構造では、トランジスタのドレイン電流を大きくすることができ、さらに大きい
オン電流（トランジスタがオン状態のときにソースとドレインの間に流れる電流）を得る
ことができる。また、導電体２６０の電界によって、酸化物２３０ｂに形成されるチャネ
ル形成領域の全領域を空乏化することができる。したがって、ｓ−ｃｈａｎｎｅｌ構造で
は、トランジスタのオフ電流をさらに小さくすることができる。なお、チャネル幅を小さ
くすることで、ｓ−ｃｈａｎｎｅｌ構造によるオン電流の増大効果、オフ電流の低減効果
などを高めることができる。
＜トランジスタ構造５＞
図１６には、トランジスタ２００に適応できる構造の一例を示す。図１６（Ａ）はトラン
ジスタ２００の上面を示す。なお、図の明瞭化のため、図１６（Ａ）において一部の膜は
省略されている。また、図１６（Ｂ）は、図１６（Ａ）に示す一点鎖線Ｘ１−Ｘ２に対応
する断面図であり、図１６（Ｃ）はＹ１−Ｙ２に対応する断面図である。
なお、図１６に示すトランジスタ２００において、図１２に示したトランジスタ２００を
構成する構造と同機能を有する構造には、同符号を付記する。
図１６に示す構造は、ソースまたはドレインとして機能する導電体が積層構造を有する。
導電体２４０ａ、および導電体２４０ｂは、酸化物２３０ｂと密着性が高い導電体を用い
、導電体２４１ａ、導電体２４１ｂは、導電性が高い材料を用いることが好ましい。また
、導電体２４０ａ、および導電体２４０ｂは、ＡＬＤ法を用いて形成することが好ましい
。ＡＬＤ法等により形成することで、被覆性を向上させることができる。
例えば、酸化物２３０ｂに、インジウムを有する金属酸化物を用いる場合、導電体２４０
ａ、および導電体２４０ｂには、窒化チタンなどを用いればよい。また、導電体２４１ａ
、および導電体２４１ｂに、タンタル、タングステン、銅、アルミニウムなどの導電性が
高い材料を用いることで、信頼性が高く、消費電力が小さいトランジスタ２００を提供す
ることができる。
また、図１６（Ｃ）に示すように、トランジスタ２００のチャネル幅方向において、酸化
物２３０ｂが、導電体２６０に覆われている。また、絶縁体２２２が凸部を有することに
よって、酸化物２３０ｂの側面も導電体２６０で覆うことができる。
ここで、絶縁体２２２に、酸化ハフニウムなどのｈｉｇｈ−ｋ材料を用いる場合、絶縁体
２２２の比誘電率が大きいため、ＳｉＯ２膜換算膜厚（ＥＯＴ：Ｅｑｕｉｖａｌｅｎｔ
Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ）を小さくすることができる。従って、酸化物２３０に
かかる導電体２０５からの電界の影響を弱めることなく、絶縁体２２２の物理的な厚みに
より、導電体２０５と、酸化物２３０との間の距離を広げることができる。従って、絶縁
体２２２の膜厚により、導電体２０５と、酸化物２３０との間の距離を調整することがで
きる。
例えば、絶縁体２２２の凸部の形状を調整することで、絶縁体２２２と酸化物２３０ｃが
接する領域において、導電体２６０の底面が、酸化物２３０ｂの底面よりも、基板側とな
る構造となることが好ましい。つまり、トランジスタ２００は、導電体２６０の電界によ
って、酸化物２３０ｂを電気的に取り囲むことができる構造を有する。このように、導電
体の電界によって、酸化物２３０ｂを電気的に取り囲むトランジスタの構造を、ｓｕｒｒ
ｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。ｓ−ｃｈａｎｎｅｌ
構造のトランジスタ２００は、酸化物２３０ｂ全体（バルク）にチャネルを形成すること
もできる。ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのドレイン電流を大きくすること
ができ、さらに大きいオン電流（トランジスタがオン状態のときにソースとドレインの間
に流れる電流）を得ることができる。また、導電体２６０の電界によって、酸化物２３０
ｂに形成されるチャネル形成領域の全領域を空乏化することができる。したがって、ｓ−
ｃｈａｎｎｅｌ構造では、トランジスタのオフ電流をさらに小さくすることができる。な
お、チャネル幅を小さくすることで、ｓ−ｃｈａｎｎｅｌ構造によるオン電流の増大効果
、オフ電流の低減効果などを高めることができる。
＜トランジスタ構造６＞
図１７には、トランジスタ２００に適応できる構造の一例を示す。図１７（Ａ）はトラン
ジスタ２００の上面を示す。なお、図の明瞭化のため、図１７（Ａ）において一部の膜は
省略されている。また、図１７（Ｂ）は、図１７（Ａ）に示す一点鎖線Ｘ１−Ｘ２に対応
する断面図であり、図１７（Ｃ）はＹ１−Ｙ２に対応する断面図である。
なお、図１７に示すトランジスタ２００において、図１２に示したトランジスタ２００を
構成する構造と同機能を有する構造には、同符号を付記する。
図１７に示すトランジスタ２００は、絶縁体２８０に形成された開口部に、酸化物２３０
ｃ、絶縁体２５０、導電体２６０が形成されている。また、導電体２４０ａおよび導電体
２４０ｂの一方の端部と、絶縁体２８０に形成された開口部の端部が一致している。さら
に、導電体２４０ａおよび導電体２４０ｂの三方の端部が、酸化物２３０ａおよび酸化物
２３０ｂの端部の一部と一致している。従って、導電体２４０ａおよび導電体２４０ｂは
、酸化物２３０または絶縁体２８０の開口部と、同時に整形することができる。そのため
、マスクおよび工程を削減することができる。また、歩留まりや生産性を向上させること
ができる。
また、導電体２４０ａ、導電体２４０ｂ、および酸化物２３０ｂは、過剰酸素領域を有す
る絶縁体２８０と、酸化物２３０ｄを介して接する。そのため、絶縁体２８０と、チャネ
ルが形成される領域を有する酸化物２３０ｂとの間に、酸化物２３０ｄが介在することに
より、絶縁体２８０から、水素、水、およびハロゲン等の不純物が、酸化物２３０ｂへ拡
散することを抑制することができる。
さらに、図１７に示すトランジスタ２００は、導電体２４０ａおよび導電体２４０ｂと、
導電体２６０と、がほとんど重ならない構造を有するため、導電体２６０と導電体２４０
ａおよび２４０ｂとの間に生じる寄生容量を小さくすることができる。即ち、動作周波数
が高いトランジスタ２００を提供することができる。
＜トランジスタ構造８＞
図１８には、トランジスタ２００に適応できる構造の一例を示す。図１８（Ａ）はトラン
ジスタ２００の上面を示す。なお、図の明瞭化のため、図１８（Ａ）において一部の膜は
省略されている。また、図１８（Ｂ）は、図１８（Ａ）に示す一点鎖線Ｘ１−Ｘ２に対応
する断面図であり、図１８（Ｃ）はＹ１−Ｙ２に対応する断面図である。
なお、図１８に示すトランジスタ２００において、図１７に示したトランジスタ２００を
構成する構造と同機能を有する構造には、同符号を付記する。
図１８に示すトランジスタ２００は、酸化物２３０ｄを有さない構造である。例えば、導
電体２４０ａ、および導電体２４０ｂに耐酸化性が高い導電体を用いる場合、酸化物２３
０ｄは、必ずしも設けなくてもよい。そのため、マスクおよび工程を削減することができ
る。また、歩留まりや生産性を向上させることができる。
また、絶縁体２２４は、酸化物２３０ａ、および酸化物２３０ｂと重畳する領域にのみ設
けてもよい。この場合、絶縁体２２２をエッチングストッパーとして、酸化物２３０ａ、
酸化物２３０ｂ、および絶縁体２２４を加工することができる。従って、歩留まりや生産
性を高めることができる。
さらに、図１８に示すトランジスタ２００は、導電体２４０ａおよび導電体２４０ｂと、
導電体２６０と、がほとんど重ならない構造を有するため、導電体２６０と導電体２４０
ａおよび２４０ｂとの間に生じ寄生容量を小さくすることができる。即ち、動作周波数が
高いトランジスタ２００を提供することができる。
＜トランジスタの作製方法＞
以下に、図１２に示したトランジスタの作製方法の一例を図１９乃至図２２を参照して説
明する。
はじめに、基板を準備する（図示しない）。基板に大きな制限はないが、少なくとも、後
の熱処理に耐えうる程度の耐熱性を有していることが好ましい。例えば、バリウムホウケ
イ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、
サファイア基板などを用いることができる。また、シリコンや炭化シリコンからなる単結
晶半導体基板、多結晶半導体基板、シリコンゲルマニウム、ガリウムヒ素、インジウムヒ
素、インジウムガリウムヒ素からなる化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ
Ｉｎｓｕｌａｔｏｒ）基板、ＧＯＩ（Ｇｅｒｍａｎｉｕｍ ｏｎ Ｉｎｓｕｌａｔｏｒ
）基板などを適用することもでき、これらの基板上に半導体素子が設けられたものを、基
板として用いてもよい。
また、基板として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有する半
導体装置を作製するには、可撓性基板上にトランジスタを直接作製してもよいし、他の作
製基板にトランジスタを作製し、その後可撓性基板に剥離、転置してもよい。なお、作製
基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体を含むトランジス
タとの間に剥離層を設けるとよい。
次に、絶縁体２１４、絶縁体２１６を形成する。続いて、絶縁体２１６上にリソグラフィ
法等を用いてレジストマスク２９０を形成し、絶縁体２１４、および絶縁体２１６の不要
な部分を除去する（図１９（Ａ））。その後、レジストマスク２９０を除去することによ
り、開口部を形成することができる。
ここで、被加工膜の加工方法について説明する。被加工膜を微細に加工する場合には、様
々な微細加工技術を用いることができる。例えば、リソグラフィ法等で形成したレジスト
マスクに対してスリミング処理を施す方法を用いてもよい。また、リソグラフィ法等でダ
ミーパターンを形成し、当該ダミーパターンにサイドウォールを形成した後にダミーパタ
ーンを除去し、残存したサイドウォールをレジストマスクとして用いて、被加工膜をエッ
チングしてもよい。また、被加工膜のエッチングとして、高いアスペクト比を実現するた
めに、異方性のドライエッチングを用いることが好ましい。また、無機膜または金属膜か
らなるハードマスクを用いてもよい。
レジストマスクの形成に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６
ｎｍ）、ｈ線（波長４０５ｎｍ）、またはこれらを混合させた光を用いることができる。
そのほか、紫外線やＫｒＦレーザ光、またはＡｒＦレーザ光等を用いることもできる。ま
た、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外光
（ＥＵＶ：Ｅｘｔｒｅｍｅ Ｕｌｔｒａ−ｖｉｏｌｅｔ）やＸ線を用いてもよい。また、
露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、Ｘ線または電
子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームな
どのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
また、レジストマスクとなるレジスト膜を形成する前に、被加工膜とレジスト膜との密着
性を改善する機能を有する有機樹脂膜を形成してもよい。当該有機樹脂膜は、例えばスピ
ンコート法などにより、その下方の段差を被覆して表面を平坦化するように形成すること
ができ、当該有機樹脂膜の上方に設けられるレジストマスクの厚さのばらつきを低減でき
る。また、特に微細な加工を行う場合には、当該有機樹脂膜として、露光に用いる光に対
する反射防止膜として機能する材料を用いることが好ましい。このような機能を有する有
機樹脂膜としては、例えばＢＡＲＣ（Ｂｏｔｔｏｍ Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｏｎ
Ｃｏａｔｉｎｇ）膜などがある。当該有機樹脂膜は、レジストマスクの除去と同時に除去
するか、レジストマスクを除去した後に除去すればよい。
続いて、絶縁体２１４、および絶縁体２１６上に、導電体２０５Ａ、および導電体２０５
Ｂを成膜する。導電体２０５Ａ、および導電体２０５Ｂは、スパッタリング法、蒸着法、
ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）などにより成膜すること
ができる。また、プラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法また
はＡＬＤ法が好ましい（図１９（Ｂ））。
続いて、導電体２０５Ａ、および導電体２０５Ｂの不要な部分を除去する。例えば、エッ
チバック処理、または、機械的化学的研磨法（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎ
ｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理などにより、絶縁体２１６が露出するまで、導電体
２０５Ａ、および導電体２０５Ｂの一部を除去することで、導電体２０５を形成する（図
１９（Ｃ））。この際、絶縁体２１６をストッパ層として使用することもでき、絶縁体２
１６が薄くなる場合がある。
ここで、ＣＭＰ処理とは、被加工物の表面を化学的・機械的な複合作用により平坦化する
手法である。より具体的には、研磨ステージの上に研磨布を貼り付け、被加工物と研磨布
との間にスラリー（研磨剤）を供給しながら研磨ステージと被加工物とを各々回転または
揺動させて、スラリーと被加工物表面との間での化学反応と、研磨布と被加工物との機械
的研磨の作用により、被加工物の表面を研磨する方法である。
なお、ＣＭＰ処理は、１回のみ行ってもよいし、複数回行ってもよい。複数回に分けてＣ
ＭＰ処理を行う場合は、高い研磨レートの一次研磨を行った後、低い研磨レートの仕上げ
研磨を行うのが好ましい。このように研磨レートの異なる研磨を組み合わせてもよい。
次に、絶縁体２２０、絶縁体２２２、および絶縁体２２４を形成する（図１９（Ｄ））。
なお、絶縁体２２０、および絶縁体２２２は必ずしも設ける必要はない。例えば、絶縁体
２２４が過剰酸素領域を有する場合、導電体２０５上に、バリア性を有する導電体を形成
してもよい。バリア性を有する導電体を形成することで、導電体２０５が、過剰酸素領域
の酸素と反応し、酸化物を生成することを抑制することができる。
絶縁体２２０、絶縁体２２２、および絶縁体２２４として、例えば、酸化シリコン、酸化
窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニ
ウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。特に、絶縁体２２
２には、酸化ハフニウムなどのｈｉｇｈ−ｋ材料を用いることが好ましい。
絶縁体２２０、絶縁体２２２、および絶縁体２２４は、例えば、スパッタリング法、化学
気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法（熱ＣＶ
Ｄ法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、プラズマ励起ＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍ
ａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を
含む）、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ
）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法また
はパルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法な
どを用いて形成することができる。特に、当該絶縁体をＣＶＤ法、好ましくはＡＬＤ法等
によって成膜すると、被覆性を向上させることができるため好ましい。また、プラズマに
よるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法またはＡＬＤ法が好ましい。また
、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）若しくはシラン
等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性のよい酸化シリコン
膜を用いることもできる。
なお、絶縁体２２０、絶縁体２２２、および絶縁体２２４は、連続成膜することが好まし
い。連続的に成膜することで、絶縁体２２０と絶縁体２２２との界面、および絶縁体２２
２と絶縁体２２４との界面に不純物が付着することなく、信頼性が高い絶縁体を形成する
ことができる。
続いて、酸化物２３０ａとなる酸化物２３０Ａと、酸化物２３０ｂとなる酸化物２３０Ｂ
を順に成膜する。当該酸化物は、大気に触れさせることなく連続して成膜することが好ま
しい。
その後、酸化物２３０Ａ上に、導電体２４０ａ、および導電体２４０ｂとなる導電膜２４
０Ａを形成する。導電膜２４０Ａには、水素または酸素に対するバリア性があり、また、
耐酸化性が高い材質を用いることが好ましい。また、図では単層で表しているが、２層以
上の積層構造としてもよい。続いて、上記と同様の方法によりレジストマスク２９２を形
成する（図１９（Ｅ））。
レジストマスク２９２を用いて、導電膜２４０Ａの不要な部分をエッチングにより除去し
、島状の導電層２４０Ｂを形成する（図２０（Ａ））。その後、導電層２４０Ｂをマスク
として酸化物２３０Ａ、および酸化物２３０Ｂの不要な部分をエッチングにより除去する
。
このとき、同時に絶縁体２２４も、島状に加工してもよい。例えば、バリア性を有する絶
縁体２２２をエッチングストッパー膜として用いることで、絶縁体２２０、絶縁体２２２
、および絶縁体２２４の合計膜厚が薄い構造においても、下方にある配線層まで、オーバ
ーエッチングされることを防止することができる。また、絶縁体２２０、絶縁体２２２、
および絶縁体２２４の合計膜厚が薄くすることで導電体２０５からの電圧が効率的にかか
る為、消費電力が低いトランジスタを提供することができる。
その後レジストマスクを除去することにより、島状の酸化物２３０ａ、島状の酸化物２３
０ｂ、および島状の導電層２４０Ｂの積層構造を形成することができる（図２０（Ｂ））
。
続いて、加熱処理を行うことが好ましい（図２０（Ｃ）、図中矢印は加熱処理を表す。）
。加熱処理は、２５０℃以上４００℃以下、好ましくは３２０℃以上３８０℃以下の温度
で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧状態で行え
ばよい。また、加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸
素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。加熱処理により
、酸化物２３０ａ、および酸化物２３０ｂの不純物である水素を除去することができる。
また、酸化物２３０ａの下方に形成された絶縁体から、酸化物２３０ａ、および酸化物２
３０ｂに酸素が供給され、酸化物中の酸素欠損を低減することができる。
次に、島状の導電層２４０Ｂ上に上記と同様の方法によりレジストマスク２９４を形成す
る（図２０（Ｄ））。続いて、導電層２４０Ｂの不要な部分をエッチングにより除去した
後、レジストマスク２９４を除去することにより、導電体２４０ａ、および導電体２４０
ｂを形成する（図２１（Ａ））。この際、絶縁体２２２または絶縁体２２４の一部をエッ
チングして薄くすることで、ｓ−ｃｈａｎｎｅｌ構造を形成してもよい。
なお、ここで、加熱処理を行なってもよい。加熱処理の条件は、図２０（Ｃ）で説明した
加熱処理と同等の条件で行えばよい。加熱処理により、酸化物２３０ａ、および酸化物２
３０ｂの不純物である水素を除去することができる。また、酸化物２３０ａの下方に形成
された絶縁体から、酸化物２３０ａ、および酸化物２３０ｂに酸素が供給され、酸化物中
の酸素欠損を低減することができる。さらに、酸化性ガスで加熱処理を行う場合、チャネ
ルが形成される領域に、直接酸化性ガスが接することで、効率的に、チャネルが形成され
る領域の酸素欠損を低減することができる。
続いて、酸化物２３０ｃを成膜する。また、ここで、加熱処理を行なってもよい（図２１
（Ｂ）、図中矢印は加熱処理を表す。）。加熱処理の条件は、図２１（Ｃ）で説明した加
熱処理と同等の条件で行えばよい。加熱処理により、酸化物２３０ａ、および酸化物２３
０ｂの不純物である水素を除去することができる。また、酸化物２３０ａの下方に形成さ
れた絶縁体から、酸化物２３０ａ、および酸化物２３０ｂに酸素が供給され、酸化物中の
酸素欠損を低減することができる。さらに、酸化性ガスで加熱処理を行う場合、チャネル
が形成される領域に、直接酸化性ガスが接することで、効率的に、チャネルが形成される
領域の酸素欠損を低減することができる。
絶縁体２５０、および導電体２６０となる導電膜２６０Ａを順に成膜する。また、導電膜
２６０Ａには、水素または酸素に対するバリア性があり、また、耐酸化性が高い材質を用
いることが好ましい。また、図では単層で表しているが、２層以上の積層構造としてもよ
い。
例えば、２層構造は、同じ材料を積層して設けてもよい。第１の導電膜は、熱ＣＶＤ法、
ＭＯＣＶＤ法またはＡＬＤ法を用いて形成する。特に、ＡＬＤ法を用いて形成することが
好ましい。ＡＬＤ法等により形成することで、絶縁体２５０に対する成膜時のダメージを
減らすことができる。また、ＡＬＤ法等により形成することで、被覆性の高い導電膜２６
０Ａを成膜することができる。従って、信頼性が高いトランジスタ２００を提供すること
ができる。
続いて、第２の導電膜は、スパッタリング法を用いて形成する。この時、絶縁体２５０上
に、第１の導電膜を有することで、第２の導電膜の成膜時のダメージが、絶縁体２５０に
影響することを抑制することができる。また、ＡＬＤ法と比較して、スパッタリング法は
成膜速度が速いため、歩留まりが高く、生産性を向上させることができる。なお、導電膜
２６０Ａを成膜する際に、塩素を含まない成膜ガスを用いて、形成することが好ましい。
次に、導電膜２６０Ａ上に、上記と同様の方法によりレジストマスク２９６を形成する（
図２１（Ｃ））。続いて、導電膜２６０Ａの不要な部分をエッチングにより除去すること
で、導電体２６０を形成した後、レジストマスク２９６を除去する（図２２（Ａ））。
続いて、導電体２６０上に、絶縁体２８０を形成する。絶縁体２８０は、酸化シリコン膜
や酸化窒化シリコン膜などの、酸素を含む絶縁体である。過剰酸素を含む絶縁体を形成す
る方法としては、ＣＶＤ法やスパッタリング法における成膜条件を適宜設定して膜中に酸
素を多く含ませた酸化シリコン膜や酸化窒化シリコン膜を形成することができる。また、
酸化シリコン膜や酸化窒化シリコン膜を形成した後、イオン注入法やイオンドーピング法
やプラズマ処理によって酸素を添加してもよい。
特に、酸素プラズマ処理を行うことが好ましい（図２２（Ｂ）、図中矢印はプラズマ処理
を表す。）。代表的な酸素プラズマ処理は、酸素ガスのグロー放電プラズマで生成された
ラジカルで酸化物半導体の表面を処理することであるが、プラズマを生成するガスとして
は酸素のみでなく、酸素ガスと希ガスの混合ガスであってもよい。例えば、２５０℃以上
４００℃以下、好ましくは３００℃以上４００℃以下の温度で、酸化性ガスを含む雰囲気
、または減圧状態で行えばよい。
酸素プラズマ処理により、絶縁体２８０、および酸化物２３０が、脱水化、または脱水素
化されるとともに、絶縁体２８０に過剰な酸素を導入することで、過剰酸素領域を形成す
ることができる。また、脱水化、または脱水素化された酸化物２３０には、酸素欠損が生
じ、低抵抗化する。一方で、絶縁体２８０の過剰な酸素により、酸化物２３０の酸素欠損
が補填される。従って、酸素プラズマ処理により、絶縁体２８０は、過剰酸素領域が形成
されると同時に、不純物である水素、および水を除去することができる。また、酸化物２
３０は、酸素欠損を補填しながら、不純物である水素、または水を除去することができる
。したがって、トランジスタ２００の電気特性の向上および、電気特性のばらつきを軽減
することができる。
続いて、絶縁体２８０上に、絶縁体２８２を形成する（図２２（Ｃ））。絶縁体２８２は
、スパッタリング装置により成膜することが好ましい。スパッタリング法を用いることで
、容易に絶縁体２８２の下層である絶縁体２８０に過剰酸素領域を形成することができる
。
スパッタリング法による成膜時には、ターゲットと基板との間には、イオンとスパッタさ
れた粒子とが存在する。例えば、ターゲットは、電源が接続されており、電位Ｅ０が与え
られる。また、基板は、接地電位などの電位Ｅ１が与えられる。ただし、基板が電気的に
浮いていてもよい。また、ターゲットと基板の間には電位Ｅ２となる領域が存在する。各
電位の大小関係は、Ｅ２＞Ｅ１＞Ｅ０である。
プラズマ内のイオンが、電位差Ｅ２−Ｅ０によって加速され、ターゲットに衝突すること
により、ターゲットからスパッタされた粒子がはじき出される。このスパッタされた粒子
が成膜表面に付着し、堆積することにより成膜が行われる。また、一部のイオンはターゲ
ットによって反跳し、反跳イオンとして形成された膜を介して、形成された膜の下部にあ
る絶縁体２８０に取り込まれる場合がある。また、プラズマ内のイオンは、電位差Ｅ２−
Ｅ１によって加速され、成膜表面を衝撃する。この際、イオンの一部のイオンは、絶縁体
２８０の内部まで到達する。イオンが絶縁体２８０に取り込まれることにより、イオンが
取り込まれた領域が絶縁体２８０に形成される。つまり、イオンが酸素を含むイオンであ
った場合において、絶縁体２８０に過剰酸素領域が形成される。
絶縁体２８０に過剰な酸素を導入することで、過剰酸素領域を形成することができる。絶
縁体２８０の過剰な酸素は、酸化物２３０に供給され、酸化物２３０の酸素欠損が補填す
ることができる。ここで、絶縁体２８０と接する導電体２６０、導電体２４０ａ、および
導電体２４０ｂに、耐酸化性が高い導電体を用いる場合、絶縁体２８０の過剰な酸素は、
導電体２６０、導電体２４０ａ、および導電体２４０ｂに、吸収されることなく、効率的
に酸化物２３０へ供給することができる。したがって、トランジスタ２００の電気特性の
向上および、電気特性のばらつきを軽減することができる。
以上の工程により、本発明の一態様のトランジスタ２００を作製することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態および他の実施例に示す構
成、方法などと適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、半導体装置の一形態を、図２３乃至図３３を用いて説明する。
［構成例］
本発明の一態様である半導体装置（記憶装置）の一例を図２３乃至図３０に示す。なお、
図３０（Ａ）は、図２３乃至図２６を回路図で表したものである。図２９は、図２３乃至
図２６に示す半導体装置が形成される領域の端部を示す。
＜半導体装置の回路構成＞
図３０（Ａ）、および図２３乃至図２８に示す半導体装置は、トランジスタ３００と、ト
ランジスタ２００、および容量素子１００を有している。
トランジスタ２００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジ
スタである。トランジスタ２００は、オフ電流が小さいため、これを半導体装置（記憶装
置）に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リ
フレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため
、半導体装置（記憶装置）の消費電力を十分に低減することができる。
図３０（Ａ）において、配線３００１はトランジスタ３００のソースと電気的に接続され
、配線３００２はトランジスタ３００のドレインと電気的に接続されている。また、配線
３００３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線
３００４はトランジスタ２００のゲートと電気的に接続されている。そして、トランジス
タ３００のゲート、およびトランジスタ２００のソースおよびドレインの他方は、容量素
子１００の電極の一方と電気的に接続され、配線３００５は容量素子１００の電極の他方
と電気的に接続されている。
図３０（Ａ）に示す半導体装置は、トランジスタ３００のゲートの電位が保持可能という
特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である
。
情報の書き込みおよび保持について説明する。まず、配線３００４の電位を、トランジス
タ２００が導通状態となる電位にして、トランジスタ２００を導通状態とする。これによ
り、配線３００３の電位が、トランジスタ３００のゲート、および容量素子１００の電極
の一方と電気的に接続するノードＦＧに与えられる。即ち、トランジスタ３００のゲート
には、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与え
る電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。）のどちらかが与えられる
ものとする。その後、配線３００４の電位を、トランジスタ２００が非導通状態となる電
位にして、トランジスタ２００を非導通状態とすることにより、ノードＦＧに電荷が保持
される（保持）。
トランジスタ２００のオフ電流が小さい場合、ノードＦＧの電荷は長期間にわたって保持
される。
次に情報の読み出しについて説明する。配線３００１に所定の電位（定電位）を与えた状
態で、配線３００５に適切な電位（読み出し電位）を与えると、配線３００２は、ノード
ＦＧに保持された電荷量に応じた電位をとる。これは、トランジスタ３００をｎチャネル
型とすると、トランジスタ３００のゲートにＨｉｇｈレベル電荷が与えられている場合の
見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３００のゲートにＬｏｗレベル電荷
が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。こ
こで、見かけ上のしきい値電圧とは、トランジスタ３００を「導通状態」とするために必
要な配線３００５の電位をいうものとする。したがって、配線３００５の電位をＶｔｈ＿
ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに与えられた電荷を判別で
きる。例えば、書き込みにおいて、ノードＦＧにＨｉｇｈレベル電荷が与えられていた場
合には、配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３００は「
導通状態」となる。一方、ノードＦＧにＬｏｗレベル電荷が与えられていた場合には、配
線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３００は「非導通状
態」のままである。このため、配線３００２の電位を判別することで、ノードＦＧに保持
されている情報を読み出すことができる。
また、図３０（Ａ）に示す半導体装置をマトリクス状に配置することで、記憶装置（メモ
リセルアレイ）を構成することができる。
なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報
を読み出さなくてはならない。例えば、トランジスタ３００をｐチャネル型とした場合、
メモリセルはＮＯＲ型の構成となる。従って、情報を読み出さないメモリセルにおいては
、ノードＦＧに与えられた電荷によらずトランジスタ３００が「非導通状態」となるよう
な電位、つまり、Ｖｔｈ＿Ｈより低い電位を配線３００５に与えることで所望のメモリセ
ルの情報のみを読み出すことができる。または、トランジスタ３００をｎチャネル型とし
た場合、メモリセルはＮＡＮＤ型の構成となる。従って、情報を読み出さないメモリセル
においては、ノードＦＧに与えられた電荷によらずトランジスタ３００が「導通状態」と
なるような電位、つまり、Ｖｔｈ＿Ｌより高い電位を配線３００５に与えることで所望の
メモリセルの情報のみを読み出すことができる。
＜半導体装置の回路構成２＞
図３０（Ｂ）に示す半導体装置は、トランジスタ３００を有さない点で図３０（Ａ）に示
した半導体装置と異なる。この場合も図３０（Ａ）に示した半導体装置と同様の動作によ
り情報の書き込みおよび保持動作が可能である。
図３０（Ｂ）に示す半導体装置における、情報の読み出しについて説明する。トランジス
タ２００が導通状態になると、浮遊状態である配線３００３と容量素子１００とが導通し
、配線３００３と容量素子１００の間で電荷が再分配される。その結果、配線３００３の
電位が変化する。配線３００３の電位の変化量は、容量素子１００の電極の一方の電位（
または容量素子１００に蓄積された電荷）によって、異なる値をとる。
例えば、容量素子１００の電極の一方の電位をＶ、容量素子１００の容量をＣ、配線３０
０３が有する容量成分をＣＢ、電荷が再分配される前の配線３００３の電位をＶＢ０とす
ると、電荷が再分配された後の配線３００３の電位は、（ＣＢ×ＶＢ０＋ＣＶ）／（ＣＢ
＋Ｃ）となる。したがって、メモリセルの状態として、容量素子１００の電極の一方の電
位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとすると、電位Ｖ１を保持している場
合の配線３００３の電位（＝（ＣＢ×ＶＢ０＋ＣＶ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を
保持している場合の配線３００３の電位（＝（ＣＢ×ＶＢ０＋ＣＶ０）／（ＣＢ＋Ｃ））
よりも高くなることがわかる。
そして、配線３００３の電位を所定の電位と比較することで、情報を読み出すことができ
る。
本構成とする場合、例えば、メモリセルを駆動させるための駆動回路にシリコンが適用さ
れたトランジスタを用い、トランジスタ２００として、酸化物半導体が適用されたトラン
ジスタを駆動回路上に積層して配置する構成とすればよい。
以上に示した半導体装置は、酸化物半導体を用いたオフ電流の小さいトランジスタを適用
することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッシ
ュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能とな
るため、消費電力の低い半導体装置を実現することができる。また、電力の供給がない場
合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって記憶内
容を保持することが可能である。
また、該半導体装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起こ
りにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注
入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化といっ
た問題が生じない。即ち、本発明の一態様に係る半導体装置は、従来の不揮発性メモリと
は異なり書き換え可能回数に制限はなく、信頼性が飛躍的に向上した半導体装置である。
さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行われるため
、高速な動作が可能となる。
＜半導体装置の構造１＞
本発明の一態様の半導体装置は、図２３に示すようにトランジスタ３００、トランジスタ
２００、容量素子１００を有する。トランジスタ２００はトランジスタ３００の上方に設
けられ、容量素子１００はトランジスタ３００、およびトランジスタ２００の上方に設け
られている。
トランジスタ３００は、基板３１１上に設けられ、導電体３１６、絶縁体３１４、基板３
１１の一部からなる半導体領域３１２、およびソース領域またはドレイン領域として機能
する低抵抗領域３１８ａ、および低抵抗領域３１８ｂを有する。
トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
半導体領域３１２のチャネルが形成される領域、その近傍の領域、ソース領域、またはド
レイン領域となる低抵抗領域３１８ａ、および低抵抗領域３１８ｂなどにおいて、シリコ
ン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。
または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウ
ムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよ
い。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを
用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジス
タ３００をＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓ
ｔｏｒ）としてもよい。
低抵抗領域３１８ａ、および低抵抗領域３１８ｂは、半導体領域３１２に適用される半導
体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型
の導電性を付与する元素を含む。
ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元
素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料
、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
なお、導電体の材料により、仕事関数を定めることで、しきい値電圧を調整することがで
きる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好まし
い。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムな
どの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱
性の点で好ましい。
なお、図２３に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成
や駆動方法に応じて適切なトランジスタを用いればよい。また、図３０（Ｂ）に示す回路
構成とする場合、トランジスタ３００を設けなくともよい。
トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁
体３２６が順に積層して設けられている。
絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６として、例えば、酸化
シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸
化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を平
坦化する平坦化膜として機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦
性を高めるために化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐ
ｏｌｉｓｈｉｎｇ）法等を用いた平坦化処理により平坦化されていてもよい。
また、絶縁体３２４には、基板３１１、またはトランジスタ３００などから、トランジス
タ２００が設けられる領域に、水素などの不純物が拡散しないようなバリア性を有する膜
を用いることが好ましい。ここで、バリア性とは、耐酸化性が高く、酸素、水素、および
水に代表される不純物の拡散を抑制する機能とする。例えば、３５０℃または４００℃の
雰囲気下において、バリア性を有する膜中の一時間当たりの酸素または水素の拡散距離が
５０ｎｍ以下であればよい。好ましくは、３５０℃または４００℃の雰囲気下において、
バリア性を有する膜中における一時間当たりの酸素または水素の拡散距離が３０ｎｍ以下
、さらに好ましくは２０ｎｍ以下であるとよい。
水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコ
ンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体
素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、ト
ランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いるこ
とが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とす
る。
水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐ
ｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ））などを用いて分析することができる。例えば、
絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、５０℃から５００℃の範囲におい
て、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１
５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよ
い。
なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁
体３２４の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３
２６の比誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下が
より好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減
することができる。
また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量素子１
００、またはトランジスタ２００と電気的に接続する導電体３２８、および導電体３３０
等が埋め込まれている。なお、導電体３２８、および導電体３３０はプラグ、または配線
として機能を有する。また、後述するが、プラグまたは配線として機能を有する導電体は
、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、
配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の
一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある
。
各プラグ、および配線（導電体３２８、および導電体３３０等）の材料としては、金属材
料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または
積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなど
の高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、
アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料
を用いることで配線抵抗を低くすることができる。
絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図２３におい
て、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。ま
た、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されてい
る。導電体３５６は、プラグ、または配線として機能を有する。なお導電体３５６は、導
電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する
絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する
導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有す
る開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トラ
ンジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トラン
ジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いる
とよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線として
の導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる
。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を
有する絶縁体３５０と接する構造であることが好ましい。
絶縁体３５４上には、絶縁体３５８、絶縁体２１０、絶縁体２１２、絶縁体２１３、絶縁
体２１４、および絶縁体２１６が、順に積層して設けられている。絶縁体３５８、絶縁体
２１０、絶縁体２１２、絶縁体２１３、絶縁体２１４、および絶縁体２１６のいずれかは
、酸素や水素に対してバリア性のある物質を用いることが好ましい。
例えば、絶縁体３５８、および絶縁体２１２には、例えば、基板３１１、またはトランジ
スタ３００を設ける領域などから、トランジスタ２００を設ける領域に、水素などの不純
物が拡散しないようなバリア性を有する膜を用いることが好ましい。従って、絶縁体３２
４と同様の材料を用いることができる。
水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用い
ることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、
水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジス
タ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ま
しい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
また、水素に対するバリア性を有する膜として、例えば、絶縁体２１３、および絶縁体２
１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いる
ことが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素
、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸
化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの
不純物のトランジスタ２００への混入を防止することができる。また、トランジスタ２０
０を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ
２００に対する保護膜として用いることに適している。
また、例えば、絶縁体２１０、および絶縁体２１６には、絶縁体３２０と同様の材料を用
いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じ
る寄生容量を低減することができる。例えば、絶縁体２１６として、酸化シリコン膜や酸
化窒化シリコン膜などを用いることができる。
また、絶縁体３５８、絶縁体２１０、絶縁体２１２、絶縁体２１３、絶縁体２１４、およ
び絶縁体２１６には、導電体２１８、及びトランジスタ２００を構成する導電体（導電体
２０５）等が埋め込まれている。なお、導電体２１８は、容量素子１００、またはトラン
ジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。導電体２１
８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
特に、絶縁体３５８、絶縁体２１２、絶縁体２１３、および絶縁体２１４と接する領域の
導電体２１８は、酸素、水素、および水に対するバリア性を有する導電体であることが好
ましい。当該構成により、トランジスタ３００とトランジスタ２００とは、酸素、水素、
および水に対するバリア性を有する層で、完全により分離することができ、トランジスタ
３００からトランジスタ２００への水素の拡散を抑制することができる。
例えば、絶縁体２２４が過剰酸素領域を有する場合、導電体２１８など、絶縁体２２４と
接する導電体に、耐酸化性が高い導電体を用いるとよい。また、図に示すように、導電体
２１８、およびトランジスタ２００を構成する導電体（導電体２０５）上に、バリア性を
有する導電体２１９を設けてもよい。本構成とすることで、導電体２１８、およびトラン
ジスタ２００を構成する導電体（導電体２０５）が、過剰酸素領域の酸素と反応し、酸化
物を生成することを抑制することができる。
絶縁体２２４の上方には、トランジスタ２００が設けられている。なお、トランジスタ２
００の構造は、上記の実施の形態で説明するトランジスタを用いればよい。また、図２３
に示すトランジスタ２００は一例であり、その構造に限定されず、回路構成や駆動方法に
応じて適切なトランジスタを用いればよい。
トランジスタ２００の上方には、絶縁体２８０を設ける。絶縁体２８０には、過剰酸素領
域が形成されていることが好ましい。特に、トランジスタ２００に酸化物半導体を用いる
場合、トランジスタ２００近傍の層間膜などに、過剰酸素領域を有する絶縁体を設けるこ
とで、トランジスタ２００の酸素欠損を低減することで、信頼性を向上させることができ
る。
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化
物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ分析にて
、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ま
しくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤ
Ｓ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上
５００℃以下の範囲が好ましい。
例えばこのような材料として、酸化シリコンまたは酸化窒化シリコンを含む材料を用いる
ことが好ましい。または、金属酸化物を用いることもできる。なお、本明細書中において
、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒
化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
また、トランジスタ２００を覆う絶縁体２８０は、その下方の凹凸形状を被覆する平坦化
膜として機能してもよい。また、絶縁体２８０には、導電体２４４等が埋め込まれている
。
導電体２４４は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電
気的に接続するプラグ、または配線として機能を有する。導電体２４４は、導電体３２８
、および導電体３３０と同様の材料を用いて設けることができる。
例えば、導電体２４４を積層構造として設ける場合、酸化しにくい（耐酸化性が高い）導
電体を含むことが好ましい。特に、過剰酸素領域を有する絶縁体２８０と接する領域に、
耐酸化性が高い導電体を設けることが好ましい。当該構成により、絶縁体２８０から過剰
な酸素を、導電体２４４が吸収することを抑制することができる。また、導電体２４４は
、水素に対するバリア性を有する導電体を含むことが好ましい。特に、過剰酸素領域を有
する絶縁体２８０と接する領域に、水素などの不純物に対するバリア性を有する導電体を
設けることで、導電体２４４中の不純物、および導電体２４４の一部の拡散や、外部から
の不純物の拡散経路となることを抑制することができる。
また、導電体２４４上に、導電体２４６、導電体１２４、導電体１１２ａ、および導電体
１１２ｂを設けてもよい。導電体２４６、および導電体１２４は、容量素子１００、トラ
ンジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線とし
て機能を有する。また、導電体１１２ａ、および導電体１１２ｂは、容量素子１００の電
極として機能を有する。なお、導電体２４６、および導電体１１２ａは、同時に形成する
ことができる。また、導電体１２４、および導電体１１２ｂは同時に形成することができ
る。
導電体２４６、導電体１２４、導電体１１２ａおよび導電体１１２ｂには、モリブデン、
チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム
から選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化タ
ンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることがで
きる。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タン
グステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタン
を含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫
酸化物などの導電性材料を適用することもできる。
特に、導電体２４６、および導電体１１２ａには、窒化タンタル膜などの金属窒化物膜が
、水素または酸素に対するバリア性があり、また、酸化しにくい（耐酸化性が高い）ため
、好ましい。一方、導電体１２４、および導電体１１２ｂには、例えば、タングステンな
どの導電性が高い材料を積層するとよい。当該組み合わせを用いることで、配線としての
導電性を保持したまま、絶縁体２８０、およびトランジスタ２００への水素の拡散を抑制
することができる。なお、図２３では、導電体２４６、および導電体１２４の２層構造を
示したが、当該構成に限定されず、単層でも３層以上の積層構造でもよい。例えば、バリ
ア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導
電性が高い導電体に対して密着性が高い導電体を形成してもよい。
また、導電体１２４上に、バリア層２８１を設けてもよい。バリア層２８１を有すること
で、導電体１２４が、後工程において酸化することを抑制することができる。また、導電
体１２４に含まれる不純物や、導電体１２４の一部の拡散を抑制することができる。また
、導電体１２４、導電体２４６、および導電体２４４を通過して、不純物が、絶縁体２８
０に拡散することを抑制することができる。
なお、バリア層２８１は、絶縁性材料を用いることができる。その場合、バリア層２８１
は、容量素子１００の誘電体の一部としての機能を有していてもよい。また、バリア層２
８１は、導電性材料を用いて形成してもよい。その場合、配線、または電極の一部として
の機能を有していてもよい。
バリア層２８１には、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの
金属酸化物、または窒化タンタルなどの金属窒化物などを用いることが好ましい。特に、
酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分
などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アル
ミニウムは、半導体装置の作製工程中、および作製後において、導電体１２４、水素、水
分などの不純物のトランジスタ２００への混入を防止することができる。
バリア層２８１、および絶縁体２８０上には、絶縁体２８２が設けられている。絶縁体２
８２は、酸素や水素に対してバリア性のある物質を用いることが好ましい。従って、絶縁
体２８２には、絶縁体２１４と同様の材料を用いることができる。例えば、絶縁体２８２
には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いること
が好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素
、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸
化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの
不純物のトランジスタ２００への混入を防止することができる。また、トランジスタ２０
０を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ
２００に対する保護膜として用いることに適している。
従って、トランジスタ２００、および過剰酸素領域を含む絶縁体２８０を、絶縁体２１２
、絶縁体２１３、および絶縁体２１４の積層構造と、絶縁体２８２により挟む構成とする
ことができる。また、絶縁体２１２、絶縁体２１３、絶縁体２１４、および絶縁体２８２
は、酸素、または、水素、および水などの不純物の拡散を抑制するバリア性を有する。
絶縁体２８０、およびトランジスタ２００から放出された酸素が、容量素子１００、また
はトランジスタ３００が形成されている層へ拡散することを抑制することができる。また
は、絶縁体２８２よりも上方の層、および絶縁体２１４よりも下方の層から、水素、およ
び水等の不純物が、トランジスタ２００へ、拡散することを抑制することができる。
つまり、絶縁体２８０の過剰酸素領域から酸素を、効率的にトランジスタ２００における
チャネルが形成される酸化物に供給でき、酸素欠損を低減することができる。また、トラ
ンジスタ２００におけるチャネルが形成される酸化物に不純物により、酸素欠損が形成さ
れることを防止することができる。よって、トランジスタ２００におけるチャネルが形成
される酸化物を、欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることがで
きる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上さ
せることができる。
ここで、大面積基板を半導体素子ごとに分断することによって、複数の半導体装置をチッ
プ状で取り出す場合に設けられるダイシングライン（スクライブライン、分断ライン、又
は切断ラインと呼ぶ場合がある）について説明する。分断方法としては、例えば、まず、
基板に半導体素子を分断するための溝（ダイシングライン）を形成した後、ダイシングラ
インにおいて切断し、複数の半導体装置に分断（分割）する場合がある。図２９にダイシ
ングライン近傍の断面図を示す。
例えば、図２９（Ａ）に示すように、トランジスタ２００を有するメモリセルの外縁に設
けられるダイシングライン（図中１点鎖線で示す）と重なる領域近傍において、絶縁体２
１２、絶縁体２１３、絶縁体２１４、絶縁体２１６、絶縁体２２４、及び絶縁体２８０に
開口部を設ける。また、絶縁体２１２、絶縁体２１３、絶縁体２１４、絶縁体２１６、絶
縁体２２４、及び絶縁体２８０の側面を覆うように、絶縁体２８２を設ける。
ここで、バリア層２８１が、絶縁性を有している場合、該開口部にバリア層２８１を介し
て、絶縁体２８２を設けることが好ましい。バリア層２８１を有することで、より不純物
の拡散を抑制することができる。
従って、該開口部において、絶縁体２１２、絶縁体２１３、および絶縁体２１４と、バリ
ア層２８１とが接する。このとき、絶縁体２１２、絶縁体２１３、および絶縁体２１４の
少なくとも一と、絶縁体２８２とを同材料及び同方法を用いて形成することで、密着性を
高めることができる。なお、バリア層２８１と絶縁体２８２とを、同材料を用いて形成す
ることが好ましい。例えば、酸化アルミニウムを用いることができる。バリア層２８１を
ＡＬＤ法など緻密な膜が形成できる方法で形成した後、絶縁体２８２をスパッタリング法
など成膜レートが高い方法で形成することにより、生産性、およびバリア性を高めること
ができる。
当該構造により、絶縁体２１２、絶縁体２１３、絶縁体２１４、および絶縁体２８２で、
絶縁体２８０、およびトランジスタ２００を包み込むことができる。絶縁体２１２、絶縁
体２１３、絶縁体２１４、および絶縁体２８２は、酸素、水素、及び水の拡散を抑制する
機能を有しているため、本実施の形態に示す半導体素子が形成された回路領域ごとに、基
板を分断することにより、複数のチップに加工しても、分断した基板の側面方向から、水
素又は水などの不純物が混入し、トランジスタ２００に拡散することを防ぐことができる
。
また、当該構造により、絶縁体２８０の過剰酸素が絶縁体２８２、および絶縁体２１４の
外部に拡散することを防ぐことができる。従って、絶縁体２８０の過剰酸素は、効率的に
トランジスタ２００におけるチャネルが形成される酸化物に供給される。当該酸素により
、トランジスタ２００におけるチャネルが形成される酸化物の酸素欠損を低減することが
できる。これにより、トランジスタ２００におけるチャネルが形成される酸化物を欠陥準
位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジ
スタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
また、例えば、図２９（Ｂ）に示すように、ダイシングライン（図中１点鎖線で示す）の
両側となる領域において、絶縁体２１２、絶縁体２１３、絶縁体２１４、絶縁体２１６、
絶縁体２２４、及び絶縁体２８０に開口部を設けてもよい。なお、図では開口部は２か所
としたが、必要に応じて、複数の開口部を設けてもよい。
従って、ダイシングラインの両側に設けられた開口部において、絶縁体２１２、絶縁体２
１３、および絶縁体２１４が、少なくとも２か所でバリア層２８１と接するため、より密
着性が高い構造となる。なお、この場合においても、絶縁体２１２、絶縁体２１３、およ
び絶縁体２１４の少なくとも一と、絶縁体２８２とを同材料及び同方法を用いて形成する
ことで、密着性を高めることができる。
また、開口部を複数設けることで、絶縁体２８２と、絶縁体２１２、絶縁体２１３、およ
び絶縁体２１４とが、複数の領域で接する構造とすることができる。従って、ダイシング
ラインから混入する不純物がトランジスタ２００まで到達することを防止することができ
る。
当該構造により、トランジスタ２００と絶縁体２８０とを、厳重に密封することができる
。従って、トランジスタ２００におけるチャネルが形成される酸化物を欠陥準位密度が低
い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００
の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
続いて、トランジスタ２００の上方には、容量素子１００が設けられている。容量素子１
００は、導電体１１２（導電体１１２ａ、および導電体１１２ｂ）と、バリア層２８１、
絶縁体２８２、および絶縁体１３０、導電体１１６とを有する。
導電体１１２は、容量素子１００の電極として機能を有する。例えば、図２３に示す構成
は、トランジスタ２００、およびトランジスタ３００と接続するプラグ、または配線とし
て機能する導電体２４４の一部が、導電体１１２としての機能を備える構成である。なお
、バリア層２８１が導電性を有する場合、バリア層２８１は、容量素子１００の電極の一
部として機能する。また、バリア層２８１が絶縁性である場合は、バリア層２８１は、容
量素子１００の誘電体の一部として機能する。
当該構成とすることで、電極と配線とを別々に形成する場合よりも、工程数を削減できる
ため、生産性を高くすることができる。
また、絶縁体２８２において、導電体１１２、および導電体１１６で挟まれた領域は、誘
電体として機能する。例えば、絶縁体２８２に、酸化アルミニウムなどの高誘電率（ｈｉ
ｇｈ−ｋ）材料を用いた場合、容量素子１００は、十分な容量を確保することができる。
また、誘電体の一部として、絶縁体１３０を設けてもよい。絶縁体１３０は、例えば、酸
化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、
酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸
化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層また
は単層で設けることができる。
例えば、絶縁体２８２に、酸化アルミニウムなどの高誘電率（ｈｉｇｈ−ｋ）材料を用い
た場合、絶縁体１３０には、酸化窒化シリコンなどの絶縁耐力が大きい材料を用いるとよ
い。当該構成により、容量素子１００は、絶縁体１３０を有することで、絶縁耐力が向上
し、容量素子１００の静電破壊を抑制することができる。
導電体１１６は、バリア層２８１、絶縁体２８２、および絶縁体１３０を介して、導電体
１１２の側面、および上面を覆うように設ける。当該構成により、導電体１１２の側面は
、絶縁体を介して、導電体１１６に包まれる。当該構成とすることで、導電体１１２の側
面でも容量が形成されるため、容量素子の投影面積当たりの容量を増加させることができ
る。従って、半導体装置の小面積化、高集積化、微細化が可能となる。
なお、導電体１１６は、金属材料、合金材料、または金属酸化物材料などの導電性材料を
用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点
材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体
などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アル
ミニウム）等を用いればよい。
導電体１１６、および絶縁体１３０上には、絶縁体１５０が設けられている。絶縁体１５
０は、絶縁体３２０と同様の材料を用いて設けることができる。また、絶縁体１５０は、
その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
以上が構成例についての説明である。本構成を用いることで、酸化物半導体を有するトラ
ンジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上
させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提
供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提
供することができる。または、消費電力が低減された半導体装置を提供することができる
。
＜変形例１＞
また、本実施の形態の変形例として、図２４に示すように、導電体２４４、およびバリア
層２８１を形成してもよい。つまり、絶縁体２８０にプラグ、または配線となる導電体２
４４と、容量素子１００の電極の一部となる導電体１１２と、を埋め込み、導電体２４４
上に、バリア性を有する導電体、または絶縁体を用いて、バリア層２８１を設けてもよい
。なお、この場合、バリア層２８１は、バリア性だけでなく、耐酸化性が高い導電体を用
いることが好ましい。当該構成とすることで、導電体２４４の一部が容量素子の電極（導
電体１１２）として機能するため、別途導電体を設ける必要はない。
従って、容量素子１００は、図２４に示すように、導電体２４４の一領域である導電体１
１２と、絶縁体２８２、および絶縁体１３０、導電体１１６とを有する。
容量素子１００の電極として機能を有する導電体１１２は、導電体２４４と、同時に形成
することが可能である。当該構成とすることで、生産性を高くすることができる。また、
容量素子の電極を形成するためのマスクが不要となる為、工程を削減することができる。
また、絶縁体２１６上には、絶縁体２２０、絶縁体２２２、および絶縁体２２４が、順に
積層して設けられている。絶縁体２２０、絶縁体２２２、および絶縁体２２４のいずれか
は、酸素や水素に対してバリア性のある物質を用いることが好ましい。なお、絶縁体２２
０、絶縁体２２２、および絶縁体２２４は、トランジスタ２００の一部（ゲート絶縁体）
として機能する場合がある。
また、絶縁体２２４には、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を
用いることが好ましい。つまり、絶縁体２２４には、化学量論的組成よりも酸素が過剰に
存在する領域（以下、過剰酸素領域ともいう）が形成されていることが好ましい。特に、
トランジスタ２００に酸化物半導体を用いる場合、トランジスタ２００近傍の下地膜など
に、過剰酸素領域を有する絶縁体を設けることで、トランジスタ２００の酸素欠損を低減
することで、信頼性を向上させることができる。
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化
物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ分析にて
、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ま
しくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤ
Ｓ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上
５００℃以下の範囲が好ましい。
例えばこのような材料として、酸化シリコンまたは酸化窒化シリコンを含む材料を用いる
ことが好ましい。または、金属酸化物を用いることもできる。なお、本明細書中において
、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒
化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
また、絶縁体２２４が、過剰酸素領域を有する場合、絶縁体２２２、または絶縁体２２０
は、酸素、水素、および水に対するバリア性を有することが好ましい。絶縁体２２２、ま
たは絶縁体２２０が、酸素に対するバリア性を有することで、過剰酸素領域の酸素は、ト
ランジスタ３００側へ拡散することなく、効率よくトランジスタ２００が有する酸化物２
３０へ供給することができる。また、導電体２１８、およびトランジスタ２００を構成す
る導電体（導電体２０５）が、過剰酸素領域の酸素と反応し、酸化物を生成することを抑
制することができる。
以上が変形例についての説明である。本構成を用いることで、酸化物半導体を有するトラ
ンジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上
させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提
供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提
供することができる。または、消費電力が低減された半導体装置を提供することができる
。
＜変形例２＞
また、本実施の形態の変形例として、図２５に示すように、導電体２１９、導電体２４４
、およびバリア性を有する導電体２４６を形成してもよい。つまり、絶縁体２８０にプラ
グ、または配線となる導電体２４４を埋め込み、導電体２４４上に、バリア性を有する導
電体２４６を設けてもよい。なお、この場合、導電体２４６は、バリア性だけでなく、耐
酸化性が高い導電体を用いることが好ましい。また、当該構成とすることで、導電体２４
６と、容量素子の電極として機能する導電体１１２を同時に形成することができる。また
、当該構成とすることで、導電体２４６がバリア層としても機能するため、別途バリア層
を設ける必要はない。
従って、容量素子１００は、図２５に示すように、導電体１１２と、絶縁体２８２、およ
び絶縁体１３０、導電体１１６とを有する。容量素子１００の電極として機能を有する導
電体１１２は、導電体２４６と、同時に形成することが可能である。
以上が変形例についての説明である。本構成を用いることで、酸化物半導体を有するトラ
ンジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上
させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提
供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提
供することができる。または、消費電力が低減された半導体装置を提供することができる
。
＜変形例３＞
また、本実施の形態の変形例として、図２６に示すような容量素子１００を設けてもよい
。つまり、絶縁体２８０にプラグ、または配線となる導電体２４４を埋め込み、導電体２
４４上に、バリア性を有するバリア層２８１を設けた後、バリア性を有する絶縁体２８２
、および絶縁体２８４を設ける。続いて、絶縁体２８４上に、平坦性が高い絶縁体２８６
を設けることで、平坦性が高い絶縁体２８６上に容量素子１００を設けることができる。
容量素子１００は、絶縁体２８６上に設けられ、導電体１１２（導電体１１２ａ、および
導電体１１２ｂ）と、絶縁体１３０、絶縁体１３２、および絶縁体１３４と、導電体１１
６とを有する。なお、導電体１２４は、容量素子１００、トランジスタ２００、またはト
ランジスタ３００と電気的に接続するプラグ、または配線として機能を有する。
導電体１１２は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いる
ことができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を
用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの
他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウ
ム）等を用いればよい。
導電体１１２上に、絶縁体１３０、絶縁体１３２、および絶縁体１３４を設ける。絶縁体
１３０、絶縁体１３２、および絶縁体１３４には、例えば、酸化シリコン、酸化窒化シリ
コン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒
化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸
化ハフニウム、窒化ハフニウムなどを用いればよい。図では、３層構造で示したが、単層
、２層、または４層以上の積層構造としてもよい。
例えば、絶縁体１３０、および絶縁体１３４には、酸化窒化シリコンなどの絶縁耐力が大
きい材料を用い、絶縁体１３２には、酸化アルミニウムなどの高誘電率（ｈｉｇｈ−ｋ）
材料を用いることが好ましい。当該構成により、容量素子１００は、高誘電率（ｈｉｇｈ
−ｋ）の絶縁体を有することで、十分な容量を確保でき、絶縁耐力が大きい絶縁体を有す
ることで、絶縁耐力が向上し、容量素子１００の静電破壊を抑制することができる。
導電体１１２上に、絶縁体１３０、絶縁体１３２、および絶縁体１３４を介して、導電体
１１６を設ける。なお、導電体１１６は、金属材料、合金材料、または金属酸化物材料な
どの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブ
デンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好まし
い。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（
銅）やＡｌ（アルミニウム）等を用いればよい。
なお、電極の一方として機能する導電体１１２において、導電体１１２ｂのような凸状を
有する構造体とすることで、容量素子の投影面積当たりの容量を増加させることができる
。従って、半導体装置の小面積化、高集積化、微細化が可能となる。
以上が変形例についての説明である。本構成を用いることで、酸化物半導体を有するトラ
ンジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上
させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提
供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提
供することができる。または、消費電力が低減された半導体装置を提供することができる
。
＜変形例４＞
また、本実施の形態の変形例の一例を、図２７に示す。図２７は、図２３と、トランジス
タ３００、およびトランジスタ２００の構成が異なる。
図２７に示すトランジスタ３００はチャネルが形成される半導体領域３１２（基板３１１
の一部）が凸形状を有する。また、半導体領域３１２の側面および上面を、絶縁体３１４
を介して、導電体３１６が覆うように設けられている。なお、導電体３１６は仕事関数を
調整する材料を用いてもよい。このようなトランジスタ３００は半導体基板の凸部を利用
していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部
を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導
体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を
有する半導体膜を形成してもよい。
図２７に示すトランジスタ２００構造の詳細は、上記実施の形態で説明した。絶縁体２８
０に形成された開口部に、酸化物、ゲート絶縁体、およびゲートとなる導電体が形成され
ている。従って、少なくとも、ゲートとなる導電体上にバリア性を有する導電体２４６を
形成することが好ましい。
また、導電体１１２（導電体２４６）として、窒化タンタルなどの、酸素、水素、または
水に対してバリア性を有する導電体と、タングステンや銅などの導電性が高い導電体を積
層して用いた場合、タングステンや銅などの導電性が高い導電体は、窒化タンタル、およ
びバリア層２８１により完全に密封される。従って、銅などの導電体自身の拡散を抑制す
るとともに、絶縁体２８２よりも上方から、導電体２４４を通過して不純物が侵入するこ
とを抑制することができる。
なお、トランジスタ２００の上方には、容量素子１００が設けられている。図２７に示す
構成において、容量素子１００は、導電体１１２と、バリア性を有する導電体２４６、絶
縁体２８２、および絶縁体１３０、導電体１１６とを有する。
導電体１１２は、容量素子１００の電極として機能を有する。例えば、図２７に示す構成
は、トランジスタ２００、およびトランジスタ３００と接続するプラグ、または配線とし
て機能する導電体２４４の一部が、導電体１１２としての機能を備える構成である。なお
、バリア層２８１が導電性を有する場合は、バリア層２８１は、容量素子１００の電極の
一部として機能する。また、バリア層２８１が絶縁性である場合は、バリア層２８１は、
容量素子１００の誘電体として機能する。
当該構成とすることで、電極と配線とを別々に形成する場合よりも、工程数を削減できる
ため、生産性を高くすることができる。
以上が変形例についての説明である。本構成を用いることで、酸化物半導体を有するトラ
ンジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上
させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提
供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提
供することができる。または、消費電力が低減された半導体装置を提供することができる
。
＜変形例５＞
また、本実施の形態の変形例の一例を、図２８に示す。図２８は、図２６と、トランジス
タ２００の構成が異なる。
図２８に示すように、絶縁体２７９、およびバリア層２７１を設けてもよい。絶縁体２７
９は、絶縁体２８０と、同様の材料及び作製方法を用いて形成することができる。つまり
、絶縁体２７９は、絶縁体２８０と、同様に、化学量論的組成を満たす酸素よりも多くの
酸素を含む酸化物を用いることが好ましい。従って、絶縁体２７９は、酸化シリコン膜や
酸化窒化シリコン膜などの、酸素を含む絶縁体である。過剰酸素を含む絶縁体を形成する
方法としては、ＣＶＤ法やスパッタリング法における成膜条件を適宜設定して膜中に酸素
を多く含ませた酸化シリコン膜や酸化窒化シリコン膜を形成することができる。また、絶
縁体２７９となる絶縁体を形成した後、その上面の平坦性を高めるためにＣＭＰ法等を用
いた平坦化処理を行ってもよい。また、絶縁体２７９に、過剰酸素領域を形成するために
、例えば、イオン注入法やイオンドーピング法やプラズマ処理によって酸素を添加しても
よい。
バリア層２７１は、酸素に対するバリア性を有する絶縁体、または導電体を用いる。バリ
ア層２７１には、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、窒化タン
タルなどを、スパッタリング法、または原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ
Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、設けることができる。
絶縁体２７９、およびバリア層２７１上に、絶縁体２８０を設ける。絶縁体２７９、およ
び絶縁体２８０を同材料、および同作製方法で設けることにより、絶縁体２８０に対して
、過酸素化処理を行った場合、導入された過剰な酸素は絶縁体２８０だけでなく、絶縁体
２７９にも拡散する。従って、絶縁体２８０、および絶縁体２７９に、過剰酸素領域を形
成するには、例えば、絶縁体２８０に対して、イオン注入法やイオンドーピング法やプラ
ズマ処理によって酸素を添加してもよい。
以上が変形例についての説明である。本構成を用いることで、酸化物半導体を有するトラ
ンジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上
させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提
供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提
供することができる。または、消費電力が低減された半導体装置を提供することができる
。
＜変形例６＞
また、本実施の形態の変形例の一例を、図３１に示す。図３１（Ａ）、および図３１（Ｂ
）はそれぞれ、一点鎖線Ａ１−Ａ２を軸とした、トランジスタ２００のチャネル長、およ
びチャネル幅方向の断面を示す。
図３１に示すように、トランジスタ２００、および過剰酸素領域を含む絶縁体２８０を、
絶縁体２１２、および絶縁体２１４の積層構造と、絶縁体２８２、および絶縁体２８４の
積層構造により包み込む構成としてもよい。その際、トランジスタ３００と容量素子１０
０とを接続する貫通電極と、トランジスタ２００との間で、絶縁体２１２、および絶縁体
２１４の積層構造と、絶縁体２８２、および絶縁体２８４の積層構造が接することが好ま
しい。
従って、絶縁体２８０、およびトランジスタ２００から放出された酸素が、容量素子１０
０、またはトランジスタ３００が形成されている層へ拡散することを抑制することができ
る。または、絶縁体２８２よりも上方の層、および絶縁体２１４よりも下方の層から、水
素、および水等の不純物が、トランジスタ２００へ、拡散することを抑制することができ
る。
つまり、絶縁体２８０の過剰酸素領域から酸素を、効率的にトランジスタ２００における
チャネルが形成される酸化物に供給でき、酸素欠損を低減することができる。また、トラ
ンジスタ２００におけるチャネルが形成される酸化物に不純物により、酸素欠損が形成さ
れることを防止することができる。よって、トランジスタ２００におけるチャネルが形成
される酸化物を、欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることがで
きる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上さ
せることができる。
＜変形例７＞
また、本実施の形態の変形例の一例を、図３２に示す。図３２（Ａ）は、図３０（Ａ）に
示す半導体装置を、マトリクス状に配置した場合における、行の一部を抜き出した回路図
である。また、図３２（Ｂ）は、図３２（Ａ）の回路図と対応した半導体装置の断面図で
ある。
図３２には、トランジスタ３００、トランジスタ２００、および容量素子１００を有する
半導体装置と、トランジスタ３０１、トランジスタ２０１、および容量素子１０１を有す
る半導体装置と、トランジスタ３０２、トランジスタ２０２、および容量素子１０２を有
する半導体装置とが、同じ行に配置されている。
図３２（Ｂ）に示すように、複数個のトランジスタ（図ではトランジスタ２００、および
トランジスタ２０１）、および過剰酸素領域を含む絶縁体２８０を、絶縁体２１２、およ
び絶縁体２１４の積層構造と、絶縁体２８２、および絶縁体２８４の積層構造により包み
込む構成としてもよい。その際、トランジスタ３００、トランジスタ３０１、またはトラ
ンジスタ３０２と、容量素子１００、容量素子１０１、または容量素子１０２と、を接続
する貫通電極と、トランジスタ２００、トランジスタ２０１、またはトランジスタ２０２
との間で、絶縁体２１２、および絶縁体２１４と、絶縁体２８２、および絶縁体２８４と
が積層構造となることが好ましい。
従って、絶縁体２８０、およびトランジスタ２００から放出された酸素が、容量素子１０
０、またはトランジスタ３００が形成されている層へ拡散することを抑制することができ
る。または、絶縁体２８２よりも上方の層、および絶縁体２１４よりも下方の層から、水
素、および水等の不純物が、トランジスタ２００へ、拡散することを抑制することができ
る。
つまり、絶縁体２８０の過剰酸素領域から酸素を、効率的にトランジスタ２００における
チャネルが形成される酸化物に供給でき、酸素欠損を低減することができる。また、トラ
ンジスタ２００におけるチャネルが形成される酸化物が不純物により、酸素欠損が形成さ
れることを防止することができる。よって、トランジスタ２００におけるチャネルが形成
される酸化物を、欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることがで
きる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上さ
せることができる。
＜変形例８＞
また、本実施の形態の変形例の一例を、図３３に示す。図３３は、図３２に示す半導体装
置において、トランジスタ２０１、およびトランジスタ２０２を集積した場合の半導体装
置の断面図である。
図３３に示すように、容量素子１０１の電極の一方となる導電体１１２の機能を、トラン
ジスタ２０１のソース電極またはドレイン電極となる導電体が備えてもよい。その場合、
トランジスタ２０１の酸化物、およびトランジスタ２０１のゲート絶縁体として機能する
絶縁体が、トランジスタ２０１のソース電極またはドレイン電極となる導電体上に延在し
た領域が、容量素子１０１の絶縁体として機能する。従って、容量素子１０１の電極の他
方となる導電体１１６を、導電体２４０ａ上に、絶縁体２５０、および酸化物２３０ｃを
介して積層すればよい。当該構成により、半導体装置の小面積化、高集積化、微細化が可
能となる。
また、トランジスタ２０１と、トランジスタ２０２を重畳して設けてもよい。当該構成に
より、半導体装置の小面積化、高集積化、微細化が可能となる。
また、複数個のトランジスタ（図ではトランジスタ２０１、およびトランジスタ２０２）
、および過剰酸素領域を含む絶縁体２８０を、絶縁体２１２、および絶縁体２１４の積層
構造と、絶縁体２８２、および絶縁体２８４の積層構造により包み込む構成としてもよい
。その際、トランジスタ３００、トランジスタ３０１、またはトランジスタ３０２と、容
量素子１００、容量素子１０１、または容量素子１０２と、を接続する貫通電極と、トラ
ンジスタ２００、トランジスタ２０１、またはトランジスタ２０２との間で、絶縁体２１
２、および絶縁体２１４と、絶縁体２８２、および絶縁体２８４とが積層構造となること
が好ましい。
従って、絶縁体２８０、およびトランジスタ２００から放出された酸素が、容量素子１０
０、またはトランジスタ３００が形成されている層へ拡散することを抑制することができ
る。または、絶縁体２８２よりも上方の層、および絶縁体２１４よりも下方の層から、水
素、および水等の不純物が、トランジスタ２００へ、拡散することを抑制することができ
る。
つまり、絶縁体２８０の過剰酸素領域から酸素を、効率的にトランジスタ２００における
チャネルが形成される酸化物に供給でき、酸素欠損を低減することができる。また、トラ
ンジスタ２００におけるチャネルが形成される酸化物に不純物により、酸素欠損が形成さ
れることを防止することができる。よって、トランジスタ２００におけるチャネルが形成
される酸化物を、欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることがで
きる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上さ
せることができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み
合わせて実施することができる。
（実施の形態５）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した半導体装置
の回路の一例について説明する。
＜回路＞
以下では、本発明の一態様に係るトランジスタなどを利用した半導体装置の回路の一例に
ついて、図３４、および図３５を用いて説明する。
＜記憶装置１＞
図３４に示す半導体装置は、トランジスタ３４００、配線３００６を有する点で先の実施
の形態で説明した半導体装置と異なる。この場合も先の実施の形態に示した半導体装置と
同様の動作により情報の書き込みおよび保持動作が可能である。また、トランジスタ３４
００としては上記のトランジスタ３００と同様のトランジスタを用いればよい。
配線３００６は、トランジスタ３４００のゲートと電気的に接続され、トランジスタ３４
００のソース、ドレインの一方はトランジスタ３００のドレインと電気的に接続され、ト
ランジスタ３４００のソース、ドレインの他方は配線３００３と電気的に接続される。
＜記憶装置２＞
半導体装置（記憶装置）の変形例について、図３５に示す回路図を用いて説明する。
図３５に示す半導体装置は、トランジスタ４１００乃至トランジスタ４４００と、容量素
子４５００および容量素子４６００と、を有する。ここでトランジスタ４１００は、上述
のトランジスタ３００と同様のトランジスタを用いることができ、トランジスタ４２００
乃至４４００は、上述のトランジスタ２００と同様のトランジスタを用いることができる
。また、ここで容量素子４５００、および容量素子４６００は、上述の容量素子１００と
同様の容量素子を用いることができる。なお、図３５に示す半導体装置は、図３５では図
示を省略したが、マトリクス状に複数設けられる。図３５に示す半導体装置は、配線４０
０１、配線４００３、配線４００５乃至４００９に与える信号または電位に従って、デー
タ電圧の書き込み、読み出しを制御することができる。
トランジスタ４１００のソースまたはドレインの一方は、配線４００３に接続される。ト
ランジスタ４１００のソースまたはドレインの他方は、配線４００１に接続される。なお
図３５では、トランジスタ４１００の導電型をｐチャネル型として示すが、ｎチャネル型
でもよい。
図３５に示す半導体装置は、２つのデータ保持部を有する。例えば第１のデータ保持部は
、ノードＦＧ１に接続されるトランジスタ４４００のソースまたはドレインの一方、容量
素子４６００の一方の電極、およびトランジスタ４２００のソースまたはドレインの一方
の間で電荷を保持する。また、第２のデータ保持部は、ノードＦＧ２に接続されるトラン
ジスタ４１００のゲート、トランジスタ４２００のソースまたはドレインの他方、トラン
ジスタ４３００のソースまたはドレインの一方、および容量素子４５００の一方の電極の
間で電荷を保持する。
トランジスタ４３００のソースまたはドレインの他方は、配線４００３に接続される。ト
ランジスタ４４００のソースまたはドレインの他方は、配線４００１に接続される。トラ
ンジスタ４４００のゲートは、配線４００５に接続される。トランジスタ４２００のゲー
トは、配線４００６に接続される。トランジスタ４３００のゲートは、配線４００７に接
続される。容量素子４６００の他方の電極は、配線４００８に接続される。容量素子４５
００の他方の電極は、配線４００９に接続される。
トランジスタ４２００乃至４４００は、データ電圧の書き込みと電荷の保持を制御するス
イッチとしての機能を有する。なおトランジスタ４２００乃至４４００は、非導通状態に
おいてソースとドレインとの間を流れる電流（オフ電流）が低いトランジスタが用いられ
ることが好適である。オフ電流が少ないトランジスタとしては、チャネル形成領域に酸化
物半導体を有するトランジスタ（ＯＳトランジスタ）であることが好ましい。ＯＳトラン
ジスタは、オフ電流が低い、シリコンを有するトランジスタと重ねて作製できる等の利点
がある。なお図３５では、トランジスタ４２００乃至４４００の導電型をｎチャネル型と
して示すが、ｐチャネル型でもよい。
トランジスタ４２００およびトランジスタ４３００と、トランジスタ４４００とは、酸化
物半導体を用いたトランジスタであっても別層に設けることが好ましい。すなわち、図３
５に示す半導体装置は、トランジスタ４１００と、トランジスタ４２００およびトランジ
スタ４３００と、トランジスタ４４００と、を積層して設けることが好ましい。つまり、
トランジスタを集積化することで、回路面積を縮小することができ、半導体装置の小型化
を図ることができる。
次いで、図３５に示す半導体装置への情報の書き込み動作について説明する。
最初に、ノードＦＧ１に接続されるデータ保持部へのデータ電圧の書き込み動作（以下、
書き込み動作１とよぶ。）について説明する。なお、以下において、ノードＦＧ１に接続
されるデータ保持部に書きこむデータ電圧をＶＤ１とし、トランジスタ４１００の閾値電
圧をＶｔｈとする。
書き込み動作１では、配線４００３をＶＤ１とし、配線４００１を接地電位とした後に、
電気的に浮遊状態とする。また配線４００５、４００６をハイレベルにする。また配線４
００７乃至４００９をローレベルにする。すると、電気的に浮遊状態にあるノードＦＧ２
の電位が上昇し、トランジスタ４１００に電流が流れる。電流が流れることで、配線４０
０１の電位が上昇する。またトランジスタ４４００、トランジスタ４２００が導通状態と
なる。そのため、配線４００１の電位の上昇につれて、ノードＦＧ１、ＦＧ２の電位が上
昇する。ノードＦＧ２の電位が上昇し、トランジスタ４１００でゲートとソースとの間の
電圧（Ｖｇｓ）がトランジスタ４１００の閾値電圧Ｖｔｈになると、トランジスタ４１０
０を流れる電流が小さくなる。そのため、配線４００１、ノードＦＧ１、ＦＧ２の電位の
上昇は止まり、ＶＤ１からＶｔｈだけ下がった「ＶＤ１−Ｖｔｈ」で一定となる。
つまり、配線４００３に与えたＶＤ１は、トランジスタ４１００に電流が流れることで、
配線４００１に与えられ、ノードＦＧ１、ＦＧ２の電位が上昇する。電位の上昇によって
、ノードＦＧ２の電位が「ＶＤ１−Ｖｔｈ」となると、トランジスタ４１００のＶｇｓが
Ｖｔｈとなるため、電流が止まる。
次に、ノードＦＧ２に接続されるデータ保持部へのデータ電圧の書き込み動作（以下、書
き込み動作２とよぶ。）について説明する。なお、ノードＦＧ２に接続されるデータ保持
部に書きこむデータ電圧をＶＤ２として説明する。
書き込み動作２では、配線４００１をＶＤ２とし、配線４００３を接地電位とした後に、
電気的に浮遊状態とする。また配線４００７をハイレベルにする。また配線４００５、４
００６、４００８、４００９をローレベルにする。トランジスタ４３００を導通状態とし
て配線４００３をローレベルにする。そのため、ノードＦＧ２の電位もローレベルにまで
低下し、トランジスタ４１００に電流が流れる。電流が流れることで、配線４００３の電
位が上昇する。またトランジスタ４３００が導通状態となる。そのため、配線４００３の
電位の上昇につれて、ノードＦＧ２の電位が上昇する。ノードＦＧ２の電位が上昇し、ト
ランジスタ４１００でＶｇｓがトランジスタ４１００のＶｔｈになると、トランジスタ４
１００を流れる電流が小さくなる。そのため、配線４００３、ＦＧ２の電位の上昇は止ま
り、ＶＤ２からＶｔｈだけ下がった「ＶＤ２−Ｖｔｈ」で一定となる。
つまり、配線４００１に与えたＶＤ２は、トランジスタ４１００に電流が流れることで、
配線４００３に与えられ、ノードＦＧ２の電位が上昇する。電位の上昇によって、ノード
ＦＧ２の電位が「ＶＤ２−Ｖｔｈ」となると、トランジスタ４１００のＶｇｓがＶｔｈと
なるため、電流が止まる。このとき、ノードＦＧ１の電位は、トランジスタ４２００、４
４００共に非導通状態であり、書き込み動作１で書きこんだ「ＶＤ１−Ｖｔｈ」が保持さ
れる。
図３５に示す半導体装置では、複数のデータ保持部にデータ電圧を書きこんだのち、配線
４００９をハイレベルにして、ノードＦＧ１、ＦＧ２の電位を上昇させる。そして、各ト
ランジスタを非導通状態として、電荷の移動をなくし、書きこんだデータ電圧を保持する
。
以上説明したノードＦＧ１、ＦＧ２へのデータ電圧の書き込み動作によって、複数のデー
タ保持部にデータ電圧を保持させることができる。なお書きこまれる電位として、「ＶＤ
１−Ｖｔｈ」や「ＶＤ２−Ｖｔｈ」を一例として挙げて説明したが、これらは多値のデー
タに対応するデータ電圧である。そのため、それぞれのデータ保持部で４ビットのデータ
を保持する場合、１６値の「ＶＤ１−Ｖｔｈ」や「ＶＤ２−Ｖｔｈ」を取り得る。
次いで、図３５に示す半導体装置からの情報の読み出し動作について説明する。
最初に、ノードＦＧ２に接続されるデータ保持部からのデータ電圧の読み出し動作（以下
、読み出し動作１とよぶ。）について説明する。
読み出し動作１では、プリチャージを行ってから電気的に浮遊状態とした、配線４００３
を放電させる。配線４００５乃至４００８をローレベルにする。また、配線４００９をロ
ーレベルとして、電気的に浮遊状態にあるノードＦＧ２の電位を「ＶＤ２−Ｖｔｈ」とす
る。ノードＦＧ２の電位が下がることで、トランジスタ４１００に電流が流れる。電流が
流れることで、電気的に浮遊状態の配線４００３の電位が低下する。配線４００３の電位
の低下につれて、トランジスタ４１００のＶｇｓが小さくなる。トランジスタ４１００の
Ｖｇｓがトランジスタ４１００のＶｔｈになると、トランジスタ４１００を流れる電流が
小さくなる。すなわち、配線４００３の電位が、ノードＦＧ２の電位「ＶＤ２−Ｖｔｈ」
からＶｔｈだけ大きい値である「ＶＤ２」となる。この配線４００３の電位は、ノードＦ
Ｇ２に接続されるデータ保持部のデータ電圧に対応する。読み出されたアナログ値のデー
タ電圧はＡ／Ｄ変換を行い、ノードＦＧ２に接続されるデータ保持部のデータを取得する
。
つまり、プリチャージ後の配線４００３を浮遊状態とし、配線４００９の電位をハイレベ
ルからローレベルに切り替えることで、トランジスタ４１００に電流が流れる。電流が流
れることで、浮遊状態にあった配線４００３の電位は低下して「ＶＤ２」となる。トラン
ジスタ４１００では、ノードＦＧ２の「ＶＤ２−Ｖｔｈ」との間のＶｇｓがＶｔｈとなる
ため、電流が止まる。そして、配線４００３には、書き込み動作２で書きこんだ「ＶＤ２
」が読み出される。
ノードＦＧ２に接続されるデータ保持部のデータを取得したら、トランジスタ４３００を
導通状態として、ノードＦＧ２の「ＶＤ２−Ｖｔｈ」を放電させる。
次に、ノードＦＧ１に保持される電荷をノードＦＧ２に分配し、ノードＦＧ１に接続され
るデータ保持部のデータ電圧を、ノードＦＧ２に接続されるデータ保持部に移す。ここで
、配線４００１、４００３をローレベルとする。配線４００６をハイレベルにする。また
、配線４００５、配線４００７乃至４００９をローレベルにする。トランジスタ４２００
が導通状態となることで、ノードＦＧ１の電荷が、ノードＦＧ２との間で分配される。
ここで、電荷の分配後の電位は、書きこんだ電位「ＶＤ１−Ｖｔｈ」から低下する。その
ため、容量素子４６００の容量値は、容量素子４５００の容量値よりも大きくしておくこ
とが好ましい。あるいは、ノードＦＧ１に書きこむ電位「ＶＤ１−Ｖｔｈ」は、同じデー
タを表す電位「ＶＤ２−Ｖｔｈ」よりも大きくすることが好ましい。このように、容量値
の比を変えること、予め書きこむ電位を大きくしておくことで、電荷の分配後の電位の低
下を抑制することができる。電荷の分配による電位の変動については、後述する。
次に、ノードＦＧ１に接続されるデータ保持部からのデータ電圧の読み出し動作（以下、
読み出し動作２とよぶ。）について説明する。
読み出し動作２では、プリチャージを行ってから電気的に浮遊状態とした、配線４００３
を放電させる。配線４００５乃至４００８をローレベルにする。また、配線４００９は、
プリチャージ時にハイレベルとして、その後ローレベルとする。配線４００９をローレベ
ルとすることで、電気的に浮遊状態にあるノードＦＧ２を電位「ＶＤ１−Ｖｔｈ」とする
。ノードＦＧ２の電位が下がることで、トランジスタ４１００に電流が流れる。電流が流
れることで、電気的に浮遊状態の配線４００３の電位が低下する。配線４００３の電位の
低下につれて、トランジスタ４１００のＶｇｓが小さくなる。トランジスタ４１００のＶ
ｇｓがトランジスタ４１００のＶｔｈになると、トランジスタ４１００を流れる電流が小
さくなる。すなわち、配線４００３の電位が、ノードＦＧ２の電位「ＶＤ１−Ｖｔｈ」か
らＶｔｈだけ大きい値である「ＶＤ１」となる。この配線４００３の電位は、ノードＦＧ
１に接続されるデータ保持部のデータ電圧に対応する。読み出されたアナログ値のデータ
電圧はＡ／Ｄ変換を行い、ノードＦＧ１に接続されるデータ保持部のデータを取得する。
以上が、ノードＦＧ１に接続されるデータ保持部からのデータ電圧の読み出し動作である
。
つまり、プリチャージ後の配線４００３を浮遊状態とし、配線４００９の電位をハイレベ
ルからローレベルに切り替えることで、トランジスタ４１００に電流が流れる。電流が流
れることで、浮遊状態にあった配線４００３の電位は低下して「ＶＤ１」となる。トラン
ジスタ４１００では、ノードＦＧ２の「ＶＤ１−Ｖｔｈ」との間のＶｇｓがＶｔｈとなる
ため、電流が止まる。そして、配線４００３には、書き込み動作１で書きこんだ「ＶＤ１
」が読み出される。
以上説明したノードＦＧ１、ＦＧ２からのデータ電圧の読み出し動作によって、複数のデ
ータ保持部からデータ電圧を読み出すことができる。例えば、ノードＦＧ１およびノード
ＦＧ２にそれぞれ４ビット（１６値）のデータを保持することで計８ビット（２５６値）
のデータを保持することができる。また、図３５においては、第１の層４０２１乃至第３
の層４０２３からなる構成としたが、さらに層を形成することによって、半導体装置の面
積を増大させず記憶容量の増加を図ることができる。
なお読み出される電位は、書きこんだデータ電圧よりＶｔｈだけ大きい電圧として読み出
すことができる。そのため、書き込み動作で書きこんだ「ＶＤ１−Ｖｔｈ」や「ＶＤ２−
Ｖｔｈ」のＶｔｈを相殺して読み出す構成とすることができる。その結果、メモリセルあ
たりの記憶容量を向上させるとともに、読み出されるデータを正しいデータに近づけるこ
とができるため、データの信頼性に優れたものとすることができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態６）
本実施の形態では、上述の実施の形態で説明したＯＳトランジスタを適用可能な回路構成
の一例について、図３６乃至図３９を用いて説明する。
図３６（Ａ）にインバータの回路図を示す。インバータ５８００は、入力端子ＩＮに与え
る信号の論理を反転した信号を出力端子ＯＵＴから出力する。インバータ５８００は、複
数のＯＳトランジスタを有する。信号ＳＢＧは、ＯＳトランジスタの電気特性を切り替え
ることができる信号である。
図３６（Ｂ）に、インバータ５８００の一例を示す。インバータ５８００は、ＯＳトラン
ジスタ５８１０、およびＯＳトランジスタ５８２０を有する。インバータ５８００は、ｎ
チャネル型トランジスタで作製することができるため、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔ
ａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）でインバータ（ＣＭＯ
Ｓインバータ）を作製する場合と比較して、低コストで作製することが可能である。
なおＯＳトランジスタを有するインバータ５８００は、Ｓｉトランジスタで構成されるＣ
ＭＯＳ上に配置することもできる。インバータ５８００は、ＣＭＯＳの回路に重ねて配置
できるため、インバータ５８００を追加する分の回路面積の増加を抑えることができる。
ＯＳトランジスタ５８１０、５８２０は、フロントゲートとして機能する第１ゲートと、
バックゲートとして機能する第２ゲートと、ソースまたはドレインの一方として機能する
第１端子と、ソースまたはドレインの他方として機能する第２端子を有する。
ＯＳトランジスタ５８１０の第１ゲートは、第２端子に接続される。ＯＳトランジスタ５
８１０の第２ゲートは、信号ＳＢＧを供給する配線に接続される。ＯＳトランジスタ５８
１０の第１端子は、電圧ＶＤＤを与える配線に接続される。ＯＳトランジスタ５８１０の
第２端子は、出力端子ＯＵＴに接続される。
ＯＳトランジスタ５８２０の第１ゲートは、入力端子ＩＮに接続される。ＯＳトランジス
タ５８２０の第２ゲートは、入力端子ＩＮに接続される。ＯＳトランジスタ５８２０の第
１端子は、出力端子ＯＵＴに接続される。ＯＳトランジスタ５８２０の第２端子は、電圧
ＶＳＳを与える配線に接続される。
図３６（Ｃ）は、インバータ５８００の動作を説明するためのタイミングチャートである
。図３６（Ｃ）のタイミングチャートでは、入力端子ＩＮの信号波形、出力端子ＯＵＴの
信号波形、信号ＳＢＧの信号波形、およびＯＳトランジスタ５８１０（ＦＥＴ５８１０）
の閾値電圧の変化について示している。
信号ＳＢＧはＯＳトランジスタ５８１０の第２ゲートに与えることで、ＯＳトランジスタ
５８１０の閾値電圧を制御することができる。
信号ＳＢＧは、閾値電圧をマイナスシフトさせるための電圧ＶＢＧ＿Ａ、閾値電圧をプラ
スシフトさせるための電圧ＶＢＧ＿Ｂを有する。第２ゲートに電圧ＶＢＧ＿Ａを与えるこ
とで、ＯＳトランジスタ５８１０は閾値電圧ＶＴＨ＿Ａにマイナスシフトさせることがで
きる。また、第２ゲートに電圧ＶＢＧ＿Ｂを与えることで、ＯＳトランジスタ５８１０は
閾値電圧ＶＴＨ＿Ｂにプラスシフトさせることができる。
前述の説明を可視化するために、図３７（Ａ）には、トランジスタの電気特性の一つであ
る、Ｖｇ−Ｉｄカーブを示す。
上述したＯＳトランジスタ５８１０の電気特性は、第２ゲートの電圧を電圧ＶＢＧ＿Ａの
ように大きくすることで、図３７（Ａ）中の破線５８４０で表される曲線にシフトさせる
ことができる。また、上述したＯＳトランジスタ５８１０の電気特性は、第２ゲートの電
圧を電圧ＶＢＧ＿Ｂのように小さくすることで、図３７（Ａ）中の実線５８４１で表され
る曲線にシフトさせることができる。図３７（Ａ）に示すように、ＯＳトランジスタ５８
１０は、信号ＳＢＧを電圧ＶＢＧ＿Ａあるいは電圧ＶＢＧ＿Ｂというように切り替えるこ
とで、閾値電圧をプラスシフトあるいはマイナスシフトさせることができる。
閾値電圧を閾値電圧ＶＴＨ＿Ｂにプラスシフトさせることで、ＯＳトランジスタ５８１０
は電流が流れにくい状態とすることができる。図３７（Ｂ）には、この状態を可視化して
示す。図３７（Ｂ）に図示するように、ＯＳトランジスタ５８１０に流れる電流ＩＢを極
めて小さくすることができる。そのため、入力端子ＩＮに与える信号がハイレベルでＯＳ
トランジスタ５８２０はオン状態（ＯＮ）のとき、出力端子ＯＵＴの電圧を急峻に下降さ
せることができる。
図３７（Ｂ）に図示したように、ＯＳトランジスタ５８１０に流れる電流が流れにくい状
態とすることができるため、図３６（Ｃ）に示すタイミングチャートにおける出力端子の
信号波形５８３１を急峻に変化させることができる。電圧ＶＤＤを与える配線と、電圧Ｖ
ＳＳを与える配線との間に流れる貫通電流を少なくすることができるため、低消費電力で
の動作を行うことができる。
また、閾値電圧を閾値電圧ＶＴＨ＿Ａにマイナスシフトさせることで、ＯＳトランジスタ
５８１０は電流が流れやすい状態とすることができる。図３７（Ｃ）には、この状態を可
視化して示す。図３７（Ｃ）に図示するように、このとき流れる電流ＩＡを少なくとも電
流ＩＢよりも大きくすることができる。そのため、入力端子ＩＮに与える信号がローレベ
ルでＯＳトランジスタ５８２０はオフ状態（ＯＦＦ）のとき、出力端子ＯＵＴの電圧を急
峻に上昇させることができる。
図３７（Ｃ）に図示したように、ＯＳトランジスタ５８１０に流れる電流が流れやすい状
態とすることができるため、図３６（Ｃ）に示すタイミングチャートにおける出力端子の
信号波形５８３２を急峻に変化させることができる。
なお、信号ＳＢＧによるＯＳトランジスタ５８１０の閾値電圧の制御は、ＯＳトランジス
タ５８２０の状態が切り替わる以前、すなわち時刻Ｔ１やＴ２よりも前に行うことが好ま
しい。例えば、図３６（Ｃ）に図示するように、入力端子ＩＮに与える信号がハイレベル
に切り替わる時刻Ｔ１よりも前に、閾値電圧ＶＴＨ＿Ａから閾値電圧ＶＴＨ＿ＢにＯＳト
ランジスタ５８１０の閾値電圧を切り替えることが好ましい。また、図３６（Ｃ）に図示
するように、入力端子ＩＮに与える信号がローレベルに切り替わる時刻Ｔ２よりも前に、
閾値電圧ＶＴＨ＿Ｂから閾値電圧ＶＴＨ＿ＡにＯＳトランジスタ５８１０の閾値電圧を切
り替えることが好ましい。
なお図３６（Ｃ）のタイミングチャートでは、入力端子ＩＮに与える信号に応じて信号Ｓ
ＢＧを切り替える構成を示したが、別の構成としてもよい。たとえば閾値電圧を制御する
ための電圧は、フローティング状態としたＯＳトランジスタ５８１０の第２ゲートに保持
させる構成としてもよい。当該構成を実現可能な回路構成の一例について、図３８（Ａ）
に示す。
図３８（Ａ）では、図３６（Ｂ）で示した回路構成に加えて、ＯＳトランジスタ５８５０
を有する。ＯＳトランジスタ５８５０の第１端子は、ＯＳトランジスタ５８１０の第２ゲ
ートに接続される。またＯＳトランジスタ５８５０の第２端子は、電圧ＶＢＧ＿Ｂ（ある
いは電圧ＶＢＧ＿Ａ）を与える配線に接続される。ＯＳトランジスタ５８５０の第１ゲー
トは、信号ＳＦを与える配線に接続される。ＯＳトランジスタ５８５０の第２ゲートは、
電圧ＶＢＧ＿Ｂ（あるいは電圧ＶＢＧ＿Ａ）を与える配線に接続される。
図３８（Ａ）の動作について、図３８（Ｂ）のタイミングチャートを用いて説明する。
ＯＳトランジスタ５８１０の閾値電圧を制御するための電圧は、入力端子ＩＮに与える信
号がハイレベルに切り替わる時刻Ｔ３よりも前に、ＯＳトランジスタ５８１０の第２ゲー
トに与える構成とする。信号ＳＦをハイレベルとしてＯＳトランジスタ５８５０をオン状
態とし、ノードＮＢＧに閾値電圧を制御するための電圧ＶＢＧ＿Ｂを与える。
ノードＮＢＧが電圧ＶＢＧ＿Ｂとなった後は、ＯＳトランジスタ５８５０をオフ状態とす
る。ＯＳトランジスタ５８５０は、オフ電流が極めて小さいため、オフ状態にし続けるこ
とで、ノードＮＢＧを非常にフローティング状態に近い状態にして、一旦ノードＮＢＧに
保持させた電圧ＶＢＧ＿Ｂを保持することができる。そのため、ＯＳトランジスタ５８５
０の第２ゲートに電圧ＶＢＧ＿Ｂを与える動作の回数が減るため、電圧ＶＢＧ＿Ｂの書き
換えに要する分の消費電力を小さくすることができる。
なお図３６（Ｂ）および図３８（Ａ）の回路構成では、ＯＳトランジスタ５８１０の第２
ゲートに与える電圧を外部からの制御によって与える構成について示したが、別の構成と
してもよい。たとえば閾値電圧を制御するための電圧を、入力端子ＩＮに与える信号を基
に生成し、ＯＳトランジスタ５８１０の第２ゲートに与える構成としてもよい。当該構成
を実現可能な回路構成の一例について、図３９（Ａ）に示す。
図３９（Ａ）では、図３６（Ｂ）で示した回路構成において、入力端子ＩＮとＯＳトラン
ジスタ５８１０の第２ゲートとの間にＣＭＯＳインバータ５８６０を有する。ＣＭＯＳイ
ンバータ５８６０の入力端子は、入力端子ＩＮに接続される。ＣＭＯＳインバータ５８６
０の出力端子は、ＯＳトランジスタ５８１０の第２ゲートに接続される。
図３９（Ａ）の動作について、図３９（Ｂ）のタイミングチャートを用いて説明する。図
３９（Ｂ）のタイミングチャートでは、入力端子ＩＮの信号波形、出力端子ＯＵＴの信号
波形、ＣＭＯＳインバータ５８６０の出力波形ＩＮ＿Ｂ、およびＯＳトランジスタ５８１
０（ＦＥＴ５８１０）の閾値電圧の変化について示している。
入力端子ＩＮに与える信号の論理を反転した信号である出力波形ＩＮ＿Ｂは、ＯＳトラン
ジスタ５８１０の閾値電圧を制御する信号とすることができる。したがって、図３６（Ａ
）乃至（Ｃ）で説明したように、ＯＳトランジスタ５８１０の閾値電圧を制御できる。例
えば、図３９（Ｂ）における時刻Ｔ４となるとき、入力端子ＩＮに与える信号がハイレベ
ルでＯＳトランジスタ５８２０はオン状態となる。このとき、出力波形ＩＮ＿Ｂはローレ
ベルとなる。そのため、ＯＳトランジスタ５８１０は電流が流れにくい状態とすることが
でき、出力端子ＯＵＴの電圧を急峻に下降させることができる。
また図３９（Ｂ）における時刻Ｔ５となるとき、入力端子ＩＮに与える信号がローレベル
でＯＳトランジスタ５８２０はオフ状態となる。このとき、出力波形ＩＮ＿Ｂはハイレベ
ルとなる。そのため、ＯＳトランジスタ５８１０は電流が流れやすい状態とすることがで
き、出力端子ＯＵＴの電圧を急峻に上昇させることができる。
以上説明したように本実施の形態の構成では、ＯＳトランジスタを有するインバータにお
ける、バックゲートの電圧を入力端子ＩＮの信号の論理にしたがって切り替える。当該構
成とすることで、ＯＳトランジスタの閾値電圧を制御することができる。入力端子ＩＮに
与える信号によってＯＳトランジスタの閾値電圧を制御することで、出力端子ＯＵＴの電
圧を急峻に変化させることができる。また、電源電圧を与える配線間の貫通電流を小さく
することができる。そのため、低消費電力化を図ることができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態７）
本実施の形態では、上述の実施の形態で説明したＯＳトランジスタを有する複数の回路を
有する半導体装置の一例について、図４０乃至図４６を用いて説明する。
図４０（Ａ）は、半導体装置５９００のブロック図である。半導体装置５９００は、電源
回路５９０１、回路５９０２、電圧生成回路５９０３、回路５９０４、電圧生成回路５９
０５および回路５９０６を有する。
電源回路５９０１は、基準となる電圧ＶＯＲＧを生成する回路である。電圧ＶＯＲＧは、
単一の電圧ではなく、複数の電圧でもよい。電圧ＶＯＲＧは、半導体装置５９００の外部
から与えられる電圧Ｖ０を基に生成することができる。半導体装置５９００は、外部から
与えられる単一の電源電圧を基に電圧ＶＯＲＧを生成できる。そのため半導体装置５９０
０は、外部から電源電圧を複数与えることなく動作することができる。
回路５９０２、５９０４および５９０６は、異なる電源電圧で動作する回路である。例え
ば回路５９０２の電源電圧は、電圧ＶＯＲＧと電圧ＶＳＳ（ＶＯＲＧ＞ＶＳＳ）とを基に
印加される電圧である。また、例えば回路５９０４の電源電圧は、電圧ＶＰＯＧと電圧Ｖ
ＳＳ（ＶＰＯＧ＞ＶＯＲＧ）とによって印加される電圧である。また、例えば回路５９０
６の電源電圧は、電圧ＶＯＲＧと電圧ＶＳＳと電圧ＶＮＥＧ（ＶＯＲＧ＞ＶＳＳ＞ＶＮＥ
Ｇ）とを基に印加される電圧である。なお電圧ＶＳＳは、グラウンド電位（ＧＮＤ）と等
電位とすれば、電源回路５９０１で生成する電圧の種類を削減できる。
電圧生成回路５９０３は、電圧ＶＰＯＧを生成する回路である。電圧生成回路５９０３は
、電源回路５９０１から与えられる電圧ＶＯＲＧを基に電圧ＶＰＯＧを生成できる。その
ため、回路５９０４を有する半導体装置５９００は、外部から与えられる単一の電源電圧
を基に動作することができる。
電圧生成回路５９０５は、電圧ＶＮＥＧを生成する回路である。電圧生成回路５９０５は
、電源回路５９０１から与えられる電圧ＶＯＲＧを基に電圧ＶＮＥＧを生成できる。その
ため、回路５９０６を有する半導体装置５９００は、外部から与えられる単一の電源電圧
を基に動作することができる。
図４０（Ｂ）は電圧ＶＰＯＧで動作する回路５９０４の一例、図４０（Ｃ）は回路５９０
４を動作させるための信号の波形の一例である。
図４０（Ｂ）では、トランジスタ５９１１を示している。トランジスタ５９１１のゲート
に与える信号は、例えば、電圧ＶＰＯＧと電圧ＶＳＳを基に生成される。当該信号は、ト
ランジスタ５９１１を導通状態とする動作時に電圧ＶＰＯＧ、非導通状態とする動作時に
電圧ＶＳＳを基に生成される。電圧ＶＰＯＧは、図４０（Ｃ）に図示するように、電圧Ｖ
ＯＲＧより大きい。そのため、トランジスタ５９１１は、ソース（Ｓ）とドレイン（Ｄ）
との間をより確実に導通状態にできる。その結果、回路５９０４は、誤動作が低減された
回路とすることができる。
図４０（Ｄ）は電圧ＶＮＥＧで動作する回路５９０６の一例、図４０（Ｅ）は回路５９０
６を動作させるための信号の波形の一例である。
図４０（Ｄ）では、バックゲートを有するトランジスタ５９１２を示している。トランジ
スタ５９１２のゲートに与える信号は、例えば、電圧ＶＯＲＧと電圧ＶＳＳを基にして生
成される。当該信号は、トランジスタ５９１１を導通状態とする動作時に電圧ＶＯＲＧ、
非導通状態とする動作時に電圧ＶＳＳを基に生成される。また、トランジスタ５９１２の
バックゲートに与える信号は、電圧ＶＮＥＧを基に生成される。電圧ＶＮＥＧは、図４０
（Ｅ）に図示するように、電圧ＶＳＳ（ＧＮＤ）より小さい。そのため、トランジスタ５
９１２の閾値電圧は、プラスシフトするように制御することができる。そのため、トラン
ジスタ５９１２をより確実に非導通状態とすることができ、ソース（Ｓ）とドレイン（Ｄ
）との間を流れる電流を小さくできる。その結果、回路５９０６は、誤動作が低減され、
且つ低消費電力化が図られた回路とすることができる。
なお電圧ＶＮＥＧは、トランジスタ５９１２のバックゲートに直接与える構成としてもよ
い。あるいは、電圧ＶＯＲＧと電圧ＶＮＥＧを基に、トランジスタ５９１２のゲートに与
える信号を生成し、当該信号をトランジスタ５９１２のバックゲートに与える構成として
もよい。
また図４１（Ａ）、（Ｂ）には、図４０（Ｄ）、（Ｅ）の変形例を示す。
図４１（Ａ）に示す回路図では、電圧生成回路５９０５と、回路５９０６と、の間に制御
回路５９２１によって導通状態が制御できるトランジスタ５９２２を示す。トランジスタ
５９２２は、ｎチャネル型のＯＳトランジスタとする。制御回路５９２１が出力する制御
信号ＳＢＧは、トランジスタ５９２２の導通状態を制御する信号である。また回路５９０
６が有するトランジスタ５９１２Ａ、５９１２Ｂは、トランジスタ５９２２と同じＯＳト
ランジスタである。
図４１（Ｂ）のタイミングチャートには、制御信号ＳＢＧの電位の変化を示し、トランジ
スタ５９１２Ａ、５９１２Ｂのバックゲートの電位の状態をノードＮＢＧの電位の変化で
示す。制御信号ＳＢＧがハイレベルのときにトランジスタ５９２２が導通状態となり、ノ
ードＮＢＧが電圧ＶＮＥＧとなる。その後、制御信号ＳＢＧがローレベルのときにノード
ＮＢＧが電気的にフローティングとなる。トランジスタ５９２２は、ＯＳトランジスタで
あるため、オフ電流が小さい。そのため、ノードＮＢＧが電気的にフローティングであっ
ても、一旦与えた電圧ＶＮＥＧを保持することができる。
また図４２（Ａ）には、上述した電圧生成回路５９０３に適用可能な回路構成の一例を示
す。図４２（Ａ）に示す電圧生成回路５９０３は、ダイオードＤ１乃至Ｄ５、キャパシタ
Ｃ１乃至Ｃ５、およびインバータＩＮＶを有する５段のチャージポンプである。クロック
信号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与え
られる。インバータＩＮＶの電源電圧を、電圧ＶＯＲＧと電圧ＶＳＳとを基に印加される
電圧とすると、クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの５倍の正電圧
に昇圧された電圧ＶＰＯＧを得ることができる。なお、ダイオードＤ１乃至Ｄ５の順方向
電圧は０Ｖとしている。また、チャージポンプの段数を変更することで、所望の電圧ＶＰ
ＯＧを得ることができる。
また図４２（Ｂ）には、上述した電圧生成回路５９０５に適用可能な回路構成の一例を示
す。図４２（Ｂ）に示す電圧生成回路５９０５は、ダイオードＤ１乃至Ｄ５、キャパシタ
Ｃ１乃至Ｃ５、およびインバータＩＮＶを有する４段のチャージポンプである。クロック
信号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与え
られる。インバータＩＮＶの電源電圧を、電圧ＶＯＲＧと電圧ＶＳＳとを基に印加される
電圧とすると、クロック信号ＣＬＫを与えることによって、グラウンド、すなわち電圧Ｖ
ＳＳから電圧ＶＯＲＧの４倍の負電圧に降圧された電圧ＶＮＥＧを得ることができる。な
お、ダイオードＤ１乃至Ｄ５の順方向電圧は０Ｖとしている。また、チャージポンプの段
数を変更することで、所望の電圧ＶＮＥＧを得ることができる。
なお上述した電圧生成回路５９０３の回路構成は、図４２（Ａ）で示す回路図の構成に限
らない。電圧生成回路５９０３の変形例を図４３（Ａ）乃至（Ｃ）、図４４（Ａ）、（Ｂ
）に示す。
図４３（Ａ）に示す電圧生成回路５９０３Ａは、トランジスタＭ１乃至Ｍ１０、キャパシ
タＣ１１乃至Ｃ１４、およびインバータＩＮＶ１を有する。クロック信号ＣＬＫは、トラ
ンジスタＭ１乃至Ｍ１０のゲートに直接、あるいはインバータＩＮＶ１を介して与えられ
る。クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの４倍の正電圧に昇圧され
た電圧ＶＰＯＧを得ることができる。なお、段数を変更することで、所望の電圧ＶＰＯＧ
を得ることができる。図４３（Ａ）に示す電圧生成回路５９０３Ａは、トランジスタＭ１
乃至Ｍ１０をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１１乃
至Ｃ１４に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから電圧
ＶＰＯＧへの昇圧を図ることができる。
また図４３（Ｂ）に示す電圧生成回路５９０３Ｂは、トランジスタＭ１１乃至Ｍ１４、キ
ャパシタＣ１５、Ｃ１６、およびインバータＩＮＶ２を有する。クロック信号ＣＬＫは、
トランジスタＭ１１乃至Ｍ１４のゲートに直接、あるいはインバータＩＮＶ２を介して与
えられる。クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの２倍の正電圧に昇
圧された電圧ＶＰＯＧを得ることができる。図４３（Ｂ）に示す電圧生成回路５９０３Ｂ
は、トランジスタＭ１１乃至Ｍ１４をＯＳトランジスタとすることでオフ電流を小さくで
き、キャパシタＣ１５、Ｃ１６に保持した電荷の漏れを抑制できる。そのため、効率的に
電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。
また図４３（Ｃ）に示す電圧生成回路５９０３Ｃは、インダクタＩ１１、トランジスタＭ
１５、ダイオードＤ６、およびキャパシタＣ１７を有する。トランジスタＭ１５は、制御
信号ＥＮによって、導通状態が制御される。制御信号ＥＮによって、電圧ＶＯＲＧが昇圧
された電圧ＶＰＯＧを得ることができる。図４３（Ｃ）に示す電圧生成回路５９０３Ｃは
、インダクタＩ１１を用いて電圧の昇圧を行うため、変換効率の高い電圧の昇圧を行うこ
とができる。
また図４４（Ａ）に示す電圧生成回路５９０３Ｄは、図４２（Ａ）に示す電圧生成回路５
９０３のダイオードＤ１乃至Ｄ５をダイオード接続したトランジスタＭ１６乃至Ｍ２０に
置き換えた構成に相当する。図４４（Ａ）に示す電圧生成回路５９０３Ｄは、トランジス
タＭ１６乃至Ｍ２０をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタ
Ｃ１乃至Ｃ５に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから
電圧ＶＰＯＧへの昇圧を図ることができる。
また図４４（Ｂ）に示す電圧生成回路５９０３Ｅは、図４４（Ａ）に示す電圧生成回路５
９０３ＤのトランジスタＭ１６乃至Ｍ２０を、バックゲートを有するトランジスタＭ２１
乃至Ｍ２５に置き換えた構成に相当する。図４４（Ｂ）に示す電圧生成回路５９０３Ｅは
、バックゲートにゲートと同じ電圧を与えることができるため、トランジスタを流れる電
流量を増やすことができる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧
を図ることができる。
なお電圧生成回路５９０３の変形例は、図４２（Ｂ）に示した電圧生成回路５９０５にも
適用可能である。この場合の回路図の構成を図４５（Ａ）乃至（Ｃ）、図４６（Ａ）、（
Ｂ）に示す。図４５（Ａ）に示す電圧生成回路５９０５Ａは、クロック信号ＣＬＫを与え
ることによって、電圧ＶＳＳから電圧ＶＯＲＧの３倍の負電圧に降圧された電圧ＶＮＥＧ
を得ることができる。また図４５（Ｂ）に示す電圧生成回路５９０５Ｂは、クロック信号
ＣＬＫを与えることによって、電圧ＶＳＳから電圧ＶＯＲＧの２倍の負電圧に降圧された
電圧ＶＮＥＧを得ることができる。
図４５（Ａ）乃至（Ｃ）、図４６（Ａ）、（Ｂ）に示す電圧生成回路５９０５Ａ乃至５９
０５Ｅでは、図４３（Ａ）乃至（Ｃ）、図４４（Ａ）、（Ｂ）に示す電圧生成回路５９０
３Ａ乃至５９０３Ｅにおいて、各配線に与える電圧を変更すること、あるいは素子の配置
を変更した構成に相当する。図４５（Ａ）乃至（Ｃ）、図４６（Ａ）、（Ｂ）に示す電圧
生成回路５９０５Ａ乃至５９０５Ｅは、電圧生成回路５９０３Ａ乃至５９０３Ｅと同様に
、効率的に電圧ＶＳＳから電圧ＶＮＥＧへの降圧を図ることができる。
以上説明したように本実施の形態の構成では、半導体装置が有する回路に必要な電圧を内
部で生成することができる。そのため半導体装置は、外部から与える電源電圧の種類を削
減できる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態８）
本実施の形態においては、本発明の一態様に係るトランジスタや上述した記憶装置などの
半導体装置を含むＣＰＵの一例について説明する。
＜ＣＰＵの構成＞
図４７に示す半導体装置５４００は、ＣＰＵコア５４０１、パワーマネージメントユニッ
ト５４２１および周辺回路５４２２を有する。パワーマネージメントユニット５４２１は
、パワーコントローラ５４０２、およびパワースイッチ５４０３を有する。周辺回路５４
２２は、キャッシュメモリを有するキャッシュ５４０４、バスインターフェース（ＢＵＳ
Ｉ／Ｆ）５４０５、及びデバッグインターフェース（Ｄｅｂｕｇ Ｉ／Ｆ）５４０６を
有する。ＣＰＵコア５４０１は、データバス５４２３、制御装置５４０７、ＰＣ（プログ
ラムカウンタ）５４０８、パイプラインレジスタ５４０９、パイプラインレジスタ５４１
０、ＡＬＵ（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ）５４１１、及びレジスタフ
ァイル５４１２を有する。ＣＰＵコア５４０１と、キャッシュ５４０４等の周辺回路５４
２２とのデータのやり取りは、データバス５４２３を介して行われる。
半導体装置（セル）は、パワーコントローラ５４０２、制御装置５４０７をはじめ、多く
の論理回路に適用することができる。特に、スタンダードセルを用いて構成することがで
きる全ての論理回路に適用することができる。その結果、小型の半導体装置５４００を提
供できる。また、消費電力低減することが可能な半導体装置５４００を提供できる。また
、動作速度を向上することが可能な半導体装置５４００を提供できる。また、電源電圧の
変動を低減することが可能な半導体装置５４００を提供できる。
半導体装置（セル）に、ｐチャネル型Ｓｉトランジスタと、先の実施の形態に記載の酸化
物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸化物）をチャネル形成領域に含むト
ランジスタとを用い、該半導体装置（セル）を半導体装置５４００に適用することで、小
型の半導体装置５４００を提供できる。また、消費電力低減することが可能な半導体装置
５４００を提供できる。また、動作速度を向上することが可能な半導体装置５４００を提
供できる。特に、Ｓｉトランジスタはｐチャネル型のみとすることで、製造コストを低く
抑えることができる。
制御装置５４０７は、ＰＣ５４０８、パイプラインレジスタ５４０９、パイプラインレジ
スタ５４１０、ＡＬＵ５４１１、レジスタファイル５４１２、キャッシュ５４０４、バス
インターフェース５４０５、デバッグインターフェース５４０６、及びパワーコントロー
ラ５４０２の動作を統括的に制御することで、入力されたアプリケーションなどのプログ
ラムに含まれる命令をデコードし、実行する機能を有する。
ＡＬＵ５４１１は、四則演算、論理演算などの各種演算処理を行う機能を有する。
キャッシュ５４０４は、使用頻度の高いデータを一時的に記憶しておく機能を有する。Ｐ
Ｃ５４０８は、次に実行する命令のアドレスを記憶する機能を有するレジスタである。な
お、図４７では図示していないが、キャッシュ５４０４には、キャッシュメモリの動作を
制御するキャッシュコントローラが設けられている。
パイプラインレジスタ５４０９は、命令データを一時的に記憶する機能を有するレジスタ
である。
レジスタファイル５４１２は、汎用レジスタを含む複数のレジスタを有しており、メイン
メモリから読み出されたデータ、またはＡＬＵ５４１１の演算処理の結果得られたデータ
、などを記憶することができる。
パイプラインレジスタ５４１０は、ＡＬＵ５４１１の演算処理に利用するデータ、または
ＡＬＵ５４１１の演算処理の結果得られたデータなどを一時的に記憶する機能を有するレ
ジスタである。
バスインターフェース５４０５は、半導体装置５４００と半導体装置５４００の外部にあ
る各種装置との間におけるデータの経路としての機能を有する。デバッグインターフェー
ス５４０６は、デバッグの制御を行うための命令を半導体装置５４００に入力するための
信号の経路としての機能を有する。
パワースイッチ５４０３は、半導体装置５４００が有する、パワーコントローラ５４０２
以外の各種回路への、電源電圧の供給を制御する機能を有する。上記各種回路は、幾つか
のパワードメインにそれぞれ属しており、同一のパワードメインに属する各種回路は、パ
ワースイッチ５４０３によって電源電圧の供給の有無が制御される。また、パワーコント
ローラ５４０２はパワースイッチ５４０３の動作を制御する機能を有する。
上記構成を有する半導体装置５４００は、パワーゲーティングを行うことが可能である。
パワーゲーティングの動作の流れについて、一例を挙げて説明する。
まず、ＣＰＵコア５４０１が、電源電圧の供給を停止するタイミングを、パワーコントロ
ーラ５４０２のレジスタに設定する。次いで、ＣＰＵコア５４０１からパワーコントロー
ラ５４０２へ、パワーゲーティングを開始する旨の命令を送る。次いで、半導体装置５４
００内に含まれる各種レジスタとキャッシュ５４０４が、データの退避を開始する。次い
で、半導体装置５４００が有するパワーコントローラ５４０２以外の各種回路への電源電
圧の供給が、パワースイッチ５４０３により停止される。次いで、割込み信号がパワーコ
ントローラ５４０２に入力されることで、半導体装置５４００が有する各種回路への電源
電圧の供給が開始される。なお、パワーコントローラ５４０２にカウンタを設けておき、
電源電圧の供給が開始されるタイミングを、割込み信号の入力に依らずに、当該カウンタ
を用いて決めるようにしてもよい。次いで、各種レジスタとキャッシュ５４０４が、デー
タの復帰を開始する。次いで、制御装置５４０７における命令の実行が再開される。
このようなパワーゲーティングは、プロセッサ全体、もしくはプロセッサを構成する一つ
、または複数の論理回路において行うことができる。また、短い時間でも電源の供給を停
止することができる。このため、空間的に、あるいは時間的に細かい粒度で消費電力の削
減を行うことができる。
パワーゲーティングを行う場合、ＣＰＵコア５４０１や周辺回路５４２２が保持する情報
を短期間に退避できることが好ましい。そうすることで、短期間に電源のオンオフが可能
となり、省電力の効果が大きくなる。
ＣＰＵコア５４０１や周辺回路５４２２が保持する情報を短期間に退避するためには、フ
リップフロップ回路がその回路内でデータ退避できることが好ましい（バックアップ可能
なフリップフロップ回路と呼ぶ）。また、ＳＲＡＭセルがセル内でデータ退避できること
が好ましい（バックアップ可能なＳＲＡＭセルと呼ぶ）。バックアップ可能なフリップフ
ロップ回路やＳＲＡＭセルは、酸化物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸
化物）をチャネル形成領域に含むトランジスタを有することが好ましい。その結果、トラ
ンジスタが低いオフ電流を有することで、バックアップ可能なフリップフロップ回路やＳ
ＲＡＭセルは長期間電源供給なしに情報を保持することができる。また、トランジスタが
高速なスイッチング速度を有することで、バックアップ可能なフリップフロップ回路やＳ
ＲＡＭセルは短期間のデータ退避および復帰が可能となる場合がある。
バックアップ可能なフリップフロップ回路の例について、図４８を用いて説明する。
図４８に示す半導体装置５５００は、バックアップ可能なフリップフロップ回路の一例で
ある。半導体装置５５００は、第１の記憶回路５５０１と、第２の記憶回路５５０２と、
第３の記憶回路５５０３と、読み出し回路５５０４と、を有する。半導体装置５５００に
は、電位Ｖ１と電位Ｖ２の電位差が、電源電圧として供給される。電位Ｖ１と電位Ｖ２は
一方がハイレベルであり、他方がローレベルである。以下、電位Ｖ１がローレベル、電位
Ｖ２がハイレベルの場合を例に挙げて、半導体装置５５００の構成例について説明するも
のとする。
第１の記憶回路５５０１は、半導体装置５５００に電源電圧が供給されている期間におい
て、データを含む信号Ｄが入力されると、当該データを保持する機能を有する。そして、
半導体装置５５００に電源電圧が供給されている期間において、第１の記憶回路５５０１
からは、保持されているデータを含む信号Ｑが出力される。一方、第１の記憶回路５５０
１は、半導体装置５５００に電源電圧が供給されていない期間においては、データを保持
することができない。すなわち、第１の記憶回路５５０１は、揮発性の記憶回路と呼ぶこ
とができる。
第２の記憶回路５５０２は、第１の記憶回路５５０１に保持されているデータを読み込ん
で記憶する（あるいは退避する）機能を有する。第３の記憶回路５５０３は、第２の記憶
回路５５０２に保持されているデータを読み込んで記憶する（あるいは退避する）機能を
有する。読み出し回路５５０４は、第２の記憶回路５５０２または第３の記憶回路５５０
３に保持されたデータを読み出して第１の記憶回路５５０１に記憶する（あるいは復帰す
る）機能を有する。
特に、第３の記憶回路５５０３は、半導体装置５５００に電源電圧が供給されてない期間
においても、第２の記憶回路５５０２に保持されているデータを読み込んで記憶する（あ
るいは退避する）機能を有する。
図４８に示すように、第２の記憶回路５５０２はトランジスタ５５１２と容量素子５５１
９とを有する。第３の記憶回路５５０３はトランジスタ５５１３と、トランジスタ５５１
５と、容量素子５５２０とを有する。読み出し回路５５０４はトランジスタ５５１０と、
トランジスタ５５１８と、トランジスタ５５０９と、トランジスタ５５１７と、を有する
。
トランジスタ５５１２は、第１の記憶回路５５０１に保持されているデータに応じた電荷
を、容量素子５５１９に充放電する機能を有する。トランジスタ５５１２は、第１の記憶
回路５５０１に保持されているデータに応じた電荷を容量素子５５１９に対して高速に充
放電できることが望ましい。具体的には、トランジスタ５５１２が、結晶性を有するシリ
コン（好ましくは多結晶シリコン、更に好ましくは単結晶シリコン）をチャネル形成領域
に含むことが望ましい。
トランジスタ５５１３は、容量素子５５１９に保持されている電荷に従って導通状態また
は非導通状態が選択される。トランジスタ５５１５は、トランジスタ５５１３が導通状態
であるときに、配線５５４４の電位に応じた電荷を容量素子５５２０に充放電する機能を
有する。トランジスタ５５１５は、オフ電流が著しく小さいことが望ましい。具体的には
、トランジスタ５５１５が、酸化物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸化
物）をチャネル形成領域に含むことが望ましい。
各素子の接続関係を具体的に説明すると、トランジスタ５５１２のソース及びドレインの
一方は、第１の記憶回路５５０１に接続されている。トランジスタ５５１２のソース及び
ドレインの他方は、容量素子５５１９の一方の電極、トランジスタ５５１３のゲート、及
びトランジスタ５５１８のゲートに接続されている。容量素子５５１９の他方の電極は、
配線５５４２に接続されている。トランジスタ５５１３のソース及びドレインの一方は、
配線５５４４に接続されている。トランジスタ５５１３のソース及びドレインの他方は、
トランジスタ５５１５のソース及びドレインの一方に接続されている。トランジスタ５５
１５のソース及びドレインの他方は、容量素子５５２０の一方の電極、及びトランジスタ
５５１０のゲートに接続されている。容量素子５５２０の他方の電極は、配線５５４３に
接続されている。トランジスタ５５１０のソース及びドレインの一方は、配線５５４１に
接続されている。トランジスタ５５１０のソース及びドレインの他方は、トランジスタ５
５１８のソース及びドレインの一方に接続されている。トランジスタ５５１８のソース及
びドレインの他方は、トランジスタ５５０９のソース及びドレインの一方に接続されてい
る。トランジスタ５５０９のソース及びドレインの他方は、トランジスタ５５１７のソー
ス及びドレインの一方、及び第１の記憶回路５５０１に接続されている。トランジスタ５
５１７のソース及びドレインの他方は、配線５５４０に接続されている。また、図４８に
おいては、トランジスタ５５０９のゲートは、トランジスタ５５１７のゲートと接続され
ているが、トランジスタ５５０９のゲートは、必ずしもトランジスタ５５１７のゲートと
接続されていなくてもよい。
トランジスタ５５１５に先の実施の形態で例示したトランジスタを適用することができる
。トランジスタ５５１５のオフ電流が小さいために、半導体装置５５００は、長期間電源
供給なしに情報を保持することができる。トランジスタ５５１５のスイッチング特性が良
好であるために、半導体装置５５００は、高速のバックアップとリカバリを行うことがで
きる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態９）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した撮像装置の
一例について説明する。
＜撮像装置＞
以下では、本発明の一態様に係る撮像装置について説明する。
図４９（Ａ）は、本発明の一態様に係る撮像装置２２００の例を示す平面図である。撮像
装置２２００は、画素部２２１０と、画素部２２１０を駆動するための周辺回路２２６０
と、周辺回路２２７０、周辺回路２２８０と、周辺回路２２９０と、を有する。画素部２
２１０は、ｐ行ｑ列（ｐおよびｑは２以上の整数）のマトリクス状に配置された複数の画
素２２１１を有する。周辺回路２２６０、周辺回路２２７０、周辺回路２２８０および周
辺回路２２９０は、それぞれ複数の画素２２１１に接続し、複数の画素２２１１を駆動す
るための信号を供給する機能を有する。なお、本明細書等において、周辺回路２２６０、
周辺回路２２７０、周辺回路２２８０および周辺回路２２９０などの全てを指して「周辺
回路」または「駆動回路」と呼ぶ場合がある。例えば、周辺回路２２６０は周辺回路の一
部といえる。
また、撮像装置２２００は、光源２２９１を有することが好ましい。光源２２９１は、検
出光Ｐ１を放射することができる。
また、周辺回路は、少なくとも、論理回路、スイッチ、バッファ、増幅回路、または変換
回路の１つを有する。また、周辺回路は、画素部２２１０を形成する基板上に形成しても
よい。また、周辺回路の一部または全部にＩＣチップ等の半導体装置を用いてもよい。な
お、周辺回路は、周辺回路２２６０、周辺回路２２７０、周辺回路２２８０および周辺回
路２２９０のいずれか一以上を省略してもよい。
また、図４９（Ｂ）に示すように、撮像装置２２００が有する画素部２２１０において、
画素２２１１を傾けて配置してもよい。画素２２１１を傾けて配置することにより、行方
向および列方向の画素間隔（ピッチ）を短くすることができる。これにより、撮像装置２
２００における撮像の品質をより高めることができる。
＜画素の構成例１＞
撮像装置２２００が有する１つの画素２２１１を複数の副画素２２１２で構成し、それぞ
れの副画素２２１２に特定の波長域の光を透過するフィルタ（カラーフィルタ）を組み合
わせることで、カラー画像表示を実現するための情報を取得することができる。
図５０（Ａ）は、カラー画像を取得するための画素２２１１の一例を示す平面図である。
図５０（Ａ）に示す画素２２１１は、赤（Ｒ）の波長域の光を透過するカラーフィルタが
設けられた副画素２２１２（以下、「副画素２２１２Ｒ」ともいう）、緑（Ｇ）の波長域
の光を透過するカラーフィルタが設けられた副画素２２１２（以下、「副画素２２１２Ｇ
」ともいう）および青（Ｂ）の波長域の光を透過するカラーフィルタが設けられた副画素
２２１２（以下、「副画素２２１２Ｂ」ともいう）を有する。副画素２２１２は、フォト
センサとして機能させることができる。
副画素２２１２（副画素２２１２Ｒ、副画素２２１２Ｇ、および副画素２２１２Ｂ）は、
配線２２３１、配線２２４７、配線２２４８、配線２２４９、配線２２５０と電気的に接
続される。また、副画素２２１２Ｒ、副画素２２１２Ｇ、および副画素２２１２Ｂは、そ
れぞれが独立した配線２２５３に接続している。また、本明細書等において、例えばｎ行
目の画素２２１１に接続された配線２２４８および配線２２４９を、それぞれ配線２２４
８［ｎ］および配線２２４９［ｎ］と記載する。また、例えばｍ列目の画素２２１１に接
続された配線２２５３を、配線２２５３［ｍ］と記載する。なお、図５０（Ａ）において
、ｍ列目の画素２２１１が有する副画素２２１２Ｒに接続する配線２２５３を配線２２５
３［ｍ］Ｒ、副画素２２１２Ｇに接続する配線２２５３を配線２２５３［ｍ］Ｇ、および
副画素２２１２Ｂに接続する配線２２５３を配線２２５３［ｍ］Ｂと記載している。副画
素２２１２は、上記配線を介して周辺回路と電気的に接続される。
また、撮像装置２２００は、隣接する画素２２１１の、同じ波長域の光を透過するカラー
フィルタが設けられた副画素２２１２同士がスイッチを介して電気的に接続する構成を有
する。図５０（Ｂ）に、ｎ行（ｎは１以上ｐ以下の整数）ｍ列（ｍは１以上ｑ以下の整数
）に配置された画素２２１１が有する副画素２２１２と、該画素２２１１に隣接するｎ＋
１行ｍ列に配置された画素２２１１が有する副画素２２１２の接続例を示す。図５０（Ｂ
）において、ｎ行ｍ列に配置された副画素２２１２Ｒと、ｎ＋１行ｍ列に配置された副画
素２２１２Ｒがスイッチ２２０１を介して接続されている。また、ｎ行ｍ列に配置された
副画素２２１２Ｇと、ｎ＋１行ｍ列に配置された副画素２２１２Ｇがスイッチ２２０２を
介して接続されている。また、ｎ行ｍ列に配置された副画素２２１２Ｂと、ｎ＋１行ｍ列
に配置された副画素２２１２Ｂがスイッチ２２０３を介して接続されている。
なお、副画素２２１２に用いるカラーフィルタは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に限定
されず、それぞれシアン（Ｃ）、黄（Ｙ）およびマゼンタ（Ｍ）の光を透過するカラーフ
ィルタを用いてもよい。１つの画素２２１１に３種類の異なる波長域の光を検出する副画
素２２１２を設けることで、フルカラー画像を取得することができる。
または、それぞれ赤（Ｒ）、緑（Ｇ）および青（Ｂ）の光を透過するカラーフィルタが設
けられた副画素２２１２に加えて、黄（Ｙ）の光を透過するカラーフィルタが設けられた
副画素２２１２を有する画素２２１１を用いてもよい。または、それぞれシアン（Ｃ）、
黄（Ｙ）およびマゼンタ（Ｍ）の光を透過するカラーフィルタが設けられた副画素２２１
２に加えて、青（Ｂ）の光を透過するカラーフィルタが設けられた副画素２２１２を有す
る画素２２１１を用いてもよい。１つの画素２２１１に４種類の異なる波長域の光を検出
する副画素２２１２を設けることで、取得した画像の色の再現性をさらに高めることがで
きる。
また、例えば、図５０（Ａ）において、赤の波長域の光を検出する副画素２２１２、緑の
波長域の光を検出する副画素２２１２、および青の波長域の光を検出する副画素２２１２
の画素数比（または受光面積比）は、１：１：１でなくても構わない。例えば、画素数比
（受光面積比）を赤：緑：青＝１：２：１とするＢａｙｅｒ配列としてもよい。または、
画素数比（受光面積比）を赤：緑：青＝１：６：１としてもよい。
なお、画素２２１１に設ける副画素２２１２は１つでもよいが、２つ以上が好ましい。例
えば、同じ波長域の光を検出する副画素２２１２を２つ以上設けることで、冗長性を高め
、撮像装置２２００の信頼性を高めることができる。
また、可視光を吸収または反射して、赤外光を透過するＩＲ（ＩＲ：Ｉｎｆｒａｒｅｄ）
フィルタを用いることで、赤外光を検出する撮像装置２２００を実現することができる。
また、ＮＤ（ＮＤ：Ｎｅｕｔｒａｌ Ｄｅｎｓｉｔｙ）フィルタ（減光フィルタ）を用い
ることで、光電変換素子（受光素子）に大光量光が入射した時に生じる出力飽和すること
を防ぐことができる。減光量の異なるＮＤフィルタを組み合わせて用いることで、撮像装
置のダイナミックレンジを大きくすることができる。
また、前述したフィルタ以外に、画素２２１１にレンズを設けてもよい。ここで、図５１
の断面図を用いて、画素２２１１、フィルタ２２５４、レンズ２２５５の配置例を説明す
る。レンズ２２５５を設けることで、光電変換素子が入射光を効率よく受光することがで
きる。具体的には、図５１（Ａ）に示すように、画素２２１１に形成したレンズ２２５５
、フィルタ２２５４（フィルタ２２５４Ｒ、フィルタ２２５４Ｇおよびフィルタ２２５４
Ｂ）、および画素回路２２３０等を通して光２２５６を光電変換素子２２２０に入射させ
る構造とすることができる。
ただし、一点鎖線で囲んだ領域に示すように、矢印で示す光２２５６の一部が配線２２５
７の一部によって遮光されてしまうことがある。したがって、図５１（Ｂ）に示すように
光電変換素子２２２０側にレンズ２２５５およびフィルタ２２５４を配置して、光電変換
素子２２２０が光２２５６を効率良く受光させる構造が好ましい。光電変換素子２２２０
側から光２２５６を光電変換素子２２２０に入射させることで、検出感度の高い撮像装置
２２００を提供することができる。
図５１に示す光電変換素子２２２０として、ｐｎ型接合またはｐｉｎ型の接合が形成され
た光電変換素子を用いてもよい。
また、光電変換素子２２２０を、放射線を吸収して電荷を発生させる機能を有する物質を
用いて形成してもよい。放射線を吸収して電荷を発生させる機能を有する物質としては、
セレン、ヨウ化鉛、ヨウ化水銀、ヒ化ガリウム、テルル化カドミウム、カドミウム亜鉛合
金等がある。
例えば、光電変換素子２２２０にセレンを用いると、可視光や、紫外光、赤外光に加えて
、Ｘ線や、ガンマ線といった幅広い波長域にわたって光吸収係数を有する光電変換素子２
２２０を実現できる。
ここで、撮像装置２２００が有する１つの画素２２１１は、図５０に示す副画素２２１２
に加えて、第１のフィルタを有する副画素２２１２を有してもよい。
＜画素の構成例２＞
以下では、シリコンを用いたトランジスタと、酸化物半導体を用いたトランジスタと、を
用いて画素を構成する一例について説明する。各トランジスタは上記実施の形態に示すも
のと同様のトランジスタを用いることができる。
図５２は、撮像装置を構成する素子の断面図である。図５２に示す撮像装置は、シリコン
基板２３００に設けられたシリコンを用いたトランジスタ２３５１、トランジスタ２３５
１上に積層して配置された酸化物半導体を用いたトランジスタ２３５２およびトランジス
タ２３５３、ならびにシリコン基板２３００に設けられたフォトダイオード２３６０を含
む。各トランジスタおよびフォトダイオード２３６０のカソード２３６２は、種々のプラ
グ２３７０および配線２３７１と電気的な接続を有する。また、フォトダイオード２３６
０のアノード２３６１は、低抵抗領域２３６３を介してプラグ２３７０と電気的に接続を
有する。
また撮像装置は、シリコン基板２３００に設けられたトランジスタ２３５１およびフォト
ダイオード２３６０を有する層２３１０と、層２３１０と接して設けられ、配線２３７１
を有する層２３２０と、層２３２０と接して設けられ、トランジスタ２３５２およびトラ
ンジスタ２３５３を有する層２３３０と、層２３３０と接して設けられ、配線２３７２お
よび配線２３７３を有する層２３４０を備えている。
なお図５２の断面図の一例では、シリコン基板２３００において、トランジスタ２３５１
が形成された面とは逆側の面にフォトダイオード２３６０の受光面を有する構成とする。
該構成とすることで、各種トランジスタや配線などの影響を受けずに光路を確保すること
ができる。そのため、高開口率の画素を形成することができる。なお、フォトダイオード
２３６０の受光面をトランジスタ２３５１が形成された面と同じとすることもできる。
なお、酸化物半導体を用いたトランジスタのみを用いて画素を構成する場合には、層２３
１０を、酸化物半導体を用いたトランジスタを有する層とすればよい。または層２３１０
を省略し、酸化物半導体を用いたトランジスタのみで画素を構成してもよい。
なお、シリコン基板２３００は、ＳＯＩ基板であってもよい。また、シリコン基板２３０
０に替えて、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ヒ化ガリウム、ヒ化
アルミニウムガリウム、リン化インジウム、窒化ガリウムまたは有機半導体を有する基板
を用いることもできる。
ここで、トランジスタ２３５１およびフォトダイオード２３６０を有する層２３１０と、
トランジスタ２３５２およびトランジスタ２３５３を有する層２３３０と、の間には絶縁
体２３８０が設けられる。ただし、絶縁体２３８０の位置は限定されない。また、絶縁体
２３８０の下に絶縁体２３７９が設けられ、絶縁体２３８０の上に絶縁体２３８１が設け
られる。
絶縁体２３７９乃至絶縁体２３８１に設けられた開口に、導電体２３９０ａ乃至導電体２
３９０ｅが設けられている。導電体２３９０ａ、導電体２３９０ｂおよび導電体２３９０
ｅは、プラグおよび配線として機能する。また、導電体２３９０ｃは、トランジスタ２３
５３のバックゲートとして機能する。また、導電体２３９０ｄは、トランジスタ２３５２
のバックゲートとして機能する。
トランジスタ２３５１のチャネル形成領域近傍に設けられる絶縁体中の水素はシリコンの
ダングリングボンドを終端し、トランジスタ２３５１の信頼性を向上させる効果がある。
一方、トランジスタ２３５２およびトランジスタ２３５３などの近傍に設けられる絶縁体
中の水素は、酸化物半導体中にキャリアを生成する要因の一つとなる。そのため、トラン
ジスタ２３５２およびトランジスタ２３５３などの信頼性を低下させる要因となる場合が
ある。したがって、シリコン系半導体を用いたトランジスタの上層に酸化物半導体を用い
たトランジスタを積層して設ける場合、これらの間に水素をブロックする機能を有する絶
縁体２３８０を設けることが好ましい。絶縁体２３８０より下層に水素を閉じ込めること
で、トランジスタ２３５１の信頼性が向上させることができる。さらに、絶縁体２３８０
より下層から、絶縁体２３８０より上層に水素が拡散することを抑制できるため、トラン
ジスタ２３５２およびトランジスタ２３５３などの信頼性を向上させることができる。さ
らに、導電体２３９０ａ、導電体２３９０ｂおよび導電体２３９０ｅが形成されることに
より、絶縁体２３８０に形成されているビアホールを通じて上層に水素が拡散することも
抑制できるため、トランジスタ２３５２およびトランジスタ２３５３などの信頼性を向上
させることができる。
また、図５２の断面図において、層２３１０に設けるフォトダイオード２３６０と、層２
３３０に設けるトランジスタとを重なるように形成することができる。そうすると、画素
の集積度を高めることができる。すなわち、撮像装置の解像度を高めることができる。
また、撮像装置の一部または全部を湾曲させてもよい。撮像装置を湾曲させることで、像
面湾曲や非点収差を低減することができる。よって、撮像装置と組み合わせて用いるレン
ズなどの光学設計を容易とすることができる。例えば、収差補正のためのレンズ枚数を低
減できるため、撮像装置を用いた電子機器などの小型化や軽量化を実現することができる
。また、撮像された画像の品質を向上させる事ができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態１０）
本実施の形態においては、本発明の一態様に係る半導体ウエハ、チップおよび電子部品に
ついて説明する。
＜半導体ウエハ、チップ＞
図５３（Ａ）は、ダイシング処理が行なわれる前の基板５７１１の上面図を示している。
基板５７１１としては、例えば、半導体基板（「半導体ウエハ」ともいう。）を用いるこ
とができる。基板５７１１上には、複数の回路領域５７１２が設けられている。回路領域
５７１２には、本発明の一態様に係る半導体装置や、ＣＰＵ、ＲＦタグ、またはイメージ
センサなどを設けることができる。
複数の回路領域５７１２は、それぞれが分離領域５７１３に囲まれている。分離領域５７
１３と重なる位置に分離線（「ダイシングライン」ともいう。）５７１４が設定される。
分離線５７１４に沿って基板５７１１を切断することで、回路領域５７１２を含むチップ
５７１５を基板５７１１から切り出すことができる。図５３（Ｂ）にチップ５７１５の拡
大図を示す。
また、分離領域５７１３に導電層や半導体層を設けてもよい。分離領域５７１３に導電層
や半導体層を設けることで、ダイシング工程時に生じうるＥＳＤを緩和し、ダイシング工
程の歩留まり低下を防ぐことができる。また、一般にダイシング工程は、基板の冷却、削
りくずの除去、帯電防止などを目的として、炭酸ガスなどを溶解させて比抵抗を下げた純
水を切削部に流しながら行なわれる。分離領域５７１３に導電層や半導体層を設けること
で、当該純水の使用量を削減することができる。よって、半導体装置の生産コストを低減
することができる。また、半導体装置の生産性を高めることができる。
分離領域５７１３に設ける半導体層としては、バンドギャップが２．５ｅＶ以上４．２ｅ
Ｖ以下、好ましくは２．７ｅＶ以上３．５ｅＶ以下の材料を用いることが好ましい。この
ような材料を用いると、蓄積された電荷をゆっくりと放電することができるため、ＥＳＤ
による電荷の急激な移動が抑えられ、静電破壊を生じにくくすることができる。
＜電子部品＞
チップ５７１５を電子部品に適用する例について、図５４を用いて説明する。なお、電子
部品は、半導体パッケージ、またはＩＣ用パッケージともいう。電子部品は、端子取り出
し方向や、端子の形状に応じて、複数の規格や名称が存在する。
電子部品は、組み立て工程（後工程）において、上記実施の形態に示した半導体装置と該
半導体装置以外の部品が組み合わされて完成する。
図５４（Ａ）に示すフローチャートを用いて、後工程について説明する。前工程において
上記実施の形態に示した半導体装置を有する素子基板が完成した後、該素子基板の裏面（
半導体装置などが形成されていない面）を研削する「裏面研削工程」を行なう（ステップ
Ｓ５７２１）。研削により素子基板を薄くすることで、素子基板の反りなどを低減し、電
子部品の小型化を図ることができる。
次に、素子基板を複数のチップ（チップ５７１５）に分離する「ダイシング工程」を行う
（ステップＳ５７２２）。そして、分離したチップを個々ピックアップしてリードフレー
ム上に接合する「ダイボンディング工程」を行う（ステップＳ５７２３）。ダイボンディ
ング工程におけるチップとリードフレームとの接合は、樹脂による接合や、テープによる
接合など、適宜製品に応じて適した方法を選択する。なお、リードフレームに代えてイン
ターポーザ基板上にチップを接合してもよい。
次いで、リードフレームのリードとチップ上の電極とを、金属の細線（ワイヤー）で電気
的に接続する「ワイヤーボンディング工程」を行う（ステップＳ５７２４）。金属の細線
には、銀線や金線を用いることができる。また、ワイヤーボンディングは、ボールボンデ
ィングや、ウェッジボンディングを用いることができる。
ワイヤーボンディングされたチップは、エポキシ樹脂などで封止される「封止工程（モー
ルド工程）」が施される（ステップＳ５７２５）。封止工程を行うことで電子部品の内部
が樹脂で充填され、チップに内蔵される回路部やチップとリードを接続するワイヤーを機
械的な外力から保護することができ、また水分や埃による特性の劣化（信頼性の低下）を
低減することができる。
次いで、リードフレームのリードをめっき処理する「リードめっき工程」を行なう（ステ
ップＳ５７２６）。めっき処理によりリードの錆を防止し、後にプリント基板に実装する
際のはんだ付けをより確実に行うことができる。次いで、リードを切断および成形加工す
る「成形加工工程」を行なう（ステップＳ５７２７）。
次いで、パッケージの表面に印字処理（マーキング）を施す「マーキング工程」を行なう
（ステップＳ５７２８）。そして外観形状の良否や動作不良の有無などを調べる「検査工
程」（ステップＳ５７２９）を経て、電子部品が完成する。
また、完成した電子部品の斜視模式図を図５４（Ｂ）に示す。図５４（Ｂ）では、電子部
品の一例として、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）の斜視模式図を示して
いる。図５４（Ｂ）に示す電子部品５７５０は、リード５７５５および半導体装置５７５
３を示している。半導体装置５７５３としては、上記実施の形態に示した半導体装置など
を用いることができる。
図５４（Ｂ）に示す電子部品５７５０は、例えばプリント基板５７５２に実装される。こ
のような電子部品５７５０が複数組み合わされて、それぞれがプリント基板５７５２上で
電気的に接続されることで電子部品が実装された基板（実装基板５７５４）が完成する。
完成した実装基板５７５４は、電子機器などに用いられる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態１１）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した電子機器に
ついて説明する。
＜電子機器＞
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備
えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ
等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いること
ができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器と
して、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ
、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプ
レイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオ
プレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ
払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図５５に示
す。
図５５（Ａ）は携帯型ゲーム機であり、筐体１９０１、筐体１９０２、表示部１９０３、
表示部１９０４、マイクロフォン１９０５、スピーカー１９０６、操作キー１９０７、ス
タイラス１９０８等を有する。なお、図５５（Ａ）に示した携帯型ゲーム機は、２つの表
示部１９０３と表示部１９０４とを有しているが、携帯型ゲーム機が有する表示部の数は
、これに限定されない。
図５５（Ｂ）は携帯データ端末であり、第１筐体１９１１、第２筐体１９１２、第１表示
部１９１３、第２表示部１９１４、接続部１９１５、操作キー１９１６等を有する。第１
表示部１９１３は第１筐体１９１１に設けられており、第２表示部１９１４は第２筐体１
９１２に設けられている。そして、第１筐体１９１１と第２筐体１９１２とは、接続部１
９１５により接続されており、第１筐体１９１１と第２筐体１９１２の間の角度は、接続
部１９１５により変更が可能である。第１表示部１９１３における映像を、接続部１９１
５における第１筐体１９１１と第２筐体１９１２との間の角度にしたがって、切り替える
構成としてもよい。また、第１表示部１９１３および第２表示部１９１４の少なくとも一
方に、位置入力装置としての機能が付加された表示装置を用いるようにしてもよい。なお
、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することが
できる。または、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子
を表示装置の画素部に設けることでも、付加することができる。
図５５（Ｃ）はノート型パーソナルコンピュータであり、筐体１９２１、表示部１９２２
、キーボード１９２３、ポインティングデバイス１９２４等を有する。
図５５（Ｄ）は電気冷凍冷蔵庫であり、筐体１９３１、冷蔵室用扉１９３２、冷凍室用扉
１９３３等を有する。
図５５（Ｅ）はビデオカメラであり、第１筐体１９４１、第２筐体１９４２、表示部１９
４３、操作キー１９４４、レンズ１９４５、接続部１９４６等を有する。操作キー１９４
４およびレンズ１９４５は第１筐体１９４１に設けられており、表示部１９４３は第２筐
体１９４２に設けられている。そして、第１筐体１９４１と第２筐体１９４２とは、接続
部１９４６により接続されており、第１筐体１９４１と第２筐体１９４２の間の角度は、
接続部１９４６により変更が可能である。表示部１９４３における映像を、接続部１９４
６における第１筐体１９４１と第２筐体１９４２との間の角度にしたがって切り替える構
成としてもよい。
図５５（Ｆ）は自動車であり、車体１９５１、車輪１９５２、ダッシュボード１９５３、
ライト１９５４等を有する。
なお、本実施の形態において、本発明の一態様について述べた。ただし、本発明の一態様
は、これらに限定されない。つまり、本実施の形態などでは、様々な発明の態様が記載さ
れているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様
として、トランジスタのチャネル形成領域、ソースドレイン領域などが、酸化物半導体を
有する場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、
または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチ
ャネル形成領域、または、トランジスタのソースドレイン領域などは、様々な半導体を有
していてもよい。場合によっては、または、状況に応じて、本発明の一態様における様々
なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレ
イン領域などは、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコ
ン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、または
、有機半導体などの少なくとも一つを有していてもよい。または例えば、場合によっては
、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタの
チャネル形成領域、または、トランジスタのソースドレイン領域などは、酸化物半導体を
有していなくてもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
本実施例では、上記実施の形態に示す方法を用いて成膜したＩｎ−Ｇａ−Ｚｎ酸化物膜（
以下、ＩＧＺＯ膜と呼ぶ。）の元素分析及び結晶性の評価を行った結果について説明する
。
本実施例に係る試料１Ａでは、Ｉｎ−Ｇａ−Ｚｎ酸化物（原子数比Ｉｎ：Ｇａ：Ｚｎ＝４
：２：４．１）ターゲットを用いたスパッタリング法により、膜厚１００ｎｍを狙ってガ
ラス基板上にＩＧＺＯ膜を成膜した。ＩＧＺＯ膜の成膜は、アルゴンガス１８０ｓｃｃｍ
および酸素ガス２０ｓｃｃｍを含む雰囲気で圧力を０．６Ｐａに制御し、基板温度を室温
とし、２．５ｋＷの交流電力を印加して行った。
作製した試料１ＡのＩＧＺＯ膜の断面について、エネルギー分散型Ｘ線分光法（ＥＤＸ：
Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用い
て測定を行った。ＥＤＸ測定は、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−
ＡＲＭ２００Ｆを用いて、加速電圧２００ｋＶ、ビーム径約０．１ｎｍφの電子線を照射
して行った。元素分析装置としてエネルギー分散型Ｘ線分析装置ＪＥＤ−２３００Ｔを用
いた。なお、試料１Ａから放出されたＸ線の検出にはＳｉドリフト検出器を用いた。
ＥＤＸ測定では、試料の分析対象領域の各点に電子線照射を行い、これにより発生する試
料の特性Ｘ線のエネルギーと発生回数を測定し、各点に対応するＥＤＸスペクトルを得る
。本実施例では、各点のＥＤＸスペクトルのピークを、Ｉｎ原子、Ｇａ原子、Ｚｎ原子及
びＯ原子中の電子の遷移に帰属させ、各点におけるそれぞれの原子の比率を算出した。こ
れを試料１Ａの分析対象領域について行うことにより、各原子の比率の分布が示されたＥ
ＤＸマッピングを得ることができる。
試料１ＡのＩＧＺＯ膜断面におけるＩｎ原子のＥＤＸマッピングを図５６に示す。図５６
に示すＥＤＸマッピングは、ＩＧＺＯ膜の各点におけるＩｎ原子の比率［ａｔｏｍｉｃ％
］を示している。図５６中の比較的色が濃い領域はＩｎ原子の比率が低く、最低で１０．
８５ａｔｏｍｉｃ％となり、図５６中の比較的色が薄い領域はＩｎ原子の比率が高く、最
高で２５．２１ａｔｏｍｉｃ％となる。
図５６に示すＥＤＸマッピングでは、画像に濃淡の分布が見られ、ＩＧＺＯ膜の断面にお
いてＩｎ原子が偏析していることが分かる。ここで、ＥＤＸマッピング中の比較的色が淡
い領域は、概略円形または概略楕円形の領域が多い。また、複数の概略円形または概略楕
円形の領域が連結して形成される領域も見られる。別言すると、概略円形または概略楕円
形の領域が網目状に形成されているとも言える。上記の通り、比較的色が淡い領域は、Ｉ
ｎが高濃度に存在する領域であり、上記実施の形態に示す領域Ａに対応する。ただし、領
域Ａは分析対象領域を横断または縦断するほど大きくはなく、周囲を比較的色の濃い領域
（上記実施の形態に示す領域Ｂに対応。）に囲まれてアイランド状に形成されている。ま
た、領域Ａと領域Ｂの間には、色の濃さが中間程度の領域も形成されており、領域Ａと領
域Ｂの境界が不明確な部分もある。また、概略円形または概略楕円形の領域Ａの径は、０
．１ｎｍ以上５ｎｍ以下の範囲程度になる部分が多い。
このように、試料１ＡのＩＧＺＯ膜は、Ｉｎ−ｒｉｃｈな領域ＡとＩｎ−ｐｏｏｒな領域
Ｂが形成された、複合酸化物半導体である。領域Ａがトランジスタのオン電流及び電界効
果移動度に寄与し、領域Ｂがトランジスタのスイッチング特性に寄与するため、当該複合
酸化物半導体を用いることで良好な電気特性を有するトランジスタを作製することができ
る。
さらに、領域Ａが領域Ｂに囲まれるようにアイランド状に形成されることで、トランジス
タのソース‐ドレイン間が領域Ａを介して接続され、オフ電流が上昇することを抑制でき
る。
さらに試料１Ａとは異なり、アルゴンガス１４０ｓｃｃｍおよび酸素ガス６０ｓｃｃｍを
含む雰囲気で、基板温度を１７０℃として、ＩＧＺＯ膜を成膜して試料１Ｂを作製した。
なお、試料１ＢのＩＧＺＯ膜の他の成膜条件は試料１Ａと同様である。
試料１Ａと試料１Ｂの断面のＢＦ−ＳＴＥＭ（Ｂｒｉｇｈｔ Ｆｉｅｌｄ − Ｓｃａｎ
ｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）像を
倍率２００００００倍で撮影した。試料１ＡのＢＦ−ＳＴＥＭ像を図５７（Ａ）に、試料
１ＢのＢＦ−ＳＴＥＭ像を図５７（Ｂ）に示す。
図５７（Ａ）に示すように、試料１ＡのＩＧＺＯ膜では、面積は狭いが、層状の結晶部が
形成されており、ｃ軸配向性を有する結晶部も見られる。これに対して、図５７（Ｂ）に
示す試料１ＢのＩＧＺＯ膜では、試料１Ａと比較して広い面積の、層状の結晶部が形成さ
れている。このように、Ｉｎ原子の偏析が見られる試料１ＡのＩＧＺＯ膜中にも、層状の
結晶部が確認された。また、ＩＧＺＯ成膜時の酸素流量比を大きくし、基板温度を高くす
ることにより、ＩＧＺＯ膜の結晶性の向上を図ることができる可能性が示唆された。
さらに多くの条件で酸素流量と基板温度を設定してＩＧＺＯ膜を成膜した試料を作製し、
結晶性の評価を行った。試料のＩＧＺＯ膜の成膜条件は、酸素流量比をそれぞれ、１０％
（酸素ガス２０ｓｃｃｍ、アルゴンガス１８０ｓｃｃｍ）、３０％（酸素ガス６０ｓｃｃ
ｍ、アルゴンガス１４０ｓｃｃｍ）、５０％（酸素ガス１００ｓｃｃｍ、アルゴンガス１
００ｓｃｃｍ）、７０％（酸素ガス１４０ｓｃｃｍ、アルゴンガス６０ｓｃｃｍ）または
１００％（酸素ガス２００ｓｃｃｍ）とした。また、基板温度を室温、１３０℃または１
７０℃とした。なお、各試料のＩＧＺＯ膜の他の成膜条件は試料１Ａと同様である。
各試料のＩＧＺＯ膜の結晶性の評価には、ＸＲＤ測定を用いた。ＸＲＤ測定では、ｏｕｔ
−ｏｆ−ｐｌａｎｅ法の一種である粉末法（θ−２θ法ともいう。）を用いた。θ−２θ
法は、Ｘ線の入射角を変化させるとともに、Ｘ線源に対向して設けられる検出器の角度を
入射角と同じにしてＸ線回折強度を測定する方法である。
図５８（Ａ）に各試料のＸＲＤ測定結果を示す。図５８（Ｂ）に示すように、各試料のガ
ラス基板中の３つのポイントについて測定を行った。
図５８（Ａ）において、縦軸が回折強度を任意単位で示し、横軸が角度２θを示している
。また、図５８（Ａ）において、図５８（Ｂ）の３つのポイントに対応する、３つのＸＲ
Ｄのプロファイルを並べて示している。
図５８（Ａ）に示すように、試料１Ａと同様の成膜条件のＩＧＺＯ膜においては、２θ＝
３１°付近の回折強度のピークが確認され難い、または２θ＝３１°付近の回折強度のピ
ークが極めて小さい、あるいは２θ＝３１°付近の回折強度のピークが無い。一方で、試
料１Ｂと同様の成膜条件のＩＧＺＯ膜においては、２θ＝３１°付近に回折強度のピーク
が明確に確認される。
なお、回折強度のピークがみられた回折角（２θ＝３１°付近）は、単結晶ＩｎＧａＺｎ
Ｏ４の構造モデルにおける（００９）面の回折角と一致する。したがって、試料１Ｂと同
様の成膜条件のＩＧＺＯ膜において、上記ピークが観測されることから、ｃ軸配向性を有
する結晶部が含まれていることが確認できる。
一方で、試料１Ａと同様の成膜条件のＩＧＺＯ膜については、ＸＲＤ測定からでは、ｃ軸
配向性を有する結晶部が含まれているかを判断するのが困難である。しかしながら、図５
７（Ａ）に示したように、ＢＦ−ＳＴＥＭ像などを撮影することにより、微小な領域でｃ
軸配向性を有する結晶部を確認することができる。
また、図５８（Ａ）に示すように、ＩＧＺＯ膜の成膜時の酸素流量比が大きいほど、また
は基板温度が高いほど、ＸＲＤプロファイルのピークが鋭くなっている。よって、ＩＧＺ
Ｏ膜の成膜時の酸素流量比が大きいほど、または基板温度が高いほど、結晶性の高いＩＧ
ＺＯ膜が作製できると示唆される。
１００ 容量素子
１０１ 容量素子
１０２ 容量素子
１１２ 導電体
１１２ａ 導電体
１１２ｂ 導電体
１１６ 導電体
１２４ 導電体
１３０ 絶縁体
１３２ 絶縁体
１３４ 絶縁体
１５０ 絶縁体
２００ トランジスタ
２０１ トランジスタ
２０２ トランジスタ
２０５ 導電体
２０５ａ 導電体
２０５Ａ 導電体
２０５ｂ 導電体
２０５Ｂ 導電体
２０５ｃ 導電体
２１０ 絶縁体
２１２ 絶縁体
２１３ 絶縁体
２１４ 絶縁体
２１６ 絶縁体
２１８ 導電体
２１９ 導電体
２２０ 絶縁体
２２２ 絶縁体
２２４ 絶縁体
２３０ 酸化物
２３０ａ 酸化物
２３０Ａ 酸化物
２３０ｂ 酸化物
２３０Ｂ 酸化物
２３０ｃ 酸化物
２３０ｄ 酸化物
２４０ａ 導電体
２４０Ａ 導電膜
２４０ｂ 導電体
２４０Ｂ 導電層
２４１ａ 導電体
２４１ｂ 導電体
２４３ａ 絶縁体
２４３ｂ 絶縁体
２４４ 導電体
２４６ 導電体
２５０ 絶縁体
２６０ 導電体
２６０ａ 導電体
２６０Ａ 導電膜
２６０ｂ 導電体
２６０ｃ 導電体
２７０ 絶縁体
２７１ バリア層
２７９ 絶縁体
２８０ 絶縁体
２８１ バリア層
２８２ 絶縁体
２８４ 絶縁体
２８６ 絶縁体
２９０ レジストマスク
２９２ レジストマスク
２９４ レジストマスク
２９６ レジストマスク
３００ トランジスタ
３０１ トランジスタ
３０２ トランジスタ
３１１ 基板
３１２ 半導体領域
３１４ 絶縁体
３１６ 導電体
３１８ａ 低抵抗領域
３１８ｂ 低抵抗領域
３２０ 絶縁体
３２２ 絶縁体
３２４ 絶縁体
３２６ 絶縁体
３２８ 導電体
３３０ 導電体
３５０ 絶縁体
３５２ 絶縁体
３５４ 絶縁体
３５６ 導電体
３５８ 絶縁体
６００ ターゲット
６００ａ ターゲット
６００ｂ ターゲット
６０１ 成膜室
６１０ バッキングプレート
６１０ａ バッキングプレート
６１０ｂ バッキングプレート
６２０ ターゲットホルダ
６２０ａ ターゲットホルダ
６２０ｂ ターゲットホルダ
６２２ ターゲットシールド
６２３ ターゲットシールド
６３０ マグネットユニット
６３０ａ マグネットユニット
６３０ｂ マグネットユニット
６３０Ｎ マグネット
６３０Ｎ１ マグネット
６３０Ｎ２ マグネット
６３０Ｓ マグネット
６３２ マグネットホルダ
６４０ プラズマ
６４２ 部材
６６０ 基板
６７０ 基板ホルダ
６８０ａ 磁力線
６８０ｂ 磁力線
６９０ 電源
６９１ 電源
１９０１ 筐体
１９０２ 筐体
１９０３ 表示部
１９０４ 表示部
１９０５ マイクロフォン
１９０６ スピーカー
１９０７ 操作キー
１９０８ スタイラス
１９１１ 筐体
１９１２ 筐体
１９１３ 表示部
１９１４ 表示部
１９１５ 接続部
１９１６ 操作キー
１９２１ 筐体
１９２２ 表示部
１９２３ キーボード
１９２４ ポインティングデバイス
１９３１ 筐体
１９３２ 冷蔵室用扉
１９３３ 冷凍室用扉
１９４１ 筐体
１９４２ 筐体
１９４３ 表示部
１９４４ 操作キー
１９４５ レンズ
１９４６ 接続部
１９５１ 車体
１９５２ 車輪
１９５３ ダッシュボード
１９５４ ライト
２２００ 撮像装置
２２０１ スイッチ
２２０２ スイッチ
２２０３ スイッチ
２２１０ 画素部
２２１１ 画素
２２１２ 副画素
２２１２Ｂ 副画素
２２１２Ｇ 副画素
２２１２Ｒ 副画素
２２２０ 光電変換素子
２２３０ 画素回路
２２３１ 配線
２２４７ 配線
２２４８ 配線
２２４９ 配線
２２５０ 配線
２２５３ 配線
２２５４ フィルタ
２２５４Ｂ フィルタ
２２５４Ｇ フィルタ
２２５４Ｒ フィルタ
２２５５ レンズ
２２５６ 光
２２５７ 配線
２２６０ 周辺回路
２２７０ 周辺回路
２２８０ 周辺回路
２２９０ 周辺回路
２２９１ 光源
２３００ シリコン基板
２３１０ 層
２３２０ 層
２３３０ 層
２３４０ 層
２３５１ トランジスタ
２３５２ トランジスタ
２３５３ トランジスタ
２３６０ フォトダイオード
２３６１ アノード
２３６３ 低抵抗領域
２３７０ プラグ
２３７１ 配線
２３７２ 配線
２３７３ 配線
２３７９ 絶縁体
２３８０ 絶縁体
２３８１ 絶縁体
２３９０ａ 導電体
２３９０ｂ 導電体
２３９０ｃ 導電体
２３９０ｄ 導電体
２３９０ｅ 導電体
２７００ 成膜装置
２７０１ 大気側基板供給室
２７０２ 大気側基板搬送室
２７０３ａ ロードロック室
２７０３ｂ アンロードロック室
２７０４ 搬送室
２７０５ 基板加熱室
２７０６ａ 成膜室
２７０６ｂ 成膜室
２７０６ｃ 成膜室
２７５１ クライオトラップ
２７５２ ステージ
２７６１ カセットポート
２７６２ アライメントポート
２７６３ 搬送ロボット
２７６４ ゲートバルブ
２７６５ 加熱ステージ
２７６６ ターゲット
２７６６ａ ターゲット
２７６６ｂ ターゲット
２７６７ ターゲットシールド
２７６７ａ ターゲットシールド
２７６７ｂ ターゲットシールド
２７６８ 基板ホルダ
２７６９ 基板
２７７０ 真空ポンプ
２７７１ クライオポンプ
２７７２ ターボ分子ポンプ
２７８０ マスフローコントローラ
２７８１ 精製機
２７８２ ガス加熱機構
２７８４ 可変部材
２７９０ａ マグネットユニット
２７９０ｂ マグネットユニット
２７９１ 電源
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
３００６ 配線
３４００ トランジスタ
４００１ 配線
４００３ 配線
４００５ 配線
４００６ 配線
４００７ 配線
４００８ 配線
４００９ 配線
４０２１ 層
４０２３ 層
４１００ トランジスタ
４２００ トランジスタ
４３００ トランジスタ
４４００ トランジスタ
４５００ 容量素子
４６００ 容量素子
５４００ 半導体装置
５４０１ ＣＰＵコア
５４０２ パワーコントローラ
５４０３ パワースイッチ
５４０４ キャッシュ
５４０５ バスインターフェース
５４０６ デバッグインターフェース
５４０７ 制御装置
５４０９ パイプラインレジスタ
５４１０ パイプラインレジスタ
５４１１ ＡＬＵ
５４１２ レジスタファイル
５４２１ パワーマネージメントユニット
５４２２ 周辺回路
５４２３ データバス
５５００ 半導体装置
５５０１ 記憶回路
５５０２ 記憶回路
５５０３ 記憶回路
５５０４ 回路
５５０９ トランジスタ
５５１０ トランジスタ
５５１２ トランジスタ
５５１３ トランジスタ
５５１５ トランジスタ
５５１７ トランジスタ
５５１８ トランジスタ
５５１９ 容量素子
５５２０ 容量素子
５５４０ 配線
５５４１ 配線
５５４２ 配線
５５４３ 配線
５５４４ 配線
５７１１ 基板
５７１２ 回路領域
５７１３ 分離領域
５７１４ 分離線
５７１５ チップ
５７５０ 電子部品
５７５２ プリント基板
５７５３ 半導体装置
５７５４ 実装基板
５７５５ リード
５８００ インバータ
５８１０ ＯＳトランジスタ
５８２０ ＯＳトランジスタ
５８３１ 信号波形
５８３２ 信号波形
５８４０ 破線
５８４１ 実線
５８５０ ＯＳトランジスタ
５８６０ ＣＭＯＳインバータ
５９００ 半導体装置
５９０１ 電源回路
５９０２ 回路
５９０３ 電圧生成回路
５９０３Ａ 電圧生成回路
５９０３Ｂ 電圧生成回路
５９０３Ｃ 電圧生成回路
５９０３Ｄ 電圧生成回路
５９０３Ｅ 電圧生成回路
５９０４ 回路
５９０５ 電圧生成回路
５９０５Ａ 電圧生成回路
５９０６ 回路
５９１１ トランジスタ
５９１２ トランジスタ
５９１２Ａ トランジスタ
５９２１ 制御回路
５９２２ トランジスタ

Claims (14)

  1. ゲート電極と、ゲート絶縁膜と、酸化物半導体と、を有し、
    前記酸化物半導体は、第１の領域と、第２の領域と、を有し、
    前記第１の領域は、インジウムと元素Ｍ（元素Ｍは、Ａｌ、Ｇａ、Ｙ、またはＳｎのいずれか一つ、または複数）と亜鉛と、を含み、
    前記第２の領域は、インジウムと亜鉛と、を含み、
    前記第２の領域は、インジウムが、前記第１の領域よりも、高濃度に存在し、

    前記第１の領域と、前記第２の領域とが混合したトランジスタ。
  2. ゲート電極と、ゲート絶縁膜と、酸化物半導体と、を有し、
    前記酸化物半導体は、第１の領域と、第２の領域と、を有し、

    前記第１の領域は、インジウムと元素Ｍ（元素Ｍは、Ａｌ、Ｇａ、Ｙ、またはＳｎのいずれか一つ、または複数）と亜鉛と、を含み、
    前記第２の領域は、インジウムと亜鉛と、を含み、
    前記第２の領域は、インジウムが、前記第１の領域よりも、高濃度に存在し、
    前記第２の領域は、ナノ結晶を有するトランジスタ。
  3. 請求項１または請求項２において、
    前記酸化物半導体のインジウム、元素Ｍ、及び亜鉛の原子数比は、Ｉｎ：Ｍ：Ｚｎ＝５：１：６の組成、またはその近傍値であるトランジスタ。
  4. 請求項１乃至請求項３のいずれか一において、
    前記第１の領域における前記インジウム、前記元素Ｍ、及び前記亜鉛の原子数比が、Ｉｎ：Ｍ：Ｚｎ＝４：２：３の組成、またはその近傍値であるトランジスタ。
  5. 請求項１乃至請求項４のいずれか一において、
    前記第２の領域における前記インジウム、前記元素Ｍ、及び前記亜鉛の原子数比が、Ｉｎ：Ｍ：Ｚｎ＝２：０：３の組成、またはその近傍値であるトランジスタ。
  6. 請求項１または請求項２において、
    前記酸化物半導体のインジウム、元素Ｍ、及び亜鉛の原子数比が、Ｉｎ：Ｍ：Ｚｎ＝４：２：３の組成、またはその近傍値であるトランジスタ。
  7. 請求項１、請求項２、および請求項６のいずれか一において
    前記第１の領域における前記インジウム、前記元素Ｍ、及び前記亜鉛の原子数比が、Ｉｎ：Ｍ：Ｚｎ＝１：１：１の組成、またはその近傍値であることを特徴とするトランジスタ。
  8. 請求項１、請求項２、請求項６、および請求項７のいずれか一において、
    前記第２の領域における前記インジウム、前記元素Ｍ、及び前記亜鉛の原子数比が、Ｉｎ：Ｍ：Ｚｎ＝２：０：１の組成、またはその近傍値であることを特徴とするトランジスタ。
  9. 請求項１乃至請求項８のいずれか一において、
    前記第２の領域のｃ軸方向の厚みは、０．１ｎｍ以上１ｎｍ未満であるトランジスタ。
  10. 請求項１乃至請求項９のいずれか一において、
    前記第１の領域は非単結晶であるトランジスタ。
  11. 請求項１乃至請求項１０のいずれか一において、
    前記第１の領域は結晶部を含み、前記結晶部のｃ軸が、前記複合酸化物半導体膜の被形成面の法線ベクトルに平行である部分を有するトランジスタ。
  12. 請求項１乃至請求項１１のいずれか一において、
    前記第２の領域は非単結晶であるトランジスタ。
  13. 請求項１乃至請求項１２のいずれか一において、
    前記第２の領域は、前記第１の領域よりも、高い導電性を有するトランジスタ。
  14. 請求項１乃至請求項１３のいずれか一において、
    前記第２の領域は、前記第１の領域を内包しているトランジスタ。
JP2019087070A 2016-03-11 2019-04-30 トランジスタ Active JP6817366B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016048802 2016-03-11
JP2016048802 2016-03-11

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017044532A Division JP6975541B2 (ja) 2016-03-11 2017-03-09 複合体、およびトランジスタ

Publications (2)

Publication Number Publication Date
JP2019149568A true JP2019149568A (ja) 2019-09-05
JP6817366B2 JP6817366B2 (ja) 2021-01-20

Family

ID=59787167

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2017044532A Active JP6975541B2 (ja) 2016-03-11 2017-03-09 複合体、およびトランジスタ
JP2019087070A Active JP6817366B2 (ja) 2016-03-11 2019-04-30 トランジスタ
JP2021181631A Active JP7258108B2 (ja) 2016-03-11 2021-11-08 複合酸化物半導体
JP2023060760A Pending JP2023080161A (ja) 2016-03-11 2023-04-04 トランジスタ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017044532A Active JP6975541B2 (ja) 2016-03-11 2017-03-09 複合体、およびトランジスタ

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2021181631A Active JP7258108B2 (ja) 2016-03-11 2021-11-08 複合酸化物半導体
JP2023060760A Pending JP2023080161A (ja) 2016-03-11 2023-04-04 トランジスタ

Country Status (6)

Country Link
US (4) US10516060B2 (ja)
JP (4) JP6975541B2 (ja)
KR (3) KR102513161B1 (ja)
CN (2) CN108780819B (ja)
TW (1) TWI829620B (ja)
WO (1) WO2017153862A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017149428A1 (en) 2016-03-04 2017-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
KR102513161B1 (ko) 2016-03-11 2023-03-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복합체 및 트랜지스터
JP6668455B2 (ja) 2016-04-01 2020-03-18 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法
US10388738B2 (en) 2016-04-01 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and method for manufacturing the same
WO2017212363A1 (en) 2016-06-06 2017-12-14 Semiconductor Energy Laboratory Co., Ltd. Sputtering apparatus, sputtering target, and method for forming semiconductor film with the sputtering apparatus
CN109643735B (zh) 2016-09-12 2022-12-16 株式会社半导体能源研究所 显示装置及电子设备
WO2018167593A1 (ja) 2017-03-13 2018-09-20 株式会社半導体エネルギー研究所 複合酸化物、およびトランジスタ
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
US10388533B2 (en) 2017-06-16 2019-08-20 Applied Materials, Inc. Process integration method to tune resistivity of nickel silicide
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
JP6947914B2 (ja) 2017-08-18 2021-10-13 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧高温下のアニールチャンバ
CN117936420A (zh) 2017-11-11 2024-04-26 微材料有限责任公司 用于高压处理腔室的气体输送系统
JP2021503714A (ja) 2017-11-17 2021-02-12 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧処理システムのためのコンデンサシステム
CN111512549B (zh) * 2017-12-28 2023-10-17 日本碍子株式会社 压电性材料基板与支撑基板的接合体及其制造方法
KR20230079236A (ko) 2018-03-09 2023-06-05 어플라이드 머티어리얼스, 인코포레이티드 금속 함유 재료들을 위한 고압 어닐링 프로세스
US10916433B2 (en) 2018-04-06 2021-02-09 Applied Materials, Inc. Methods of forming metal silicide layers and metal silicide layers formed therefrom
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
CN110875257B (zh) * 2018-09-03 2021-09-28 联华电子股份有限公司 射频装置以及其制作方法
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
US11205589B2 (en) * 2019-10-06 2021-12-21 Applied Materials, Inc. Methods and apparatuses for forming interconnection structures
JP7461129B2 (ja) 2019-10-17 2024-04-03 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014030001A (ja) * 2012-06-29 2014-02-13 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014103388A (ja) * 2012-10-24 2014-06-05 Semiconductor Energy Lab Co Ltd 半導体装置
US20150255029A1 (en) * 2014-03-07 2015-09-10 Semiconductor Energy Laboratory Co., Ltd. Display device, display module including the display device, and electronic device including the display device or the display module
US20150318171A1 (en) * 2014-05-02 2015-11-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide
JP2016006855A (ja) * 2014-05-30 2016-01-14 株式会社半導体エネルギー研究所 半導体装置とその作製方法、電子機器

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
KR101097322B1 (ko) * 2009-12-15 2011-12-23 삼성모바일디스플레이주식회사 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
JP5856559B2 (ja) * 2011-12-02 2016-02-10 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物薄膜の製造方法
JP5972065B2 (ja) * 2012-06-20 2016-08-17 富士フイルム株式会社 薄膜トランジスタの製造方法
US20130341180A1 (en) 2012-06-22 2013-12-26 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for using the same
SG11201505225TA (en) * 2012-08-03 2015-08-28 Semiconductor Energy Lab Oxide semiconductor stacked film and semiconductor device
TWI627750B (zh) * 2012-09-24 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
WO2014112376A1 (ja) * 2013-01-16 2014-07-24 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及び当該酸化物半導体薄膜を備える薄膜トランジスタ
TWI702187B (zh) 2014-02-21 2020-08-21 日商半導體能源研究所股份有限公司 半導體膜、電晶體、半導體裝置、顯示裝置以及電子裝置
KR101861458B1 (ko) 2014-03-14 2018-05-28 스미토모 긴조쿠 고잔 가부시키가이샤 산화물 소결체, 스퍼터링용 타겟 및 그것을 이용하여 얻어지는 산화물 반도체 박막
KR20150126272A (ko) * 2014-05-02 2015-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물의 제작 방법
TWI695502B (zh) * 2014-05-09 2020-06-01 日商半導體能源研究所股份有限公司 半導體裝置
TWI672804B (zh) * 2014-05-23 2019-09-21 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
US9461179B2 (en) * 2014-07-11 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor device (TFT) comprising stacked oxide semiconductor layers and having a surrounded channel structure
US10684500B2 (en) 2015-05-27 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Touch panel
US10139663B2 (en) 2015-05-29 2018-11-27 Semiconductor Energy Laboratory Co., Ltd. Input/output device and electronic device
KR20160144314A (ko) 2015-06-08 2016-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 그 동작 방법, 및 전자 기기
KR102619052B1 (ko) 2015-06-15 2023-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2016203354A1 (en) 2015-06-19 2016-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
US9860465B2 (en) 2015-06-23 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
JP5968508B2 (ja) 2015-07-17 2016-08-10 株式会社日立製作所 不揮発半導体記憶システム
WO2017153882A1 (en) 2016-03-11 2017-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
KR102513161B1 (ko) * 2016-03-11 2023-03-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복합체 및 트랜지스터

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014030001A (ja) * 2012-06-29 2014-02-13 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014103388A (ja) * 2012-10-24 2014-06-05 Semiconductor Energy Lab Co Ltd 半導体装置
US20150255029A1 (en) * 2014-03-07 2015-09-10 Semiconductor Energy Laboratory Co., Ltd. Display device, display module including the display device, and electronic device including the display device or the display module
US20150318171A1 (en) * 2014-05-02 2015-11-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide
JP2016006855A (ja) * 2014-05-30 2016-01-14 株式会社半導体エネルギー研究所 半導体装置とその作製方法、電子機器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KANG, SE JUN ET AL.: "Surface-chemistry-sensitive spectral features of In-Ga-Zn-O thin film: Cleaned, air-passivated, and", CHEMICAL PHYSICS LETTERS, vol. 510, JPN6019035964, 15 July 2011 (2011-07-15), KR, pages 234 - 236, ISSN: 0004198136 *

Also Published As

Publication number Publication date
US10516060B2 (en) 2019-12-24
US20230033787A1 (en) 2023-02-02
US20170263773A1 (en) 2017-09-14
JP2023080161A (ja) 2023-06-08
CN108780819A (zh) 2018-11-09
TW201739049A (zh) 2017-11-01
CN115148824A (zh) 2022-10-04
WO2017153862A1 (en) 2017-09-14
US20200091346A1 (en) 2020-03-19
KR20180123501A (ko) 2018-11-16
JP7258108B2 (ja) 2023-04-14
JP6817366B2 (ja) 2021-01-20
KR102358289B1 (ko) 2022-02-03
JP2022010133A (ja) 2022-01-14
KR20230043237A (ko) 2023-03-30
CN108780819B (zh) 2022-06-14
US11869980B2 (en) 2024-01-09
JP6975541B2 (ja) 2021-12-01
KR20220017533A (ko) 2022-02-11
TWI829620B (zh) 2024-01-21
US20240113231A1 (en) 2024-04-04
JP2017168836A (ja) 2017-09-21
US11417771B2 (en) 2022-08-16
KR102513161B1 (ko) 2023-03-22

Similar Documents

Publication Publication Date Title
JP7258108B2 (ja) 複合酸化物半導体
JP7059423B2 (ja) 半導体装置
JP7044836B2 (ja) トランジスタ
JP6839991B2 (ja) 半導体装置
JP2023029986A (ja) 半導体装置
JP2017147443A (ja) 半導体装置及びその作製方法
JP2017120896A (ja) 半導体装置及びその作製方法
JP6904907B2 (ja) 酸化物及び半導体装置の作製方法
JP2017130654A (ja) 半導体装置及びその作製方法
JP2020115556A (ja) 半導体装置
JP2017188666A (ja) 半導体装置、電子機器
JP2021048397A (ja) 金属酸化物膜及びトランジスタ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190514

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190514

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190514

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190917

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200128

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200714

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201224

R150 Certificate of patent or registration of utility model

Ref document number: 6817366

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250