JPH0799286A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0799286A JPH0799286A JP5242478A JP24247893A JPH0799286A JP H0799286 A JPH0799286 A JP H0799286A JP 5242478 A JP5242478 A JP 5242478A JP 24247893 A JP24247893 A JP 24247893A JP H0799286 A JPH0799286 A JP H0799286A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- conductor
- film
- contact
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 半導体膜が薄く形成されても拡散層配線の抵
抗の増大を可及的に抑えるとともに、コンタクト抵抗を
低くすることを可能にする。 【構成】 絶縁膜２1 ，２2 と、コンタクト形成予定領
域下の絶縁膜の表面に形成される凹部と、この凹部に埋
め込まれた導電体と、この導電体及び絶縁膜上に形成さ
れる半導体膜３1 ，３2 と、導電体上の半導体膜に形成
される不純物領域４1 ，４2 と、導電体上の不純物領域
上に層間絶縁膜８1 ，８2 を介して形成されるコンタク
ト部１０と、を備えていることを特徴とする。
抗の増大を可及的に抑えるとともに、コンタクト抵抗を
低くすることを可能にする。 【構成】 絶縁膜２1 ，２2 と、コンタクト形成予定領
域下の絶縁膜の表面に形成される凹部と、この凹部に埋
め込まれた導電体と、この導電体及び絶縁膜上に形成さ
れる半導体膜３1 ，３2 と、導電体上の半導体膜に形成
される不純物領域４1 ，４2 と、導電体上の不純物領域
上に層間絶縁膜８1 ，８2 を介して形成されるコンタク
ト部１０と、を備えていることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、ＳＯＩ（Silicon on I
nsulator）型の半導体装置に関するもので、特に超高集
積のＭＯＳ集積回路に使用されるものである。
nsulator）型の半導体装置に関するもので、特に超高集
積のＭＯＳ集積回路に使用されるものである。
【０００２】
【従来の技術】従来のＳＯＩ型ＭＯＳトランジスタは図
４に示す断面構造を有している。即ち、シリコン基板１
上にＳｉＯ2 膜２および単結晶シリコン膜３が積層され
ている。そして、この単結晶シリコン膜３内にソース／
ドレイン領域（ｎ+ 領域）４が形成されている。又、単
結晶シリコン膜３上にはゲート絶縁膜５を介して多結晶
シリコンゲート６が形成されている。なお、このＭＯＳ
トランジスタにおいては、チャネル下が全て空乏化する
ように単結晶シリコン膜３は薄く（例えば５００オング
ストローム）形成される。したがって、単結晶シリコン
膜３に形成される空乏層が、下地のＳｉＯ2 膜２まで突
き抜けるために、ＳｉＯ2 膜２に印加される電圧が大き
くなる。このためゲート絶縁膜５に印加される電圧が小
さくなり、電子の電界効果移動度が９００〜１０００ｃ
ｍ2 ／Ｖ・ＳとバルクＭＯＳトランジスタの１．５倍以
上に向上する利点を有する。
４に示す断面構造を有している。即ち、シリコン基板１
上にＳｉＯ2 膜２および単結晶シリコン膜３が積層され
ている。そして、この単結晶シリコン膜３内にソース／
ドレイン領域（ｎ+ 領域）４が形成されている。又、単
結晶シリコン膜３上にはゲート絶縁膜５を介して多結晶
シリコンゲート６が形成されている。なお、このＭＯＳ
トランジスタにおいては、チャネル下が全て空乏化する
ように単結晶シリコン膜３は薄く（例えば５００オング
ストローム）形成される。したがって、単結晶シリコン
膜３に形成される空乏層が、下地のＳｉＯ2 膜２まで突
き抜けるために、ＳｉＯ2 膜２に印加される電圧が大き
くなる。このためゲート絶縁膜５に印加される電圧が小
さくなり、電子の電界効果移動度が９００〜１０００ｃ
ｍ2 ／Ｖ・ＳとバルクＭＯＳトランジスタの１．５倍以
上に向上する利点を有する。
【０００３】
【発明が解決しようとする課題】このような単結晶シリ
コン膜３の薄いＭＯＳトランジスタにおいては、電子の
電界効果移動度を、バルクを走る電子移動度（１３５０
ｃｍ2 ／Ｖ・Ｓ）に近づけることが可能である。
コン膜３の薄いＭＯＳトランジスタにおいては、電子の
電界効果移動度を、バルクを走る電子移動度（１３５０
ｃｍ2 ／Ｖ・Ｓ）に近づけることが可能である。
【０００４】しかしながら、図５に示すように、ＳＯＩ
層を２層以上有する構造になると、ＲＩＥ（reactive i
on etching）等の異方性エッチングを用いて、ドレイン
又はソースとしてのｎ+ 領域４1 ，４2 に達するコンタ
クトホールを層間絶縁膜８1，８2 に開ける場合、ｎ+
領域４1 ，４2 を突き抜けてＳｉＯ2 膜２1 ，２2 まで
エッチングしてしまう危険性が非常に高くなる。こうな
ると、Ａｌ電極９とｎ+ 領域４とのコンタクト部分の面
積は、ｎ+ 領域４を突き抜けない場合に比べて、円柱状
のコンタクトホールの半径をｒ、単結晶シリコン膜３の
膜厚をｄとすると、πｒ2 −２πｒｄ＝πｒ2 （１−２
ｄ／ｒ）だけ減少する。但し、ｒ＞２ｄとする。即ち、
単結晶シリコン膜３の膜厚ｄが薄くなればなるほど、Ａ
ｌ電極９とｎ+ 領域４とのコンタクト部分の面積が小さ
くなり、そのコンタクト抵抗が大きくなるという欠点が
ある。なお、ＲＩＥ等に換えてＮＨ4 Ｆ等によるウェッ
トエッチングを用いる場合には、コンタクト整合の余裕
を十分に取らなければならず、高集積化に著しく不利と
なる。
層を２層以上有する構造になると、ＲＩＥ（reactive i
on etching）等の異方性エッチングを用いて、ドレイン
又はソースとしてのｎ+ 領域４1 ，４2 に達するコンタ
クトホールを層間絶縁膜８1，８2 に開ける場合、ｎ+
領域４1 ，４2 を突き抜けてＳｉＯ2 膜２1 ，２2 まで
エッチングしてしまう危険性が非常に高くなる。こうな
ると、Ａｌ電極９とｎ+ 領域４とのコンタクト部分の面
積は、ｎ+ 領域４を突き抜けない場合に比べて、円柱状
のコンタクトホールの半径をｒ、単結晶シリコン膜３の
膜厚をｄとすると、πｒ2 −２πｒｄ＝πｒ2 （１−２
ｄ／ｒ）だけ減少する。但し、ｒ＞２ｄとする。即ち、
単結晶シリコン膜３の膜厚ｄが薄くなればなるほど、Ａ
ｌ電極９とｎ+ 領域４とのコンタクト部分の面積が小さ
くなり、そのコンタクト抵抗が大きくなるという欠点が
ある。なお、ＲＩＥ等に換えてＮＨ4 Ｆ等によるウェッ
トエッチングを用いる場合には、コンタクト整合の余裕
を十分に取らなければならず、高集積化に著しく不利と
なる。
【０００５】また、単結晶シリコン膜３が薄いと、そこ
に形成する拡散層４も必然的に薄くなるため、拡散層配
線の抵抗を大きくなる。このため、単結晶シリコン膜３
を薄くすることにより電子の電界効果移動度を大きくし
電流駆動能力を上げても、集積回路としての高速動作は
期待できなくなる。よって、拡散層配線を使用すること
が不可能になり、Ａｌ配線や多結晶シリコンゲートのみ
で集積回路を構成しなければならず、設計の自由度が制
限されてパターンが大きくなるという問題がある。
に形成する拡散層４も必然的に薄くなるため、拡散層配
線の抵抗を大きくなる。このため、単結晶シリコン膜３
を薄くすることにより電子の電界効果移動度を大きくし
電流駆動能力を上げても、集積回路としての高速動作は
期待できなくなる。よって、拡散層配線を使用すること
が不可能になり、Ａｌ配線や多結晶シリコンゲートのみ
で集積回路を構成しなければならず、設計の自由度が制
限されてパターンが大きくなるという問題がある。
【０００６】また、図５に示す多層構造の場合、下層と
上層の相互配線を行う場合、各々別々のコンタクト孔を
形成し、相互配線をする必要があるため、高集積化する
にあたり、極力コンタクト孔を少なくしなければならな
い。このため設計の自由度が制限されるという問題点が
あった。
上層の相互配線を行う場合、各々別々のコンタクト孔を
形成し、相互配線をする必要があるため、高集積化する
にあたり、極力コンタクト孔を少なくしなければならな
い。このため設計の自由度が制限されるという問題点が
あった。
【０００７】本発明は上記事情を考慮してなされたもの
であって、半導体膜が薄く形成されても拡散層配線の抵
抗の増大を可及的抑えるとともに、コンタクト抵抗を低
くすることのできる半導体装置を提供することを目的と
する。
であって、半導体膜が薄く形成されても拡散層配線の抵
抗の増大を可及的抑えるとともに、コンタクト抵抗を低
くすることのできる半導体装置を提供することを目的と
する。
【０００８】
【課題を解決するための手段】本発明による半導体装置
は、絶縁膜と、コンタクト形成予定領域下の前記絶縁膜
の表面に形成される凹部と、この凹部に埋め込まれた導
電体と、この導電体及び前記絶縁膜上に形成される半導
体膜と、前記導電体上の前記半導体膜に形成される不純
物領域と、前記導電体上の前記不純物領域上に層間絶縁
膜を介して形成されるコンタクト部と、を備えているこ
とを特徴とする。
は、絶縁膜と、コンタクト形成予定領域下の前記絶縁膜
の表面に形成される凹部と、この凹部に埋め込まれた導
電体と、この導電体及び前記絶縁膜上に形成される半導
体膜と、前記導電体上の前記半導体膜に形成される不純
物領域と、前記導電体上の前記不純物領域上に層間絶縁
膜を介して形成されるコンタクト部と、を備えているこ
とを特徴とする。
【０００９】
【作用】このように構成された本発明の半導体装置によ
れば、拡散層配線が半導体膜下の絶縁膜に形成されるた
め、半導体膜が薄く形成されても、拡散層配線の配線抵
抗が大きくなるということはない。また、導電体が埋め
込まれた凹部上に不純物領域が形成され、又少なくとも
不純物領域に達するようなコンタクト孔が前記凹部上に
形成される。このため、コンタクト孔が前記不純物領域
を突き抜けて形成されても、前記導電体が存在するの
で、その下の絶縁膜には達することがない。この結果、
コンタクト部分の面積は小さくならず、低いコンタクト
抵抗を実現できる。
れば、拡散層配線が半導体膜下の絶縁膜に形成されるた
め、半導体膜が薄く形成されても、拡散層配線の配線抵
抗が大きくなるということはない。また、導電体が埋め
込まれた凹部上に不純物領域が形成され、又少なくとも
不純物領域に達するようなコンタクト孔が前記凹部上に
形成される。このため、コンタクト孔が前記不純物領域
を突き抜けて形成されても、前記導電体が存在するの
で、その下の絶縁膜には達することがない。この結果、
コンタクト部分の面積は小さくならず、低いコンタクト
抵抗を実現できる。
【００１０】
【実施例】本発明による半導体装置の一実施例の構成を
図１に示す。この実施例の半導体装置は、ＳＯＩ型のＭ
ＯＳトランジスタが層間絶縁膜８を介して積層された２
層構造のものである。図１において、半導体基板１には
絶縁膜２1 が形成されている。そして、第１層と第２層
との相互配線を行うコンタクト部が形成される領域下の
絶縁膜２1 には、例えば深さが０．５μｍ程度の溝部
（凹部）が設けられこの溝部に導電体１１1 （例えば不
純物が添加された多結晶、高融点金属、又は高融点金属
シリサイド）が埋め込まれている。又、絶縁膜２1 上に
は膜厚の薄い（例えば０．０５μｍ）多結晶シリコン又
はアモルファスシリコンからなる半導体膜３1 が形成さ
れている。この半導体膜３1 は形成後、レーザ又は電子
ビームによってアニールされて再結晶化され、単結晶シ
リコンか又は粒径の大きな多結晶シリコンとなってい
る。そして、この半導体膜３1 上にはゲート絶縁膜５1
を介して例えば多結晶シリコンからなるゲート電極６1
が形成されている。又、半導体膜３1 に不純物が注入さ
れ、ソース／ドレイン領域４1 が形成されている。
図１に示す。この実施例の半導体装置は、ＳＯＩ型のＭ
ＯＳトランジスタが層間絶縁膜８を介して積層された２
層構造のものである。図１において、半導体基板１には
絶縁膜２1 が形成されている。そして、第１層と第２層
との相互配線を行うコンタクト部が形成される領域下の
絶縁膜２1 には、例えば深さが０．５μｍ程度の溝部
（凹部）が設けられこの溝部に導電体１１1 （例えば不
純物が添加された多結晶、高融点金属、又は高融点金属
シリサイド）が埋め込まれている。又、絶縁膜２1 上に
は膜厚の薄い（例えば０．０５μｍ）多結晶シリコン又
はアモルファスシリコンからなる半導体膜３1 が形成さ
れている。この半導体膜３1 は形成後、レーザ又は電子
ビームによってアニールされて再結晶化され、単結晶シ
リコンか又は粒径の大きな多結晶シリコンとなってい
る。そして、この半導体膜３1 上にはゲート絶縁膜５1
を介して例えば多結晶シリコンからなるゲート電極６1
が形成されている。又、半導体膜３1 に不純物が注入さ
れ、ソース／ドレイン領域４1 が形成されている。
【００１１】又、第１層のＭＯＳトランジスタを覆うよ
うに層間絶縁膜８1 が形成され、この層間絶縁膜８1 上
には第２層目のＭＯＳトランジスタ用の絶縁膜２2 が形
成されている。そして、第１層目と第２層目を接続する
ためにコンタクト孔が上記導電体１１1 上の、絶縁膜２
2 および層間絶縁膜８1 の領域に開孔され、このコンタ
クト孔は導電性の材料（例えば高融点金属シリサイド、
不純物が添加された多結晶シリコン、又は高融点金属）
からなる導電体１０で埋められる。又、導電体１０の周
囲の絶縁膜２2 の表面のコンタクト形成領域および配線
層形成領域に第１層の場合と同様に溝が形成され、この
溝は導電体１１2 で埋められている。そして、絶縁膜２
2 上には半導体膜３2 および７が形成され再結晶化され
ている。又、第１層の場合の同様に、半導体膜３2 上に
はゲート絶縁膜５2 を介してゲート電極６2 が設けら
れ、更に不純物がイオン注入されることにより半導体膜
３2内にソース／ドレイン領域４2 が形成されている。
そして、これらの半導体装置上に層間絶縁膜８2 が形成
され、更にこの層間絶縁膜８2 にはコンタクト孔が開孔
され、このコンタクト孔を介して例えばＡｌからなる金
属配線９が形成されている。
うに層間絶縁膜８1 が形成され、この層間絶縁膜８1 上
には第２層目のＭＯＳトランジスタ用の絶縁膜２2 が形
成されている。そして、第１層目と第２層目を接続する
ためにコンタクト孔が上記導電体１１1 上の、絶縁膜２
2 および層間絶縁膜８1 の領域に開孔され、このコンタ
クト孔は導電性の材料（例えば高融点金属シリサイド、
不純物が添加された多結晶シリコン、又は高融点金属）
からなる導電体１０で埋められる。又、導電体１０の周
囲の絶縁膜２2 の表面のコンタクト形成領域および配線
層形成領域に第１層の場合と同様に溝が形成され、この
溝は導電体１１2 で埋められている。そして、絶縁膜２
2 上には半導体膜３2 および７が形成され再結晶化され
ている。又、第１層の場合の同様に、半導体膜３2 上に
はゲート絶縁膜５2 を介してゲート電極６2 が設けら
れ、更に不純物がイオン注入されることにより半導体膜
３2内にソース／ドレイン領域４2 が形成されている。
そして、これらの半導体装置上に層間絶縁膜８2 が形成
され、更にこの層間絶縁膜８2 にはコンタクト孔が開孔
され、このコンタクト孔を介して例えばＡｌからなる金
属配線９が形成されている。
【００１２】このように実施例の半導体装置において
は、コンタクト形成領域下の絶縁膜２1 ，２2 に溝が形
成されて、この溝部は導電体１１1 ，１１2 で埋め込ま
れているため、半導体膜３1 ，３2 が薄く形成されて
も、拡散層配線４1 ，４2 の配線抵抗が大きくなること
はない。又、導電体１１1 ，１１2 が埋め込まれた溝部
（凹部）上に不純物領域４1 ，４2 が形成されるととも
に、少なくとも上記不純物領域４1 ，４2 に達するよう
なコンタクト孔が上記凹部上に形成されている。このた
め、コンタクト孔が上記不純物領域を突き抜けて形成さ
れても導電体１１1が存在するので、その下の絶縁膜２
1 に達することがない。この結果、コンタクト部分の面
積は小さくならず、低いコンタクト抵抗を実現できる。
は、コンタクト形成領域下の絶縁膜２1 ，２2 に溝が形
成されて、この溝部は導電体１１1 ，１１2 で埋め込ま
れているため、半導体膜３1 ，３2 が薄く形成されて
も、拡散層配線４1 ，４2 の配線抵抗が大きくなること
はない。又、導電体１１1 ，１１2 が埋め込まれた溝部
（凹部）上に不純物領域４1 ，４2 が形成されるととも
に、少なくとも上記不純物領域４1 ，４2 に達するよう
なコンタクト孔が上記凹部上に形成されている。このた
め、コンタクト孔が上記不純物領域を突き抜けて形成さ
れても導電体１１1が存在するので、その下の絶縁膜２
1 に達することがない。この結果、コンタクト部分の面
積は小さくならず、低いコンタクト抵抗を実現できる。
【００１３】又、多層間にわたる相互配線のためのコン
タクト孔は平面図上の同一の場所に形成することが可能
となることにより、コンタクト孔形成のための面積の増
加を可及的に抑えることができる。
タクト孔は平面図上の同一の場所に形成することが可能
となることにより、コンタクト孔形成のための面積の増
加を可及的に抑えることができる。
【００１４】なお、上記実施例の半導体装置において
は、ＳＯＩ型のＭＯＳトランジスタが２層に積層された
構造の場合について説明したが３層以上の場合でも同様
に構成することができることは言うまでもない。
は、ＳＯＩ型のＭＯＳトランジスタが２層に積層された
構造の場合について説明したが３層以上の場合でも同様
に構成することができることは言うまでもない。
【００１５】又、本発明は多層構造のものばかりでな
く、図２に示すようなＳＯＩ型のＭＯＳトランジスタが
単層の場合にも適用できることは言うまでもない。すな
わち図２において、半導体基板１上に絶縁膜２を形成
し、コンタクト形成領域下の絶縁膜２の表面に凹部を設
け、この凹部を導電体１１で埋め込む。そして、絶縁膜
２上にトランジスタ用の半導体膜（図示せず）及びコン
タクト用の半導体膜７を形成し、続いて、ゲート絶縁膜
（図示せず）及びゲート電極（図示せず）を形成した後
に層間絶縁膜８を形成する。そして、コンタクト孔を開
孔して、このコンタクト孔を介して配線層９を形成す
る。
く、図２に示すようなＳＯＩ型のＭＯＳトランジスタが
単層の場合にも適用できることは言うまでもない。すな
わち図２において、半導体基板１上に絶縁膜２を形成
し、コンタクト形成領域下の絶縁膜２の表面に凹部を設
け、この凹部を導電体１１で埋め込む。そして、絶縁膜
２上にトランジスタ用の半導体膜（図示せず）及びコン
タクト用の半導体膜７を形成し、続いて、ゲート絶縁膜
（図示せず）及びゲート電極（図示せず）を形成した後
に層間絶縁膜８を形成する。そして、コンタクト孔を開
孔して、このコンタクト孔を介して配線層９を形成す
る。
【００１６】なお、図１に示す実施例においては、コン
タクト用の半導体膜７は削除しても良い。
タクト用の半導体膜７は削除しても良い。
【００１７】又、図１に示す実施例においては、下層と
上層とのコンタクト孔を開孔し、コンタクト孔を導電体
１０で埋め込んだ後に絶縁膜２2 に溝（凹部）を形成し
たが、図３に示すようにまず絶縁膜２2 に溝を形成し、
この溝内にコンタクト孔を開孔し、このコンタクト孔と
溝を導電体１２で埋めても良い。
上層とのコンタクト孔を開孔し、コンタクト孔を導電体
１０で埋め込んだ後に絶縁膜２2 に溝（凹部）を形成し
たが、図３に示すようにまず絶縁膜２2 に溝を形成し、
この溝内にコンタクト孔を開孔し、このコンタクト孔と
溝を導電体１２で埋めても良い。
【００１８】
【発明の効果】以上に説明したように本発明によれば、
半導体膜が薄く形成されても拡散層配線の抵抗の増大を
可及的に抑えることができるとともに、コンタクト抵抗
を低くすることができる。
半導体膜が薄く形成されても拡散層配線の抵抗の増大を
可及的に抑えることができるとともに、コンタクト抵抗
を低くすることができる。
【図１】本発明による半導体装置の一実施例の構成を示
す断面図。
す断面図。
【図２】本発明による半導体装置の他の実施例を示す断
面図。
面図。
【図３】図１に示す実施例の変形例を示す断面図。
【図４】従来の半導体装置の構成を示す断面図。
【図５】従来の他の半導体装置の構成を示す断面図。
１ 半導体基板 ２1 ，２2 絶縁膜 ３1 ，３2 半導体膜 ４1 ，４2 拡散領域 ５1 ，５2 ゲート絶縁膜 ６1 ，６2 ゲート電極 ７ 半導体膜 ８1 ，８2 層間絶縁膜 ９ 配線 １０ 導電体 １１ 導電体
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/12 Ｃ 29/786
Claims (1)
- 【請求項１】絶縁膜と、コンタクト形成予定領域下の前
記絶縁膜の表面に形成される凹部と、この凹部に埋め込
まれた導電体と、この導電体及び前記絶縁膜上に形成さ
れる半導体膜と、前記導電体上の前記半導体膜に形成さ
れる不純物領域と、前記導電体上の前記不純物領域上に
層間絶縁膜を介して形成されるコンタクト部と、を備え
ていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5242478A JPH0799286A (ja) | 1993-09-29 | 1993-09-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5242478A JPH0799286A (ja) | 1993-09-29 | 1993-09-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0799286A true JPH0799286A (ja) | 1995-04-11 |
Family
ID=17089688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5242478A Pending JPH0799286A (ja) | 1993-09-29 | 1993-09-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0799286A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6548905B2 (en) * | 2001-02-12 | 2003-04-15 | Samsung Electronics Co., Ltd. | Semiconductor device having multi-layer copper line and method of forming the same |
| JP2006032732A (ja) * | 2004-07-16 | 2006-02-02 | Advantest Corp | 半導体集積回路、及び半導体集積回路の製造方法 |
| JP2013077815A (ja) * | 2011-09-16 | 2013-04-25 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体装置の作製方法 |
| JP2013077817A (ja) * | 2011-09-16 | 2013-04-25 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2013089875A (ja) * | 2011-10-20 | 2013-05-13 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2015043451A (ja) * | 2007-08-24 | 2015-03-05 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| WO2016189415A1 (ja) * | 2015-05-26 | 2016-12-01 | 株式会社半導体エネルギー研究所 | 半導体装置、および電子機器 |
| JP2017228809A (ja) * | 2011-09-22 | 2017-12-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2019087761A (ja) * | 2014-05-30 | 2019-06-06 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2020532854A (ja) * | 2017-08-31 | 2020-11-12 | マイクロン テクノロジー，インク． | 半導体デバイス、トランジスタ、および金属酸化物半導体デバイスを接触させるための関連する方法 |
| US11856799B2 (en) | 2017-08-31 | 2023-12-26 | Micron Technology, Inc. | Semiconductor devices, hybrid transistors, and related methods |
-
1993
- 1993-09-29 JP JP5242478A patent/JPH0799286A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6884710B2 (en) | 2001-02-12 | 2005-04-26 | Samsung Electronics Co., Ltd. | Semiconductor device having multi-layer copper line and method of forming same |
| US6548905B2 (en) * | 2001-02-12 | 2003-04-15 | Samsung Electronics Co., Ltd. | Semiconductor device having multi-layer copper line and method of forming the same |
| JP2006032732A (ja) * | 2004-07-16 | 2006-02-02 | Advantest Corp | 半導体集積回路、及び半導体集積回路の製造方法 |
| JP4731849B2 (ja) * | 2004-07-16 | 2011-07-27 | 株式会社アドバンテスト | 半導体集積回路の製造方法 |
| JP2015043451A (ja) * | 2007-08-24 | 2015-03-05 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2013077815A (ja) * | 2011-09-16 | 2013-04-25 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体装置の作製方法 |
| JP2013077817A (ja) * | 2011-09-16 | 2013-04-25 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2017228809A (ja) * | 2011-09-22 | 2017-12-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2013089875A (ja) * | 2011-10-20 | 2013-05-13 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US10658389B2 (en) | 2014-05-30 | 2020-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and electronic device |
| JP2019087761A (ja) * | 2014-05-30 | 2019-06-06 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US11282860B2 (en) | 2014-05-30 | 2022-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and electronic device |
| JPWO2016189415A1 (ja) * | 2015-05-26 | 2018-03-15 | 株式会社半導体エネルギー研究所 | 半導体装置、および電子機器 |
| WO2016189415A1 (ja) * | 2015-05-26 | 2016-12-01 | 株式会社半導体エネルギー研究所 | 半導体装置、および電子機器 |
| JP2020532854A (ja) * | 2017-08-31 | 2020-11-12 | マイクロン テクノロジー，インク． | 半導体デバイス、トランジスタ、および金属酸化物半導体デバイスを接触させるための関連する方法 |
| US11335788B2 (en) | 2017-08-31 | 2022-05-17 | Micron Technology, Inc. | Semiconductor devices, transistors, and related methods for contacting metal oxide semiconductor devices |
| US11856799B2 (en) | 2017-08-31 | 2023-12-26 | Micron Technology, Inc. | Semiconductor devices, hybrid transistors, and related methods |
| US11908913B2 (en) | 2017-08-31 | 2024-02-20 | Micron Technology, Inc. | Semiconductor devices, transistors, and related methods for contacting metal oxide semiconductor devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6410959B2 (en) | Method of fabricating semiconductor device | |
| JP3447927B2 (ja) | 半導体装置およびその製造方法 | |
| EP0217288A2 (en) | Substrate structure for a composite semiconductor device | |
| US6635915B2 (en) | Semiconductor device having trench capacitor formed in SOI substrate | |
| JP2000340793A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH0799286A (ja) | 半導体装置 | |
| US6124612A (en) | FET with source-substrate connection and method for producing the FET | |
| US20040026762A1 (en) | Semiconductor device | |
| JPH09129877A (ja) | 半導体装置の製造方法、絶縁ゲート型半導体装置の製造方法および絶縁ゲート型半導体装置 | |
| US5191397A (en) | SOI semiconductor device with a wiring electrode contacts a buried conductor and an impurity region | |
| KR100276953B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH10256556A (ja) | 半導体装置及びその製造方法 | |
| US5933736A (en) | Method of manufacturing a semiconductor device | |
| JP2741393B2 (ja) | 半導体装置 | |
| JPS59208851A (ja) | 半導体装置とその製造法 | |
| US6858491B1 (en) | Method of manufacturing the semiconductor device having a capacitor formed in SOI substrate | |
| JP2509708B2 (ja) | Ｓｏｉ型半導体装置及びその製造方法 | |
| JP3013628B2 (ja) | 半導体装置 | |
| JPH06314790A (ja) | 半導体デバイス及び半導体デバイス製造方法 | |
| JP2672596B2 (ja) | 半導体装置の製造方法 | |
| JP3264402B2 (ja) | 半導体装置 | |
| JP2943268B2 (ja) | 半導体メモリ及びその製造方法 | |
| JPS63314870A (ja) | 絶縁ゲ−ト電界効果トランジスタおよびその製造方法 | |
| JPH0322485A (ja) | 不揮発性メモリ用電界効果トランジスタ | |
| US5811854A (en) | One piece semiconductor device having a power fet and a low level signal element with laterally spaced buried layers |