JP2020113615A - 配線構造体、半導体装置、及び表示装置 - Google Patents

配線構造体、半導体装置、及び表示装置 Download PDF

Info

Publication number
JP2020113615A
JP2020113615A JP2019002537A JP2019002537A JP2020113615A JP 2020113615 A JP2020113615 A JP 2020113615A JP 2019002537 A JP2019002537 A JP 2019002537A JP 2019002537 A JP2019002537 A JP 2019002537A JP 2020113615 A JP2020113615 A JP 2020113615A
Authority
JP
Japan
Prior art keywords
layer
conductive layer
insulating layer
film
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019002537A
Other languages
English (en)
Other versions
JP7263013B2 (ja
Inventor
陽平 山口
Yohei Yamaguchi
陽平 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2019002537A priority Critical patent/JP7263013B2/ja
Priority to CN201911403498.5A priority patent/CN111430409B/zh
Priority to US16/733,435 priority patent/US11488984B2/en
Publication of JP2020113615A publication Critical patent/JP2020113615A/ja
Priority to US17/958,515 priority patent/US20230027596A1/en
Application granted granted Critical
Publication of JP7263013B2 publication Critical patent/JP7263013B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G02F2201/501—Blocking layers, e.g. against migration of ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】積層された異なる導電層間の導通を確保するためのコンタクト構造を備えた配線構造体、当該配線構造体を用いた半導体装置、及び当該半導体装置を用いた表示装置を実現すること。【解決手段】配線構造体は、パターンを有する構造物と、前記構造物の上方において、前記構造物のパターンの縁を横切るように設けられた、前記構造物のパターンの縁の段差を反映した形状を有する第１導電層と、前記第１導電層の上方に設けられ、平面視において前記構造物のパターンの縁と重なる第１開口を備えた第１絶縁層と、前記第１開口の内部に設けられ、前記第１導電層に接続された第２導電層と、を有する。【選択図】図１

Description

本発明の実施形態の一つは、配線構造体、当該配線構造体を用いた半導体装置、及び当該半導体装置を用いた表示装置に関する。特に、本発明の実施形態の一つは、異なる層に設けられた導電層を接続するコンタクト構造を備えた配線構造体、半導体装置、及び表示装置に関する。
表示装置の画素回路や駆動回路として用いられる、トランジスタなどの半導体装置では、複数の導電層及び複数の絶縁層が積層された構造の配線が採用されている。複数の導電層の各々がパターニングされ、互いに接続されることで、当該配線が形成される。この配線によって複数の半導体装置が接続されることで、上記の画素回路や駆動回路が構成される。
上記のような配線を形成する配線構造体において、異なる導電層間の導通を確保するためのコンタクト構造は非常に重要である。このようなコンタクト構造として、例えば特許文献１〜３に示すようなコンタクト構造が提唱されている。
特開平１１−２３３６２７号公報 特開平１０−３３５５８１号公報 特開平７−１４２４９３号公報
上記のように、異なる導電層間の導通を確保するためのコンタクト構造は、安定した動作及び高い信頼性を有する半導体装置を実現するために非常に重要である。しかしながら、特許文献１〜３に示すようなコンタクト構造において、下層の導電層の一部を露出するように絶縁層に開口を形成した後に、洗浄処理や薬液処理をおこなうと、絶縁層から露出された導電層がエッチングされて、下層の導電層と上層の導電層との間の導通不良が発生する場合がある。
本発明の実施形態の一つは、積層された異なる導電層間の導通を確保するためのコンタクト構造を備えた配線構造体、当該配線構造体を用いた半導体装置、及び当該半導体装置を用いた表示装置を実現することを課題の一つとする。
本発明の一実施形態に係る配線構造体は、パターンを有する構造物と、前記構造物の上方において、前記構造物のパターンの縁を横切るように設けられた、前記構造物のパターンの縁の段差を反映した形状を有する第１導電層と、前記第１導電層の上方に設けられ、平面視において前記構造物のパターンの縁と重なる第１開口を備えた第１絶縁層と、前記第１開口の内部に設けられ、前記第１導電層に接続された第２導電層と、を有する。
本発明の一実施形態に係る配線構造体は、第１導電層と、前記第１導電層の上方に設けられた第２酸化物半導体層と、前記第２酸化物半導体層の上方に設けられ、平面視において前記第１導電層と重なる第１開口を備えた第１絶縁層と、前記第１開口の内部に設けられ、前記第１導電層に接続された第２導電層と、を有し、前記第１導電層と前記第１絶縁層との間には、前記第２酸化物半導体層によって囲まれた間隙が設けられており、平面視において、前記第１導電層と前記第２導電層とが接する領域は、前記間隙によって囲まれている。
本発明の一実施形態に係る半導体装置は、上記の配線構造体と、前記第１導電層に接続された第１酸化物半導体層と、前記第１酸化物半導体層に対向するゲート電極と、前記第１酸化物半導体層と前記ゲート電極との間のゲート絶縁層と、前記第１酸化物半導体層に接続された第３導電層と、を有し、前記第１酸化物半導体層は、前記第１導電層と前記第３導電層との間に設けられている。
本発明の一実施形態に係る表示装置は、上記の半導体装置と、前記半導体装置の上に設けられ、第４開口を備えた第３絶縁層と、前記第３絶縁層の上及び前記第４開口に設けられ、前記第３導電層に接続された画素電極と、を有する。
本発明の一実施形態に係る配線構造体の概要を示す断面図である。 本発明の一実施形態に係る配線構造体の概要を示す平面図である。 本発明の一実施形態に係る配線構造体の製造方法を示す断面図である。 本発明の一実施形態に係る配線構造体の製造方法を示す断面図である。 本発明の一実施形態に係る配線構造体の製造方法を示す断面図である。 本発明の一実施形態に係る配線構造体の概要を示す断面図である。 本発明の一実施形態に係る配線構造体の製造方法を示す断面図である。 本発明の一実施形態に係る配線構造体の概要を示す断面図である。 本発明の一実施形態に係る配線構造体の概要を示す平面図である。 従来の配線構造体における問題点を説明する断面図である。 本発明の一実施形態に係る配線構造体による効果を説明する断面図である。 本発明の一実施形態に係る配線構造体の製造方法を示す断面図である。 本発明の一実施形態に係る配線構造体の製造方法を示す断面図である。 本発明の一実施形態に係る表示装置の概要を示す平面図である。 本発明の一実施形態に係る表示装置の回路構成を示すブロック図である。 本発明の一実施形態に係る表示装置の画素回路を示す回路図である。 本発明の一実施形態に係る表示装置の断面図である。 本発明の一実施形態に係る表示装置の画素電極及び共通電極の平面図である。 本発明の一実施形態に係る表示装置の製造方法を示す断面図である。 本発明の一実施形態に係る表示装置の製造方法を示す断面図である。 本発明の一実施形態に係る表示装置の断面図である。 本発明の一実施形態に係る表示装置の画素回路を示す回路図である。 本発明の一実施形態に係る表示装置の断面図である。 本発明の一実施形態に係る表示装置の断面図である。
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者が、発明の主旨を保ちつつ適宜変更することによって容易に想到し得るものについても、当然に本発明の範囲に含有される。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合がある。しかし、図示された形状はあくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号の後にアルファベットを付して、詳細な説明を適宜省略することがある。
本発明の各実施の形態において、下地層から配線構造体に向かう方向、又はトランジスタから画素電極に向かう方向を上又は上方という。逆に、配線構造体から下地層に向かう方向、又は画素電極からトランジスタに向かう方向を下又は下方という。このように、説明の便宜上、上方又は下方という語句を用いて説明するが、例えば、下地層と配線構造体との上下関係が図示と逆になるように配置されてもよい。また、以下の説明で、例えば下地層上の配線構造体という表現は、上記のように下地層と配線構造体との上下関係を説明しているに過ぎず、下地層と配線構造体の間に他の部材が配置されていてもよい。また、上方又は下方は、複数の層が積層された構造における積層順を意味するものであり、トランジスタの上方の画素電極と表現する場合、平面視においてトランジスタと画素電極とが重ならない位置関係であってもよい。一方、トランジスタの鉛直上方の画素電極と表現する場合は、平面視においてトランジスタと画素電極とが重なる位置関係を意味する。
「配線構造体」とは、導電層がパターニングされた、回路を構成する配線の一部である。例えば、配線構造体は、絶縁層によって離隔された異なる層に設けられた異なる層に設けられた導電層が、当該絶縁層に設けられた開口を介して互いに接続された構造体を指す。本実施形態では、配線構造体に含まれる導電層が２層である構造を例示するが、導電層は３層以上であってもよい。
「表示装置」とは、電気光学層を用いて映像を表示する構造体を指す。例えば、表示装置という用語は、電気光学層を含む表示パネルを指す場合もあり、又は表示セルに対して他の光学部材（例えば、偏光部材、バックライト、タッチパネル等）を装着した構造体を指す場合もある。ここで、「電気光学層」には、技術的な矛盾が生じない限り、液晶層、エレクトロルミネセンス（ＥＬ）層、エレクトロクロミック（ＥＣ）層、電気泳動層が含まれ得る。したがって、後述する実施形態について、表示装置として、液晶層を含む液晶表示装置、及び有機ＥＬ層を含む有機ＥＬ表示装置を例示して説明するが、本実施形態における構造は、上述した他の電気光学層を含む表示装置へ適用することができる。
本明細書において「αはＡ、Ｂ又はＣを含む」、「αはＡ，Ｂ及びＣのいずれかを含む」、「αはＡ，Ｂ及びＣからなる群から選択される一つを含む」、といった表現は、特に明示が無い限り、αがＡ〜Ｃの複数の組み合わせを含む場合を排除しない。さらに、これらの表現は、αが他の要素を含む場合も排除しない。
なお、以下の各実施形態は、技術的な矛盾を生じない限り、互いに組み合わせることができる。
〈第１実施形態〉
図１〜図５を用いて、本発明の一実施形態に係る配線構造体及び配線構造体の製造方法について説明する。なお、以下に示す実施形態の配線構造体は、表示装置に用いられるトランジスタなどの半導体装置の他に、例えば、マイクロプロセッサ（Ｍｉｃｒｏ−Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：ＭＰＵ）などの集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）、又はメモリ回路に用いられてもよい。
［配線構造体１０の構成］
図１及び図２を用いて、本発明の一実施形態に係る配線構造体１０の構成について説明する。図１は、本発明の一実施形態に係る配線構造体の概要を示す断面図である。図２は、本発明の一実施形態に係る配線構造体の概要を示す平面図である。
図１に示すように、配線構造体１０は下地層９０の上方に設けられている。配線構造体１０は、パターンを有する構造物２００、第１導電層１００、第１絶縁層１２０、及び第２導電層１３０を有する。構造物２００は下地層９０の上方に設けられている。第１導電層１００は、構造物２００の上方において、構造物２００のパターン縁部２０１を横切るように設けられている。第１導電層１００は、構造物２００によって構成された、構造物２００のパターン縁部２０１の段差を反映した形状を有する。換言すると、第１導電層１００は、構造物２００の上面、構造物２００が設けられていない下地層９０の上面、及び構造物２００のパターン縁部２０１（つまり、構造物２００の側面）に設けられており、これらの面に沿って連続した形状を有している。その結果、構造物２００が設けられた領域（つまり、構造物２００の鉛直上方）における第１導電層１００の上面１０１−１は、構造物２００が設けられていない領域における第１導電層１００の上面１０１−２よりも上方（下地層９０から遠い位置）に存在する。
第１絶縁層１２０は下地層９０、構造物２００、及び第１導電層１００の上方に設けられている。第１絶縁層１２０は、第１導電層１００と同様に、構造物２００によって構成された、構造物２００のパターン縁部２０１の段差を反映した形状を有する。つまり、構造物２００が設けられた領域における第１絶縁層１２０の上面１２０−１は、構造物２００が設けられていない領域における第１絶縁層１２０の上面１２０−２よりも上方（下地層９０から遠い位置）に存在する。
第１絶縁層１２０には第１開口１２１が設けられている。図２に示すように、平面視において第１開口１２１は構造物２００のパターン縁部２０１と重なる。換言すると、パターン縁部２０１は第１開口１２１を横切っている。
第１導電層１００は、第１膜１０１、第２膜１０３、及び第３膜１０５を有する。第２膜１０３は第１膜１０１の下方に設けられている。第３膜１０５は第２膜１０３の下方に設けられている。図１の例では、第２膜１０３が第１膜１０１の端部よりも水平方向にサイドエッチングされており、第１膜１０１、第２膜１０３、第３膜１０５、及び第２導電層１３０によって囲まれた間隙１５０が形成されている。換言すると、第１膜１０１の第２膜１０３側の面の一部は、第２膜１０３から露出されている。第２導電層１３０は第３膜１０５に接している。また、第２導電層１３０も、第１導電層１００と同様に、第１膜１３１、第２膜１３３、及び第３膜１３５を有する。第１膜１０１、第３膜１０５、第１膜１３１、及び第３膜１３５の膜厚は１０ｎｍ以上１００ｎｍ以下である。第２膜１０３及び第２膜１３３の膜厚は５０ｎｍ以上５００ｎｍ以下である。
第１膜１０１及び第３膜１０５として、第２膜１０３よりも耐薬品性が高く、酸化しにくい材料が用いられる。同様に、第１膜１３１及び第３膜１３５として、第２膜１３３よりも耐薬品性が高く、酸化しにくい材料が用いられる。例えば、第１膜１０１、第３膜１０５、第１膜１３１、及び第３膜１３５として、例えば、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、ビスマス（Ｂｉ）、及びこれらの合金又は化合物が用いられる。第２膜１０３として、第１膜１０１及び第３膜１０５よりも低抵抗の材料が用いられる。同様に、第２膜１３３として、第１膜１３１及び第３膜１３５よりも低抵抗の材料が用いられる。第２膜１０３及び第２膜１３３として、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、及びこれらの合金が用いられる。
本実施形態では、第１導電層１００及び第２導電層１３０として、３つの膜が積層された構成を例示したが、この構成に限定されない。例えば、第１導電層１００及び第２導電層１３０の各々が、４つ以上の膜が積層された積層構造、２つ膜が積層された積層構造、又は１つの膜で構成された単層構造であってもよい。
図１に示すように、第２導電層１３０は、第１絶縁層１２０の上方及び第１開口１２１の内部に設けられ、第１開口１２１の底部又はその下方において、上記のように第１導電層１００に接続されている。なお、図１では、第２導電層１３０は、構造物２００が設けられた領域における第１開口１２１の側壁１２１−１から第３膜１０５まで連続している。一方で、構造物２００が設けられていない領域における第１開口１２１の側壁１２１−２では、第２導電層１３０は第１膜１０１とだけ接しており、それより下は断線している。ただし、詳細は後述するが、側壁１２１−２に設けられた第２導電層１３０が第３膜１０５まで連続していてもよい。
なお、図１では、第２導電層１３０に含まれる第１膜１３１、第２膜１３３、及び第３膜１３５の全ての膜が側壁１２１−１から第３膜１０５まで連続した構成を例示したが、この構成に限定されない。例えば、第２導電層１３０の含まれる複数の膜のうち、いずれか一つの膜が側壁１２１−１から第３膜１０５まで連続していればよく、複数の膜の全てが連続している必要はない。
本実施形態では、仮に第２膜１０３が第１膜１０１の端部よりも水平方向にサイドエッチングされた場合であっても、第２導電層１３０と第１開口１２１で露出された第１導電層１００と接触を確保することができる構成を説明しているに過ぎない。つまり、第２膜１０３が第１膜１０１の端部よりも水平方向にサイドエッチングされていなくてもよく、間隙１５０が設けられていなくてもよい。
なお、詳細は後述するが、チャネルとして酸化物半導体層が用いられたトランジスタのソース電極及びドレイン電極に対して配線構造体１０を適用する場合、チャネルとして用いられる酸化物半導体層の一部によって構造物２００が構成されてもよい。この場合、チャネル及び構造物２００として用いられる酸化物半導体層を「第１酸化物半導体層」という場合がある。
［配線構造体１０の製造方法］
図３〜図５を用いて、本発明の一実施形態に係る配線構造体１０の製造方法について説明する。図３〜図５は、本発明の一実施形態に係る配線構造体の製造方法を示す断面図である。
図３に示すように、下地層９０の上方に構造物２００、第１導電層１００、及び第１絶縁層１２０が形成された状態で、第１開口１２１に対応する領域が開口されたフォトレジスト３００を用いて、第１絶縁層１２０をエッチングする。エッチングの条件として、第１導電層１００（特に第１膜１０１）のエッチングレートに対して第１絶縁層１２０のエッチングレートが高い条件が用いられる。図３の状態は、第１絶縁層１２０のエッチングが第１膜１０１でストップした状態である。つまり、第１膜１０１は第１絶縁層１２０のエッチングにおいて、エッチングストッパの機能を有している。
ここで、第１絶縁層１２０だけをエッチングする場合は、第１絶縁層１２０のエッチングレート及び膜厚に基づいてエッチング時間が決定されるため、第１膜１０１が消失する前に第１絶縁層１２０のエッチングを止めることができる。しかし、第１絶縁層１２０の膜厚の面内ばらつきが大きい場合、又は第１絶縁層１２０のエッチング工程において第１絶縁層１２０よりも下層に設けられた他の絶縁層をエッチングする場合、図４に示すように、第１膜１０１がエッチングされ、第２膜１０３が露出する場合がある。
図４のように第１開口１２１において第２膜１０３が露出した状態で工程が進んだ場合、表面に露出した第２膜１０３が、例えばフッ酸（ＨＦ）等の薬液を用いた洗浄工程や薬液処理工程に晒される。その結果、図５に示すように、第２膜１０３がエッチングされてしまう場合がある。洗浄工程や薬液処理工程で第２膜１０３がエッチングされる場合、第２膜１０３は等方的にエッチングされる。したがって、第２膜１０３は、第１膜１０１の端部よりも水平方向にサイドエッチングされる。その結果、第１膜１０１の第２膜１０３側の面の一部が露出され、図１の間隙１５０に相当する空間が形成される。
第１開口１２１の下方に、かつ、平面視において第１開口１２１と重なる領域に構造物２００のパターン縁部２０１が存在しない場合、第２膜１０３が第１膜１０１の端部よりも水平方向にサイドエッチングされた状態で第２導電層１３０を形成すると、第２導電層１３０が断線してしまい、第２導電層１３０と第１導電層１００との間の安定した接続が確保できない場合がある。
しかし、図５に示す構造の場合、構造物２００が設けられていない領域における第１絶縁層１２０の上面１２０−２が構造物２００が設けられた領域における第１絶縁層１２０の上面１２０−１よりも下地層９０に近い。そのため、上面１２０−２側から飛来した（つまり、Ｄ１の方向に飛んできた）第２導電層１３０の材料は、上面１２０−１側の側壁１２１−１及び側壁１２１−１の下方の領域に成膜されやすい。その結果、図１に示すように、第２導電層１３０を側壁１２１−１から第３膜１０５まで連続して形成することができる。
［第１実施形態の変形例］
図６を用いて、第１実施形態の変形例に係る配線構造体１０について説明する。図６は、本発明の一実施形態に係る配線構造体の概要を示す断面図である。
図６に示す配線構造体１０は、図１に示す配線構造体１０と比較して、構造物２００のパターン縁部２０１が、側壁１２１−１よりも側壁１２１−２に近い側に位置している。そして、図１とは異なり、第２導電層１３０は側壁１２１−２から第３膜１０５まで連続している。図６に示す配線構造体１０は、図７に示す状態の構造体に第２導電層１３０を形成することで得られる。図７に示す構造の場合、構造物２００のパターン縁部２０１の付近において構造物２００の上面に設けられた第３膜１０５が、側壁１２１−２付近に位置している。そのため、上方から飛来した（つまり、Ｄ２の方向に飛んできた）第２導電層１３０の材料は、側壁１２１−２上及びパターン縁部２０１付近の第３膜１０５上に成膜される。ここで、側壁１２１−２とパターン縁部２０１との距離が近いため、図６のように第２導電層１３０は側壁１２１−２から第３膜１０５まで連続するように形成される。
なお、図６では、第２導電層１３０に含まれる第１膜１３１、第２膜１３３、及び第３膜１３５の全ての膜が側壁１２１−２から第３膜１０５まで連続した構成を例示したが、この構成に限定されない。例えば、第２導電層１３０の含まれる複数の膜のうち、いずれか一つの膜が側壁１２１−２から第３膜１０５まで連続していればよく、複数の膜の全てが連続している必要はない。
上記のように、構造物２００のパターン縁部２０１が側壁１２１−２よりも側壁１２１−１に近い側に位置している場合は、図１に示すような形状になり、パターン縁部２０１が側壁１２１−１よりも側壁１２１−２に近い側に位置している場合は、図６のような形状になる。したがって、構造物２００のパターンと第１開口１２１とのアライメントズレが起きた場合であっても、第１導電層１００と第２導電層１３０との間の安定した導通を確保することができる。
なお、構造物２００のパターン縁部２０１の底部２０３及び上部２０５は、ともに平面視において第１開口１２１と重なる位置に存在していることが好ましい。ここで、パターン縁部２０１の上部２０５を、パターン縁部２０１の側壁と構造物２００の上面との間の、最も曲率半径が小さい位置と定義することができる。構造物２００のパターン縁部２０１における側壁の傾斜角の最大値は３０°以上、又は６０°以上であることが好ましい。構造物２００の厚さは１０ｎｍ以上、又は５０ｎｍ以上であることが好ましい。
また、第１開口１２１の「開口径：開口深さ」を示す比は２：１以上５０：１以下であることが好ましい。ここで、第１開口１２１のアスペクト比は、例えば、平面視における第１開口１２１の開口径、及び上面１２０−１から鉛直下方の第１導電層１００までの第１絶縁層の厚さに基づいて算出することができる。ここで、第１開口１２１の開口径は、第１開口１２１の平面視における形状が円形である場合は、その円の直径と定義することができ、第１開口１２１の平面視における形状が円形以外の形状の場合は、その形状において最も距離が長い位置の長さと定義することができる。
〈第２実施形態〉
図８〜図１３を用いて、本発明の一実施形態に係る配線構造体及び配線構造体の製造方法について説明する。なお、以下に示す実施形態の配線構造体は、表示装置に用いられるトランジスタなどの半導体装置の他に、例えば、マイクロプロセッサ（Ｍｉｃｒｏ−Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：ＭＰＵ）などの集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）、又はメモリ回路に用いられてもよい。
［配線構造体１０の構成］
図８及び図９を用いて、本発明の一実施形態に係る配線構造体１０Ａの構成について説明する。図８は、本発明の一実施形態に係る配線構造体の概要を示す断面図である。図９は、本発明の一実施形態に係る配線構造体の概要を示す平面図である。
図８に示すように、配線構造体１０Ａは下地層９０Ａの上方に設けられている。配線構造体１０Ａは、第１導電層１００Ａ、第２酸化物半導体層１１０Ａ、第１絶縁層１２０Ａ、及び第２導電層１３０Ａを有する。第１導電層１００Ａは下地層９０Ａの上方に設けられている。第２酸化物半導体層１１０Ａは第１導電層１００Ａの上方に設けられている。第１絶縁層１２０Ａは下地層９０Ａ、第１導電層１００Ａ、及び第２酸化物半導体層１１０Ａの上方に設けられている。第１絶縁層１２０Ａには第１開口１２１Ａが設けられている。第１開口１２１Ａは平面視において第１導電層１００Ａと重なる。第２導電層１３０Ａは、第１絶縁層１２０Ａの上方、及び第１開口１２１Ａの内部に設けられ、第１開口１２１Ａの底部又はその下方において、第１導電層１００Ａに接している。
第１導電層１００Ａと第１絶縁層１２０Ａとの間には、第２酸化物半導体層１１０Ａによって囲まれた間隙１４０Ａが設けられている。つまり、間隙１４０Ａが設けられた領域において、第１導電層１００Ａは第１絶縁層１２０Ａから離隔されている。間隙１４０Ａは、第１導電層１００Ａ、第２酸化物半導体層１１０Ａ、第１絶縁層１２０Ａ、及び第２導電層１３０Ａによって囲まれている。換言すると、第１導電層１００Ａに対向する、第１絶縁層１２０Ａの第１導電層１００Ａ側の第１面１２３Ａの一部は、第２導電層１３０Ａから第２酸化物半導体層１１０Ａまで間隙１４０Ａにおいて露出されている。第１面１２３Ａに対向する第１導電層１００Ａの第２面１０７Ａの一部は、第２導電層１３０Ａから第２酸化物半導体層１１０Ａまで間隙１４０Ａにおいて露出されている。詳細は後述するが、間隙１４０Ａが設けられた領域は、製造工程の途中まで第２酸化物半導体層１１０Ａが設けられていた領域であり、ある工程で第２酸化物半導体層１１０Ａが除去された領域に相当する。
図９に示すように、平面視において間隙１４０Ａは第１開口１２１Ａの周囲に設けられている。図８に示した断面構造と併せると、第１開口１２１Ａの底部において第１導電層１００Ａと第２導電層１３０Ａとが接する領域は、間隙１４０Ａによって連続的に囲まれている、ということができる。さらに換言すると、間隙１４０Ａは環状（リング状又は閉ループ状）である。間隙１４０Ａは、第２酸化物半導体層１１０Ａによって連続的に囲まれている。換言すると、第２酸化物半導体層１１０Ａは環状である。
間隙１４０Ａの幅Ｗ１（図９参照）は、間隙１４０Ａの高さＨ１（図８参照）よりも大きい。なお、幅Ｗ１は、第１開口１２１Ａの底部における第２導電層１３０Ａから間隙１４０Ａを囲む第２酸化物半導体層１１０Ａまでの距離である。高さＨ１は、第１面１２３Ａから第２面１０７Ａまでの距離である。幅Ｗ１に対する高さＨ１の比率（つまり、Ｈ１／Ｗ１）は０．００２５以上、又は０．３以上であることが好ましい。
第２酸化物半導体層１１０Ａの酸素の組成比は、第２酸化物半導体層１１０Ａと同様の組成の酸化物半導体に対する化学量論比における酸素の組成比より小さい。つまり、第２酸化物半導体層１１０Ａとして、酸素が欠乏した状態の酸化物半導体が用いられる。換言すると、第２酸化物半導体層１１０Ａの酸素の組成比は、第１酸化物半導体層（トランジスタのチャネルとして用いられる酸化物半導体層）の酸素の組成比よりも小さい。ただし、第２酸化物半導体層１１０Ａの酸素の組成比は、第２酸化物半導体層１１０Ａと同様の組成の酸化物半導体に対する化学量論比における酸素の組成比と同じであってもよく、大きくてもよい。また、第２酸化物半導体層１１０Ａの酸素の組成比は、第１酸化物半導体層の酸素の組成比と同じであってもよく、大きくてもよい。
第１絶縁層１２０Ａが酸化絶縁層である場合、第１絶縁層１２０Ａの酸素の組成比は、第１絶縁層１２０Ａと同様の組成の酸化物に対する化学量論比における酸素の組成比より大きい。つまり、第１絶縁層１２０Ａとして、酸素を過剰に含んだ酸化物が用いられる。換言すると、第１絶縁層１２０Ａの酸素の組成比は、他の層で用いられた同様の組成の酸化物の酸素の組成比よりも大きい。ただし、第１絶縁層１２０Ａの酸素の組成比は、第１絶縁層１２０Ａと同様の組成の酸化物に対する化学量論比における酸素の組成比と同じであってもよく、小さくてもよい。また、第１絶縁層１２０Ａの酸素の組成比は、他の層で用いられた同様の組成の酸化物の酸素の組成比と同じであってもよく、小さくてもよい。
第１導電層１００Ａは、第１膜１０１Ａ、第２膜１０３Ａ、及び第３膜１０５Ａを有する。第１膜１０１Ａは、第２酸化物半導体層１１０Ａの鉛直下方において第２酸化物半導体層１１０Ａに接している。第１膜１０１Ａは、後述する第２導電層１３０Ａの第３膜１３５Ａに接している。第２膜１０３Ａは第１膜１０１Ａの下方に設けられている。第３膜１０５Ａは第２膜１０３Ａの下方に設けられている。
本実施形態では、第１導電層１００Ａ及び第２導電層１３０Ａとして、３つの膜が積層された構成を例示したが、この構成に限定されない。例えば、第１導電層１００Ａ及び第２導電層１３０Ａの各々が、４つ以上の膜が積層された積層構造、２つ膜が積層された積層構造、又は１つの膜で構成された単層構造であってもよい。
［第２実施形態に係る構成による効果］
ここで、図１０を用いて、本発明に至る過程において、発明者によって新たに見出された課題について説明する。また、図１１を用いて、本発明の第２実施形態に係る構成による効果について説明する。図１０は、従来の配線構造体における問題点を説明する断面図である。図１１は、本発明の一実施形態に係る配線構造体による効果を説明する断面図である。図１０に示す配線構造体１０Ｚ及び図１１に示す配線構造体１０Ａでは、第１絶縁層１２０Ｚ、１２０Ａとして酸化絶縁層が用いられた構成を例示している。第１導電層１００Ｚ及び第２導電層１３０Ｚの構成は、図８に示す第１導電層１００Ａ及び第２導電層１３０Ａの構成と同じである。
第１絶縁層１２０Ｚ、１２０Ａとして酸化絶縁層が用いられる場合、配線構造体１０Ｚ、１０Ａが適用されるデバイスの構造によって、酸化絶縁層の物性が異なる。例えば、配線構造体１０Ｚ、１０Ａが適用されるデバイスがトランジスタであり、トランジスタのチャネルとして酸化物半導体層が用いられ、酸化絶縁層が当該酸化物半導体層を覆う構造の場合、この酸化絶縁層として、当該酸化絶縁層の材料に対する化学量論比における酸素の割合よりも酸素の割合が高い酸化絶縁層が用いられる場合がある。この酸素の割合が高い酸化絶縁層は、熱処理によって、当該酸化絶縁層の外部に酸素を放出する。つまり、熱処理によって、当該酸化絶縁層に含まれる酸素は、当該酸化絶縁層に隣接する他の層に拡散する。
図１０の（Ａ）に示す配線構造体１０Ｚは、図８に示す配線構造体１０Ａと類似しているが、第１導電層１００Ｚの上方に酸化物半導体層及び間隙が設けられていない点において、配線構造体１０Ａとは相違する。図１０の（Ａ）の状態で熱処理を行うと、第１導電層１００Ｚと第２導電層１３０Ｚとの間のコンタクト抵抗が上昇する場合がある。その原因として以下の現象が起きていることが推測される。
図１０の（Ｂ）は、熱処理を行っている状態における第１絶縁層１２０Ｚ中の酸素の挙動、及び当該酸素による第１膜１０１Ｚの上面の変化を示す。図１０の（Ａ）の状態で熱処理を行うと、第１絶縁層１２０Ｚ中の酸素が第１導電層１００Ｚに拡散し、第１導電層１００Ｚの一部を酸化する。図１０の（Ｂ）では、第１導電層１００Ｚに含まれる第１膜１０１Ｚが酸化し、第１膜１０１Ｚの上面に酸化金属層１０９Ｚが形成された構成を例示した。酸化金属層１０９Ｚは、第１絶縁層１２０Ｚが接触する第１膜１０１Ｚの上面だけでなく、図１０の（Ａ）において第２導電層１３０Ｚの第３膜１３５Ｚが接触していた第１膜１０１Ｚの上面にも形成される。これは、第１絶縁層１２０Ｚから拡散した酸素が第１膜１０１Ｚと第３膜１３５Ｚとの界面を拡散し、第３膜１３５Ｚが接触する第１膜１０１Ｚの上面にも酸化金属層１０９Ｚが形成されるため、と考えられる。
上記のように、第１導電層１００Ｚと第２導電層１３０Ｚとの間に酸化金属層１０９Ｚが形成されると、両者間のコンタクト抵抗が上昇してしまう。
なお、図１０の（Ｂ）では、第１膜１０１Ｚの上面だけに酸化金属層１０９Ｚが形成された構成を例示したが、第３膜１３５Ｚの下面に酸化金属層１０９Ｚが形成される可能性もある。また、図１０の（Ｂ）では、図１０の（Ａ）で第１膜１０１Ｚと第３膜１３５Ｚとが接触していた領域の全体に酸化金属層１０９Ｚが形成された例を示したが、酸化金属層１０９Ｚが形成される領域は、両者が接触する領域の一部である可能性もある。
図１１に示すように、配線構造体１０Ａでは、第１膜１０１Ａと第３膜１３５Ａとの接触領域の付近に間隙１４０Ａが設けられているため、第１絶縁層１２０Ａは上記の接触領域の付近の第１膜１０１Ａ及び第３膜１３５Ａとは接触していない。そのため、第１絶縁層１２０Ａから拡散した酸素が、上記の接触領域の付近の第１膜１０１Ａ及び第３膜１３５Ａに到達することができない。その結果、図１０の（Ｂ）のように、第１導電層１００Ｚと第２導電層１３０Ｚとの間に酸化金属層１０９Ｚが形成されることを抑制することができる。
［配線構造体１０Ａの製造方法］
図１２及び図１３を用いて、本発明の一実施形態に係る配線構造体１０Ａの製造方法について説明する。図１２及び図１３は、本発明の一実施形態に係る配線構造体の製造方法を示す断面図である。
図１２に示すように、下地層９０Ａの上方に第１導電層１００Ａ、第２酸化物半導体層１１０Ａ、及び第１絶縁層１２０Ａが形成された状態で、第１開口１２１Ａに対応する領域が開口されたフォトレジスト３００Ａを用いて、第１絶縁層１２０Ａをエッチングする。エッチングの条件として、第２酸化物半導体層１１０Ａのエッチングレートに対して第１絶縁層１２０Ａのエッチングレートが高い条件が用いられる。図１２の状態は、第１絶縁層１２０Ａのエッチングが第２酸化物半導体層１１０Ａでストップした状態である。つまり、第２酸化物半導体層１１０Ａは第１絶縁層１２０Ａのエッチングにおいて、エッチングストッパの機能を有している。
ここで、第１絶縁層１２０Ａをドライエッチングでエッチングする場合、一般的に絶縁層をエッチングするドライエッチング条件では酸化物半導体層はほとんどエッチングされない。特に、第１絶縁層１２０Ａとして酸化シリコン及び窒化シリコンが用いられ、第２酸化物半導体層１１０ＡとしてＩｎ、Ｇａ、Ｚｎ、及びＯを含む酸化物半導体（以下、ＩＧＺＯという）が用いられた構成の場合、酸化シリコンをエッチングするドライエッチング条件ではＩＧＺＯはほとんどエッチングされない。したがって、第１絶縁層１２０Ａの膜厚の面内ばらつきが大きい場合、又は第１絶縁層１２０Ａのエッチング工程において第１絶縁層１２０Ａよりも下層に設けられた他の絶縁層をエッチングする場合であっても、第１開口１２１Ａが形成された領域におけるドライエッチングは第２酸化物半導体層１１０Ａでストップする。
図１２に示すように、第２酸化物半導体層１１０Ａが表面に露出した状態で、例えばフッ酸（ＨＦ）等のように、第１絶縁層１２０Ａのエッチングレートに比べて第２酸化物半導体層１１０Ａのエッチングレートが高い条件でウェットエッチングする。このウェットエッチングによって第２酸化物半導体層１１０Ａは、第１開口１２１Ａの底部における第１絶縁層１２０Ａの端部よりも水平方向にサイドエッチングされる。その結果、図１３に示すように、第１絶縁層１２０Ａの第１導電層１００Ａに対向する第１面１２３Ａの一部が露出され、図８の間隙１４０に相当する空間が形成される。図１３に示す構造体に対して第２導電層１３０Ａを成膜することで、図８に示す配線構造体１０Ａを形成することができる。
〈第３実施形態〉
図１４〜図２１を用いて、本発明の一実施形態に係る半導体装置（トランジスタ）、当該半導体装置を用いた表示装置、及び表示装置の製造方法について説明する。なお、以下に示す実施形態では、上記の第１実施形態及び第２実施形態で説明した配線構造体を液晶表示装置の回路を構成するトランジスタに適用した構成ついて説明する。
［表示装置２０Ｂの概要］
図１４は、本発明の一実施形態に係る表示装置の概要を示す平面図である。図１４に示すように、表示装置２０Ｂは、アレイ基板３００Ｂ、シール部４００Ｂ、対向基板５００Ｂ、フレキシブルプリント回路基板６００Ｂ（ＦＰＣ６００Ｂ）、およびＩＣチップ７００Ｂを有する。アレイ基板３００Ｂおよび対向基板５００Ｂはシール部４００Ｂによって貼り合わせられている。シール部４００Ｂに囲まれた液晶領域２２Ｂには、複数の画素回路３１０Ｂがマトリクス状に配置されている。液晶領域２２Ｂは、後述する液晶素子４１０Ｂと平面視において重なる領域である。
シール部４００Ｂと平面視において重なるシール領域２４Ｂは、液晶領域２２Ｂの周囲の領域である。ＦＰＣ６００Ｂは端子領域２６Ｂに設けられている。端子領域２６Ｂはアレイ基板３００Ｂが対向基板５００Ｂから露出された領域であり、シール領域２４Ｂの外側に設けられている。なお、シール領域２４Ｂの外側とは、シール部４００Ｂによって囲まれた領域の外側を意味する。ＩＣチップ７００ＢはＦＰＣ６００Ｂ上に設けられている。ＩＣチップ７００Ｂは各画素回路３１０Ｂを駆動させるための信号を供給する。
［表示装置２０Ｂの回路構成］
図１５は、本発明の一実施形態に係る表示装置の回路構成を示すブロック図である。図１５に示すように、画素回路３１０Ｂが配置された液晶領域２２ＢのＤ１方向（列方向）に隣接する位置にはソースドライバ回路３２０Ｂが設けられており、Ｄ２方向（行方向）に隣接する位置にはゲートドライバ回路３３０Ｂが設けられている。ソースドライバ回路３２０Ｂ及びゲートドライバ回路３３０Ｂは、上記のシール領域２４Ｂに設けられている。
ソースドライバ回路３２０Ｂからソース配線３２１ＢがＤ１方向に延びており、Ｄ１方向に配列された複数の画素回路３１０Ｂに接続されている。ゲートドライバ回路３３０Ｂからゲート配線３３１ＢがＤ２方向に延びており、Ｄ２方向に配列された複数の画素回路３１０Ｂに接続されている。
端子領域２６Ｂには端子部３３３Ｂが設けられている。端子部３３３Ｂとソースドライバ回路３２０Ｂとは接続配線３４１Ｂで接続されている。同様に、端子部３３３Ｂとゲートドライバ回路３３０Ｂとは接続配線３４１Ｂで接続されている。ＦＰＣ６００Ｂが端子部３３３Ｂに接続されることで、ＦＰＣ６００Ｂが接続された外部機器と表示装置２０Ｂとが接続され、外部機器からの信号が表示装置２０Ｂに設けられた各画素回路３１０Ｂを駆動する。
第１実施形態及び第２実施形態に示す配線構造体は、上記のソース配線３２１Ｂ、ゲート配線３３１Ｂ、及び接続配線３４１Ｂに適用される。また、第１実施形態及び第２実施形態に示す配線構造体は、画素回路３１０Ｂ、ソースドライバ回路３２０Ｂ、及びゲートドライバ回路３３０Ｂに含まれる配線及びトランジスタに適用される。
［表示装置２０Ｂの画素回路３１０Ｂ］
図１６は、本発明の一実施形態に係る表示装置の画素回路を示す回路図である。図１６に示すように、画素回路３１０Ｂはトランジスタ８００Ｂ、保持容量８９０Ｂ、及び液晶素子４１０Ｂなどの素子を含む。トランジスタ８００Ｂはゲート電極８１０Ｂ、ソース電極８３０Ｂ、及びドレイン電極８４０Ｂを有する。ゲート電極８１０Ｂはゲート配線３３１Ｂに接続されている。ソース電極８３０Ｂはソース配線３２１Ｂに接続されている。ドレイン電極８４０Ｂは保持容量８９０Ｂ及び液晶素子４１０Ｂに接続されている。第１実施形態及び第２実施形態に示す配線構造体は、図１６に示す各配線及びトランジスタに適用される。なお、本実施形態では、説明の便宜上、８３０Ｂをソース電極といい、８４０Ｂをドレイン電極というが、それぞれの電極のソースとしての機能とドレインとしての機能とが入れ替わってもよい。
［表示装置２０Ｂの断面構造］
図１７は、本発明の一実施形態に係る表示装置の断面図である。図１７に示すように、表示装置２０Ｂは、同一基板上に構造が異なるトランジスタ８００Ｂ、９００Ｂが設けられた表示装置である。トランジスタ８００Ｂの構造はトランジスタ９００Ｂの構造とは異なる。具体的には、トランジスタ８００Ｂは、チャネルとして第１酸化物半導体層８２０Ｂが用いられたボトムゲート型トランジスタである。トランジスタ９００Ｂは、チャネルとして半導体層９２０Ｂが用いられたトップゲート型トランジスタである。例えば、トランジスタ８００Ｂは画素回路３１０Ｂに用いられ、トランジスタ９００Ｂはソースドライバ回路３２０Ｂ及びゲートドライバ回路３３０Ｂに用いられる。なお、トランジスタ９００Ｂが画素回路３１０Ｂに用いられてもよい。
トランジスタ８００Ｂは、基板３０１Ｂに形成されたトランジスタであり、絶縁層３４０Ｂ、３４２Ｂ、３４４Ｂ、３４６Ｂを下地層とするトランジスタである。絶縁層３４６Ｂの上にゲート電極８１０Ｂが設けられている。ゲート電極８１０Ｂの上方に第１酸化物半導体層８２０Ｂが設けられている。ゲート電極８１０Ｂは第１酸化物半導体層８２０Ｂに対向している。ゲート電極８１０Ｂと第１酸化物半導体層８２０Ｂとの間に、ゲート絶縁層として機能する絶縁層３４８Ｂが設けられている。第１酸化物半導体層８２０Ｂのパターンの一方の端部にはソース電極８３０Ｂが設けられており、他方の端部にはドレイン電極８４０Ｂが設けられている。ソース電極８３０Ｂ及びドレイン電極８４０Ｂは、それぞれ第１酸化物半導体層８２０Ｂの上面及び側面において、第１酸化物半導体層８２０Ｂに接続されている。
第１酸化物半導体層８２０Ｂ、ソース電極８３０Ｂ、及びドレイン電極８４０Ｂの上に絶縁層３５０Ｂ、３５２Ｂが設けられている。絶縁層３５０Ｂ、３５２Ｂには、開口８５１Ｂ、８６１Ｂが設けられている。絶縁層３５２Ｂの上及び開口８５１Ｂの内部にソース配線８５０Ｂが設けられている。絶縁層３５２Ｂの上及び開口８６１Ｂの内部にドレイン配線８６０Ｂが設けられている。
ソース配線８５０Ｂ及びドレイン配線８６０Ｂの上に絶縁層３５４Ｂが設けられている。絶縁層３５４Ｂの上に、複数の画素に共通して設けられる共通電極８８０Ｂが設けられている。共通電極８８０Ｂの上に絶縁層３５６Ｂが設けられている。絶縁層３５４Ｂ、３５６Ｂには開口８７１Ｂが設けられている。絶縁層３５６Ｂの上及び開口８７１Ｂの内部に画素電極８７０Ｂが設けられている。
図１８は、本発明の一実施形態に係る表示装置の画素電極及び共通電極の平面図である。図１８に示すように、共通電極８８０Ｂは、平面視において画素電極８７０Ｂと重なる重畳領域と、画素電極８７０Ｂと重ならない非重畳領域とを有する。画素電極８７０Ｂと共通電極８８０Ｂとの間に電圧を供給すると、画素電極８７０Ｂから非重畳領域の共通電極８８０Ｂに向かって横電界が形成される。この横電界によって液晶素子４１０Ｂに含まれる液晶分子が動作することで、画素の階調が決定される。
上記の構造において、ソース電極８３０Ｂとソース配線８５０Ｂとの間のコンタクト構造、及びドレイン電極８４０Ｂとドレイン配線８６０Ｂとの間のコンタクト構造として、図１又は図６の配線構造体１０を適用することができる。この場合、構造物２００は第１酸化物半導体層８２０Ｂに対応する。第１導電層１００はソース電極８３０Ｂ又はドレイン電極８４０Ｂに対応する。第１絶縁層１２０は絶縁層３５０Ｂ、３５２Ｂに対応する。第１開口１２１は開口８５１Ｂ又は開口８６１Ｂに対応する。第２導電層１３０はソース配線８５０Ｂ又はドレイン配線８６０Ｂに対応する。
なお、第１導電層１００がソース電極８３０Ｂに対応する場合、ドレイン電極８４０Ｂを「第３導電層」という場合がある。この場合、第１酸化物半導体層８２０Ｂは、第１導電層（ソース電極８３０Ｂ）と第３導電層（ドレイン電極８４０Ｂ）との間の設けられている、ということができる。ソース配線８５０Ｂ及びドレイン配線８６０Ｂより上方の絶縁層３５４Ｂ、３５６Ｂを「第３絶縁層」という場合がある。開口８７１Ｂを「第４開口」という場合がある。
トランジスタ９００Ｂは、基板３０１Ｂに形成されたトランジスタであり、絶縁層３４０Ｂを下地層とするトランジスタである。絶縁層３４０Ｂの上に遮光層９１０Ｂが設けられている。遮光層９１０Ｂの上に絶縁層３４２Ｂが設けられている。絶縁層３４２Ｂの上に半導体層９２０Ｂが設けられている。半導体層９２０Ｂの上方にゲート電極９３０Ｂが設けられている。半導体層９２０Ｂとゲート電極９３０Ｂとの間に、ゲート絶縁層として機能する絶縁層３４４Ｂが設けられている。ゲート電極９３０Ｂの上に絶縁層３４６Ｂ、３４８Ｂ、３５０Ｂ、３５２Ｂが設けられている。これらの絶縁層には、開口９４１Ｂ、９５１Ｂが設けられている。絶縁層３５２Ｂの上及び開口９４１Ｂの内部にソース配線９４０Ｂが設けられている。絶縁層３５２Ｂの上及び開口９５１Ｂの内部にドレイン配線９５０Ｂが設けられている。ソース配線９４０Ｂ及びドレイン配線９５０Ｂの上に絶縁層３５４Ｂが設けられている。
ここで、第１酸化物半導体層８２０Ｂよりも下方に設けられた絶縁層であって、半導体層９２０Ｂよりも上方に設けられた絶縁層である絶縁層３４４Ｂ、３４６Ｂ、３４８Ｂのうち少なくともいずれか一つの絶縁層を「第２絶縁層」という場合がある。この場合、当該第２絶縁層は、図１の構造物２００に対応する第１酸化物半導体層８２０Ｂの下方に設けられている、ということができる。半導体層９２０Ｂは、当該第２絶縁層の下方に設けられ、平面視において、図１の第１開口１２１に対応する開口８５１Ｂ、８６１Ｂと重ならない領域に設けられている、ということができる。また、開口９４１Ｂ、９５１Ｂのうち、図１の第１絶縁層１２０に対応する絶縁層３５０Ｂ、３５２Ｂの領域に設けられた開口を「第２開口」という場合がある。開口９４１Ｂ、９５１Ｂのうち、上記の第２絶縁層の領域に設けられた開口を「第３開口」という場合がある。この場合、当該第２開口及び第３開口は、それぞれ平面視において半導体層９２０Ｂと重なる領域に設けられている、ということができる。
絶縁層３５０Ｂとして、酸化絶縁層を用いることができる。当該酸化絶縁層の酸素の組成比は、当該酸化絶縁層と同様の組成の酸化物に対する化学量論比における酸素の組成比より大きくてもよい。換言すると、絶縁層３５０Ｂの酸素の組成比は、図１７に示す他の絶縁層として用いられた酸化絶縁層の酸素の組成比よりも大きくてもよい。例えば、絶縁層３５０Ｂの酸素の組成比は、ゲート絶縁層として機能する絶縁層３４８Ｂが酸化物を含む場合の、当該酸化物の酸素の組成比よりも大きくてもよい。
［表示装置２０Ｂの製造方法］
図１９及び図２０を用いて、表示装置２０Ｂの製造方法について説明する。トランジスタ８００Ｂ、９００Ｂの製造方法は一般的なボトムゲート型トランジスタ及びトップゲート型トランジスタの製造方法を用いるため、ここでは説明を省略する。図１９及び図２０では、絶縁層に開口を形成する方法について説明する。
図１９は、絶縁層３５０Ｂ、３５２Ｂに開口８５１Ｂ、８６１Ｂ、９４１Ｂ、９５１Ｂを形成する直前の状態を示す図である。図１９に示す状態で、絶縁層３５２Ｂの上に、開口８５１Ｂ、８６１Ｂ、９４１Ｂ、９５１Ｂに対応する領域が開口されたレジストマスクを形成する。そして、ソース電極８３０Ｂ、ドレイン電極８４０Ｂ、又は半導体層９２０Ｂに達する開口８５１Ｂ、８６１Ｂ、９４１Ｂ、９５１Ｂを形成する。これらの開口の形成はドライエッチングによって行われる。
図１９及び図２０に示すように、半導体層９２０Ｂの上方に設けられた絶縁層の積層数は、ソース電極８３０Ｂ及びドレイン電極８４０Ｂの上方に設けられた絶縁層の積層数より多い。したがって、同一の工程で開口８５１Ｂ、８６１Ｂ、９４１Ｂ、９５１Ｂを開口しようとすると、開口８５１Ｂ、８６１Ｂが先にソース電極８３０Ｂ及びドレイン電極８４０Ｂに達し、その状態で開口９４１Ｂ、９５１Ｂの開口形成が継続される。その結果、開口９４１Ｂ、９５１Ｂが半導体層９２０Ｂに達するまでの間、ソース電極８３０Ｂ及びドレイン電極８４０Ｂはエッチングされ続ける。図２０に示す状態におけるソース電極８３０Ｂ及びドレイン電極８４０Ｂの形状は図４に示す形状である。
図２０に示すように、開口９４１Ｂ、９５１Ｂによって露出された半導体層９２０Ｂの表面に形成された酸化膜を除去するために、例えばＨＦを用いた薬液処理が行われる。この薬液処理によって、ソース電極８３０Ｂ及びドレイン電極８４０Ｂの形状は図５に示す形状になる。図２０に示す絶縁層３５２Ｂの上及び開口８５１Ｂ、８６１Ｂ、９４１Ｂ、９５１Ｂの内部に導電層を成膜し、パターニングすることによって、ソース配線８５０Ｂ、９４０Ｂ及びドレイン配線８６０Ｂ、９５０Ｂを形成する。上記の製造方法によってトランジスタ８００Ｂ、９００Ｂが形成される。
［第３実施形態の変形例］
図２１を用いて、第３実施形態の変形例に係る表示装置２０Ｃについて説明する。図２１は、本発明の一実施形態に係る表示装置の概要を示す断面図である。図２１に示す表示装置２０Ｃは図１７に示す表示装置２０Ｂと類似しているが、表示装置２０Ｃに含まれるトランジスタ８００Ｃの構成が表示装置２０Ｂに含まれるトランジスタ８００Ｂの構成と相違する。以下、図２１に示す表示装置２０Ｃの構成のうち、図１７に示す表示装置２０Ｂと同様の構成については説明を省略し、表示装置２０Ｂとの相違点について説明する。
図２１に示すように、ソース電極８３０Ｃとソース配線８５０Ｃとのコンタクト構造、及びドレイン電極８４０Ｃとドレイン配線８６０Ｃとのコンタクト構造として、図８に示す配線構造体１０Ａが用いられている。また、ソース電極８３０Ｃ及びドレイン電極８４０Ｃの各々の上に第２酸化物半導体層８３３Ｃ、８４３Ｃが設けられている。
図８と図２１とを対比すると、第１導電層１００Ａはソース電極８３０Ｃ又はドレイン電極８４０Ｃに対応し、第２酸化物半導体層１１０Ａは第２酸化物半導体層８３３Ｃ又は８４３Ｃに対応し、第１絶縁層１２０Ａは絶縁層３５０Ｃ、３５２Ｃに対応し、第１開口１２１Ａは開口８５１Ｃ又は開口８６１Ｃに対応し、第２導電層１３０Ａはソース配線８５０Ｃ又はドレイン配線８６０Ｃに対応する。
ここで、第１酸化物半導体層８２０Ｃよりも下方に設けられた絶縁層であって、半導体層９２０Ｃよりも上方に設けられた絶縁層である絶縁層３４４Ｃ、３４６Ｃ、３４８Ｃのうち少なくともいずれか一つの絶縁層を「第２絶縁層」という場合がある。この場合、当該第２絶縁層は、図８の第１導電層１００Ａに対応するソース電極８３０Ｃ及びドレイン電極８４０Ｃの下方に設けられている、ということができる。半導体層９２０Ｃは、当該第２絶縁層の下方に設けられ、平面視において、図８の第１開口１２１Ａに対応する開口８５１Ｃ、８６１Ｃと重ならない領域に設けられている、ということができる。また、開口９４１Ｃ、９５１Ｃのうち、図８の第１絶縁層１２０Ａに対応する絶縁層３５０Ｃ、３５２Ｃの領域に設けられた開口を「第２開口」という場合がある。開口９４１Ｃ、９５１Ｃのうち、上記の第２絶縁層の領域に設けられた開口を「第３開口」という場合がある。この場合、当該第２開口及び第３開口は、それぞれ平面視において半導体層９２０Ｃと重なる領域に設けられている、ということができる。
第２酸化物半導体層８３３Ｃ、８４３Ｃの酸素の組成比は、これらの酸化物半導体層と同様の組成の酸化物半導体に対する化学量論比における酸素の組成比より小さい。換言すると、第２酸化物半導体層８３３Ａ、８４３Ｃの酸素の組成比は、第１酸化物半導体層８２０Ｃの酸素の組成比よりも小さい。
絶縁層３５０Ｃとして、酸化絶縁層を用いることができる。当該酸化絶縁層の酸素の組成比は、当該酸化絶縁層と同様の組成の酸化物に対する化学量論比における酸素の組成比より大きくてもよい。換言すると、絶縁層３５０Ｃの酸素の組成比は、図２１に示す他の絶縁層として用いられた酸化絶縁層の酸素の組成比よりも大きくてもよい。例えば、絶縁層３５０Ｃの酸素の組成比は、ゲート絶縁層として機能する絶縁層３４８Ｃが酸化物を含む場合の、当該酸化物の酸素の組成比よりも大きくてもよい。
図２１に示す表示装置２０Ｃの製造方法において、開口８５１Ｃ、８６１Ｃ、９４１Ｃ、９５１Ｃを形成する工程は、図１９及び図２０と同様の製造方法を用いて行われる。このとき、図１２に示すように、第２酸化物半導体層８３３Ｃ、８４３Ｃが開口８５１Ｃ、８６１Ｃのエッチングストッパとして機能する。また、図１３に示すような第２酸化物半導体層８３３Ｃ、８４３Ｃのサイドエッチングは、開口９４１Ｃ、９５１Ｃによって露出された半導体層９２０Ｃの表面に形成された酸化膜を除去する薬液処理によって行われる。
〈第４実施形態〉
図２２〜図２４を用いて、本発明の一実施形態に係る半導体装置（トランジスタ）、当該半導体装置を用いた表示装置、及び表示装置の製造方法について説明する。なお、以下に示す実施形態では、上記の第１実施形態及び第２実施形態で説明した配線構造体を有機ＥＬ表示装置の回路を構成する半導体装置に適用した構成ついて説明する。なお、表示装置２０Ｄの概要及び回路構成は図１４及び図１５に示すものと同様なので、説明を省略する。
［表示装置２０Ｄの画素回路３１０Ｄ］
図２２は、本発明の一実施形態に係る表示装置の画素回路を示す回路図である。図２２に示すように、画素回路３１０Ｄは駆動トランジスタ９６０Ｄ、選択トランジスタ９７０Ｄ、保持容量９８０Ｄ、及び発光素子ＤＯなどの素子を含む。選択トランジスタ９７０Ｄのソース電極は信号線９７１Ｄに接続され、選択トランジスタ９７０Ｄのゲート電極はゲート線９７３Ｄに接続されている。駆動トランジスタ９６０Ｄのソース電極はアノード電源線９６１Ｄに接続され、駆動トランジスタ９６０Ｄのドレイン電極は発光素子ＤＯの一端に接続されている。発光素子ＤＯの他端はカソード電極９６３Ｄに接続されている。駆動トランジスタ９６０Ｄのゲート電極は選択トランジスタ９７０Ｄのドレイン電極に接続されている。保持容量９８０Ｄは駆動トランジスタ９６０Ｄのゲート電極及びドレイン電極に接続されている。信号線９７１Ｄには、発光素子ＤＯの発光強度を決める階調信号が供給される。ゲート線９７３Ｄには、上記の階調信号を書き込む画素行を選択する信号が供給される。
［表示装置２０Ｄの断面構造］
図２３は、本発明の一実施形態に係る表示装置の断面図である。図２３に示す表示装置２０Ｄの構成は、図１７に示す表示装置２０Ｂと類似しているが、表示装置２０Ｄの絶縁層３５４Ｄよりも上方の構造が表示装置２０Ｂの絶縁層３５４Ｂよりも上方の構造と相違する。以下、図２３に示す表示装置２０Ｄの構成のうち、図１７に示す表示装置２０Ｂと同様の構成については説明を省略し、表示装置２０Ｂとの相違点について説明する。
図２３に示すように、表示装置２０Ｄは、絶縁層３５４Ｄの上方に画素電極９８１Ｄ、発光層９８３Ｄ、及び共通電極９８５Ｄを有する。画素電極９８１Ｄは絶縁層３５４Ｄの上及び開口８７１Ｄの内部に設けられている。画素電極９８１Ｄの上に絶縁層３５８Ｄが設けられている。絶縁層３５８Ｄには開口３５９Ｄが設けられている。開口３５９Ｄは発光領域に対応する。つまり、絶縁層３５８Ｄは画素を画定する。開口３５９Ｄによって露出した画素電極９８１Ｄの上に発光層９８３Ｄ及び共通電極９８５Ｄが設けられている。画素電極９８１Ｄ及び発光層９８３Ｄは、各画素に対して個別に設けられている。一方、共通電極９８５Ｄは、複数の画素に共通して設けられている。発光層９８３Ｄは、画素の表示色に応じて異なる材料が用いられる。
［第４実施形態の変形例］
図２４を用いて、第４実施形態の変形例に係る表示装置２０Ｅについて説明する。図２４は、本発明の一実施形態に係る表示装置の概要を示す断面図である。図２４に示す表示装置２０Ｅは図２１に示す表示装置２０Ｃと類似しているが、表示装置２０Ｅの絶縁層３５４Ｅよりも上方の構造が表示装置２０Ｃの絶縁層３５４Ｃよりも上方の構造と相違する。表示装置２０Ｅの絶縁層３５４Ｅよりも上方の構造は、上記の表示装置２０Ｄの構造と同様の構造なので、説明を省略する。
第３実施形態及び４実施形態では、第１実施形態及び第２実施形態で説明した配線構造体を液晶表示装置及び有機ＥＬ表示装置に適用した構成について例示したが、これらの表示装置以外の表示装置(例えば、有機ＥＬ表示装置以外の自発光型表示装置又は電子ペーパ型表示装置)に当該配線構造体を適用してもよい。また、中小型の表示装置から大型の表示装置まで、特に限定することなく上記配線構造体の適用が可能である。
本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態の表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
１０：配線構造体、 ２０Ｂ：表示装置、 ２２Ｂ：液晶領域、 ２４Ｂ：シール領域、 ２６Ｂ：端子領域、 ９０：下地層、 １００：第１導電層、 １０１、１３１：第１膜、 １０１−１、１０１−２、１２０−１、１２０−２：上面、 １０３、１３３：第２膜、 １０５、１３５：第３膜、 １０７Ａ：第２面、 １０９Ｚ：酸化金属層、 １１０Ａ：第２酸化物半導体層、 １２０：第１絶縁層、 １２１：第１開口、 １２１−１、１２１−２：側壁、 １２１Ａ：第１開口、 １２３Ａ：第１面、 １３０：第２導電層、 １４０、１５０：間隙、 ２００：構造物、 ２０１：パターン縁部、 ２０３：底部、 ２０５：上部、 ３００：フォトレジスト、 ３００Ｂ：アレイ基板、 ３０１Ｂ：基板、 ３１０Ｂ：画素回路、 ３２０Ｂ：ソースドライバ回路、 ３２１Ｂ：ソース配線、 ３３０Ｂ：ゲートドライバ回路、 ３３１Ｂ：ゲート配線、 ３３３Ｂ：端子部、 ３４０Ｂ、３４２Ｂ、３４４Ｂ、３４４Ｃ、３４６Ｂ、３４６Ｃ、３４８Ｂ、３５０Ｂ、３５２Ｂ、３５４Ｂ、３５４Ｄ、３５６Ｂ、３５８Ｄ：絶縁層、 ３４１Ｂ：接続配線、 ３５９Ｄ：開口、 ４００Ｂ：シール部、 ４１０Ｂ：液晶素子、 ５００Ｂ：対向基板、 ６００ＢＦＰＣ６００Ｂ：フレキシブルプリント回路基板、 ７００Ｂ：チップ、 ８００Ｂ：トランジスタ、 ８１０Ｂ：ゲート電極、 ８２０Ｂ：第１酸化物半導体層、 ８３０Ｂ：ソース電極、 ８３３Ａ、８４３Ｃ：第２酸化物半導体層、 ８４０Ｂ：ドレイン電極、 ８５０Ｂ：ソース配線、 ８５１Ｂ、８６１Ｂ、８７１Ｂ：開口、 ８６０Ｂ：ドレイン配線、 ８７０Ｂ：画素電極、 ８８０Ｂ、９８５Ｄ：共通電極、 ８９０Ｂ：保持容量、 ９００Ｂ：トランジスタ、 ９１０Ｂ：遮光層、 ９２０Ｂ：半導体層、 ９３０Ｂ：ゲート電極、 ９４０Ｂ：ソース配線、 ９４１Ｂ：開口、 ９５０Ｂ：ドレイン配線、 ９５１Ｂ：開口、 ９６０Ｄ：駆動トランジスタ、 ９６１Ｄ：アノード電源線、 ９６３Ｄ：カソード電極、 ９７０Ｄ：選択トランジスタ、 ９７１Ｄ：信号線、 ９７３Ｄ：ゲート線、 ９８０Ｄ：保持容量、 ９８１Ｄ：画素電極、 ９８３Ｄ：発光層

Claims (12)

  1. パターンを有する構造物と、
    前記構造物の上方において、前記構造物のパターンの縁を横切るように設けられた、前記構造物のパターンの縁の段差を反映した形状を有する第１導電層と、
    前記第１導電層の上方に設けられ、平面視において前記構造物のパターンの縁と重なる第１開口を備えた第１絶縁層と、
    前記第１開口の内部に設けられ、前記第１導電層に接続された第２導電層と、
    を有する配線構造体。
  2. 前記第１導電層は、第１膜及び前記第１膜の下方の第２膜を含み、
    前記第１膜の前記第２膜側の面の一部は前記第２膜から露出されている、請求項１に記載の配線構造体。
  3. 前記第１導電層は、前記第２膜の下方の第３膜をさらに含み、
    前記第２導電層は、前記第３膜に接している、請求項２に記載の配線構造体。
  4. 前記第２膜と前記第２導電層との間に間隙が設けられている、請求項２又は３に記載の配線構造体。
  5. 前記構造物の下方に設けられた第２絶縁層と、
    前記第２絶縁層の下方に設けられ、平面視において前記第１開口と重ならない領域に設けられた半導体層と、
    をさらに有し、
    前記構造物は、前記第１導電層に接続された第１酸化物半導体層を含み、
    前記第１絶縁層は、平面視において前記半導体層と重なる領域に第２開口を備え、
    前記第２絶縁層は、平面視において前記第２開口と重なる領域に第３開口を備える、請求項１乃至４のいずれか一に記載の配線構造体。
  6. 第１導電層と、
    前記第１導電層の上方に設けられた第２酸化物半導体層と、
    前記第２酸化物半導体層の上方に設けられ、平面視において前記第１導電層と重なる第１開口を備えた第１絶縁層と、
    前記第１開口の内部に設けられ、前記第１導電層に接続された第２導電層と、
    を有し、
    前記第１導電層と前記第１絶縁層との間には、前記第２酸化物半導体層によって囲まれた間隙が設けられており、
    平面視において、前記第１導電層と前記第２導電層とが接する領域は、前記間隙によって囲まれている配線構造体。
  7. 前記第１導電層に対向する前記第１絶縁層の前記第１導電層側の第１面の一部は、前記第２導電層から前記第２酸化物半導体層まで前記間隙に露出され、
    前記第１面に対向する前記第１導電層の第２面の一部は、前記第２導電層から前記第２酸化物半導体層まで前記間隙に露出されている、請求項６に記載の配線構造体。
  8. 前記第２酸化物半導体層の酸素の組成比は、前記第２酸化物半導体層と同様の組成の酸化物半導体に対する化学量論比における酸素の組成比より小さい、請求項６又は７に記載の配線構造体。
  9. 前記第１絶縁層は酸化物であり、
    前記第１絶縁層の酸素の組成比は、前記第１絶縁層と同様の組成の酸化物に対する化学量論比における酸素の組成比より大きい、請求項８に記載の配線構造体。
  10. 前記第１導電層の下方に設けられた第２絶縁層と、
    前記第２絶縁層の下方に設けられ、平面視において前記第１開口と重ならない領域に設けられた半導体層と、
    をさらに有し、
    前記第１絶縁層は、平面視において前記半導体層と重なる領域に第２開口を備え、
    前記第２絶縁層は、平面視において前記第２開口と重なる領域に第３開口を備える、請求項６乃至９のいずれか一に記載の配線構造体。
  11. 請求項１乃至１０のいずれか一に記載の配線構造体と、
    前記第１導電層に接続された第１酸化物半導体層と、
    前記第１酸化物半導体層に対向するゲート電極と、
    前記第１酸化物半導体層と前記ゲート電極との間のゲート絶縁層と、
    前記第１酸化物半導体層に接続された第３導電層と、
    を有し、
    前記第１酸化物半導体層は、前記第１導電層と前記第３導電層との間に設けられている半導体装置。
  12. 請求項１１に記載の半導体装置と、
    前記半導体装置の上に設けられ、第４開口を備えた第３絶縁層と、
    前記第３絶縁層の上及び前記第４開口に設けられ、前記第３導電層に接続された画素電極と、
    を有する表示装置。
JP2019002537A 2019-01-10 2019-01-10 配線構造体、半導体装置、及び表示装置 Active JP7263013B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019002537A JP7263013B2 (ja) 2019-01-10 2019-01-10 配線構造体、半導体装置、及び表示装置
CN201911403498.5A CN111430409B (zh) 2019-01-10 2019-12-31 配线构造体、半导体器件和显示装置
US16/733,435 US11488984B2 (en) 2019-01-10 2020-01-03 Wiring structure, semiconductor device and display device
US17/958,515 US20230027596A1 (en) 2019-01-10 2022-10-03 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019002537A JP7263013B2 (ja) 2019-01-10 2019-01-10 配線構造体、半導体装置、及び表示装置

Publications (2)

Publication Number Publication Date
JP2020113615A true JP2020113615A (ja) 2020-07-27
JP7263013B2 JP7263013B2 (ja) 2023-04-24

Family

ID=71516140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019002537A Active JP7263013B2 (ja) 2019-01-10 2019-01-10 配線構造体、半導体装置、及び表示装置

Country Status (3)

Country Link
US (2) US11488984B2 (ja)
JP (1) JP7263013B2 (ja)
CN (1) CN111430409B (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011199272A (ja) * 2010-02-26 2011-10-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2012017584A1 (ja) * 2010-08-03 2012-02-09 シャープ株式会社 薄膜トランジスタ基板
JP2016006855A (ja) * 2014-05-30 2016-01-14 株式会社半導体エネルギー研究所 半導体装置とその作製方法、電子機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3312383B2 (ja) 1991-10-31 2002-08-05 ソニー株式会社 半導体装置の配線形成方法
JPH10335581A (ja) 1997-05-29 1998-12-18 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3102405B2 (ja) 1998-02-13 2000-10-23 日本電気株式会社 半導体装置の製造方法
EP2284891B1 (en) * 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
KR102004305B1 (ko) * 2011-02-11 2019-07-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 그 제작 방법, 그리고 조명 장치 및 표시 장치
EP2827371B1 (en) * 2013-06-28 2018-08-22 LG Display Co., Ltd. Organic light emitting display apparatus and manufacturing method thereof
JP2015225104A (ja) * 2014-05-26 2015-12-14 株式会社ジャパンディスプレイ 表示装置
JP6240692B2 (ja) * 2016-02-15 2017-11-29 株式会社ジャパンディスプレイ 表示装置および表示装置の製造方法
JP6762845B2 (ja) * 2016-10-28 2020-09-30 株式会社ジャパンディスプレイ 表示装置及び配線基板
WO2018146569A1 (ja) * 2017-02-07 2018-08-16 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011199272A (ja) * 2010-02-26 2011-10-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2012017584A1 (ja) * 2010-08-03 2012-02-09 シャープ株式会社 薄膜トランジスタ基板
JP2016006855A (ja) * 2014-05-30 2016-01-14 株式会社半導体エネルギー研究所 半導体装置とその作製方法、電子機器

Also Published As

Publication number Publication date
US11488984B2 (en) 2022-11-01
CN111430409B (zh) 2023-10-27
US20230027596A1 (en) 2023-01-26
US20200227443A1 (en) 2020-07-16
CN111430409A (zh) 2020-07-17
JP7263013B2 (ja) 2023-04-24

Similar Documents

Publication Publication Date Title
KR20230106139A (ko) 유기전계발광 표시장치 및 그 제조방법
CN106981520B (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
US20180122877A1 (en) Organic Light Emitting Display Device and Method of Manufacturing the Same
JP6019507B2 (ja) 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
JP2016146422A (ja) 表示装置
KR102281846B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US9397127B2 (en) Thin film transistor array panel and method of manufacturing the same
JP7327940B2 (ja) 半導体装置及び表示装置
JP2018170326A (ja) 表示装置
JP2016127190A (ja) 表示装置
JP2016062885A (ja) 表示装置およびその製造方法、ならびに電子機器
KR20110010275A (ko) 어레이 기판 및 이의 제조방법
US11043545B2 (en) Display substrate, fabricating method thereof, and display device
JP2019179806A (ja) 半導体装置および表示装置
JPWO2007039954A1 (ja) 薄膜トランジスタアレイ基板の製造方法、及び薄膜トランジスタアレイ基板
KR20100005303A (ko) 어레이 기판 및 이의 제조방법
JP2022087756A (ja) 表示装置
JP7263013B2 (ja) 配線構造体、半導体装置、及び表示装置
KR20150048508A (ko) 표시 장치, 표시 장치의 제조 방법, 및 유기 발광 표시 장치
WO2019187070A1 (ja) トランジスタおよび表示装置
US20230240117A1 (en) Display device and manufacturing method thereof
US20230255063A1 (en) Display device and manufacturing method thereof
US20220392926A1 (en) Array substrate, manufacturing method thereof, and display panel
WO2022160164A1 (zh) 有机发光显示基板及其制作方法、显示装置
JP2021141193A (ja) 半導体装置、及び表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230412

R150 Certificate of patent or registration of utility model

Ref document number: 7263013

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150