JP2007184338A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2007184338A JP2007184338A JP2006000385A JP2006000385A JP2007184338A JP 2007184338 A JP2007184338 A JP 2007184338A JP 2006000385 A JP2006000385 A JP 2006000385A JP 2006000385 A JP2006000385 A JP 2006000385A JP 2007184338 A JP2007184338 A JP 2007184338A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- film
- semiconductor device
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】トレンチ配線の配線幅のバラツキなく、デュアルダマシン構造を形成できる半導体装置及びその製造方法を提供する。
【解決手段】第1配線4が形成された層間膜1上に、第1配線4を覆うように絶縁膜6を形成した後、第1配線4上の絶縁膜6のみを除去する。そして、ビアホール及びトレンチを形成後、Cuの埋め込みによりビア18及び第2配線(トレンチ配線)26を形成する。ビアホール及びトレンチ形成前に第1配線4上の絶縁膜6が除去されているため、第2配線26を第1配線4と電気的に接続するための第1配線4上の絶縁膜6を除去する工程が必要ない。その結果、第1配線4上の絶縁膜6を除去する工程によって生じる第2配線26の配線幅のバラツキを抑制できる。
【選択図】図1
【解決手段】第1配線4が形成された層間膜1上に、第1配線4を覆うように絶縁膜6を形成した後、第1配線4上の絶縁膜6のみを除去する。そして、ビアホール及びトレンチを形成後、Cuの埋め込みによりビア18及び第2配線(トレンチ配線)26を形成する。ビアホール及びトレンチ形成前に第1配線4上の絶縁膜6が除去されているため、第2配線26を第1配線4と電気的に接続するための第1配線4上の絶縁膜6を除去する工程が必要ない。その結果、第1配線4上の絶縁膜6を除去する工程によって生じる第2配線26の配線幅のバラツキを抑制できる。
【選択図】図1
Description
本発明は、デュアルダマシン構造を備える半導体装置及びその製造方法に関する。
従来の半導体装置の配線工程では、配線材料としてCuを用いることが一般的になっている。このCuは材料的に酸化され易く、Cuが露出したまま酸素プラズマ等でレジストのアッシングを施すと酸化する。
そのため、上層配線を形成するときには、上層配線となる金属膜を形成する直前の工程まで、下層配線として形成されたCuを保護して、Cuの酸化を防止する必要があった。
例えば、ビアファーストのデュアルダマシンプロセスでは、ビアエッチングを行った後に上層配線となるトレンチを形成する工程がある。そのため、レジストを除去するアッシング工程が少なくとも2工程必要である。すなわち、ビアホールの形成に用いたレジストを除去する工程と、トレンチを形成するために用いたレジストを除去する工程が少なくとも必要である。
そこで、デュアルダマシンプロセスでは、ビアエッチング時に下層配線のCuが露出しないように、エッチングストッパー層をCuを覆うように形成し、ビアエッチング、及びトレンチエッチング時に下層配線のCuを保護している。
しかしながら、最終的には上層配線とコンタクトをとるために、エッチングストッパー層を除去する必要がある。
このとき、一般的に、レジストマスクを形成せずに、全面エッチバックでエッチングストッパー層を除去するため、トレンチの幅が広がり、その結果、上層配線の配線幅をある一定の幅以内に制御する上でバラツキの要因となり、設計上問題となっていた。
ここで、非特許文献1には、配線の信頼性向上のため、Cu配線上に高融点金属膜、例えばCoWPを形成する発明が開示されている。CoWPは、耐酸化性やビアエッチング時のエッチング選択比があり、メタルである。そのため、非特許文献1の発明を適用することで、Cuを保護するためにエッチングストッパー層を形成する必要が無くなる。その結果、エッチングストッパー層を除去する工程が必要なくなり、配線幅のバラツキを防止できる。
なお、本発明に関連する先行技術が非特許文献2、及び特許文献1、2に開示されている。
"90nm CMOS Cu配線技術"、FIND,pp35−38,Vol.22,No5,(2004)
"無電解キャップメッキプロセス"、エバラ時報pp10−15,No.207,(2005−4)
特開平10−209276号公報
特開2005−029810号公報
しかしながら、下層配線と上層配線を接続するためのビアと、下層配線の間には写真製版の重ね合わせズレがあり、その分の余裕をもって設計する必要がある。
重ね合わせズレの余裕がない場合、ビアの一部が、配線のない部分にはみ出て形成されるおそれがある。そして、ビアの一部が配線のない部分にはみ出て深く形成された場合、下層配線のさらに下層の配線と短絡するおそれがある。
半導体装置の高集積化が進む現在では、下層配線とビアとの間には設計上の余裕がないため、上記ビアのはみ出しを完全に防ぐのは困難である。したがって、Cu上にメタルキャップを形成した場合であっても、基板全面にエッチングストッパー層を形成して配線間の短絡を防止する必要があった。
その結果、Cu上にメタルキャップを形成した場合であっても、ビアと下層配線のコンタクトをとるためにエッチングストッパー層を除去する必要があり、上述したように除去に起因して生じる上層配線幅のバラツキを抑制することができなかった。
そこで、本発明の目的は、トレンチ配線の配線幅のバラツキなく、デュアルダマシン構造を形成できる半導体装置及びその製造方法を提供することである。
請求項1に記載の半導体装置は、第1層間絶縁膜内に形成されたメタル配線と、前記第1層間絶縁膜から露出した前記メタル配線の上面上に設けられたメタルキャップと、を有する第1配線と、前記第1層間絶縁膜上に順に積層され、所定エッチングに対するエッチングレートが比較的低い絶縁膜及び比較的高い第2層間絶縁膜と、前記第2層間絶縁膜に設けられたビアを介して前記第1配線と接続された第2配線と、を備え、前記絶縁膜は前記メタルキャップの上面を除いて延在していることを特徴とする。
請求項1に記載の発明によれば、第1配線上に絶縁膜が形成されていない。そのため、第1配線上の絶縁膜を除去した後に、ビアホールと第2配線となるトレンチを形成する製造方法を適用できる。ビアホールとトレンチを形成後に、第1配線上に絶縁膜が形成されていないので、第2配線と第1配線をビアを介して接続するために、第1配線上の絶縁膜をエッチングする必要がない。そのため、第1配線上の絶縁膜のエッチングに伴うトレンチのバラツキを抑制できる。その結果、第2配線の配線幅のバラツキを抑制できる。
<実施の形態1>
<A.構成>
図1は、本実施の形態1に係る半導体装置の構成を示す断面図である。図1は、半導体装置の構成のうち、配線部分の構成を示してる。
<A.構成>
図1は、本実施の形態1に係る半導体装置の構成を示す断面図である。図1は、半導体装置の構成のうち、配線部分の構成を示してる。
層間絶縁膜(層間膜、第1層間絶縁膜)1内に銅等を用いたメタル配線であるCu配線2が形成されている。そして、層間膜1から露出したCu配線2の上面上にメタルキャップ3が設けられている。Cu配線2とメタルキャップ3により下層配線となる第1配線4を構成している。
そして、所定エッチングに対するエッチングレートが比較的低い絶縁膜(ライナー膜)6及び比較的高い層間膜(第2層間絶縁膜)11が、層間膜1上に順に積層されている。絶縁膜6は、メタルキャップ3の上面を除いて延在している。そして、絶縁膜6は、メタルキャップ3の膜厚以下の膜厚を有するように形成されている。また、絶縁膜6の比誘電率は5程度である。そして、層間膜11は、例えばSiOCを材料とし、比誘電率は3程度のlowk膜である。
そして、デュアルダマシン法により、層間膜11に、ビアを介して第1配線4に接合されるように第2配線26が形成されている。そして、層間膜11上には、絶縁膜12が形成されている。絶縁膜12は、例えばSiOCを材料とし、層間膜11とは異なる成膜条件で成膜され、比誘電率が3.1程度になるように形成されている。
<B.製造方法>
次に、本実施の形態1に係る半導体装置の製造方法を図2から図15を用いて説明する。図2から図15は、本実施の形態1に係る半導体装置の製造工程を示す断面図である。
次に、本実施の形態1に係る半導体装置の製造方法を図2から図15を用いて説明する。図2から図15は、本実施の形態1に係る半導体装置の製造工程を示す断面図である。
まず、図2に示す工程では、周知の方法により層間膜1にCu配線2を形成する。図2では、シングルダマシンの製造方法で形成したCu配線2を示しているが、デュアルダマシン構造であってもかまわない。
次に、図3に示す工程では、例えば非特許文献1の方法を用いて、Cu配線2上にのみ、高融点金属からなり、耐酸化性があるメタルキャップ3を選択的に形成する(図3)。
Cu配線2上にメタルキャップ3を形成することで、Cu配線2の酸化を抑制し、エレクトロマイグレーション(EM)耐性を向上して信頼性を高めることができる。
ここで、メタルキャップ3の形成方法、材料は問わない。例えば、非特許文献1のように、CoWPやCoWBP,CoW,NiP,Pbなどメッキに用いられる材料を使用して無電解メッキ法により形成してもよい。また、別の形成方法として、W,Al等を材料にして選択CVD法によって形成してもよい。
以上の工程により、層間膜1内に第1配線4を形成する。
次に、金属膜を選択メッキ法により形成すると、層間膜1の表面にメタルコンタミが発生したり、Cu配線2上に選択的にメタルキャップ3となる金属膜を析出できず、金属膜が層間膜1上に析出することが懸念される。そのため、図4に示す工程では、全面エッチバックを施し、層間膜1とともにメタルコンタミや金属膜等の導電性物質を除去する。この工程を経ることで正常な層間膜1の表面が露出する。ただし、この工程を削除しても本件特許の効果を損なうものではない。
次に、図5に示す工程では、層間膜1上に、第1配線4を覆うように絶縁膜6を形成する。絶縁膜6は、この後形成する主たる層間膜11より膜厚が薄く、エッチングレートが主たる層間膜11より低ければよい。
絶縁膜6としては、例えば、プラズマCVD法で形成するSiCN膜やSiOC膜の単層膜やこれらの積層膜がある。また、膜厚は例えば単層膜であれば20〜60nm、積層膜であればトータル20〜60nmであればよい。
次に、図6から図9に示す工程により、第1配線4上に形成された絶縁膜6を除去する。以下、メタルキャップ3上の絶縁膜6を選択的に除去する方法について説明する。
まず、図6に示す工程では、レジストもしくは有機樹脂膜等のマスク材を形成する。ここで、絶縁膜6とエッチング選択比がある材料であれば、その材料、膜厚は問わない。ここでは、絶縁膜6を覆うように、感光剤を含まない100nmの有機樹脂膜7を塗布により形成する。
次に、図7に示す工程では、例えばCMP法で有機樹脂膜7を研磨して、第1配線4上の絶縁膜6の表面が露出するまで薄膜化する。このとき、研磨は特別な条件でなくともよく、スラリー、研磨布とも酸化膜を研磨するものと兼用してかまわない。研磨により有機樹脂膜7の膜厚は、20nm〜40nmの膜厚に形成される。
次に、図8に示す工程では、研磨後の有機樹脂膜7をマスクに用いて、第1配線4上の絶縁膜6をエッチングにより除去し、第1配線4を露出させる。
次に、図9に示す工程では、有機樹脂膜7を通常のアッシング、ポリマー除去工程を経て除去する。
以上の工程から、第1配線4上の絶縁膜6のみ選択的に絶縁層6を除去できる。
次に、図10に示す工程では、メタルキャップ3及び絶縁膜6上に、CVD法によりSiOC膜等の低誘電率膜からなる層間膜11を形成する。続いて、層間膜11上に、CVD法により、ガスの流量比を変えて耐エッチング性を強化したSiOC等の低誘電率膜12を形成する。
そして、低誘電率膜12上にプラズマCVD法により、保護膜として酸化膜13を形成する。ここで、酸化膜13の比誘電率は4.3程度である。
次に、図11に示す工程では、酸化膜13上に、有機系の反射防止膜15を塗布により形成する。続いて、反射防止膜15上にレジスト16を形成し、ビア18を形成するための開口部17をレジスト16に形成する。
次に、図12に示す工程では、レジスト16をマスクにして、メタルキャップ3の表面が露出するまでエッチングを行い、ビアホール19を形成する。
次に、図13に示す工程では、レジスト16及び反射防止膜15を除去する。
次に、図14に示す工程では、感光材の入っていない有機材料を全面に塗布後、プラズマエッチングにより全面エッチバックして、ビアホール19内に有機材料22を埋め込む。
続いて、有機材料22、及び酸化膜13上に反射防止膜20を形成する。続いて、反射防止膜20上にレジスト21を形成し、第2配線26を形成するための開口部23をレジスト21に形成する。
次に、図15に示す工程では、レジスト21をマスクにして第2配線26が形成されるトレンチ24を形成する。
次に、図16に示す工程では、酸素プラズマを使ったアッシングにより、反射防止膜20及びレジスト21を除去する。
ここで、Cu配線2の表面は、メタルキャップ3により保護されているため、アッシングにより酸化されることはない。
次に、スパッタ法と電解メッキ法の組み合わせにより、Cuをビアホール19や配線トレンチ24内に埋め込み、ビア18及び上層配線となる第2配線26を同時に形成する。続いて、CMP(Chemical Mechanical Polishing)法により、余分なCu及び酸化膜13を除去し、同時に平坦化を行う。
ここで、図16からわかるように、第1配線4のメタルキャップ3がビアホール19の底で露出しており、第2配線26と第1配線4をビア18を介して電気的に接続するために、エッチングストッパー層となる絶縁膜6を除去する必要はない。
以上の工程により、図1に示す半導体装置を形成することができる。
<C.効果>
図17から図19は、従来の半導体装置の製造方法を示す断面図である。従来の製造方法では、図17に示すように、ビアホール19とトレンチ24を形成後に、メタルキャップ3を覆うように絶縁膜6が形成されている(部分A参照)。
図17から図19は、従来の半導体装置の製造方法を示す断面図である。従来の製造方法では、図17に示すように、ビアホール19とトレンチ24を形成後に、メタルキャップ3を覆うように絶縁膜6が形成されている(部分A参照)。
そのため、第1配線4と第2配線26をビア18を介して接続するためにエッチバックにより、メタルキャップ3上の絶縁膜6を除去する工程が必要になる。
このとき、図18に示すように、トレンチ24のトップ部分Bの幅が広がる。そして、図19に示すように、ビアホール19及びトレンチ24内にCuを埋め込んで第2配線26を形成すると、隣接する配線27と短絡するおそれがあった。
本実施の形態1に係る半導体装置の製造方法によれば、ビアホール19及びトレンチ24の形成前にメタルキャップ3上に形成された絶縁膜6を予め除去している。
ビアホール19及びトレンチ24形成後に絶縁膜6を除去するためのエッチバック工程が省略できるので、第2配線26の配線幅のバラツキを防止できる。
図20に示すように、メタルキャップ3のみを備える半導体装置の構成では、マスクずれによりビアホール18が第1配線4を踏み外したときに、さらに下層の配線303と短絡するおそれがある。
ここで、配線303は層間膜304に形成され、配線303上にはメタルキャップ303が形成されている。そして、配線303を覆うように層間膜305が形成されている。
本実施の形態1に係る半導体装置の製造方法によれば、メタルキャップ3上の絶縁膜6のみを除去している。そのため、絶縁膜6によりビア18の突き抜けが防止され、配線間の短絡を防止できる。
本実施の形態1に係る半導体装置では、絶縁膜6は、メタルキャップ3の上面を除いて延在している。
そのため、ビアホール及びトレンチを形成した後に、第1配線4上の絶縁膜6を除去する工程を省略した半導体装置の製造方法を適用することができる。
その結果、第2配線26の配線幅のバラツキを防止できる。
本実施の形態1に係る半導体装置の製造方法によれば、絶縁膜6を覆うように有機樹脂膜7を塗布により形成し、第1配線4上の絶縁膜6の表面が露出するまで有機樹脂膜7を研磨する工程と、有機樹脂膜7をマスクにして、前記第1配線4上の前記絶縁膜6を除去する工程と、を含んでいるので、第1配線4上の絶縁膜6のみを容易に除去することができる。
本実施の形態1に係る半導体装置では、絶縁膜6が、前記メタルキャップ3の膜厚以下の膜厚を有するように形成されている。
その結果、図7に示したように、有機樹脂膜7の膜厚に対してエッチングする絶縁膜6の膜厚を薄くすることができる。その結果、絶縁膜6のエッチング条件を広くとることができる。
また、絶縁膜6の比誘電率は5程度と、層間膜1,11の比誘電率に比べて大きな比誘電率を有している。
そのため、絶縁膜6の膜厚が厚くなると、配線間にある層間絶縁膜の誘電率が全体で大きくなり、配線間容量が大きくなる。
本実施の形態1に係る半導体装置は、絶縁膜6が、メタルキャップ3の膜厚以下の膜厚となるように形成されている。比誘電率の大きな絶縁膜6の膜厚が薄いため、配線間容量を低減することができる。
なお、本実施の形態1では、絶縁膜6の膜厚は、メタルキャップ3程度に形成されているが、もっと薄く形成してもよい。
1,11 層間膜、2 Cu配線、3 メタルキャップ、4 第1配線、6,12 絶縁膜、7 有機材料膜、13 酸化膜、15,20 反射防止膜、16,21 レジスト、17,23 開口部、18 ビア、19 ビアホール、22 有機材料、26 第2配線。
Claims (3)
- 第1層間絶縁膜内に形成されたメタル配線と、前記第1層間絶縁膜から露出した前記メタル配線の上面上に設けられたメタルキャップとを有する第1配線と、
前記第1層間絶縁膜上に順に積層され、所定エッチングに対するエッチングレートが比較的低い絶縁膜及び比較的高い第2層間絶縁膜と、
前記第2層間絶縁膜に設けられたビアを介して前記第1配線と接続された第2配線と、
を備え、
前記絶縁膜は前記メタルキャップの上面を除いて延在していることを特徴とする半導体装置。 - 前記絶縁膜は、前記メタルキャップの膜厚以下の膜厚を有することを特徴とする請求項1に記載の半導体装置。
- (a)前記第1層間絶縁膜内に前記第1配線を形成する工程と、
(b)前記第1層間絶縁膜上に、前記第1配線を覆うように前記絶縁膜を形成する工程と、
(c)前記絶縁膜を覆うようにマスク材を形成し、前記第1配線上の前記絶縁膜の表面が露出するまで前記マスク材を薄膜化する工程と、
(d)前記薄膜化されたマスク材をマスクに用いて前記第1配線上の前記絶縁膜を除去する工程と、
を備えることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006000385A JP2007184338A (ja) | 2006-01-05 | 2006-01-05 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006000385A JP2007184338A (ja) | 2006-01-05 | 2006-01-05 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007184338A true JP2007184338A (ja) | 2007-07-19 |
Family
ID=38340180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006000385A Pending JP2007184338A (ja) | 2006-01-05 | 2006-01-05 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007184338A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009170544A (ja) * | 2008-01-11 | 2009-07-30 | Rohm Co Ltd | 半導体装置 |
-
2006
- 2006-01-05 JP JP2006000385A patent/JP2007184338A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009170544A (ja) * | 2008-01-11 | 2009-07-30 | Rohm Co Ltd | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4918778B2 (ja) | 半導体集積回路装置の製造方法 | |
JP2008294335A (ja) | 半導体装置の製造方法 | |
US20120032344A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2004064046A (ja) | 半導体装置及びその製造方法 | |
JP2010258215A (ja) | 半導体装置及び半導体装置の製造方法 | |
US8164196B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2009004665A (ja) | 半導体装置の製造方法 | |
JPH09260492A (ja) | 半導体装置の製造方法 | |
JP2010258213A (ja) | 半導体装置及び半導体装置の製造方法 | |
US7553757B2 (en) | Semiconductor device and method of manufacturing the same | |
US6372635B1 (en) | Method for making a slot via filled dual damascene low k interconnect structure without middle stop layer | |
JP2005142369A (ja) | 半導体装置の製造方法 | |
JP2004022579A (ja) | 半導体装置及びその製造方法 | |
JP2004228111A (ja) | 半導体装置及びその製造方法 | |
JP2006324584A (ja) | 半導体装置およびその製造方法 | |
JP5613272B2 (ja) | 半導体装置 | |
JP2000332018A (ja) | 半導体装置及びその製造方法 | |
JP2010123586A (ja) | 半導体装置、半導体装置の製造方法 | |
JP2007173761A (ja) | 半導体素子の製造方法 | |
JP2006216964A (ja) | ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法 | |
JP2006179515A (ja) | 半導体素子の製造方法、及びエッチング方法 | |
JP2005197740A (ja) | 半導体素子の銅配線の形成方法 | |
JP2007184338A (ja) | 半導体装置及びその製造方法 | |
KR20090069366A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
JP4167672B2 (ja) | 半導体装置の製造方法 |