JP2017073560A - プロセス均一性及び熱消散を改善するダミーｔｓｖ（スルーシリコンビア） - Google Patents

プロセス均一性及び熱消散を改善するダミーｔｓｖ（スルーシリコンビア） Download PDF

Info

Publication number
JP2017073560A
JP2017073560A JP2016239334A JP2016239334A JP2017073560A JP 2017073560 A JP2017073560 A JP 2017073560A JP 2016239334 A JP2016239334 A JP 2016239334A JP 2016239334 A JP2016239334 A JP 2016239334A JP 2017073560 A JP2017073560 A JP 2017073560A
Authority
JP
Japan
Prior art keywords
silicon via
wafer substrate
conductive
active circuit
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016239334A
Other languages
English (en)
Other versions
JP2017073560A5 (ja
JP6412091B2 (ja
Inventor
パーク チャンヨック
Changyok Park
パーク チャンヨック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2017073560A publication Critical patent/JP2017073560A/ja
Publication of JP2017073560A5 publication Critical patent/JP2017073560A5/ja
Application granted granted Critical
Publication of JP6412091B2 publication Critical patent/JP6412091B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】積層半導体ダイデバイス並びにそれを設計し及び製造するための方法を提供する。
【解決手段】各々が能動回路領域を含むチップの積層体において、多重チップ積層体内の複数のスルーシリコンビア（ＴＳＶ）開口をパターニングし、エッチングし、そして熱的伝導性材料で充填することによって、多重チップ積層体からの熱を熱的に伝導させるための複数のＴＳＶ構造３４０〜３４２、３５０、３５１、３６０、３６１、３７０〜３７３が形成され、複数のＴＳＶ開口は、いずれの能動回路領域Ａ１、Ａ２〜ＡＮをも貫通せずに多重チップ積層体の実質的に全体を通って延びる第１の大きなＴＳＶ開口と、能動回路領域まで下に延びるが通過はしない第２の小さい開口と、を含む。
【選択図】図３

Description

本発明は概して集積回路に関する。ある態様において、本発明は、積層半導体ダイデバイス並びにそれを設計し及び製造するための方法に関する。
半導体産業は、伝統的に、集積回路部品に必要とされる２次元（２Ｄ）チップ面積を減少させることによって、回路（例えばアナログ、メモリ、ＣＰＵ、グラフィクス等）及び電子部品（即ちトランジスタ、ダイオード、抵抗、キャパシタ等）の密度を高めることを追求してきた。その一方で、２層以上の回路基板又はウエハを積層ダイアーキテクチャ(stacked die architecture)へと接合することによってより高いデバイス密度を達成するために、３次元（３Ｄ）集積回路を開発することに対する関心が高まってきている。積層ダイアーキテクチャを含む３Ｄパッキングアーキテクチャは、２Ｄパッケージングアーキテクチャよりも高い回路密度を提供することができ、また積層ダイの異なるレベル上に配置される回路の間での相互接続距離を低減することによって、性能を向上させることもできる。例えば、メモリが複数の論理回路に囲まれている２Ｄシステム・オン・チップ（ＳｏＣ）集積によると、メモリ帯域に関するシステム性能は、長い相互接続の長さ、マザーダイ上のインタフェースパッドの数、等の幾つかの因子によって制限される。これに対し３Ｄ集積によると、メモリと論理回路の間の物理的な距離が減少させられる。しかし、多数のデバイスが複数の積層デバイス層へと高密度にパッキングされる場合、熱除去、電力供給及び作製処理等の設計上の課題が提示される。
そこで、本願発明者によって発見された当該分野での種々の問題に対処する積層半導体ダイデバイスを設計し及び製造するための改良されたシステムに対する要求が存在し、ここで従来の解決法及び技術の種々の制限及び不利益は、図面及びそれに追従する詳細な説明を参照して本出願の残りを検討した後に当業者には明らかになるはずであるが、この背景技術の欄の説明は、説明されている主題が従来技術であるとの承認として機能することが意図されているわけではないことが理解されるべきである。
概して、本発明は、能動回路区域の上方（又は下方）の区域内に浅い「ダミー」スルーシリコンビア(through-silicon-via)（ＴＳＶ）構造（部分的なＴＳＶ又はＰＴＳＶとしても知られる）を形成することによって、積層半導体ダイデバイス内にＴＳＶ構造を割り当てると共に形成し、それにより、より均一な「ダミー」ＴＳＶ及び「リアル」ＴＳＶの分布をもたらし、熱除去及び／又は処理均一性を改善するためのシステム、方法及び装置を提供する。選択された実施形態においては、エッチングプロセスは、「ダミー」ＴＳＶ構造の特徴サイズ(feature size)を「リアル」ＴＳＶ構造の特徴サイズよりも小さくすることによって、「ダミー」ＴＳＶ及び「リアル」ＴＳＶを異なる深さで形成するように制御される。ＴＳＶ構造の異なる深さは、構造のエッチング速度が特徴サイズに応じて異なるという事実からもたらされる。つまり、所与のエッチングプロセスに対しては、より大きな特徴サイズは、より小さい特徴サイズによってもたらされたであろうよりも深いＴＳＶ深さを結果としてもたらす。この手法により、３Ｄ積層集積回路内の予め定められたデバイス層で指定の能動回路の上（又は下方）に適切な深さのダミーＴＳＶ構造を位置させることができ、ダミーＴＳＶ構造は、指定の能動回路の数ミクロンの範囲内にまで達するが、シリコンの他の側（前側）には達しない。指定された能動回路のごく近傍にダミーＴＳＶ構造を位置させることは、能動区域の外側に構成されるＴＳＶだけを用いる場合と比較して、熱消散を改善する。シリコンの他の側における能動回路の有無にかかわらず、いかなる追加的な処理ステップをも有することなしに、ＴＳＶはそれらが必要とされる場所ならどこでも位置させられ得るので、追加的な（より小さい）ダミーＴＳＶの存在は、処理均一性及び安定性を改善することになる。
選択された例示的な実施形態においては、複数のチップを多重チップ積層体(multi-chip stack)へと形成するために、多重チップ積層体デバイス及び作製方法が提供され、ここで各チップは１つ以上の能動回路領域と１つ以上の非能動回路領域とを含む。選択された実施形態においては、第１の又は上部のウエハ（その内部には多重チップ及び配列されたＴＳＶ構造が形成される）を第２の又は下部のウエハ（その内部には多重チップ及び配列されたＴＳＶ構造が形成される）に組み付けること又は接合することによって多重チップ積層体が形成され、組み付けられたときに、チップ及び配列されたＴＳＶ構造は、位置合わせされて、各レベル内の能動回路領域まで延びるが通過はしない結合されたＴＳＶ構造を異なるウエハレベル内に形成する。他の実施形態においては、１つ以上の積層チップを第１のウエハ（その内部には１つ以上のチップ及び配列されたＴＳＶ構造が形成される）に組み付けること又は接合することによって多重チップ積層体が形成され、この場合、各積層チップは１つ以上の配列されたＴＳＶ構造を含み、１つ以上の配列されたＴＳＶ構造は、多重チップ積層体内で位置合わせされて、各レベル内の能動回路領域まで延びるが通過はしない結合されたＴＳＶ構造を異なるチップレベル内に形成する。更に他の実施形態においては、単一又は複数の回路区域及び配列されたＴＳＶ構造を有する個々のチップが多重チップ積層体へと組み立てられ又は接合されてよく、多重チップ積層体内の配列されたＴＳＶ構造は、各レベル内の能動回路領域まで延びるが通過はしない結合されたＴＳＶ構造を異なるチップレベル内に形成する。１つ以上の能動回路が形成される第１のウエハ又はチップレベルにおいては、配列されたＴＳＶ構造は、複数のスルーシリコンビア（ＴＳＶ）開口をパターニングし及びエッチングすることによって形成することができ、複数のＴＳＶ開口は、いずれの能動回路領域をも貫通せずにウエハ又はチップレベルの全体を通って延びる第１のＴＳＶ開口と、能動回路領域まで下に向かって延びるが通過はしない第２のＴＳＶ開口と、を含む。パターニング及びエッチングのプロセスは、ウエハの上にフォトレジスト層を堆積させることと、フォトレジスト層をパターニング及びエッチングして第２のＴＳＶ開口よりも大きい第１のＴＳＶ開口を備えるエッチングマスクを形成することと、このエッチングマスクを用いてウエハを選択的にエッチングして、いずれの能動回路領域をも貫通せずにウエハレベル全体を通って第１のＴＳＶ開口を延ばすと共に、能動回路領域まで下に向かうが通過はしないで第２のＴＳＶ開口を延ばすことと、によって実施され得る。各ウエハレベルにおいて、ＴＳＶ開口は次いで１つ以上の伝導性層で充填されてよく、またウエハ／チップが位置合わせされて互いに取り付けられ又は接続されるときに異なるウエハ／チップレベル内のＴＳＶ構造の間での接触を容易にするために、各充填されたＴＳＶ開口の上には追加的な伝導性コンタクト層が随意的に形成されてよい。第１のウエハ又はチップレベルの上方のウエハ又は単一若しくは複数のチップレベルにおいては、ＴＳＶ構造は、下層のＴＳＶ構造と位置合わせされて形成され（例えばＴＳＶ開口をパターニング、エッチング及び充填することによって）、上部ウエハレベルを通る電気的及び／又は熱的ビア通路(conduits)を提供する。他の実施形態においては、ＴＳＶ構造は、いずれの能動回路領域をも貫通せずに多重チップ積層体の全体を実質的に通って延びる第１の複数のＴＳＶ開口をパターニングし及びエッチングすることと、能動回路領域まで下に向かって延びるが通過はしない第２の複数のＴＳＶ開口をパターニングし及びエッチングすることと、次いで例えば複数のＴＳＶ開口内に銅を電気メッキすることにより、ＴＳＶ開口を１つ以上の堆積させられた伝導性層で充填して、多重チップ積層体からの熱を熱的に伝導させるためのＴＳＶ構造を形成することと、によって形成され得る。複数のＴＳＶ構造が形成されると、これらは多重チップ積層体にわたって実質的に均一に分布させらて、多重チップ積層体デバイス上に形成されるヒートシンクと熱的に接触する熱／電気的ビア通路を形成することができる。
他の実施形態において、複数のデバイス層を有する集積回路を作製する方法が説明される。開示される方法においては、複数のチップ区域を有する第１のウエハ基板（例えばシリコンウエハ基板層）が提供され、ここで各チップ区域は、第１のウエハ基板の第１の側上に形成される１つ以上の能動回路領域を含む。チップ区域の各々においては、第１の熱的／電気的伝導性スルーシリコンビア構造（１つ以上の能動回路領域のいずれをも貫通せずに第１のウエハ基板を通って延びる）と第２の熱的伝導性スルーシリコンビア構造（第１のウエハ基板内のいずれの能動回路領域をも貫通せずに第１のウエハ基板を部分的に通って延びる）とを含むように、熱的／電気的伝導性スルーシリコンビア構造が形成される。熱的伝導性スルーシリコンビア構造は、第１のウエハ基板の第２の側上のチップ区域内に複数の開口を選択的にエッチングすることによって形成されてよく、複数の開口は、任意の能動回路領域の外側に位置し第１のウエハ基板を通って延びる第１の開口と、能動回路領域の上に位置し、第１のウエハ基板内の１つ以上の能動回路領域に向かって第１のウエハ基板を部分的に通って延びる第２の開口と、を含む。選択的エッチングプロセスは、第１のウエハ基板の第２の側の上にフォトレジスト層を堆積させ、パターニングし及びエッチングして、第２のスルーシリコンビア開口のための第２のパターン開口よりも大きい第１のスルーシリコンビア開口のための第１のパターン開口を伴うエッチングマスクを形成することを含み、それに続いてエッチングマスクを用いて第１のウエハ基板が異方性エッチングされて、いずれの能動回路領域をも貫通せずに第１のウエハ基板を通って第１のスルーシリコンビア開口が延ばされ、また１つ以上の能動回路領域のいずれをも通って延びることなしに第１のウエハ基板を部分的に通って第２のスルーシリコンビア開口が延ばされる。エッチングマスクにおいては、第１のパターン開口は、第１のウエハ基板の第１の側に接合される第２のウエハ基板内に形成される任意の熱的伝導性スルーシリコンビア構造と位置が一致するように、能動回路領域の外側に位置させられてよい。選択的にエッチングされた開口内には、１つ以上の伝導性層が堆積させられて（例えば銅を電気メッキすることによって）、第１及び第２の熱的伝導性スルーシリコンビア構造を形成する。第１のウエハ基板を形成することに関連して、能動回路領域を伴う複数のチップ区域を有する第２のウエハ基板もまた設けられてよく、ここで第２のウエハ基板は、各チップ区域内に熱的／電気的伝導性スルーシリコンビア構造の第１のセットを含み、これらは第２のウエハ基板を通って延び且つ第１のウエハ基板内の対応する第１の熱的／電気的伝導性スルーシリコンビア構造との位置合わせのために位置させられる。第２のウエハ基板の第２の側を第１のウエハ基板の第１の側に接合することによって、第２のウエハ基板内の熱的／電気的伝導性スルーシリコンビア構造の第１のセットの各々は、第１のウエハ基板内の対応する第１の熱的／電気的伝導性スルーシリコンビア構造と接触するように位置合わせされる。加えて又は代替的に、第１の側上に複数のチップ区域及び能動回路領域を有する第３のウエハ基板が設けられてよく、ここで第３のウエハ基板は、第３のウエハ基板を部分的にのみ通って延び且つ第１のウエハ基板内の対応する第１の熱的／電気的伝導性スルーシリコンビア構造との位置合わせのために位置させられる熱的伝導性スルーシリコンビア構造の第２のセットを各チップ区域内に含む。第３のウエハ基板の第２の側を第１のウエハ基板の第１の側に接合することによって、第３のウエハ基板内の熱的伝導性スルーシリコンビア構造の第２のセットの各々は、第１のウエハ基板内の対応する熱的／電気的伝導性スルーシリコンビア構造と接触するように位置合わせされる。最後に、第１の側上に形成される能動回路領域を伴う複数のチップ区域を有する第４のウエハ基板が設けられてよく、ここで第４のウエハ基板は、各チップ区域内に熱的／電気的伝導性スルーシリコンビア構造の第３のセットを含み、これらは、第４のウエハ基板の第１の側が第１のウエハ基板の第２の側に接合されるときに、第１のウエハ基板内の第１及び第２の熱的伝導性スルーシリコンビア構造の各々が第４のウエハ基板内の熱的伝導性スルーシリコンビア構造の第３のセットのうちの対応する１つと接触すべく位置合わせされるように、第４のウエハ基板を通って延びる。
添付の図面を参照することによって、本発明はよりよく理解されるであろうし、またその種々の目的、特徴及び利益が当業者に明らかになるはずである。種々の図面を通して同じ参照番号の使用は、同様の又は類似の要素を示す。
図１は異なる深さのスルーシリコンビア構造が形成される積層ダイを含むパッケージ構造の断面図である。
図２は図１に示されるスルーシリコンビア構造を形成するためのパターニングされた開口の例示的なＴＳＶ分布レイアウトを示す図である。
図３は各ダイレベル内の能動区域の位置に基づく異なる深さまでスルーシリコンビア構造が形成される積層ダイを含むパッケージ構造の断面図である。
図４は各ダイレベルにおける能動区域の位置及びそれらがどのように結合されて図３に示されるスルーシリコンビア構造を形成するためのパターニングされた開口のＴＳＶ分布レイアウトを伴う各ダイレベルのための異なるエッチングマスクを画定するのかを示す図である。
図５は本発明の選択された実施形態に従いＴＳＶ及びＰＴＳＶ開口のパターンを割り当てるための設計及び製造シーケンスを示すフロー図である。
部分的又は「ダミー」スルーシリコンビア（ＴＳＶ）構造を形成してより良好なＴＳＶエッチングプロセスマージン及び安定性並びに強化された熱消散を提供するための３Ｄウエハ又はダイパッケージングアーキテクチャ及び作製方法が説明される。正規ＴＳＶ開口が特定のウエハ層内にエッチングされてウエハ層を通って延びるのと同時に、より小さいパターニングされた開口を用いてダミーＴＳＶ開口をエッチングすることによって、ダミーＴＳＶ開口が特定のウエハ層内に部分的な深さまで形成されてよく、結果としてより深い正規ＴＳＶ開口とより浅いダミーＴＳＶ開口とがもたらされる。これらの開口は次いで１つ以上の伝導性材料で充填されて、特定のウエハ層内には熱抵抗を効果的に低減する正規ＴＳＶ構造及びダミーＴＳＶ構造が形成される。積層ダイ内の下層の能動回路区域に関連して、パターニングされた開口の間隔及びサイズを適切に制御することによって、ダミーＴＳＶ構造は、それらが特定のウエハ層を通って途中までしか延びず、所与のダイレベルにおける能動回路区域のちょうど手前で停止することを理由として、特定のウエハ層内の能動回路区域の上方に形成され得る。特定のウエハ層の上方のウエハ又は単一若しくは複数のチップレベルにおいては、ＴＳＶ構造は、下層のＴＳＶ構造と位置合わせされて形成され（例えばＴＳＶ開口をパターニング、エッチング及び充填することによって）、上部ウエハ又は単一若しくは複数のレベルを通る熱的／電気的ビア通路(conduits)を提供する。シリコンの他の側における能動回路の有無にかかわらず、いかなる追加的な処理ステップをも有することなしに、ダミーＴＳＶはそれらが必要とされる場所ならどこでも位置させられ得るので、結果として得られるＴＳＶ分布の改善は、積層ダイからの熱の消散を強化する。加えて、改善されたＴＳＶ分布は、プロセス均一性及び安定性を向上させる。そのような熱消散及びプロセス均一性の利点は、限定はされないがＴＳＶ技術を用いるグラフィクス及びＣＰＵチップを含め積層された積層ダイアーキテクチャを採用する任意の製品において有利に適用され得る。
次に本発明の種々の例示的な実施形態が添付の図面を参照して詳細に説明されることになる。種々の詳細が以下の説明で記述されているが、本発明はこれら特定の詳細なしでも実施され得ること、及びプロセス技術又は設計関連の制約への適合等の実装毎に変わり得るデバイス設計者の特定の目標を達成するために種々の実装固有の決定がここに開示される本発明に対してなされ得ることが理解されるはずである。そのような開発努力は得てして複雑で且つ時間のかかるものではあるが、この開示の利益を享受する当業者にとっては日常的な業務であろう。例えば、選択された態様は、本発明を限定し又は不明瞭にすることを避けるために、詳細にではなくブロック図の形態で示される。加えて、選択された態様は、本発明を限定し又は不明瞭にすることを避けるために、全てのデバイス特徴又は幾何形状を含むことなく半導体デバイスの簡略化された断面図を参照して表現される。そのような説明及び表現は、当業者が彼らの仕事の本質を他の当業者に説明し及び伝えるために用いられる。また、ここでは特定の例示的な材料が説明されるが、当業者であれば類似した性質を有する他の材料が機能の喪失を伴うことなしに置換され得ることを認識するはずである。尚、この詳細な説明を通して、半導体構造を作製するために特定の材料が形成され、そして除去され得る。そのような材料を形成し又は除去するための特定の手続きが以下に詳細に説明されていない場合、そのような層を適切な厚みで成長させ、堆積させ、除去し又は形成するための当業者にとっての従来技術が意図されている。そのような詳細はよく知られており、本発明をどのように作り又は用いるのかを当業者に教示する必要はないと考えられる。
図１を参照すると、積層ダイ１２０，１２４，１２８を含むパッケージ構造１００の部分断面図が示されており、積層ダイ１２０，１２４，１２８は、層間誘電体層１１８，１２２，１２６，１３０によって互いに隔てられ、また複合／パッケージ基板１１０、ヒートシンク構造１８０及び１つ以上の密閉層（図示せず）を含むパッケージ内に含まれている。理解されるであろうように、各層間誘電体層（例えば１１８）は、多重金属層コンタクト積層体を形成するために用いられる１つ以上の構成誘電体層から形成されていてよく、また１つのデバイス層を別のデバイス層に接着するために用いられる１つ以上の誘電体接着層を含んでいてもよい。また、積層ダイ１２０，１２４，１２８を形成するために任意の所望の技術が用いられてよく、限定はされないがダイ対ウエハ接合技術がこれに含まれ、ここでは複数の個別ダイ又はデバイスレベル１２０，１２４，１２８は同じウエハに接合され、この場合ダイ又はデバイスレベル１２０，１２４，１２８の各々は能動集積回路を含む。明示的には図示されていないが、信号及び参照供給／電圧が、パッケージ内の底部電力／接地面１１２から供給され、ビア及び接続パッド又はバンプを介して受け渡され、そして能動デバイス層ＤＬ１＿１２０、ＤＬ２＿１２４及びＤＬＮ＿１２８上のオンチップ電力／接地グリッドに接続される。「Ｎ個」のデバイス層が図示されているが、３Ｄ集積は２層以上の能動回路又はデバイスを含み、これらは２Ｄ集積回路よりも多くの電流をパッケージ電力／接地面から引き出すことができ、結果として信頼性及び性能を顕著に損ねる可能性のある過剰に高い温度をもたらし得ることが理解されるはずである。従って、３Ｄパッケージングアーキテクチャのデバイス密度及び電力密度の増大は、特に層間誘電体１１８，１２２，１２６，１３０及びこれらの間に含まれる任意の単一又は複数の絶縁性接着層の遅い熱伝導特性により、パッケージ構造１００内又はその上に著しい熱除去負担を強いることになる。
熱を消散させるために、パッケージ構造１００は、本発明の選択された実施形態に従い、異なる深さのスルーシリコンビア構造１３１〜１３８を含む。異なる深さで形成されるＴＳＶ構造を有する特定のデバイス層（例えばデバイス層ＤＬ２＿１２４）に対しては、その特定のデバイス層（及び任意の単一又は複数の下層の誘電体層）に適用されるエッチングプロセスは、短いＴＳＶ構造（例えば１３３〜１３８）の特徴サイズを完全長さのＴＳＶ構造（例えば１３１，１３２）の特徴サイズよりも短くすることによって、ＴＳＶを異なる深さで形成するように制御される。ＴＳＶ構造の異なる深さは、構造のエッチング速度が特徴サイズに応じて異なるという事実に起因する。その特定のデバイス層（例えば１２４）は次いで、他の積層デバイス層（例えば１１８／１２０／１２２及び１２６／１２８／１３０）と位置合わせされてよく、そしてこれらに取り付けられてよく、これらの各層は自身の別個に形成されたＴＳＶ構造を有しており、ＴＳＶ構造は積層構造内で位置合わせされて、各レベル内の能動回路領域まで下に向かって延びるが通過はしない結合されたＴＳＶ構造を異なるウエハレベル内に形成する。このように、外気への主たる熱除去パスとしてのパッケージ構造１００の上部のヒートシンク構造１８０へ熱を運ぶために、ＴＳＶ構造１３１〜１３８が形成される。ＴＳＶ構造１３１，１３２は典型的には、デバイス層１２０，１２４，１２８の各々及び全てから熱を抽出するために、パッケージ構造の全体深さを通って形成されるが、そのような構造の深さにより、ＴＳＶ構造１３１，１３２が下層のデバイス層内の任意の能動回路区域の上に形成されることが阻まれてしまっている。結果として、正規ＴＳＶ構造１３１，１３２は、能動回路区域の外側（例えばパッケージ構造１００の周囲）のみに形成され、それにより、能動回路区域があるパッケージ構造１００内のデバイス層領域に対する効果的な熱消散機能を低減してしまっている。パッケージ構造１００における熱消散を改善するために、１つ以上の追加的な「ダミー(dummy)」ＴＳＶ構造１３３〜１３８が、下層の能動回路区域を通って貫通するのを避けるために異なる深さ又はより浅い深さで形成され、それにより、シリコンの他の側での能動回路の存在又は不在にかかわらず、より浅いダミーＴＳＶが必要な場所ならどこにでもそれらが配置されることを可能にしている。
簡略化された形態で図示されてはいるが、特定のデバイスレベル内のＴＳＶ構造１３１〜１３８の各部分は、他のデバイスレベル内のＴＳＶ構造１３１〜１３８の他の部分に位置合わせされ、そしてこれらと接続され得ることが理解されるはずである。加えて、特定のデバイスレベル内のＴＳＶ構造１３１〜１３８の各部分は、積層構造１１８，１２０，１２２，１２４，１２６，１２８，１３０への個々のデバイスレベルの位置合わせ及び接続に先立って各個々のデバイスレベルを作製する過程で形成される構成相互接続特徴（例えば伝導性コンタクト、パッド、金属線及びビア構造）を含み得る。代替的には、ＴＳＶ構造１３１〜１３８の全て又は一部は、積層ウエハダイ１１８，１２０，１２２，１２４，１２６，１２８，１３０を単一の集積化３Ｄ構造へと組み立て又は接合すると共にパターン化エッチングプロセスを適用することによって、同じ処理ステップで形成されてよく、パターン化エッチングプロセスは、能動回路区域が存在する任意の領域内のどのデバイス層１２０，１２４，１２８の他の側（前側）にもダミーＴＳＶ開口１３３〜１３８が到達しないように、能動又は正規のＴＳＶ開口１３１〜１３２よりも小さいサイズのダミーＴＳＶ開口１３３〜１３８を画定する。ＴＳＶ構造１３１〜１３８が異なる深さを有するようにこれらを形成するために、任意の所望のパターン化エッチングプロセスが用いられ得るが、本発明の選択された実施形態は、フォトリソグラフィ及び／又は選択的エッチング技術を各特定のデバイスレベルで採用し、この場合、特定のデバイス層及び／又は層間誘電体層の上に保護マスク又はフォトレジスト層を堆積させると共にパターニングして、正規ＴＳＶのための開口よりも小さいダミーＴＳＶのための開口を画定することによって、異なる深さのＴＳＶが形成されることになる。マスク／フォトレジスト層に異方性エッチングプロセスを適用することによって、パターニングされた開口のサイズがエッチング速度又はエッチングされる特徴若しくは開口のアスペクト比を制御し、次いでＴＳＶ開口の深さを制御することとなり、より大きなＴＳＶパターン開口はより深いエッチングされた特徴をもたらす一方で、より小さなＴＳＶパターン開口はより浅いエッチングされた特徴をもたらすことになる。エッチングされる単一又は複数の材料の種類に応じて、（より深い）正規ＴＳＶ及び（より浅い）ダミーＴＳＶのための開口を形成するために、保護マスク／フォトレジスト層（図示せず）内に画定される異なるサイズの開口を伴って１つ以上の異方性エッチングプロセス（例えば反応性イオンエッチング）が適用されてよい。次いで、各デバイスレベル内に形成される開口内には、例えば化学的気相堆積（ＣＶＤ）、スパッタリング、物理的気相堆積（ＰＶＤ）、電気メッキ、無電解メッキ等により、ＴＳＶ構造が１つ以上の層又は適切な伝導性材料（例えば銅）で形成されてよい。
パターニングされた開口の間隔及びサイズを単純に制御することにより積層構造の上のどこにでも予め定められた深さまでＴＳＶが形成されるのを可能にすることによって、ダミーＴＳＶ構造は、それらが積層チップを通って途中までしか延びないことを理由として、積層チップ区域の内側で且つ能動回路区域の上に形成されて、所与のダイレベルにおける能動回路区域のちょうど手前で停止することができる。図１に示される少なくともデバイス層ＤＬ２＿１２４内にスルーシリコンビア構造１３１〜１３８を形成するためのパターニングされた開口２００の例示的なＴＳＶ分布レイアウトが図２に示されている。図示されるように、パターニングされた開口は、より小さい開口（領域２０２内）及びより大きい開口（領域２０４〜２０６）を含む。領域２０２内に形成されたより小さい開口を伴って適用されるエッチングプロセスは、メッキされ又は充填されてデバイス層ＤＬ２＿１２４の中央区域内にダミーＴＳＶ開口１３３〜１３８を形成するより浅いＴＳＶ開口を作り出し、同時に、メッキされ又は充填されてデバイス層ＤＬ２＿１２４の周囲区域内に能動ＴＳＶ開口１３１〜１３２を形成するより深いＴＳＶ開口を形成する。
ダイレベルの各々の作製に際して、パターニングされた開口の間隔及びサイズを下層の能動回路区域に関連して適切に制御することによって、積層チップを通って途中までしか延びないダミーＴＳＶ構造が、所与のダイレベルにおける能動回路区域のちょうど手前で停止するように、積層チップ区域の内側に形成され得る。ダミーＴＳＶが下層の能動区域に関連してどのように制御され得るかの例示的な実装を説明するために図３が次いで参照され、図３は積層ダイ層３２０，３２４，３２８を含むパッケージ構造３００の断面図を示し、積層ダイ層３２０，３２４，３２８は、層間誘電体層３１８，３２２，３２６，３３０によって互いに隔てられ、また複合／パッケージ基板３１０、ヒートシンク構造３８０及び１つ以上の密閉層（図示せず）を含むパッケージ内に含まれている。積層ダイ３２０，３２４，３２８内には、図４に示されるように、１つ以上の能動区域Ａ１，Ａ２，ＡＮが予め定められた領域内に形成され、図４は各ダイレベル３２０，３２４，３２８内の能動区域Ａ１，Ａ２，ＡＮの配置を斜視図として示している。図４はまた一連のエッチングマスク４００，５００，６００を示しており、これらはそれぞれデバイスレベル３２０，３２４，３２８でパターニングされる開口のＴＳＶ分布レイアウトを規定するために用いられる。
例示的な作製シーケンスを説明すると、ＴＳＶ構造３４０〜３４２及び３５０〜３５１の一部を形成するために用いられることになる第１のダイレベル３２０内の各ＴＳＶ開口をエッチングするために、第１のエッチングマスク４００が用いられてよい。他のデバイスレベルのいずれにおいても同じ位置に配置される能動回路区域のない第１のダイレベル３２０の区域（例えばＡ１、Ａ２及びＡ３区域の外側）においては、マスク４００は、第１のダイレベル３２０を完全に通ってエッチングするのに十分な第１の相対的に大きいサイズを規定するパターン開口の第１のセット（例えば４４０〜４４２）を含む。一方、能動回路区域が配置される第１のダイレベル３２０の区域内（例えばＡ１区域内）においては、マスク４００は、Ａ１回路区域の上に形成されるＴＳＶ構造の深さを制限するように規定されるより小さいパターン開口の第２のセット（例えば４５０，４５１）を含む。マスク４００が第１のダイレベル３２０（及びその上に形成される任意の中間層誘電体層）に適用される場合、エッチングマスク４００に異方性エッチングプロセスが適用される結果、パターン開口の第１のセット（例えば４４０〜４４２）が形成される完全深さのＴＳＶ開口がもたらされ、またより小さいパターン開口の第２のセット（４５０，４５１）が形成される部分的深さのＴＳＶ開口がもたらされる。パターン開口の第２のセットの相対的サイズを制御することによって、異方性エッチングプロセスは、能動回路区域Ａ１の予め定められた距離（例えば数ミクロン）の範囲内まで延びる開口をエッチングするよう強いられる。
同様にして、ＴＳＶ構造３４０〜３４２、３５０〜３５１及び３６０〜３６１の一部を形成するために用いられることになるＴＳＶ開口を画定するために、第２のエッチングマスク５００を用いて次のダイレベル３２４がパターニングされ、そしてエッチングされる。第２のエッチングマスク５００はパターン開口の第１のセット（例えば５４０〜５４２及び５５０〜５５１）を含み、これらはパターン開口の第１及び第２のセット（例えば４４０〜４４２及び４５０〜４５１）に位置が一致し、また第２のダイレベル３２４を完全に通ってエッチングするのに十分な第１の相対的に大きいサイズで確定される。加えて、第２のエッチングマスク５００は、能動回路区域が配置される第２のダイレベル３２４の区域内に（例えばＡ２区域内に）より小さいパターン開口の第２のセット（例えば５６０，５６１）を含み、ここで、より小さいパターン開口は、Ａ２回路区域の上に形成されるＴＳＶ構造の深さを制限するように画定される。このように、パターン開口の第２のセットのより小さいサイズは、能動回路区域Ａ１の予め定められた距離（例えば数ミクロン）の範囲内まで延びる開口を異方性エッチングプロセスがエッチングするよう強いるので、エッチングマスク５００に異方性エッチングプロセスが適用される結果、パターン開口の第１のセット（例えば５４０〜５４２及び５５０〜５５１）が形成される完全深さのＴＳＶ開口がもたらされ、またより小さいパターン開口の第２のセット（５６０，５６１）が形成される部分的深さのＴＳＶ開口がもたらされる。
最後に、ＴＳＶ構造３４０〜３４２、３５０〜３５１、３６０〜３６１及び３７０〜３７３の一部を形成するために用いられることになるＴＳＶ開口を画定するために、第３のエッチングマスク６００を用いて最後のダイレベル３２８がパターニングされてよく、そしてエッチングされてよい。第３のエッチングマスク６００はパターン開口の第１のセット（例えば６４０〜６４２、６５０〜６５１及び６６０〜６６１）を含み、これらはパターン開口の第１及び第２のセット（例えば５４０〜５４２、５５０〜５５１及び５６０〜５６１）に位置が一致し、また最後のダイレベル３２８を完全に通ってエッチングするのに十分な第１の相対的に大きいサイズで確定される。加えて、第３のエッチングマスク６００は、能動回路区域が配置される第３のダイレベル３２８の区域内に（例えばＡＮ区域内に）より小さいパターン開口の第２のセット（例えば６７０〜６７３）を含み、ここで、より小さいパターン開口は、ＡＮ回路区域の上に形成されるＴＳＶ構造の深さを制限するために画定される。このように、パターン開口の第２のセットのより小さいサイズは、能動回路区域ＡＮの予め定められた距離（例えば数ミクロン）の範囲内まで延びる開口を異方性エッチングプロセスがエッチングするよう強いるので、エッチングマスク６００に異方性エッチングプロセスが適用される結果、パターン開口の第１のセット（例えば６４０〜６４２、６５０〜６５１及び６６０〜６６１）が形成される完全深さのＴＳＶ開口がもたらされ、またより小さいパターン開口の第２のセット（６７０〜６７３）が形成される部分的深さのＴＳＶ開口がもたらされる。
エッチングマスク４００，５００，６００を用いて異なるダイレベル３２０，３２４，３２８をエッチングした後に、各ダイレベル内の開口は１つ以上の伝導性層で充填され、ダイレベルは次いで、図３に示されるように能動区域Ａ１，Ａ２，ＡＮの配置に基づく異なる深さで形成されるＴＳＶ構造３４０〜３４２，３５０〜３５１，３６０〜３６１，３７０〜３７３を有する積層デバイスへと結合される。図示されるように、能動回路区域が配置されていない積層ダイの区域（例えばＡ１、Ａ２及びＡＮ区域の外側）においては、積層ダイの全体を通って延びる完全深さのＴＳＶ構造（例えば３４０〜３４２）が形成される。一方、第１のデバイスレベル３２０内の能動回路区域Ａ１の上の積層ダイの区域においては、第１のデバイスレベル３２０内の能動回路区域Ａ１の予め定められた距離（例えば数ミクロン）の範囲内まで延びる部分的深さのＴＳＶ構造（例えば３５０〜３５１）が形成される。同様に、第２のデバイスレベル３２４内の能動回路区域Ａ２の上では、第２のデバイスレベル３２４内の能動回路区域Ａ２の予め定められた距離の範囲内まで延びる部分的深さのＴＳＶ構造（例えば３６０〜３６１）が形成され、また第Ｎのデバイスレベル３２８内の能動回路区域ＡＮの上では、第Ｎのデバイスレベル３２８内の能動回路区域ＡＮの予め定められた距離の範囲内まで延びる部分的深さのＴＳＶ構造（例えば３７０〜３７３）が形成される。
各ダイレベル３２０，３２４，３２８内の能動区域Ａ１，Ａ２，ＡＮの配置に基づく異なる深さでＴＳＶ構造を形成することによって、パッケージ構造３００の上部に形成されるヒートシンク構造３８０へ熱を導くために、より良好な熱消散が達成される。言うまでもなく、異なる深さのＴＳＶ構造は、下層の能動回路区域を貫通することを避けるために種々の異なる方法で配置されてよく、また位置させられてよいことが理解されるはずである。熱消散を改善することに加えて、追加的なダミー又は部分的なＴＳＶ構造はまた、ＴＳＶ分布の均一性を改善することによって、より良好なＴＳＶエッチングプロセスマージン及び安定性をもたらす。パターニングされたエッチング開口が不均一に分布していると、負荷効果(loading effects)に起因して異なるエッチング速度及び深さがもたらされ得る。これに対し、追加的なダミー又は部分的なＴＳＶ構造を含ませる方法を提供することによって、パターニングされたエッチング開口はより均一に分布し、エッチングプロセスは所与の区域にわたってより均一なエッチング速度を達成し、結果としてＴＳＶ製造プロセスに対して改善された安定性及び性能をもたらすことができる。
図５は本発明の選択された実施形態に従い積層ダイ内にＴＳＶ構造を作製するのに使用される複数のマスク内に完全深さ及び部分的深さのパターン開口のパターンを割り当てるための設計及び製造シーケンス５０１のフロー図を示している。シーケンスは、初期設計段階においてステップ５０２で開始する。この時点で、種々のＴＳＶ構造のための配置は、初期値Ｎ＝０で示されるように未だ規定されていない。
ステップ５０４では、積層ＩＣデバイスの各デバイスレベル内の能動回路区域のためのレイアウトパターンがリトリーブされ(retrieved)、そして積層デバイスレベルの重複区域内に配置される。例えば、ある積層デバイス内に３つのデバイスレベルＤ１，Ｄ２，ＤＮが含まれている場合には、第１のデバイスレベルＤＬ１内の任意の能動区域（例えばＡ１）が、積層デバイスレベルの重複領域を参照して配置され又は決定される。同様に、第２のデバイスレベルＤＬ２又は第Ｎのデバイスレベル内の任意の能動区域Ａ２，ＡＮが、積層デバイスレベルの重複区域を参照して配置され又は決定される。理解されるであろうように、重複区域内の単一又は複数の能動区域が一旦全てのデバイスレベルに対して配置されると、重複区域のどの部分が能動区域を有していないかが既知となる。
ステップ５０６では、第１のデバイス層を作製するために用いられる第１のマスクに対して開口のＴＳＶパターンが割り当てられる。第１のマスクにおいては、いずれのデバイス層内にも能動区域が配置されない重複チップ区域の任意の部分に対して、完全深さの開口サイズを有するＴＳＶパターン開口が割り当てられる。理解されるであろうように、任意の割り当てパターンが用いられてよいが、選択された実施形態においては、割り当てパターンは、指定されたチップ区域内に均一なパターンの割り当てられた開口を提供する。選択された実施形態に従うと、作製に際してＴＳＶ開口を形成するために用いられる特定のエッチングプロセスを与えられて、開口の深さがデバイス層の全体を通って延びるように、適用可能なプロセスフロー（例えば適用可能な層材料及び厚み、用いられるエッチング化学薬品の種類、等）を考慮して完全深さの開口サイズが決定される。
ステップ５０８が開始すると、デバイス層カウントをＮ＝Ｎ＋１にインクリメントすることによって、次のデバイス層に対するパターン割り当てプロセスが始まる。次のこのレベルに対し、開口のＴＳＶパターンが、新たなデバイス層を作製するために用いられる第２のマスクに対して割り当てられる。ステップ５１０では、いずれのデバイス層内にも能動区域が配置されない重複チップ区域の任意の部分に対して、完全深さの開口サイズを有するＴＳＶパターン開口が割り当てられる。加えて、完全深さのＴＳＶパターン開口は、任意の下層のＴＳＶパターン開口と位置が一致するように第２のマスク内に割り当てられる。ステップ５１２では、上方に能動区域を伴わないデバイス層Ｎ上の任意の単一又は複数の能動領域の上のマスクＮに対して、部分的深さの開口サイズを有するＴＳＶパターン開口が割り当てられる。作製に際してＴＳＶ開口を形成するために用いられる特定のエッチングプロセスを与えられて、開口の深さが第Ｎデバイス層の単一又は複数の能動区域まで下に向かって延びるが通過はしないように、適用可能なプロセスフロー（例えば適用可能な層材料及び厚み、用いられるエッチング化学薬品の種類、等）を考慮して部分的深さの開口のサイズが決定される。再び、任意の割り当てパターンが用いられ得る。
ステップ５１４では、シーケンスは全てのデバイス層に対するマスクが既に割り当てられたかどうかを決定する。未だである場合（決定５１４での否定的結果）には、シーケンスはループバックして、デバイス層カウントＮをインクリメントし（ステップ５０８）、次いで次のデバイス層Ｎに対するマスク内に完全深さ及び部分的深さの開口のＴＳＶパターンを割り当てる（ステップ５１０，５１２）ことによって、次のデバイス層のためのパターン割り当てプロセスを開始する。このループは、全てのデバイスレベルに対するパターニングされた開口が割り当てられるまで（決定５１４での肯定的結果）継続し、この時点でシーケンスは進行して割り当てられたパターンを用いて積層ダイ内にＴＳＶ構造を作製し（ステップ５１６）、そしてシーケンスは終了する（ステップ５１８）。
多重層集積回路及びそれを作製するための方法が開示されてきたことが既に理解されるはずである。開示されるように、集積回路は、複数のデバイス層を有するように形成される。第１の基板デバイス層は第１及び第２の側を有し、第１の能動回路区域は第２の側に形成される。第１の基板デバイス層はまた、第１の能動回路区域を貫通せずに第１の基板層を通って延びる熱的／電気的伝導性スルーシリコンビア構造の第１のセットと、第１の能動回路区域から熱を導くために第１の基板層を部分的にのみ通って延びる熱的伝導性スルーシリコンビア構造の第２のセットと、を含む。第１の誘電体層は、第１の基板層の第１の側の上に形成され、また第１の誘電体層を通って延び且つ熱的伝導性スルーシリコンビア構造の第１及び第２のセットと位置が一致する熱的／電気的伝導性スルーシリコンビア構造の第３のセットを含む。第１及び第２の側を有する第２の基板デバイス層は、第２の側上に形成される第２の能動回路区域と共に、第１の誘電体層の上に形成される。第２の基板デバイス層は、第１の誘電体層内の熱的／電気的伝導性スルーシリコンビア構造の第３のセットとの位置合わせのために第２の基板層を通って延びる熱的／電気的伝導性スルーシリコンビア構造の第４のセットを含み、また第２の能動回路区域から熱を導くために第２の基板層を部分的にのみ通って延びる熱的伝導性スルーシリコンビア構造の第５のセットを含む。最後に、集積回路は、熱的伝導性スルーシリコンビア構造の第１、第２、第３、第４及び第５のセットと熱的に接触するように第２の基板層の上に形成されるヒートシンクを含む。
ここで開示される例示的な実施形態の説明は、種々の積層半導体デバイス構造及びそれを作製する方法に向けられているが、本発明は、広範な種類の半導体プロセス及び／又はデバイスに適用可能な本発明の発明的側面を示す例示的な実施形態に必ずしも限定されない。従って、本発明は、ここでの教示の利益を享受する当業者に明らかな異なるが均等な方法において修正され得るしまた実施され得るので、上に開示される特定の実施形態は例示的なものにすぎず、本発明に対する限定としては解釈されるべきではない。例えば、ＴＳＶ構造及びダミー又は部分的ＴＳＶ構造は、図示されるのと異なる形状、相対的寸法及びパターニングレイアウト配置で規定されてよい。また、ＴＳＶ構造及びダミー又は部分的ＴＳＶ構造は、任意の下層の能動区域まで下に向かって延びるが通過はしないエッチングされた開口の最終的な深さを制御するように選択される異なるパターン開口サイズで１つのエッチングマスクを形成することによって、単一のエッチングシーケンスで形成されてよい。多重チップ積層体を形成するためには異なる方法もあり、これらは、限定はされないが、各々が完全深さ及び部分的深さのＴＳＶ構造を含む複数のウエハを積層した後にウエハ積層体を多重チップ積層体へと単一化すること、又は画定されたＴＳＶ構造を伴う個々のチップをウエハ上に若しくは画定されたＴＳＶ構造を伴う個々のチップ上に積層した後にアセンブリを多重チップ積層体へと単一化すること、を含む。従って、前述の説明は、説明されている特定の形態に本発明を限定することを意図するものではなく、それとは逆に、添付の特許請求の範囲によって画定される本発明の精神及び範囲内に含まれ得るような代替案、修正、及び均等なものを網羅することが意図されており、当業者であれば、本発明の最も広い形態におけるその精神及び範囲から逸脱することなしに種々の変形、置換及び変更をなし得ることを理解するはずである。また、単一又は複数の例示的な実施形態は、単なる例であり、本発明の範囲、応用又は構成を限定することが意図されるものではけっしてないことも理解されるべきである。むしろ、前述の詳細な説明は、本発明の例示的な実施形態を実施又は実装するための有用な指針を当業者に提供するはずであり、添付の特許請求の範囲に記載される本発明の範囲及びそれらの法的に均等なものから逸脱することなしに、例示的な実施形態において説明される要素の機能及び配置において種々の変形がなされ得ることが理解されるはずである。
このように、本発明は、ここでの教示の利益を享受する当業者に明らかな異なるが均等な方法において修正され得るしまた実施され得るので、上に開示される特定の実施形態は例示的なものにすぎず、本発明に対する限定としては解釈されるべきではない。従って、前述の説明は、説明されている特定の形態に本発明を限定することを意図するものではなく、それとは逆に、添付の特許請求の範囲によって画定される本発明の精神及び範囲内に含まれ得るような代替案、修正、及び均等なものを網羅することが意図されており、当業者であれば、本発明の最も広い形態におけるその精神及び範囲から逸脱することなしに種々の変形、置換及び変更をなし得ることを理解するはずである。

Claims (20)

  1. 多重チップ積層体を組み立てる際の使用のための少なくとも第１の集積回路を形成する方法であって、
    第１のウエハに形成された少なくとも第１の集積回路内に第１の複数のスルーシリコンビア開口をパターニングし及びエッチングすることと、
    前記第１の複数のスルーシリコンビア開口内に１つ以上の伝導性層を形成して、熱を熱的に伝導させるために前記第１の集積回路内に第１の複数のスルーシリコンビア構造を形成することと、を備え、
    前記第１の複数のスルーシリコンビア開口は、
    前記第１の集積回路内に形成されるいずれの能動回路領域をも貫通せずに第１の側から前記第１の集積回路の全体を通って第２の側に延びる少なくとも第１のスルーシリコンビア開口と、
    前記第１の集積回路内に形成されるいずれの能動回路領域まで前記第１の側から下に向かって延びるが通過はしない少なくとも第２のスルーシリコンビア開口と、を有しており、
    第２のウエハに形成された第２の複数のスルーシリコンビア構造が前記第１の複数のスルーシリコンビア構造に位置合わせされて接触するように、前記第２のウエハを前記第２の側に接合することを更に備える方法。
  2. 第３のウエハ内に形成される第３の複数のスルーシリコンビア構造が前記第１のウエハ内の前記第１の複数のスルーシリコンビア構造に位置合わせされて接触するように、前記第１の側を第３のウエハに接合することを更に備える請求項１の方法。
  3. 前記第１の複数のスルーシリコンビア開口をパターニングし及びエッチングすることは、前記第１の集積回路の上に形成される少なくとも第１の誘電体層内に前記第１の複数のスルーシリコンビア開口をパターニングし及びエッチングすることを備える請求項１の方法。
  4. 前記第１の複数のスルーシリコンビア開口をパターニングし及びエッチングすることは、
    前記第１の集積回路の上にフォトレジスト層を堆積させることと、
    前記フォトレジスト層をパターニング及びエッチングして、前記第２のスルーシリコンビア開口のための第２のパターン開口よりも大きい前記第１のスルーシリコンビア開口のための第１のパターン開口を備える前記第１の集積回路のためのエッチングマスクを形成することと、
    前記エッチングマスクを用いて前記第１の集積回路を選択的にエッチングして、いずれの能動回路領域をも貫通せずに前記第１の集積回路を通って前記第１のスルーシリコンビア開口を延ばすと共に、前記第１の集積回路内に形成される任意の能動回路領域まで下に向かうが通過はしないで前記第２のスルーシリコンビア開口を延ばすことと、を更に備える請求項１の方法。
  5. 別のウエハ内の少なくとも第２の集積回路内に第２の複数のスルーシリコンビア開口をパターニングし及びエッチングすることと、
    前記第２の複数のスルーシリコンビア開口内に１つ以上の伝導性層を形成して前記第１の複数のスルーシリコンビア構造との位置合わせのために位置させられる第２の複数のスルーシリコンビア構造を形成することと、
    前記第１の集積回路及び前記第１の複数のスルーシリコンビア構造が内部に形成される第１のウエハに前記別のウエハを、前記別のウエハ内に形成される前記第２の複数のスルーシリコンビア構造が前記第１のウエハ内の前記第１の複数のスルーシリコンビア構造に位置合わせされて接触して熱を熱的に伝導させるように接合することと、を更に備え、
    前記第２の複数のスルーシリコンビア開口は、
    前記第２の集積回路内に形成されるいずれの能動回路領域をも貫通せずに前記第２の集積回路の全体を通って延びる少なくとも第３のスルーシリコンビア開口と、
    前記第２の集積回路内に形成される能動回路領域まで下に向かって延びるが通過はしない少なくとも第４のスルーシリコンビア開口と、を備える請求項１の方法。
  6. 前記第１の複数のスルーシリコンビア開口をパターニングし及びエッチングすることは、前記第１の集積回路にわたり実質的に均一に分布するように前記第１の複数のスルーシリコンビア開口をパターニングし及びエッチングすることを備える請求項１の方法。
  7. １つ以上の伝導性層を形成することは前記第１の複数のスルーシリコンビア開口内に銅を電気メッキすることを備える請求項１の方法。
  8. 前記第１の複数のスルーシリコンビア構造と熱的に接触するヒートシンクを形成することを更に備える請求項１の方法。
  9. １つ以上の伝導性層を形成することは、前記第１の複数のスルーシリコンビア開口内に１つ以上の伝導性層を堆積させて、１つ以上の能動回路領域のいずれをも貫通せずに前記第１の集積回路の全体を通って延びる少なくとも第１の熱的伝導性スルーシリコンビア構造と、前記第１の集積回路内で前記１つ以上の能動回路領域の１つに向かって前記第１の集積回路を部分的に通って延びる第２の熱的伝導性スルーシリコンビア構造と、を形成することを備える請求項１の方法。
  10. 複数のデバイス層を有する集積回路を作製する方法であって、
    複数のチップ区域を備える第１のウエハ基板を提供することと、
    前記複数のチップ区域の各々内に第１の伝導性スルーシリコンビア構造を形成することと、
    前記複数のチップ区域の各々内に第２の伝導性スルーシリコンビア構造を形成することと、を備え、
    各チップ区域は前記第１のウエハ基板の第１の側に形成される１つ以上の能動回路領域を備え、前記第１の伝導性スルーシリコンビア構造は、前記１つ以上の能動回路領域のいずれをも貫通せずに前記第１のウエハ基板の第１の側から前記第１のウエハ基板を通って前記第１のウエハ基板の第２の側に延びており、前記第２の伝導性スルーシリコンビア構造は、前記第１のウエハ基板内のいずれの能動回路領域をも貫通せずに前記第２の側から前記第１のウエハ基板を部分的に通って前記第１の側に向かって延びるが、前記第１の側に達しておらず、
    第２のウエハ基板を前記第１の側に接合すること、を更に備える方法。
  11. 前記第１のウエハ基板を提供することはシリコンウエハ基板層を提供することを備える請求項１０の方法。
  12. 第１及び第２の伝導性スルーシリコンビア構造を形成することは、
    第１のスルーシリコンビア開口が前記第２の側から前記第１のウエハ基板を通って前記第１の側に延び、且つ、第２のスルーシリコンビア開口が、前記第１のウエハ基板内で前記１つ以上の能動回路領域に達することなく、前記第２の側から前記第１のウエハ基板を部分的に通って前記第１の側に向かうが前記第１の側に達することなく延びるように、前記第１のウエハ基板の第２の側の前記複数のチップ区域の各々内に前記第１及び第２のスルーシリコンビア開口を選択的にエッチングすることと、
    前記複数のチップ区域の各々内の前記第１及び第２のスルーシリコンビア開口内に１つ以上の伝導性層を形成して前記第１及び第２の伝導性スルーシリコンビア構造を形成することと、を備える請求項１０の方法。
  13. 第１及び第２のスルーシリコンビア開口を選択的にエッチングすることは、
    前記第１のウエハ基板の前記第２の側の上にフォトレジスト層を堆積させることと、
    前記フォトレジスト層をパターニング及びエッチングして、前記第２のスルーシリコンビア開口のための第２のパターン開口よりも大きい前記第１のスルーシリコンビア開口のための第１のパターン開口を備えるエッチングマスクを形成することと、
    前記エッチングマスクを用いて前記第１のウエハ基板を異方性エッチングして、いずれの能動回路領域をも貫通せずに前記第１のウエハ基板を通って前記第１のスルーシリコンビア開口を延ばすと共に、前記１つ以上の能動回路領域のいずれをも通って延びることなしに前記第１のウエハ基板を部分的に通って前記第２のスルーシリコンビア開口を延ばすことと、を備える請求項１２の方法。
  14. １つ以上の伝導性層を形成することは前記第１及び第２のスルーシリコンビア開口内に銅を電気メッキすることを備える請求項１２の方法。
  15. 第１及び第２の伝導性スルーシリコンビア構造を形成することは、
    前記１つ以上の能動回路領域の外側に位置する相対的に大きいマスク開口の第１のセットと前記１つ以上の能動回路領域の上に位置する相対的に小さいマスク開口の第２のセットとを前記複数のチップ区域の各々内に画定するように前記第１のウエハ基板の第２の側の上にエッチングマスクを形成することと、
    前記エッチングマスクを用いて前記第１のウエハ基板を異方性エッチングして、前記第１のウエハ基板を通って延びるスルーシリコンビア開口の第１のセットを相対的に大きいマスク開口の前記第１のセットの下方に、及び前記第１のウエハ基板を部分的にのみ通って延びるスルーシリコンビア開口の第２のセットを相対的に小さいマスク開口の前記第２のセットの下方に、形成することと、
    前記複数のチップ区域の各々内のスルーシリコンビア開口の前記第１のセット及びスルーシリコンビア開口の前記第２のセット内に１つ以上の伝導性層を形成して伝導性スルーシリコンビア構造を形成することと、を備える請求項１０の方法。
  16. 前記エッチングマスクを形成することは、前記第１のウエハ基板の前記第１の側に接合される第２のウエハ基板内に形成される任意の伝導性スルーシリコンビア構造と位置が一致すべく前記１つ以上の能動回路領域の外側に位置させられる相対的に大きいマスク開口の前記第１のセットを画定するように前記エッチングマスクを形成することを備える請求項１５の方法。
  17. 複数のチップ区域を備える前記第２のウエハ基板を提供することと、
    前記第２のウエハ基板の前記複数のチップ区域の各々内に伝導性スルーシリコンビア構造の第１のセットを形成することと、
    前記第２のウエハ基板内の伝導性スルーシリコンビア構造の前記第１のセットの各々が前記第１のウエハ基板内の対応する第１の伝導性スルーシリコンビア構造に接触すべく位置合わせされるように前記第２のウエハ基板の第２の側を前記第１のウエハ基板の前記第１の側に接合することと、を更に備え、
    各チップ区域は前記第２のウエハ基板の第１の側に形成される１つ以上の能動回路領域を備え、伝導性スルーシリコンビア構造の前記第１のセットは前記第２のウエハ基板の前記第１の側に形成される前記１つ以上の能動回路領域のいずれをも貫通せずに前記第２のウエハ基板の前記第２の側から前記第２のウエハ基板を通って前記第２のウエハ基板の前記第１の側に延び、前記第２のウエハ基板内の伝導性スルーシリコンビア構造の前記第１のセットの各々は前記第１のウエハ基板内の対応する第１の伝導性スルーシリコンビア構造との位置合わせのために位置決めされる請求項１０の方法。
  18. 複数のチップ区域を備える前記第２のウエハ基板を提供することと、
    前記第２のウエハ基板の前記複数のチップ区域の各々内に伝導性スルーシリコンビア構造の第２のセットを形成することと、
    前記第２のウエハ基板内の伝導性スルーシリコンビア構造の前記第２のセットの各々が前記第１のウエハ基板内の対応する第１の伝導性スルーシリコンビア構造に接触すべく位置合わせされるように前記第２のウエハ基板の第２の側を前記第１のウエハ基板の前記第１の側に接合することと、を更に備え、
    各チップ区域は前記第２のウエハ基板の第１の側上に形成される１つ以上の能動回路領域を備え、伝導性スルーシリコンビア構造の前記第２のセットは前記第２のウエハ基板の前記第１の側に形成される前記１つ以上の能動回路領域のいずれをも貫通することなく、前記第２のウエハ基板の前記第２の側から前記第２のウエハ基板を部分的にのみ通って前記第２のウエハ基板の前記第１の側に向かうが前記第１の側に達することなく延び、前記第２のウエハ基板内の伝導性スルーシリコンビア構造の前記第２のセットの各々は前記第１のウエハ基板内の対応する第１の伝導性スルーシリコンビア構造との位置合わせのために位置決めされる請求項１０の方法。
  19. 複数のチップ区域を備える前記第２のウエハ基板を提供することと、
    前記第２のウエハ基板の前記複数のチップ区域の各々内に伝導性スルーシリコンビア構造の第２のセットを形成することと、
    前記第１のウエハ基板内の前記第１及び第２の伝導性スルーシリコンビア構造の各々が前記第２のウエハ基板内の伝導性スルーシリコンビア構造の前記第２のセットの対応する１つに接触すべく位置合わせされるように前記第２のウエハ基板の第１の側を前記第１のウエハ基板の第２の側に接合することと、を更に備え、
    各チップ区域は前記第２のウエハ基板の第１の側上に形成される１つ以上の能動回路領域を備え、伝導性スルーシリコンビア構造の前記第２のセットは前記第２のウエハ基板の前記第１の側に形成される前記１つ以上の能動回路領域のいずれをも貫通せずに前記第２のウエハ基板の第２の側から前記第２のウエハ基板を通って前記第２のウエハ基板の前記第１の側に延びる請求項１０の方法。
  20. 第１の基板層、第１の誘電体層、第２の基板層及びヒートシンクを備える複数のデバイス層を有する集積回路であって、
    前記第１の基板層は、第１の側と、第１の能動回路区域が形成される第２の側と、前記第１の能動回路区域を貫通することなしに第１の側から前記第１の基板層を通って第２の側に延びる熱的又は電気的伝導性スルーシリコンビア構造の第１のセットと、前記第１の能動回路区域から熱を伝導させるために前記第１の側から前記第１の基板層を部分的に通って前記第１の能動回路区域に向かうが前記第１の能動回路区域に達しないように延びる熱的伝導性スルーシリコンビア構造の第２のセットと、を備え、
    前記第１の誘電体層は前記第１の基板層の前記第１の側の上に形成され、前記第１の誘電体層は、前記第１の誘電体層を通って延びると共に熱的又は電気的伝導性スルーシリコンビア構造の前記第１のセット及び熱的伝導性スルーシリコンビア構造の前記第２のセットと位置が一致する熱的又は電気的伝導性スルーシリコンビア構造の第３のセットを備え、
    前記第２の基板層は前記第１の誘電体層の上に形成され、前記第２の基板層は、第１の側と、第２の能動回路区域が形成される第２の側と、前記第１の誘電体層内の熱的又は電気的伝導性スルーシリコンビア構造の前記第３のセットとの位置合わせのために前記第２の基板層を通って延びる熱的又は電気的伝導性スルーシリコンビア構造の第４のセットと、前記第２の能動回路区域から熱を伝導させるために前記第２の基板層を部分的にのみ通って前記第２の能動回路区域に向かうが前記第２の能動回路区域に達しないように延びる熱的伝導性スルーシリコンビア構造の第５のセットと、を備え、
    前記ヒートシンクは前記第２の基板層の上に形成されて伝導性スルーシリコンビア構造の前記第１、第２、第３、第４及び第５のセットと熱的に接触する集積回路。
JP2016239334A 2010-03-03 2016-12-09 プロセス均一性及び熱消散を改善するダミーｔｓｖ（スルーシリコンビア） Active JP6412091B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/716,902 2010-03-03
US12/716,902 US10181454B2 (en) 2010-03-03 2010-03-03 Dummy TSV to improve process uniformity and heat dissipation

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012556238A Division JP2013521661A (ja) 2010-03-03 2011-03-03 プロセス均一性及び熱消散を改善するダミーｔｓｖ（スルーシリコンビア）

Publications (3)

Publication Number Publication Date
JP2017073560A true JP2017073560A (ja) 2017-04-13
JP2017073560A5 JP2017073560A5 (ja) 2017-09-28
JP6412091B2 JP6412091B2 (ja) 2018-10-24

Family

ID=44114478

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012556238A Pending JP2013521661A (ja) 2010-03-03 2011-03-03 プロセス均一性及び熱消散を改善するダミーｔｓｖ（スルーシリコンビア）
JP2016239334A Active JP6412091B2 (ja) 2010-03-03 2016-12-09 プロセス均一性及び熱消散を改善するダミーｔｓｖ（スルーシリコンビア）

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012556238A Pending JP2013521661A (ja) 2010-03-03 2011-03-03 プロセス均一性及び熱消散を改善するダミーｔｓｖ（スルーシリコンビア）

Country Status (7)

Country Link
US (2) US10181454B2 (ja)
EP (1) EP2543067B1 (ja)
JP (2) JP2013521661A (ja)
KR (1) KR101870931B1 (ja)
CN (1) CN102782841B (ja)
TW (1) TWI562277B (ja)
WO (1) WO2011109595A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202018100668U1 (de) 2017-02-10 2018-05-16 Sony Corporation Batterie und Verbindungsvorrichtung
CN110504247A (zh) * 2018-05-18 2019-11-26 台湾积体电路制造股份有限公司 集成电路封装件及其形成方法

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8563365B2 (en) * 2011-03-09 2013-10-22 Georgia Tech Research Corporation Air-gap C4 fluidic I/O interconnects and methods of fabricating same
US8618647B2 (en) * 2011-08-01 2013-12-31 Tessera, Inc. Packaged microelectronic elements having blind vias for heat dissipation
US9633149B2 (en) * 2012-03-14 2017-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for modeling through silicon via
US9147610B2 (en) 2012-06-22 2015-09-29 Infineon Technologies Ag Monitor structures and methods of formation thereof
TWI497661B (zh) 2012-08-15 2015-08-21 Ind Tech Res Inst 半導體基板
US9343393B2 (en) 2012-08-15 2016-05-17 Industrial Technology Research Institute Semiconductor substrate assembly with embedded resistance element
KR20140023707A (ko) * 2012-08-17 2014-02-27 에스케이하이닉스 주식회사 얼라인 키 구조물을 포함한 반도체 메모리 장치
CN103633039B (zh) * 2012-08-29 2017-02-08 中芯国际集成电路制造(上海)有限公司 半导体散热结构及其形成方法、半导体芯片
US9058460B2 (en) 2013-03-01 2015-06-16 International Business Machines Corporation Thermally-optimized metal fill for stacked chip systems
CN103236420B (zh) * 2013-04-28 2015-12-23 华进半导体封装先导技术研发中心有限公司 三维封装中散热通道与地线通道共用的封装结构
KR101428754B1 (ko) * 2013-05-14 2014-08-11 (주)실리콘화일 방열 특성이 개선된 반도체 장치
KR102144734B1 (ko) * 2013-10-25 2020-08-14 삼성전자 주식회사 반도체 장치 제조 방법
US9627341B2 (en) * 2013-10-28 2017-04-18 Infineon Technologies Dresden Gmbh Wafer arrangement, a method for testing a wafer, and a method for processing a wafer
KR20150094135A (ko) * 2014-02-10 2015-08-19 삼성전자주식회사 반도체 패키지 및 이의 제조방법
US9368479B2 (en) * 2014-03-07 2016-06-14 Invensas Corporation Thermal vias disposed in a substrate proximate to a well thereof
US9178495B2 (en) 2014-03-21 2015-11-03 Globalfoundries U.S. 2 Llc Establishing a thermal profile across a semiconductor chip
KR20150118638A (ko) 2014-04-14 2015-10-23 에스케이하이닉스 주식회사 이미지 센서 및 그 제조 방법
US10177032B2 (en) * 2014-06-18 2019-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Devices, packaging devices, and methods of packaging semiconductor devices
US9831214B2 (en) * 2014-06-18 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
US9646918B2 (en) 2014-08-14 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
KR102352677B1 (ko) 2014-08-27 2022-01-17 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN106033754B (zh) * 2015-03-11 2019-04-12 联华电子股份有限公司 具有纳米孔隙的半导体元件及其制造方法
CN104966693B (zh) * 2015-06-03 2017-03-15 贵州大学 一种内嵌式复合散热结构的三维集成功率系统及制备方法
US9960150B2 (en) * 2016-06-13 2018-05-01 Micron Technology, Inc. Semiconductor device assembly with through-mold cooling channel formed in encapsulant
US10296698B2 (en) * 2016-12-14 2019-05-21 Globalfoundries Inc. Forming multi-sized through-silicon-via (TSV) structures
WO2018173764A1 (ja) * 2017-03-21 2018-09-27 富士フイルム株式会社 積層デバイス、積層体および積層デバイスの製造方法
US10290676B2 (en) 2017-08-15 2019-05-14 Northrop Grumman Systems Corporation Superconducting device with thermally conductive heat sink
CN107731839B (zh) * 2017-08-23 2019-03-19 长江存储科技有限责任公司 一种3d nand闪存结构及其制作方法
US10461014B2 (en) * 2017-08-31 2019-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreading device and method
US10229864B1 (en) * 2017-09-14 2019-03-12 Northrop Grumman Systems Corporation Cryogenic integrated circuit having a heat sink coupled to separate ground planes through differently sized thermal vias
US10629535B2 (en) 2017-10-31 2020-04-21 Northrop Grumman Systems Corporation Thermally isolated ground planes with a superconducting electrical coupler
US10685905B2 (en) 2018-01-24 2020-06-16 Toyota Motor Engineering & Manufacturing North America, Inc. Multi-layer cooling structure including through-silicon vias through a plurality of directly-bonded substrates and methods of making the same
US10157817B1 (en) 2018-01-26 2018-12-18 Toyota Motor Engineering & Manufacturing North America, Inc. Chip-scale cooling device having through-silicon vias and flow directing features
US10867962B2 (en) * 2018-06-29 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging process and manufacturing method
US11205620B2 (en) 2018-09-18 2021-12-21 International Business Machines Corporation Method and apparatus for supplying power to VLSI silicon chips
JP7030666B2 (ja) 2018-09-20 2022-03-07 株式会社東芝 半導体装置
CN109300902A (zh) * 2018-09-28 2019-02-01 长江存储科技有限责任公司 3d存储器件
US11004763B2 (en) * 2018-12-20 2021-05-11 Northrop Grumman Systems Corporation Superconducting device with multiple thermal sinks
CN110299348A (zh) * 2019-07-02 2019-10-01 贵州大学 一种大功率同步整流器结构的三维集成方法
US11522118B2 (en) 2020-01-09 2022-12-06 Northrop Grumman Systems Corporation Superconductor structure with normal metal connection to a resistor and method of making the same
CN113113367A (zh) * 2020-01-13 2021-07-13 华为技术有限公司 芯片、芯片的制造方法和电子设备
US11043469B1 (en) * 2020-02-19 2021-06-22 Nanya Technology Corporation Method of forming three dimensional semiconductor structure
KR20210135107A (ko) 2020-05-04 2021-11-12 삼성전자주식회사 반도체 패키지
US11923150B2 (en) 2020-05-27 2024-03-05 Intel Corporation Decoupling capacitors based on dummy through-silicon-vias
CN112435559B (zh) * 2020-11-15 2022-07-15 北京航空航天大学 一种内嵌可拉伸电路的暖体假人制作方法及暖体假人
US11574891B2 (en) 2021-01-26 2023-02-07 Nanya Technology Corporation Semiconductor device with heat dissipation unit and method for fabricating the same
DE112022001206T5 (de) * 2021-02-25 2024-01-04 Sony Semiconductor Solutions Corporation Halbleitervorrichtung, Bildgebungsvorrichtung und Herstellungsverfahren
US11984376B2 (en) * 2021-04-22 2024-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor device including a cooling structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000306998A (ja) * 1999-04-20 2000-11-02 Nec Corp 半導体装置及びその製造方法
JP2006245311A (ja) * 2005-03-03 2006-09-14 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US20090053858A1 (en) * 2007-08-24 2009-02-26 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor package using redistribution substrate

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01295455A (ja) 1988-05-24 1989-11-29 Matsushita Electric Ind Co Ltd 半導体積層集積回路素子
US20020163072A1 (en) * 2001-05-01 2002-11-07 Subhash Gupta Method for bonding wafers to produce stacked integrated circuits
JP3817453B2 (ja) * 2001-09-25 2006-09-06 新光電気工業株式会社 半導体装置
JP4869546B2 (ja) * 2003-05-23 2012-02-08 ルネサスエレクトロニクス株式会社 半導体装置
JP4342866B2 (ja) 2003-08-08 2009-10-14 竹本油脂株式会社 積層フィルム
JP4556454B2 (ja) 2004-03-15 2010-10-06 パナソニック電工株式会社 半導体装置の製造方法
US7202419B2 (en) 2004-07-20 2007-04-10 Dragonwave Inc. Multi-layer integrated RF/IF circuit board including a central non-conductive layer
US20060220227A1 (en) 2005-04-04 2006-10-05 Data Device Corporation High density integrated circuit having multiple chips and employing a ball grid array (BGA) and method for making same
US7432592B2 (en) 2005-10-13 2008-10-07 Intel Corporation Integrated micro-channels for 3D through silicon architectures
KR100874910B1 (ko) * 2006-10-30 2008-12-19 삼성전자주식회사 수직형 열방출 통로를 갖는 적층형 반도체 패키지 및 그제조방법
JP4750724B2 (ja) 2007-01-25 2011-08-17 東京応化工業株式会社 重ね合わせユニット及び貼り合わせ装置
JPWO2008108334A1 (ja) * 2007-03-06 2010-06-17 株式会社ニコン 半導体装置及び該半導体装置の製造方法
US7598523B2 (en) 2007-03-19 2009-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Test structures for stacking dies having through-silicon vias
US7592697B2 (en) 2007-08-27 2009-09-22 Intel Corporation Microelectronic package and method of cooling same
US7738249B2 (en) 2007-10-25 2010-06-15 Endicott Interconnect Technologies, Inc. Circuitized substrate with internal cooling structure and electrical assembly utilizing same
US20090160531A1 (en) 2007-12-20 2009-06-25 Ati Technologies Ulc Multi-threshold voltage-biased circuits
KR101420817B1 (ko) 2008-01-15 2014-07-21 삼성전자주식회사 3 차원의 직렬 및 병렬 회로들을 가지고 차례로 적층된집적회로 모듈들을 전기적으로 접속하는 반도체 집적회로장치 및 그 장치의 형성방법
JP2009246258A (ja) 2008-03-31 2009-10-22 Nikon Corp 半導体装置および製造方法
JP2010021451A (ja) 2008-07-14 2010-01-28 Panasonic Corp 固体撮像装置およびその製造方法
US7893529B2 (en) * 2009-01-12 2011-02-22 International Business Machines Corporation Thermoelectric 3D cooling
US8314483B2 (en) * 2009-01-26 2012-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. On-chip heat spreader
US8526186B2 (en) * 2011-07-11 2013-09-03 Texas Instruments Incorporated Electronic assembly including die on substrate with heat spreader having an open window on the die
US9472483B2 (en) * 2014-12-17 2016-10-18 International Business Machines Corporation Integrated circuit cooling apparatus
WO2020000005A1 (de) 2018-06-26 2020-01-02 Pankowski Irina Teleskopartig zusammenschiebbares trinkgefäss sowie hand- und transportschutz für das trinkgefäss

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000306998A (ja) * 1999-04-20 2000-11-02 Nec Corp 半導体装置及びその製造方法
JP2006245311A (ja) * 2005-03-03 2006-09-14 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US20090053858A1 (en) * 2007-08-24 2009-02-26 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor package using redistribution substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202018100668U1 (de) 2017-02-10 2018-05-16 Sony Corporation Batterie und Verbindungsvorrichtung
CN110504247A (zh) * 2018-05-18 2019-11-26 台湾积体电路制造股份有限公司 集成电路封装件及其形成方法

Also Published As

Publication number Publication date
US10181454B2 (en) 2019-01-15
TW201145454A (en) 2011-12-16
KR101870931B1 (ko) 2018-06-25
CN102782841B (zh) 2016-06-29
KR20130038215A (ko) 2013-04-17
US11222869B2 (en) 2022-01-11
US20190148345A1 (en) 2019-05-16
EP2543067A1 (en) 2013-01-09
EP2543067B1 (en) 2022-09-21
CN102782841A (zh) 2012-11-14
JP2013521661A (ja) 2013-06-10
WO2011109595A1 (en) 2011-09-09
JP6412091B2 (ja) 2018-10-24
TWI562277B (en) 2016-12-11
US20110215457A1 (en) 2011-09-08

Similar Documents

Publication Publication Date Title
JP6412091B2 (ja) プロセス均一性及び熱消散を改善するダミーｔｓｖ（スルーシリコンビア）
TWI621228B (zh) 半導體封裝及用於形成該半導體封裝的方法
CN105321903B (zh) 具有重分布线的堆叠集成电路
TWI501327B (zh) 三維積體電路及其製造方法
US8933540B2 (en) Thermal via for 3D integrated circuits structures
CN109309075A (zh) 半导体封装及制作半导体封装的方法
US11404316B2 (en) System, device and methods of manufacture
US10418344B2 (en) Electronic packages with three-dimensional conductive planes, and methods for fabrication
TW202209598A (zh) 半導體系統封裝及其製造方法
TWI587464B (zh) 封裝結構及其製造方法
US9312206B2 (en) Semiconductor package with thermal via and method for fabrication thereof
US20240071825A1 (en) System, Device and Methods of Manufacture
US20120193809A1 (en) Integrated circuit device and method for preparing the same
TW202406018A (zh) 具有高深寬比tsv的電連接結構及其製造方法
US11276671B2 (en) Multilayered memory device with through-silicon via(TSV), semiconductor device and method for manufacturing the same
CN107359137A (zh) 一种用于制造转接板的方法
TW202201567A (zh) 分離式基板中介層
JP5559773B2 (ja) 積層半導体装置の製造方法
US9343359B2 (en) Integrated structure and method for fabricating the same
JP2024019051A (ja) 熱管理構造及び熱管理構造の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170814

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171205

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180828

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180927

R150 Certificate of patent or registration of utility model

Ref document number: 6412091

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250