CN107359137A - 一种用于制造转接板的方法 - Google Patents

一种用于制造转接板的方法 Download PDF

Info

Publication number
CN107359137A
CN107359137A CN201710563667.6A CN201710563667A CN107359137A CN 107359137 A CN107359137 A CN 107359137A CN 201710563667 A CN201710563667 A CN 201710563667A CN 107359137 A CN107359137 A CN 107359137A
Authority
CN
China
Prior art keywords
substrate
layer
tsv structure
tsv
pinboard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710563667.6A
Other languages
English (en)
Inventor
王磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201710563667.6A priority Critical patent/CN107359137A/zh
Publication of CN107359137A publication Critical patent/CN107359137A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种用于制造转接板的方法。通过该方法，在省去TSV背面露头腐蚀工艺步骤的同时保证了TSV刻蚀深度的一致性。而且，在绝缘层刻蚀过程中可以避免形成无阻挡层覆盖的缝隙结构，从而提高器件的电特性和可靠性。此外，本发明还涉及一种通过该方法制造的转接板。

Description

一种用于制造转接板的方法
技术领域
本发明总体上涉及半导体制造领域，具体而言涉及一种用于制造转接板的方法。
背景技术
随着计算机、通讯、汽车电子、航空航天工业和其他消费类系统领域的发展，对半导体芯片的尺寸和功耗的要求不断提高、即需要更小、更薄、更轻、高可靠、多功能、低功耗和低成本的芯片，在这种背景下三维封装技术应运而生。在二维封装技术的封装密度已达极限的情况下，更高密度的三维封装技术的优势不言而喻。
三维封装技术中的一个重要类型是叠层型三维封装，在该技术中，将多个芯片或多芯片模块(MCM)沿Z轴彼此相叠布置并互连以形成三维封装结构。叠层型3D封装由于适用范围广、工艺简单、成本低等优点而成为许多厂商的核心制造技术，这其中不乏IBM、Intel等著名芯片制造商。
硅通孔TSV(through siliconvia)是叠层型三维封装技术中实现互连的一种解决方案，其具有较短的互连距离和较快的速度等优点。
近年来，TSV技术已经应用到倒装封装技术中。例如，具有TSV结构的硅(Si)转接板由于从芯片到衬底的短互连而已经成为一种改善倒装封装工艺的良好解决方案，其优点例如有：提供高写入密度互连，使管芯和转接板之间的热膨胀(CTE)失配的系数最小化，并且提高电子性能。
在制造转接板的过程中，形成TSV结构是一个关键步骤。在TSV刻蚀过程中，由于刻蚀等离子体的分布不均匀，会造成刻蚀出的TSV深度存在一定的深度差，从而在TSV背面露头的工艺过程中引入更大的总厚度差TTV(total thickness variation)，这会对后续的工艺造成很大的困难，以致影响器件可靠性。另外，在露头过程中往往会采用湿法刻蚀的方法去掉TSV结构的露出的头部处的绝缘层，但去除绝缘层的同时也会对TSV结构的露出的头部处的阻挡层造成刻蚀，而缺失的阻挡层会影响器件的电特性，从而影响可靠性。
发明内容
从现有技术出发，本发明的任务是提供一种用于制造转接板的方法，通过该方法，在省去TSV背面露头腐蚀工艺步骤的同时保证了TSV刻蚀深度的一致性，从而节省成本并为后续工艺提供便利，此外还能避免在后续绝缘层刻蚀过程中形成无阻挡层覆盖的缝隙结构，从而提高器件的电特性和可靠性。
在本发明的第一方面，该任务通过一种用于制造转接板的方法来解决，该方法包括下列步骤：
提供第一载体；
在第一载体上布置衬底；
对衬底进行减薄；
将衬底结构化以形成硅通孔TSV结构，其中TSV结构的深度与经减薄的衬底的厚度一致；
在衬底上涂敷绝缘层以覆盖衬底的表面以及TSV结构的侧壁和底面；
除去TSV结构的底面上的绝缘层；
在衬底上涂敷阻挡层以覆盖绝缘层和TSV结构的底面；
在衬底上涂敷导电层，使得导电层充满TSV结构；
除去TSV结构之外的导电层和阻挡层；
在衬底上形成互连线路层和凸点；
将衬底以具有TSV结构的面朝下放置在第二载体上；
除去第一载体；
在衬底的露出的表面上布置布线层；
在衬底上形成互连的凸点；以及
除去第二载体。
根据本发明的用于制造转接板的方法至少具有下列优点：(1)在省去TSV背面露头腐蚀工艺步骤的同时保证了TSV刻蚀深度的一致性，这是因为，在本发明的方法中，由于在对衬底进行结构化时已经形成了贯穿衬底的TSV结构，因此无需用于露出TSV通道底部的露头工艺，而且由于通过减薄衬底和贯穿衬底就足以实现TSV结构的预定深度，因此通过本发明的方法可以良好地实现所期望的TSV刻蚀深度并避免TSV刻蚀深度的不一致性；(2)通过本发明的方法，在绝缘层刻蚀过程中可以避免形成无阻挡层覆盖的缝隙结构，这是因为在本发明的方法中，通过在涂敷阻挡层以前就已经除去TSV底部的绝缘层，可以较好地避免在用于除去TSV底部绝缘层的步骤(如湿法化学刻蚀)中不期望地除去阻挡层这一副作用，从而提高器件的电特性和可靠性。
在本发明的一个优选方案中规定，第一载体通过临时键合、粘接直接彼此连接或者通过中间层彼此连接。通过该优选方案，可以通过中间层防止在衬底的结构化过程中对载体进行刻蚀，或者可以通过中间层实现衬底与载体之间的良好接合。
在本发明的一个扩展方案中规定，衬底的结构化通过光刻或深反应离子刻蚀来进行。通过该扩展方案，可以低成本地实现衬底的所期望的结构化、即形成贯穿的TSV结构。
在本发明的另一扩展方案中规定，阻挡层由TaN、Ta、Ti、TiN、TiSiN、WN或其组合制成。通过该扩展方案，可以良好地实现扩散阻挡以防止金属扩散，并且提供金属和电介质之间的良好粘合层。
在本发明的一个优选方案中规定，通过铜金属化或者铜电镀来涂敷导电层。通过该优选方案，可以在填充深宽比较高的TSV通道的过程中，避免缝隙或空洞缺陷。
在本发明的一个扩展方案中规定，在互连线路层与绝缘层之间形成由聚合物、氧化物或氮化物制成的第一介质层。通过该优选方案，可以在导电层与衬底之间形成良好的电隔离。
在本发明的一个优选方案中规定，衬底通过中间层与第二载体连接。通过该优选方案，可以实现衬底与第二载体之间的良好接合。
在本发明的一个扩展方案中规定，通过临时解键合或紫外光照射除去第一载体。通过该扩展方案，可以容易地除去第一载体。
在本发明的一个扩展方案中规定，在布线层上形成由聚合物、氧化物或氮化物制成的第二介质层。第一介质层和第二介质层的组成既可以相同，也可以不同。通过该扩展方案，可以实现布线层与外部、或其它导电结构的良好电隔离。
在本发明的另一方面，前述任务通过根据本发明的方法制造的转接板来解决。根据本发明的方法制造的转接板至少具有下列优点：降低的成本和提高的器件精度，这是因为其制造工艺中省去了背面露头工艺并且减小了传统工艺带来的TSV结构的总厚度差；以及(2)提高的电特性和可靠性，这是因为该转接板具有深度一致的TSV结构并且在TSV结构中不具有无阻挡层覆盖的缝隙结构。
附图说明
下面结合附图参考具体实施例来进一步阐述本发明。
图1至14示出了在根据本发明的方法的各步骤进行处理后的转接板的示意图。
具体实施方式
应当指出，各附图中的各组件可能为了图解说明而被夸大地示出，而不一定是比例正确的。在各附图中，给相同或功能相同的组件配备了相同的附图标记。
除非另行规定，在本申请中，量词“一个”、“一”并未排除多个元素的场景。
此外，当一层被描述为处于另一层上或衬底上时，该层可以直接处于另一层或衬底上，或者在二者之间还可以存在中间层。
图1至14示出了在根据本发明的方法的各步骤进行处理后的转接板100的示意图。
图1是执行步骤1以后转接板100的截面图。在步骤1，提供第一载体101a，并且在其上布置衬底103。如图1所示，衬底103位于第一载体101a之上，初始厚度为H1。衬底103具有彼此相对的前表面103a和后表面103b。第一载体101a既可以是由半导体材料制成、比如硅、锗化硅、碳化硅、砷化镓或其他半导体材料，也可以由诸如氧化硅等的电介质材料制成、例如玻璃。衬底103可以由半导体材料形成、比如硅、锗化硅、碳化硅、砷化镓或其他半导体材料，也可以由诸如氧化硅之类的电介质材料形成。在图1中，衬底103与第一载体101a通过中间层102a连接在一起，但是应当指出，中间层102a是可选的。衬底103、第一载体101a和可选的中间层102a之间的连接方式例如可以采用临时键合的方式。在另一些实施例中，连接方式可以采用贴膜的方式。在又一些实施例中，甚至不需要中间层102a，而是直接将二者固定在一起。
图2是执行步骤2以后转接板100的截面图。在步骤2，对衬底103进行减薄处理，减薄后的厚度为H2，其中H2＜H1。减薄后的厚度可根据工艺需要而定，工艺厚度范围例如可以为20至200微米。减薄的方法既可以是机械研磨加化学抛光，也可以是化学刻蚀的方法。
图3是执行步骤3以后转接板100的截面图，在步骤3，将衬底103结构化以形成硅通孔TSV结构104，其中TSV结构104的深度与经减薄的衬底103的厚度一致。在衬底103中形成的TSV结构104用于贯通衬底103的前表面103a和后表面103b。在形成TSV结构104时，TSV结构的开口(或通道)是将在后面执行金属化工艺的TSV开口。在限定/形成TSV开口的过程中，在其上形成图样化光刻胶层以作为掩膜层。通过本领域已知的曝光、烘烤、显影和/或其他光刻工艺对光刻胶层(未示出)进行图案化。然后，在图案化的光刻胶层用作掩模的情况下，可使用任何适当的刻蚀方法(例如等离子体刻蚀、化学湿刻蚀、激光钻和/或本领域已知的其他工艺)来刻蚀TSV结构104。TSV结构104的刻蚀深度跟减薄后的衬底厚度一致。在一个实施例中，刻蚀工艺包括深反应离子刻蚀(RIE)工艺。刻蚀工艺可以将TSV结构104从前表面103a刻蚀至后表面103b，但是在其它实施例中，也可以刻蚀直至中间层102a中的某个深度，以保证衬底103被完全贯穿。在一个实施例中，TSV结构104具有大约20至200μm的深度以及大约1至30μm的开口直径。TSV结构104具有大约1至30的深宽比。
图4是执行步骤4以后转接板100的截面图，在步骤4，在衬底103上涂敷绝缘层105以覆盖衬底103的表面以及TSV结构104的侧壁和底面。在TSV结构104的侧壁上形成的绝缘层105例如用于使TSV结构104与其它连接(例如之后将涂敷的导电层107)电隔离。在一个实施例中，侧壁处的绝缘层105具有50nm至2um的厚度，其通过例如不同的沉积方法由氧化物层形成。例如，可以采用热氧化的方式生长，也可以使用多种其他技术(包括SACVD(次常压化学汽相沉积)、PECVD(等离子体增强化学汽相沉积)、PEALD(等离子体增强原子层沉积)和未来显影沉积工艺中的任何一种来完成绝缘层105的沉积。可以控制绝缘层105的厚度，以优化TSV结构104的诸如电容和电阻之类的电特性。
图5是执行步骤5以后转接板100的截面图，在步骤5，除去TSV结构104的底面上的绝缘层105。在限定绝缘层的刻蚀口径的过程中，在其上形成图样化光刻胶层以作为掩膜层。通过本领域已知的曝光、烘烤、显影和/或其他光刻工艺对光刻胶层(未示出)进行图案化。然后，在将图案化的光刻胶层用作掩模的情况下，可使用任何适当的刻蚀方法(例如等离子体刻蚀、化学湿刻蚀、激光钻和/或本领域已知的其他工艺)来刻蚀TSV结构104的底部的绝缘层105。在本发明中，在涂敷阻挡层106以前就除去多余(如TSV结构104的底部处)的绝缘层105，其优点是，可以避免在除去(如通过湿法刻蚀)绝缘层105时不期望地除去阻挡层106，由此可以防止在TSV结构104的侧壁处形成无阻挡层覆盖的缝隙结构，从而保证TSV结构104的电特性和可靠性。
图6是执行步骤6以后转接板100的截面图，在步骤6，在衬底103上涂敷阻挡层106以覆盖绝缘层105和TSV结构104的底面。阻挡层106用作扩散阻挡体以防止金属扩散，以及用作金属和电介质之间的粘接层。难熔金属、难熔金属氮化物、难熔金属－硅－氮化物以及它们的组合可以用作阻挡层106。例如，为此可以使用TaN、Ta、Ti、TiN、TiSiN、WN或它们的组合。阻挡层106例如具有5nm至300nm的厚度，可以采用PVD(物理气相沉积)、ALD(原子层沉积)MOCVD(金属有机化合物化学气相淀积)来形成。优选地，可以控制侧壁阻挡层106的厚度，以优化TSV结构104的扩散阻挡特性。
图7是执行步骤7以后转接板100的截面图，在步骤7，在衬底103上涂敷导电层107，使得导电层107至少充满TSV结构104，其中导电层107还可以附加地覆盖衬底103的其余表面，这视需要而定。在此，TSV结构104包括导电层107和环绕导电层107的阻挡层106。在形成TSV结构104中的导电层107的过程中可以使用铜金属化以及使用铜电镀技术来填充深宽比较高的开口(或TSV通道)，以避免缝隙或空洞缺陷。导电层107可包括但不限于铜和基于铜的合金的导电材料组中的低阻导电材料。可选地，导电层可包括各种材料、诸如钨、铝、金、银等。在一个实施例中，导电层107为形成在铜晶种层上方的包含铜的层。
图8是执行步骤8以后转接板100的截面图，在步骤8，除去TSV结构104之外的导电层107和阻挡层106。例如可以通过化学刻蚀、化学机械抛光(CMP)等来去除TSV结构104之外的导电层107、以及TSV结构104之外的阻挡层106，从而形成基本上与衬底103的前表面103a共面(平齐)的被金属填充的开口的前表面。TSV结构104中的导电层107和阻挡层106的未被除去的剩余部分和绝缘层105的剩余部分形成完成的TSV结构104。
图9是执行步骤9以后转接板100的截面图，在步骤9，在衬底103上形成互连线路层(未示出)和凸点109。例如，通过后段制程(BEOL，back－end－of－line)互连工艺和金属化工艺在衬底103的前表面103a上形成金属互连线路层及凸点109。在本实施例中，只绘出了凸点互连109，而没有画出金属再布线的互连结构。而且，除了互连线路层以外，还可以在衬底103上形成其它导电结构。凸点工艺不限于电镀、丝网印刷等方法。凸点材料不限于铜凸点、锡银凸点。可选地，在互连线路层与绝缘层105之间形成第一介质层108，第一介质层108例如可以由聚合物、诸如聚酰亚胺制成，也可以由诸如氧化硅、氮化硅等的介质材料制成。
图10是执行步骤10以后转接板100的截面图，在步骤10，将衬底103以具有TSV结构104的面朝下放置在第二载体101b上。第二载体101b例如既可以由半导体材料形成、比如硅、锗化硅、碳化硅、砷化镓或其他半导体材料制成，也可以由诸如氧化硅等的电介质材料制成、比如玻璃。可选地，二者可以通过中间层102b连接在一起。衬底103、第二载体101b或可选的中间层102b之间的连接既可以采用临时键合的方式、也可以采用贴膜的方式来实现。在一些实施例中，甚至不需要中间层102b，而是直接将二者固定在一起。
图11是执行步骤11以后转接板100的截面图，在步骤11，除去第一载体101a。在一些实施例中，这可以采用临时解键合的方法、诸如热拆键合、冷拆键合方法来实现。在另一些实施例中，可以采用紫外光照射来除去载体101a。
图12是执行步骤12以后转接板100的截面图，在步骤12，在衬103的通过除去第一载体101a露出的表面(即后表面103b)上布置布线层110。例如，在衬底103的后表面103b上进行金属互连以形成布线层110。布线层110通常是导电性物质，其例如由铜、铝等金属制成。在本实施例中，布线层110只绘出了一层，但不限于一层。
图13是执行步骤13以后转接板100的截面图，在步骤13，在衬底103上形成例如通过布线层110与TSV结构104互连的凸点109。形成凸点109的工艺不限于电镀、丝网印刷等方法。凸点109的材料不限于铜凸点、锡银凸点。可选地，在布线层110上形成第二介质层111。第二介质层111既可以由聚合物、诸如聚酰亚胺等制成，也可以由诸如氧化硅、氮化硅等的介质材料制成。第一介质层108和第二介质层111可以由相同材料制成，也可以由不同的材料制成。
最后，图14是执行步骤14以后转接板100的截面图，在步骤14，除去第二载体101b。在一些实施例中，这可以通过采用临时解键合的方法、诸如热拆键合、冷拆键合方法来实现。在一些实施例中，也可以通过采用紫外光照射来除去第二载体101b。
根据本发明的用于制造转接板的方法至少具有下列优点：(1)在省去TSV背面露头腐蚀工艺步骤的同时保证了TSV刻蚀深度的一致性，这是因为，在本发明的方法中，由于在对衬底103进行结构化时已经形成了贯穿衬底的TSV结构104，因此无需用于露出TSV通道底部的露头工艺，而且由于通过减薄衬底103和贯穿衬底103就足以实现TSV结构104的预定深度，因此通过本发明的方法可以良好地实现所期望的TSV刻蚀深度并避免TSV刻蚀深度的不一致性；(2)通过本发明的方法，在绝缘层105刻蚀过程中可以避免形成无阻挡层106覆盖的缝隙结构，这是因为在本发明的方法中，通过在涂敷阻挡层106以前就已经除去TSV结构104的底部的绝缘层105，可以较好地避免在除去TSV底部绝缘层的步骤(如湿法化学刻蚀)中不期望地除去阻挡层这一副作用，从而提高器件的电特性和可靠性。
此外，如图14所示，完成的转接板100至少具有下列优点：(1)降低的成本和提高的器件精度，这是因为其制造工艺中省去了背面露头工艺并且减小了传统工艺带来的TSV结构的总厚度差；以及(2)提高的电特性和可靠性，这是因为该转接板100具有深度一致的TSV结构104并且在TSV结构104中不具有无阻挡层106覆盖的缝隙结构。
虽然本发明的一些实施方式已经在本申请文件中予以了描述，但是对本领域技术人员显而易见的是，这些实施方式仅仅是作为示例示出的。本领域技术人员可以想到众多的变型方案、替代方案和改进方案而不超出本发明的范围。所附权利要求书旨在限定本发明的范围，并藉此涵盖这些权利要求本身及其等同变换的范围内的方法和结构。

Claims (10)

1.一种用于制造转接板(100)的方法，包括下列步骤：
提供第一载体(101a)；
在第一载体(101a)上布置衬底(103)；
对衬底(103)进行减薄；
将衬底(103)结构化以形成硅通孔TSV结构(104)，其中TSV结构(104)的深度与经减薄的衬底(103)的厚度一致；
在衬底(103)上涂敷绝缘层(105)以覆盖衬底(103)的表面以及TSV结构(204)的侧壁和底面；
除去TSV结构(104)的底面上的绝缘层(105)；
在衬底(103)上涂敷阻挡层(106)以覆盖绝缘层(105)和TSV结构(104)的底面；
在衬底(103)上涂敷导电层(107)，使得导电层(107)充满TSV结构(104)；
除去TSV结构(104)之外的导电层(107)和阻挡层(106)；
在衬底(103)上形成互连线路层和凸点(109)；
将衬底(103)以具有TSV结构(104)的面朝下放置在第二载体(101b)上；
除去第一载体(101a)；
在衬底(103)的露出的表面上布置布线层(110)；
在衬底(103)上形成互连的凸点(109)；以及
除去第二载体(101b)。
2.根据权利要求1所述的方法，其中第一载体(101a)通过临时键合、粘接直接彼此连接或者通过中间层彼此连接。
3.根据权利要求1所述的方法，其中衬底(103)的结构化通过光刻或深反应离子刻蚀来进行。
4.根据权利要求1所述的方法，其中阻挡层(106)由TaN、Ta、Ti、TiN、TiSiN、WN或其组合制成。
5.根据权利要求1所述的方法，其中通过铜金属化或者铜电镀来涂敷导电层(107)。
6.根据权利要求1所述的方法，其中在互连线路层与绝缘层(105)之间形成由聚合物、氧化物或氮化物制成的第一介质层(108)。
7.根据权利要求1所述的方法，其中衬底(103)通过中间层与第二载体(101b)连接。
8.根据权利要求1所述的方法，其中通过临时解键合或紫外光照射除去第一载体(101a)。
9.根据权利要求1所述的方法，其中在布线层(110)上形成由聚合物、氧化物或氮化物制成的第二介质层(111)。
10.一种通过根据权利要求1－9之一所述的方法制造的转接板(100)。
CN201710563667.6A 2017-07-11 2017-07-11 一种用于制造转接板的方法 Pending CN107359137A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710563667.6A CN107359137A (zh) 2017-07-11 2017-07-11 一种用于制造转接板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710563667.6A CN107359137A (zh) 2017-07-11 2017-07-11 一种用于制造转接板的方法

Publications (1)

Publication Number Publication Date
CN107359137A true CN107359137A (zh) 2017-11-17

Family

ID=60293035

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710563667.6A Pending CN107359137A (zh) 2017-07-11 2017-07-11 一种用于制造转接板的方法

Country Status (1)

Country Link
CN (1) CN107359137A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108010888A (zh) * 2017-12-29 2018-05-08 苏州通富超威半导体有限公司 一种芯片封装结构及其封装方法
CN109809357A (zh) * 2017-11-21 2019-05-28 锐迪科微电子（上海）有限公司 一种mems器件的晶圆级封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101483149A (zh) * 2009-02-13 2009-07-15 华中科技大学 一种硅通孔互连结构的制备方法
CN102569251A (zh) * 2012-02-22 2012-07-11 江苏物联网研究发展中心 三维封装用金属间化合物填充的垂直通孔互连结构及制备方法
CN104952789A (zh) * 2015-04-29 2015-09-30 中国电子科技集团公司第三十八研究所 一种含高深宽比tsv的转接板的制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101483149A (zh) * 2009-02-13 2009-07-15 华中科技大学 一种硅通孔互连结构的制备方法
CN102569251A (zh) * 2012-02-22 2012-07-11 江苏物联网研究发展中心 三维封装用金属间化合物填充的垂直通孔互连结构及制备方法
CN104952789A (zh) * 2015-04-29 2015-09-30 中国电子科技集团公司第三十八研究所 一种含高深宽比tsv的转接板的制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109809357A (zh) * 2017-11-21 2019-05-28 锐迪科微电子（上海）有限公司 一种mems器件的晶圆级封装方法
CN108010888A (zh) * 2017-12-29 2018-05-08 苏州通富超威半导体有限公司 一种芯片封装结构及其封装方法

Similar Documents

Publication Publication Date Title
US20240170457A1 (en) Stacked integrated circuits with redistribution lines
US11222869B2 (en) Dummy TSV to improve process uniformity and heat dissipation
US8836085B2 (en) Cost-effective TSV formation
JP5246831B2 (ja) 電子デバイス及びそれを形成する方法
US8476769B2 (en) Through-silicon vias and methods for forming the same
US8546961B2 (en) Alignment marks to enable 3D integration
CN107039380A (zh) 接合结构及其形成方法
US20200294854A1 (en) Vias and conductive routing layers in semiconductor substrates
US9355895B2 (en) Method of providing a via hole and routing structure
US8913402B1 (en) Triple-damascene interposer
JP2015524172A (ja) 三次元集積におけるシリコン貫通電極（ｔｓｖ）応力を低減するためのコンフォーマルコーティング弾性クッションの使用
CN105655320B (zh) 低成本芯片背部硅通孔互连结构及其制备方法
US20140370703A1 (en) TSV Front-top Interconnection Process
TW202042363A (zh) 半導體元件及其製備方法
TWI587464B (zh) 封裝結構及其製造方法
JP2008270354A (ja) 三次元半導体デバイスの製造方法、基板生産物の製造方法、基板生産物、及び三次元半導体デバイス
CN107359137A (zh) 一种用于制造转接板的方法
CN107293484A (zh) 一种转接板制造方法
JP2009524932A (ja) 接合用の隣接収納部を有する半導体相互接続、及び形成方法
WO2024021356A1 (zh) 高深宽比tsv电联通结构及其制造方法
US9412653B2 (en) Through silicon via (TSV) process
CN104183571B (zh) 直通硅晶穿孔及其制作工艺
TWI741270B (zh) 半導體元件的製造方法
CN107706146A (zh) 半导体器件的制备方法
KR20220167199A (ko) 감소된 횟수의 cmp 프로세스에 의해 제거 가능한 간소화된 캐리어

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171117