TWI741270B - 半導體元件的製造方法 - Google Patents

半導體元件的製造方法 Download PDF

Info

Publication number
TWI741270B
TWI741270B TW108109570A TW108109570A TWI741270B TW I741270 B TWI741270 B TW I741270B TW 108109570 A TW108109570 A TW 108109570A TW 108109570 A TW108109570 A TW 108109570A TW I741270 B TWI741270 B TW I741270B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor substrate
conductive material
manufacturing
depositing
Prior art date
Application number
TW108109570A
Other languages
English (en)
Other versions
TW202022925A (zh
Inventor
丘世仰
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202022925A publication Critical patent/TW202022925A/zh
Application granted granted Critical
Publication of TWI741270B publication Critical patent/TWI741270B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本揭露提供一種半導體元件及其製造方法。該半導體元件包括：一半導體基底、一抑制層、複數個接觸插塞以及複數個穿矽通孔。該抑制層設置在該半導體基底的上方；該接觸插塞插入該抑制層內；該穿矽通孔從該半導體基底的一背表面延伸到一前表面，該前表面與該背表面相對，其中該穿矽通孔分別與該接觸插塞接觸。

Description

半導體元件的製造方法
本申請案主張2018/11/30申請之美國臨時申請案第62/773,602號及2019/02/21申請之美國正式申請案第16/281,360號的優先權及益處，該美國臨時申請案及該美國正式申請案之內容以全文引用之方式併入本文中。
本揭露關於一種半導體元件及其製造方法，特別是關於一種互連結構的半導體元件及其製造方法。
常規上將二維(2D)的方法應用於IC積體。為滿足消費市場對功能和性能需求以及製造尺寸與成本的考量，促使半導體行業使用垂直三維(3D)的新IC封裝，持續開發更具創新性的封裝。
3D封裝技術的一般優勢包括外形尺寸小型化(減小尺寸和重量)，在單個封裝中整合異構技術，用短垂直互連替換冗長的2D互連，以及降低功耗。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露提供一半導體元件，包括：一半導體基底、一抑制層、複數個接觸插塞以及複數個穿矽通孔。該抑制層設置在該半導體基底的上方；該接觸插塞插入該抑制層內；該穿矽通孔從該半導體基底的一背表面延伸到一前表面，該前表面與該背表面相對，其中該穿矽通孔分別與該接觸插塞接觸。
在一些實施例中，該複數個穿矽通孔中的每一個的一孔徑在距該接觸插塞的距離增加的位置處逐漸增加。
在一些實施例中，該半導體元件更包括環繞該接觸插塞的一介電層。
在一些實施例中，該複數個接觸插塞中的每一個的一頂表面與該介電層的一上表面共面。
在一些實施例中，該半導體元件更包括設置在該半導體基底上方並且被該介電層圍繞的一半導體部件。
在一些實施例中，該複數個接觸插塞中的每一個包括一第一導電插塞，設置在該介電層內；以及一第一阻擋層，設置在該第一導電插塞和該介電層之間。
在一些實施例中，該複數個穿矽通孔中的每一個包括一第二導電插塞，設置在該半導體基底內；以及一第二阻擋層，設置在該半導體基底和該第二導電插塞之間。
在一些實施例中，該複數個穿矽通孔中的每一個更包括設置在該第二阻擋層和該第二導電插塞之間的一種子層。
在一些實施例中，該複數個穿矽通孔中的每一個的一端面與該後表面共面。
本揭露另提供一種半導體元件的製造方法，包括：提供一半導體基底；在該半導體基底的上方設置一抑制層；在該抑制層內形成複數個開口以暴露該半導體基底；在該抑制層和該開口內沉積一介電層；在該介電層內形成複數個溝槽以暴露該半導體基底；在該溝槽內沉積一第一導電材料；在該半導體基內形成複數個通孔以暴露該第一導電材料；以及在該通孔內沉積一第二導電材料。
在一些實施例中，該開口的一孔徑小於該複數個溝槽中的每一個的一孔徑。
在一些實施例中，該複數個通孔中的每一個通孔的一孔徑在距該抑制層的距離增加的位置處逐漸增大。
在一些實施例中，該抑制層的部分暴露於該溝槽。
在一些實施例中，該製造方法更包括：在沉積該第一導電材料之前，在該介電層和該溝槽內沉積一第一阻擋層；以及在沉積該第一導電材料之後，執行一第一平坦化製程以去除該介電層的一上表面上方的該第一阻擋層和該第一導電材料的部分。
在一些實施例中，該製造方法更包括：在該半導體基底的一背表面和該通孔內沉積一第二阻擋層；在沉積第二導電材料之前，在該第二阻擋層的上方沉積一種子層；以及在沉積該第二導電材料之後，執行一第二平坦化製程以從該後表面去除部分該第二阻擋層、該種子層和該第二導電材料。
在一些實施例中，該製造方法更包括在沉積該抑制層之前形成一半導體部件。
在一些實施例中，使用自對準接觸(self-aligned contact， SAC)蝕刻製程，蝕刻穿過該介電層來形成該溝槽。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
10:半導體元件
10A:半導體元件
10B:半導體元件
110:半導體基底
112:前表面
114:背表面
116:通孔
118:側壁
120:抑制層
122:開口
124:頂表面
126:底表面
130:接觸插塞
130A:接觸插塞
131:第一導電插塞
132:端面
134:端面
140:介電層
142:上表面
144:溝槽
146:低表面
150:穿矽通孔
150B:穿矽通孔
151:第二導電插塞
152:端面
160:互連結構
160A:互連結構
160B:互連結構
170:半導體部件
180:第一光阻層
190:第二光阻層
200:第一導電材料
202:頂表面
210:第三光阻層
220:第二導電材料
230:第一阻擋層
240:種子層
250:第二阻擋層
300:製造方法
302:步驟
304:步驟
306:步驟
308:步驟
310:步驟
312:步驟
314:步驟
316:步驟
318:步驟
320:步驟
321:步驟
322:步驟
324:步驟
326:步驟
328:步驟
330:步驟
331:步驟
332:步驟
334:步驟
336:步驟
D:孔徑
D1:孔徑
D2:孔徑
D3:孔徑
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。
圖1是頂視圖，例示本揭露一些實施例之一半導體元件。
圖2是圖1中沿A-A線之剖視圖。
圖3是流程圖，例示本揭露一些實施例的半導體元件的製造方法。
圖4至圖5是剖視圖，例示本揭露一些實施例之半導體元件的形成的中間階段。
圖6是頂視圖，例示本揭露一些實施例之一半導體元件的形成階段。
圖7是圖6中沿B-B線之剖視圖。
圖8至圖19是剖視圖，例示本揭露一些實施例之半導體元件的形成的中間階段。
圖20是剖視圖，例示本揭露一些替代實施例之一半導體元件。
圖21和圖23是剖視圖，例示本揭露一些實施例之半導體元件的形成的中間階段。
圖24是剖視圖，例示本揭露其他替代實施例之一半導體元件。
圖25到圖27是剖視圖，例示本揭露其他替代實施例之半導體元件的形成的中間階段。
本揭露之以下說明伴隨併入且組成說明書之一部分的圖式，說明本揭露實施例，然而本揭露並不受限於該實施例。此外，以下的實施例可適當整合以下實施例以完成另一實施例。
「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性，然而並非每一實施例必須包含該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施例。
為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了實施方式之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於實施方式的內容，而是由申請專利範圍定義。
圖1是頂視圖，例示本揭露一些實施例之一半導體元件10，圖2是圖1中沿A-A線之剖視圖。參照圖1和圖2，半導體元件10包括半導體基底110，設置在半導體基底110上方的抑制層120，插入抑制層120的複數個接觸插塞130，環繞接觸插塞130的介電層140，以及複數個穿矽通孔150分別設置在半導體基底110中並且與接觸插塞130接觸。在一些實 施例中，抑制層120、接觸插塞130、介電層140和穿矽通孔150共同形成互連結構160。
在一些實施例中，半導體元件10更包括設置在半導體基底110上方並且被介電層140圍繞的半導體部件170。在一些實施例中，在形成半導體部件170之後形成互連結構160。在一些實施例中，每個穿矽通孔150的孔徑D在距抑制層120的距離增加的位置處逐漸增加。在一些實施例中，當在平面圖中觀察時，抑制層120具有八邊形形狀。在一些實施例中，當在平面圖中觀察時，接觸插塞130和穿矽通孔150具有矩形形狀。
圖3是流程圖，例示本揭露一些實施例的半導體元件10的製造方法300。圖4至圖19是示意圖，例示本揭露的一些實施例之半導體結構10的製備方法300的各種製造階段。圖4至圖19的各個的階段可於圖3的製造流程中示意性的說明。在後續說明中，圖4至圖19中所示的製造步驟對應參照圖3中的製造步驟。
參照圖4，根據圖3中的步驟302，提供半導體基底110。在一些實施例中，半導體基底110是體基底(bulk substrate)。在一些實施例中，適合於半導體基底110的材料的例如包括但不限於矽、絕緣體上矽、藍寶石上的矽和砷化鎵。
接下來，根據圖3中的步驟304，在半導體基底110的上方形成半導體部件170。在一些實施例中，半導體部件170可以是金屬氧化物半導體(MOS)電晶體。在一些實施例中，可以使用傳統製程步驟形成半導體部件170。
在形成半導體部件170之後，根據圖3中的步驟306，在半導體基底110上方沉積抑制層120。在一些實施例中，半導體部件170和抑 制層120設置在半導體基底110的同一側。在一些實施例中，抑制層120設置在半導體基底110的前表面112的的上方。在一些實施例中，前表面112的一部分暴露於抑制層120和半導體部件170。在一些實施例中抑制層120可以與半導體部件170分離。在一些實施例中，抑制層120包括氮化物。在一些實施例中，抑制層120可以由氮化矽(SiN)製成。在一些實施例中，使用化學氣相沉積(chemical vapor deposition，CVD)製程形成抑制層120。
接下來，根據圖3中的步驟308，在抑制層120的上方形成第一光阻層180。在一些實施例中，第一光阻層180完全覆蓋抑制層120。然後圖案化第一光阻層180以暴露抑制層120的一部分，如圖5所示。
參照圖6和圖7，在一些實施例中，根據圖3中的步驟310，執行第一圖案化製程以蝕刻抑制層120，因此在抑制層120中產生複數個開口122。在一些實施例中，透過去除通過第一光阻層180暴露的抑制層120的一部分來形成開口122。在一些實施例中，開口122停止在半導體基底110處。在一些實施例中，開口122可以是矩形開口。在一些實施例中，使用例如電漿蝕刻的蝕刻製程來圖案化抑制層120。
參見圖8，然後，如圖3中的步驟312，例如透過灰化製程去除剩餘的第一光阻層180。在一些實施例中，開口122從抑制層120的頂表面124延伸到底表面126，底表面126與頂表面124相對。在一些實施例中，前表面112的一部分被暴露於開口122。在一些實施例中，每個開口122具有孔徑D1。在一些實施例中，孔徑D1小於10微米(μm)。
參照圖9，在一些實施例中，根據圖3中的步驟314，在抑制層120和半導體部件170的上方沉積介電層140。在一些實施例中，介電 層140完全覆蓋抑制層120和半導體部件170。在一些實施例中，介電層140沿頂表面124延伸並進入開口122。在一些實施例中，介電層140包括氧化物。在一些實施例中，介電層140可以由二氧化矽製成。在一些實施例中，在沉積介電層140之後，可以執行拋光製程以獲得介電層140的平坦上表面142。在一些實施例中，使用例如CVD製程或旋塗製程形成介電層140。
接下來，在一些實施例中，根據圖3中的步驟316，在介電層140的上方形成第二光阻層190。然後圖案化第二光阻層190以暴露介電層140的一部分，如圖10所示。在一些實施例中，半導體部件170設置在剩餘的第二光阻層190的下方。
參照圖11，在一些實施例中，根據圖3中的步驟318，執行第二圖案化製程以蝕刻介電層140，因此在介電層140中產生複數個溝槽144。在一些實施例中，透過去除通過第二光阻層190暴露的介電層140的部分來形成溝槽144。在一些實施例中，抑制層120和前表面112的部分暴露於溝槽144。在一些實施例中，使用乾式蝕刻製程圖案化介電層140。在一些實施例中，相對於抑制層120的蝕刻，使用高選擇性蝕刻的自對準接觸(SAC)蝕刻製程蝕刻介電層140。
參照圖12，後根據圖3中的步驟320，透過灰化製程去除剩餘的第二光阻層190。在一些實施例中，溝槽144從上表面142延伸到下表面146，下表面146與上表面142相對。在一些實施例中，前表面112的一部分暴露於溝槽144。在一些實施例中，每個溝槽144具有孔徑D2，孔徑D2大於形成在抑制層120中的開口122的孔徑D1。
參照圖13，在一些實施例中，根據圖13中的步驟322，在 介電層140的上方和溝槽144內沉積第一導電材料200。在一些實施例中，第一導電材料200可以在上表面142上方延伸。在一些實施例中，第一導電材料200沉積在溝槽144內，直到第一導電材料200的頂表面202高於上表面202。在一些實施例中，第一導電材料200包括鎢。在一些實施例中，使用例如CVD製程形成第一導電材料200。
參照圖14，在一些實施例中，根據圖3中的步驟324，執行第一平坦化製程以暴露介電層140。因此，形成複數個接觸插塞130。在一些實施例中，每個接觸插塞130的端面132與介電層140的上表面142共面。在一些實施例中，第一平坦化製程是例如化學機械拋光(CMP)製程。
參照圖15，半導體基底110的後表面114與前表面112相對。在一些實施例中，根據圖3中的步驟326，在半導體基底110的後表面114上形成第三光阻層210。然後圖案化第三光阻層210以暴露後表面114的部分。在一些實施例中，後表面114的暴露部分對應於形成接觸塞130的位置。
參照圖16，在一些實施例中，根據圖16中的步驟328，執行第三圖案化製程以蝕刻半導體基底110，因此在半導體基底110中產生複數個通孔116。在一些實施例中，通孔116在接觸插塞130(和抑制層120)處停止。在一些實施例中，每個通孔116從後表面114延伸到半導體基底110的前表面112。在一些實施例中，接觸插塞130的端面134暴露於通孔116。
參照圖17，在一些實施例中，然後例如透過根據圖3中的步驟330的灰化製程去除剩餘的第三光阻層210。在一些實施例中，每個通孔116具有孔徑D3，孔徑D3在距接觸塞130的距離增加的位置處逐漸增加。
參照圖18，在一些實施例中，根據圖3中的步驟334，將第二導電材料220沉積在通孔116內。在一些實施例中，第二導電材料220沿後表面114延伸並進入通孔116。在一些實施例中，第二導電材料220包括銅或銅合金，或其他類型的導電材料，包括鋁、銀、金、鎢或它們的組合。在一些實施例中，第二導電材料220的形成方法包括鍍製程(例如電鍍製程)、CVD製程、物理氣相沉積(PVD)製程或濺射製程。
參照圖19，在一些實施例中，根據圖3中的步驟336，執行第二平坦化製程以暴露半導體基底110。因此，形成複數個穿矽通孔150，因此完全形成互連結構160。在所得到的結構中，每個穿矽通孔150的端面152與半導體基底110的後表面114共面。在一些實施例中，穿矽通孔150分別與接觸插塞130接觸。在一些實施例中，第二平坦化製程是例如CMP製程。
圖20是剖視圖，例示本揭露一些替代實施例之一半導體元件10A。圖21和圖23是剖視圖，例示本揭露一些實施例之半導體元件10A的形成的中間階段。除非另有說明，否則這些實施例中的部件的材料和形成方法，與在圖4到圖19中實施例中相同部件的材料和形成方法基本相同，並用相同的附圖標記表示。圖20到圖23中所示的相同部件的細節因此可以在圖4到圖19中所示的實施例的討論中找到。
參照圖20，在一些實施例中，半導體元件10A的互連結構160A包括分別與穿矽通孔150接觸的複數個接觸插塞130A。每個接觸插塞130A包括設置在介電層140中的第一導電插塞131和設置在第一導電插塞131和介電層140之間的第一阻擋層230。半導體元件10A的形成過程類似於圖19所示的半導體元件10的形成過程，除了在形成溝槽144之後，並 且在形成穿矽通孔150之前開始形成半導體元件10A之外。例如，圖21至23示出了圖20所示的半導體元件10A的形成中的中間階段的剖視圖。在這些例性示實施例中，根據圖20中的步驟321，在形成溝槽144之後，在介電層140的上方和溝槽144內沉積第一阻擋層230。
在一些實施例中，第一阻擋層230沿著介電層140的上表面142延伸並進入溝槽144。在一些實施例中，第一阻擋層230具有均勻的厚度。在一些實施例中，第一阻擋層230是實質上共形的層。在一些實施例中，第一阻擋層230可以改善將在後續製程期間形成的第一導電材料200與介電層140的黏附。在一些實施例中，難熔金屬，難熔金屬氮化物，難熔金屬矽氮化物用於第一阻擋層230。在一些實施例中，第一阻擋層230可以包括鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)、氮化矽鈦(TiSN)、氮化鉭(TaSiN)等。在一些實施例中，使用例如PVD製程形成第一阻擋層230。
參照圖22，根據圖3中的步驟322，在第一阻擋層230的上方沉積第一導電材料200。在一些實施例中，第一導電材料200填充由第一阻擋層230圍繞的溝槽144。製程步驟和用於形成第一導電材料200的材料可以透過參考圖13中所示的實施例找到。在一些實施例中，根據圖3中的步驟324，然後執行第一平坦化製程，因此，形成第一導電插塞131和接觸插塞130A，如圖23所示。在一些實施例中，在第一平坦化製程期間去除上表面142上方的第一阻擋層230和第一導電材料200。接下來，參照圖20，穿矽通孔150分別形成在半導體基底110內並且與接觸插塞130接觸，因此形成互連結構160A。
圖24是剖視圖，例示本揭露其他替代實施例之一半導體元 件10B。圖25到圖27是剖視圖，例示本揭露其他替代實施例之半導體元件的形成的中間階段。除非另有說明，否則這些實施例中的部件的材料和形成方法，與在圖4到圖19中實施例中相同部件的材料和形成方法基本相同，並用相同的附圖標記表示。圖24到圖27中所示的相同部件的細節因此可以在圖4到圖19中所示的實施例的討論中找到。參照圖24，在一些實施例中，半導體元件10B的互連結構160B包括分別與接觸插塞130接觸的複數個穿矽通孔150B。在一些實施例中，每個矽通孔150B包括設置在半導體基底110中的第二導電插塞151，環繞第二導電插塞151的種子層240，以及設置在種子層240和半導體基底110之間的第二阻擋層250。
半導體元件10B的形成製程類似於圖19中所示的用於形成半導體元件10的製程，除了在形成通孔116之後開始形成半導體元件10B之外。例如，圖25至圖27示出了半導體元件10B的形成中的中間階段的剖視圖。參照圖25，在一些實施例中，在形成通孔116之後，根據圖3中的步驟331，沉積第二阻擋層250以沿後表面114延伸並進入通孔116。在一些實施例中，第二阻擋層250被覆蓋形成以覆蓋後表面114、半導體基底110的側壁118和接觸插塞130的端面134。在一些實施例中，第二阻擋層250做為膠合層。在一些實施例中，第二阻擋層250是實質上共形的層。在一些實施例中，第二阻擋層250可以包括鈦、氮化鈦、鉭、氮化鉭及其組合，並且可以使用例如PVD製程形成。
參照圖26，在一些實施例中，根據圖3中的步驟332，在第二阻擋層250的上方選擇地沉積種子層240。在一些實施例中，種子層240可以毯覆形成在第二阻擋層250的上方。在一些實施例中，種子層240具有均勻的厚度。在一些實施例中，種子層240包括銅或銅合金，並且還可 以包括例如鎢、銀、金、鋁及其組合的金屬。在一些實施例中，種子層240透過PVD製程形成。在其他實施例中，可以使用其他方法，例如電鍍或無電鍍的方法。
參照圖27，根據圖3中的步驟334，沉積第二導電材料220以填充由種子層240圍繞的通孔116。可以透過參考圖18中所示的實施例找到用於形成第二導電材料220的製程步驟和材料。在一些實施例中，根據圖3中的步驟336，然後執行第二CMP製程以去除部分第二導電材料220、種子層240和第二阻擋層250，以形成多個導電插塞151，因此，形成互連結構160B，如圖24所示。在所得到的結構中，每個導電插塞151的端面153與後表面114共面。
總而言之，利用半導體元件10/10A/10B的形成製程，穿矽通孔150/150B分別容易與接觸插塞130/130A對準，因此防止穿矽通孔150/150B和接觸插塞130/130A之間的連接不匹配的問題。
本揭露提供一半導體元件，包括：一半導體基底、一抑制層、複數個接觸插塞以及複數個穿矽通孔。該抑制層設置在該半導體基底的上方；該接觸插塞插入該抑制層內。該穿矽通孔從該半導體基底的一背表面延伸到一前表面，該前表面與該背表面相對。該穿矽通孔分別與該接觸插塞接觸。
本揭露另提供一種半導體元件的製造方法。該製造方法包括：提供一半導體基底；在該半導體基底的上方設置一抑制層；在該抑制層內形成複數個開口以暴露該半導體基底；在該抑制層和該開口內沉積一介電層；在該介電層內形成複數個溝槽以暴露該半導體基底；在該溝槽內沉積一第一導電材料；在該半導體基內形成複數個通孔以暴露該第一導電 材料；以及在該通孔內沉積一第二導電材料。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
10:半導體元件
110:半導體基底
120:抑制層
130:接觸插塞
150:穿矽通孔
170:半導體部件

Claims (8)

  1. 一種半導體元件的製造方法，包括：提供一半導體基底；在該半導體基底的上方設置一抑制層；在該抑制層內形成複數個開口以暴露該半導體基底；在該抑制層和該開口內沉積一介電層；在該介電層內形成複數個溝槽以暴露該半導體基底；在該溝槽內沉積一第一導電材料；在該半導體基內形成複數個通孔以暴露該第一導電材料；以及在該通孔內沉積一第二導電材料。
  2. 如請求項1所述的製造方法，其中該開口的一孔徑小於該複數個溝槽中的每一個的一孔徑。
  3. 如請求項1所述的製造方法，其中該複數個通孔中的每一個通孔的一孔徑在距該抑制層的距離增加的位置處逐漸增大。
  4. 如請求項1所述的製造方法，其中該抑制層的部分暴露於該溝槽。
  5. 如請求項1所述的製造方法，更包括：在沉積該第一導電材料之前，在該介電層和該溝槽內沉積一第一阻擋層；以及在沉積該第一導電材料之後，執行一第一平坦化製程以去除該介電 層的一上表面上方的該第一阻擋層和該第一導電材料的部分。
  6. 如請求項1所述的製造方法，更包括：在該半導體基底的一背表面和該通孔內沉積一第二阻擋層；在沉積第二導電材料之前，在該第二阻擋層的上方沉積一種子層；以及在沉積該第二導電材料之後，執行一第二平坦化製程以從該後表面去除部分該第二阻擋層、該種子層和該第二導電材料。
  7. 如請求項1所述的製造方法，更包括在沉積該抑制層之前形成一半導體部件。
  8. 如請求項1所述的製造方法，其中使用自對準接觸蝕刻製程，蝕刻穿過該介電層來形成該溝槽。
TW108109570A 2018-11-30 2019-03-20 半導體元件的製造方法 TWI741270B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862773602P 2018-11-30 2018-11-30
US62/773,602 2018-11-30
US16/281,360 US10804184B2 (en) 2018-11-30 2019-02-21 Semiconductor device and method of manufacturing the same
US16/281,360 2019-02-21

Publications (2)

Publication Number Publication Date
TW202022925A TW202022925A (zh) 2020-06-16
TWI741270B true TWI741270B (zh) 2021-10-01

Family

ID=70850256

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108109570A TWI741270B (zh) 2018-11-30 2019-03-20 半導體元件的製造方法

Country Status (3)

Country Link
US (1) US10804184B2 (zh)
CN (1) CN111261604B (zh)
TW (1) TWI741270B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090315184A1 (en) * 2008-05-26 2009-12-24 Oki Semiconductor Co., Ltd. Semiconductor Device
US20100078776A1 (en) * 2008-09-30 2010-04-01 Hans-Joachim Barth On-Chip RF Shields with Backside Redistribution Lines
US8252659B2 (en) * 2008-12-02 2012-08-28 Imec Method for producing interconnect structures for integrated circuits
US20130062736A1 (en) * 2011-09-09 2013-03-14 Texas Instruments Incorporated Post-polymer revealing of through-substrate via tips
US8476769B2 (en) * 2007-10-17 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon vias and methods for forming the same
TW201413872A (zh) * 2012-09-20 2014-04-01 Taiwan Semiconductor Mfg Co Ltd 封裝元件與其製法
US9048233B2 (en) * 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
TW201528347A (zh) * 2013-09-27 2015-07-16 Intel Corp 用於後段製程(beol)互連之前層自對準通孔及插塞圖案化
TW201546957A (zh) * 2014-03-14 2015-12-16 台灣積體電路製造股份有限公司 半導體積體電路與其製作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8486823B2 (en) * 2008-03-07 2013-07-16 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming through via

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8476769B2 (en) * 2007-10-17 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon vias and methods for forming the same
US20090315184A1 (en) * 2008-05-26 2009-12-24 Oki Semiconductor Co., Ltd. Semiconductor Device
US20100078776A1 (en) * 2008-09-30 2010-04-01 Hans-Joachim Barth On-Chip RF Shields with Backside Redistribution Lines
US8252659B2 (en) * 2008-12-02 2012-08-28 Imec Method for producing interconnect structures for integrated circuits
US9048233B2 (en) * 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US20130062736A1 (en) * 2011-09-09 2013-03-14 Texas Instruments Incorporated Post-polymer revealing of through-substrate via tips
TW201413872A (zh) * 2012-09-20 2014-04-01 Taiwan Semiconductor Mfg Co Ltd 封裝元件與其製法
TW201528347A (zh) * 2013-09-27 2015-07-16 Intel Corp 用於後段製程(beol)互連之前層自對準通孔及插塞圖案化
TW201546957A (zh) * 2014-03-14 2015-12-16 台灣積體電路製造股份有限公司 半導體積體電路與其製作方法

Also Published As

Publication number Publication date
CN111261604B (zh) 2022-09-16
US20200176358A1 (en) 2020-06-04
TW202022925A (zh) 2020-06-16
CN111261604A (zh) 2020-06-09
US10804184B2 (en) 2020-10-13

Similar Documents

Publication Publication Date Title
US11756883B2 (en) Through via structure and method
US10629568B2 (en) Stacked integrated circuits with redistribution lines
US8580682B2 (en) Cost-effective TSV formation
US9478480B2 (en) Alignment mark and method of formation
US8222139B2 (en) Chemical mechanical polishing (CMP) processing of through-silicon via (TSV) and contact plug simultaneously
US7932608B2 (en) Through-silicon via formed with a post passivation interconnect structure
US9633929B2 (en) TSV formation
US9087878B2 (en) Device with through-silicon via (TSV) and method of forming the same
US20170084489A1 (en) Device with Through-Substrate Via Structure and Method for Forming the Same
TWI483312B (zh) 使用電鍍之導電通孔之形成
US20100072579A1 (en) Through Substrate Conductors
WO2012079307A1 (zh) 开口的填充方法
US9418933B2 (en) Through-substrate via formation with improved topography control
CN108183087B (zh) 用于形成应力降低装置的方法
TWI741270B (zh) 半導體元件的製造方法
TWI701793B (zh) 電子元件及其製造方法
TW201324726A (zh) 穿矽電極及其製作方法