KR20060065184A - 반도체 소자의 금속 배선 형성 방법 - Google Patents
반도체 소자의 금속 배선 형성 방법 Download PDFInfo
- Publication number
- KR20060065184A KR20060065184A KR1020040103956A KR20040103956A KR20060065184A KR 20060065184 A KR20060065184 A KR 20060065184A KR 1020040103956 A KR1020040103956 A KR 1020040103956A KR 20040103956 A KR20040103956 A KR 20040103956A KR 20060065184 A KR20060065184 A KR 20060065184A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- contact hole
- via contact
- metal wiring
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 74
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 30
- 239000002184 metal Substances 0.000 title claims abstract description 30
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 42
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 30
- 230000004888 barrier function Effects 0.000 claims abstract description 25
- 238000009792 diffusion process Methods 0.000 claims abstract description 25
- 239000007789 gas Substances 0.000 claims abstract description 23
- 239000000463 material Substances 0.000 claims abstract description 22
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 5
- 239000001301 oxygen Substances 0.000 claims abstract description 5
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 41
- 229910052802 copper Inorganic materials 0.000 claims description 41
- 239000010949 copper Substances 0.000 claims description 41
- 238000001459 lithography Methods 0.000 claims description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 229910052786 argon Inorganic materials 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052731 fluorine Inorganic materials 0.000 abstract description 2
- 239000011737 fluorine Substances 0.000 abstract description 2
- 238000004080 punching Methods 0.000 abstract 1
- 150000001247 metal acetylides Chemical class 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 보다 상세하게는 상감법(damascene etch)을 이용한 다층 금속 배선 형성 시에, 비아 콘택홀 (via contact hole) 내부를 포토레지스트(photoresist) 물질로 매립한 후, 불소(CF) 및 산소(O2)계 식각 가스를 이용한 후속 트렌치 형성 식각 공정을 수행함으로써, 상기 식각 공정 시에 하부 금속 배선 상에 형성되어 있는 확산 방지막의 손상을 막아 소자의 펀치 스로우(punch through)가 발생되는 것을 방지할 수 있는 안정한 금속 배선 형성 방법에 관한 것이다.
Description
도 1a 내지 도 1d는 종래 방법에 따른 금속 배선 형성 방법을 도시한 공정 단면도.
도 2a 내지 도 2e는 본 발명에 따른 금속 배선 형성 방법을 도시한 공정 단면도.
< 도면의 주요 부분에 대한 간단한 설명 >
1, 21 : 제 1 유전체층 3, 23 : 제 1 구리 배선
5, 25 : 확산 방지막 7, 27 : 제 2 유전체층
9, 29 : 식각 정지막 11, 31 : 제 3 유전체층
13, 19, 33, 33-1 : 유기반사방지막 15, 35, 35-1, 39 : 포토레지스트
17, 37 : 비아 콘택홀 21, 41 : 트렌치
23, 43 : 제 2 구리 배선
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 보다 상세하 게는 상감법(damascene etch)을 이용한 다층 금속 배선 형성 시에, 비아 콘택홀 (via contact hole) 내부를 포토레지스트(photoresist) 물질로 매립한 후, 불소(CF) 및 산소(O2)계 식각 가스를 이용한 후속 트렌치 형성 식각 공정을 수행함으로써, 상기 식각 공정 시에 하부 금속 배선 상에 형성되어 있는 확산 방지막(diffusion barrier)의 손상을 막아 소자의 펀치 스로우(punch through) 현상이 발생되는 것을 방지할 수 있는 금속 배선 형성 방법에 관한 것이다.
최근 반도체 소자의 고집적화가 발달함에 따라 소자의 경량화, 소형화를 이루기 위하여 소자의 집적도 및 배선층을 증가시키는 방법이 적용되고 있으나, 이에 따른 게이트 길이(length)의 축소로, 금속 배선의 상호연결(interconnection) 시간, 즉 속도(speed)를 좌우하는 저항 커패시턴스(resistance capacitance; RC)의 연장(delay) 시간이 급격하게 증가한다.
이러한 단점을 개선하고자, 최근에는 0.13um 폭을 가지는 금속 배선을 형성할 때, 종래 사용하던 알루미늄/실리카(SiO2) 물질 대신 구리/low-K(저유전체 물질)를 이용한 “상감법(damascene)”을 이용한다.
상기 상감법이란, 저유전체 물질을 이용한 금속 배선 구조 형성 시에 절연 물질을 먼저 증착하고 식각한 다음, 그 내부에 구리를 채우는 방법으로써, 일반적으로 매립된 비아 방법(buried via scheme), 1차 비아 방법(Via First Scheme) 및 1 차 트렌치 방법(via trench scheme) 등으로 나눌 수 있다.
현재 가장 많이 사용되는 상기 1차 비아 방법은 비아 또는 트렌치용 식각 정 지막(stop etch layer)과 비아와 트렌치 서열(level) 모두에 대한 식각 방지막으로 적용되는 포토 마스크(photo mask)에 인접한 부분에 비아 홀을 먼저 형성한 다음, 트렌치를 형성하는 방법이다.
상기 1차 비아 방법은 프로파일 측면에서 수직(vertical)으로 형성되기 때문에 신호 전달이 매끄럽고 빠르다는 장점이 있으나, 비아 콘택홀 형성 후 금속 식각 공정을 바로 수행하기 때문에 개구(open) 되어 있는 하부 구리 배선이 보호받지 못하고 산화(oxidation)되어 소자의 펀치 스로우 현상이 발생되는 단점이 있다.
이를 방지하고자, 종래에는 하부 구리 배선을 보호하기 위하여 형성된 비아 콘택홀 내부에 유기반사방지막(bottom anti-reflection layer; 이하“BARC”이라 칭함)을 매립한 다음, 후속 다층 금속 배선을 형성하는 방법이 이용된다.
종래 상기 1차 비아 방법에 따라 다층 금속 배선을 형성하는 방법은 하기 도 1a 내지 도 1d에 도시한 도면을 참고하여 설명할 수 있다.
도 1a를 참조하며, 반도체 기판(미도시) 상부에 제 1 유전체층(1)과 제 1 구리배선(3)으로 이루어진 금속배선을 형성한 다음, 그 상부에 확산 방지막(5)을 형성한다.
그리고, 상기 확산 방지막(5) 상부에 제 2 유전체층(7), 식각 정지막(9), 제 3 유전체층(11), BARC(13) 및 포토레지스트층(15)을 순차적으로 형성한 다음, 리소그래피(lithography)/식각 공정을 수행하여 비아 콘택홀(17)을 형성한다.
상기 도 1a의 비아 콘택홀(17) 내부에 도 1b에 도시한 바와 같이 BARC(19)을 매립한 다음, 식각 정지막(9)이 노출될 때까지 식각하여 트렌치(21)를 형성한다.
상기 도 1b의 식각 공정 후, 도 1c에 도시한 바와 같이 O2/N2 식각 가스를 다량 가하여 포토레지스트층(15)과 BARC(13, 19) 및 확산 방지막(5)을 모두 제거하여 제 1 구리배선(3)을 노출시킨다.
이때, 상기 비아 콘택홀(17)에 매립되어 있던 BARC(19)을 모두 제거하기 위하여, 확산 방지막을 30% 정도 더 식각 하는 과도 식각 공정을 수행한다.
도 1c에 의해 얻어진 트렌치(21) 및 제 1 구리 배선(3)이 노출된 비아 콘택홀 내부에 구리의 확산을 방지하기 위한 배리어 금속(barrier metal)을 증착하고, 그 상부에 구리 도금이 원활하게 이루어질 수 있도록 구리 시드(seed)를 형성한 후, 전기 도금법(electroplating;“EP”)으로 구리를 매립하고, 평탄화하여 도 1d에 도시한 바와 같이 제 2 구리 배선(23)을 형성한다.
이때, 상기 비아 콘택홀(17) 내부를 매립하는 BARC은 점도가 높기 때문에 비아 콘택홀이 많이 형성된 기판 상에서는 홀을 균일하게 매립하는 것이 어렵다. 이에 따라, 후속 트렌치를 형성하는 식각 공정에서 상기 O2/N2 식각 가스를 다량 유입하는 과도 식각을 수행할 때, 일부 비아 콘택홀에 불균일하게 매립된 BARC 막이 손상되어 하부 구리 배선까지 영향을 미치게 되므로, 도 2b에 도시한 바와 같이 구리 배선의 상부가 산화되어 소자의 펀치 스로우가 발생된다.
이에 본 발명자들은 활발한 연구 결과 고가의 장비 개발 없이도 상기한 종래의 문제점들을 극복하여 신뢰성이 높은 구리배선을 형성할 수 있는 새로운 개념의 방법을 개발하여 본 발명을 완성하였다.
본 발명은 게이트 전극 형성 시에, 비아 콘택홀 내부에 포토레지스트 물질을 매립한 후, 후속 트렌치 형성 식각 공정을 수행함으로써, 신뢰성 높은 구리 배선을 형성할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명에서는
(a) 제 1 유전체층 및 제 1 구리배선을 구비한 반도체 기판 상부에 확산 방지막, 제 2 유전체층, 식각 정지막, 제 3 유전체층을 순차적으로 형성하는 단계;
(b) 상기 확산 방지막을 식각 정지막으로 리소그래피/식각 공정을 수행하여 비아 콘택홀을 형성하는 단계;
(c) 상기 비아 콘택홀 내부에 포토레지스트 물질을 매립하는 단계;
(d) 상기 식각 정지막이 노출될 때까지 상기 제 3 유전체층을 식각하여 트렌치를 형성하는 단계;
(e) 상기 결과물에 대한 세척 공정을 수행하여 잔류하는 식각 정지막 및 비아 콘택홀 내부의 포토레지스트 물질을 제거하는 단계; 및
(f) 상기 비아 콘택홀 및 트렌치를 포함하는 전면에 구리를 매립하여 구리 배선을 형성하는 단계를 포함하는 반도체 소자의 금속 배선 형성 방법을 제공한다.
이때, 상기 비아 콘택홀을 형성하기 위한 리소그래피 공정을 수행하기 위하여 여 상기 제 3 유전체층 상부에 BARC 및 포토레지스트층을 형성하는 공정 단계 및 상기 트렌치를 형성하기 위한 식각 공정을 수행하기 위해 비아 콘택홀을 포함하는 제 3 유전체층 상부에 BARC 및 포토레지스트층을 재 형성하는 공정 단계를 더 포함할 수 있다.
이와 같이, 본 발명에서는 종래 트렌치 형성을 위한 식각 공정 전에 비아 콘택홀 내부에 매립하되던 BARC 대신 점도성이 높은 포토레지스트 물질을 매립함으로써, 비아 콘택홀이 많이 분포되어 있는 지역에서도 비아 콘택홀 내부를 균일하게 매립할 수 있는 장점을 가지고 있다.
이하, 본 발명을 도면을 들어 상세히 설명한다.
도 2a를 참조하며, 제 1 유전체층(21)과 제 1 구리배선(23)을 구비한 반도체 기판(미도시) 상부에 확산 방지막(25), 제 2 유전체층(27), 식각 정지막(29), 제 3 유전체층(31), BARC(33) 및 포토레지스트층(35)을 순차적으로 형성한 다음, 리소그래피/식각 공정을 수행하여 비아 콘택홀(37)을 형성한다.
이때, 상기 확산 방지막은 제 1 구리배선(23)이 개구되는 것을 방지하기 위한 것으로, 비아 콘택홀 및 트렌치 서열(level) 유전체층 물질에 따라 실리콘 질화막(silicon nitride; Si3N4), 실리콘 카바이드(carbide) 등과 같은 단층을 이용하거나, 질소가 도핑된 카바이드(nitrogen doped carbide)/산소가 도핑된 카바이드(oxygen doped carbide)의 이층(bi-layer)을 이용함으로써, 후속 비아 콘택홀 식각 공정 시에 제 1 구리배선의 상부에서 구리 중합체가 형성되거나, 산화되는 것을 방지한다.
상기 비아 콘택홀(37)을 형성하기 위한 식각 공정은 확산 방지막(25)이 노출되는 경우 멈출 수 있도록 제 2 유전체층(27)에 대해 식각 선택비가 높은 조건 예를 들면, F/C 비율이 낮은 화학 물질(chemistry)이나 식각 가스인 O2의 플로(flow) 양을 감소시킨 조건으로 수행한다.
상기 비아 콘택홀을 형성하기 위한 리소그래피 공정에서 사용하던 BARC(33) 및 포토레지스트층(35)을 제거한 다음, 상기 도 2a에서 형성된 비아 콘택홀(37)을 포함하는 전면에 포토레지스트 물질을 형성한 후, 150∼200℃ 정도의 열공정으로 이를 플로우(flow) 시켜 2b에 도시한 바와 같이 비아 콘택홀(37) 내부를 포토레지스트 물질(39)로 매립한다.
이때, 상기 포토레지스트 물질은 비아 콘택홀을 형성하기 위한 리소그래피 공정 시에 사용하는 일반적인 포토레지스트 물질이면 무엇이든 사용 가능하되, 종래 하부 구리 배선을 보호하기 위하여 매립하던 BARC 보다 더 두꺼운 2000∼3000Å 두께로 형성한다.
그 다음, 상기 결과물 전면에 트렌치를 형성할 수 있도록 리소그래피 공정을 수행하기 위한 BARC(33-1) 패턴 및 포토레지스트(35-1) 패턴을 재형성한다.
도 2b의 BARC(33-1) 패턴 및 포토레지스트(35-1) 패턴을 식각 마스크로 하부 식각 정지막(29)이 노출될 때까지, 제 3 유전체층(31)에 대한 식각 공정을 수행하여, 도 2c에 도시한 바와 같이 트렌치(41)를 형성한다.
이때, 상기 BARC(33-1)은 상기 트렌치 형성 공정 후에 DI 선폭(critical dimension)의 불량을 방지하기 위해 필수적으로 것으로, 종래 콘택홀 내부에 매립되던 두께보다 얇게 형성되었기 때문에, O2/N2 식각 가스를 사용하여 제거하는 시간을 매우 단축시킬 수 있다.
또한, 트렌치를 형성하기 위한 상기 제 3 유전체층(31)에 대한 식각 공정은 CF4, C2F5 및 C4F8과 같은 CxHy
Fz 계열의 가스(x는 1∼4, y는 0∼2, z는 1∼4)와, O2 가스 및 아르곤(Ar) 가스를 하나 이상 혼합하여 수행하되, 각각 10∼20 sccm CF4 가스, 10∼20 sccm O2 및 400∼500 sccm Ar을 가하여 수행된다.
이와 같은 식각 공정으로 상기 콘택홀 내에 매립된 포토레지스트 물질(39)을 함께 제거 할 수 있을 뿐만 아니라, 식각 가스 내에 확산 방지막(25)을 손상시키는 N2 가스가 포함되어 있지 않기 때문에, 이러한 조건의 식각 공정으로 하부 확산방지막(25)이 손상되는 것을 방지할 수 있다.
상기 도 2c에 의해 형성된 트렌치(41)에 대하여 인산(H3PO4)을 이용한 세척 공정으로 도 2d에 도시한 바와 같이 확산 방지막(25)이 제거된 노출된 제 1 구리배선(23)을 형성한다.
도 2d에 의해 얻어진 트렌치(41) 및 제 1 구리배선(23) 노출된 비아 콘택홀(37) 내부에 구리의 확산을 방지하기 위한 배리어 금속(미도시) 및 다층 구리 배선 형성을 위해 구리 도금이 원활하게 이루어질 수 있는 구리 시드를 순차적으로 형성하고, EP로 구리를 매립한 다음, 평탄화 공정을 수행하여 도 2e에 도시한 바와 같 이 제 2 구리 배선(43)을 형성한다.
이와 같이 본 발명에서는 종래 다층의 구리 배선 형성하기 위한 트렌치 형성 공정 시에 하부 확산방지막이 손상되는 것을 막기 위하여 비아 콘택홀 내부에 점도가 낮은 포토레지스트 물질을 매립함으로써, 비아 콘택홀 내부를 균일하게 매립할 수 있을 뿐만 아니라, 상기 트렌치 형성 식각 공정 시에 N2 가스를 포함하지 않는 CF/O2/Ar 가스만으로 상기 비아 콘택홀 내부에 매립된 포토레지스트 물질까지 제거할 수 있으므로, 식각 시간을 단축시킬 수 있고, 상기 식각 가스에 의해 하부 확산 방지막이 손상되는 것을 막음으로써, 제 1 구리배선이 손상되는 것을 방지하여 소자의 펀치 스로우가 발생되지 것을 막을 수 있는 신뢰성 있는 다층의 금속 배선을 포함하는 소자를 제조할 수 있다.
이상에서 살펴본 바와 같이, 다층의 구리 배선 형성하기 위한 본 발명은 트렌치 형성 식각 공정 시에 하부 확산방지막이 식각 가스에 의해 손상되는 것을 막기 위하여 비아 콘택홀 내부에 점도가 낮은 포토레지스트 물질을 균일하게 매립하고, 이로 인해 상기 식각 가스 내에 N2 가스를 포함하지 않는 CF/O2/Ar 가스만을 적용하므로, 확산 방지막의 손상되는 것을 막을 수 있다,
그 결과, 하부 제 1 구리배선이 노출되는 것을 막아 소자의 펀치 스로우가 발생되지 것을 방지할 수 있는 신뢰성 있는 다층의 금속 배선을 포함하는 소자를 제조할 수 있다.
Claims (9)
- (a) 제 1 유전체층 및 제 1 구리배선을 구비한 반도체 기판 상부에 확산 방지막, 제 2 유전체층, 식각 정지막, 제 3 유전체층을 순차적으로 형성하는 단계;(b) 상기 확산 방지막을 식각 정지막으로 리소그래피/식각 공정을 수행하여 비아 콘택홀을 형성하는 단계;(c) 상기 비아 콘택홀 내부에 포토레지스트 물질을 매립하는 단계;(d) 상기 식각 정지막이 노출될 때까지 상기 제 3 유전체층을 식각하여 트렌치를 형성하는 단계;(e) 상기 결과물에 대한 세척 공정을 수행하여 잔류하는 식각 정지막 및 비아 콘택홀 내부의 포토레지스트 물질을 제거하는 단계; 및(f) 상기 비아 콘택홀 및 트렌치를 포함하는 전면에 구리를 매립하여 구리 배선을 형성하는 단계를 포함하는 반도체 소자의 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 금속 배선 형성 방법은 (a) 단계의 제 3 유전체층 형성 후, 및 (c) 단계의 포토레지스트 물질 매립 후에 식각 마스크인 유기반사방지막 및 포토레지스트층을 순차적으로 형성하는 공정 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 확산 방지막은 실리콘 질화막(silicon nitride; Si3N4), 실리콘 카바이드(carbide) 또는 질소가 도핑된 카바이드(nitrogen doped carbide)/산소가 도핑된 카바이드(oxygen doped carbide)로 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 (c) 단계의 포토레지스트 물질의 매립 공정은 비아 콘택홀을 포함하는 전면에 포토레지스트 물질을 형성시킨 후, 150∼200℃ 정도의 열공정으로 플로우(flow) 시켜 수행되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
- 제 4 항에 있어서,상기 (c) 단계의 포토레지스트 물질은 비아 콘택홀 내부에 2000∼3000Å 두께로 매립되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 (d) 단계의 트렌치 형성 식각 공정은 CxHyFz(x는 1∼4, y는 0∼2, z는 1∼4) 가스, O2 가스 및 아르곤(Ar) 가스로 이루어진 군으로부터 선택된 하나 이상의 가스를 혼합하여 수행되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방 법.
- 제 6 항에 있어서,상기 CxHyFz 가스는 CF4, C2F5 또는 C4F8인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
- 제 6 항에 있어서,상기 트렌치 형성 식각 공정은 CF4 10∼20 sccm , O2 10∼20 sccm 및 Ar 400∼500 sccm 조건으로 수행되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
- 제 1 항 기재의 방법에 의해 제조된 반도체 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040103956A KR20060065184A (ko) | 2004-12-10 | 2004-12-10 | 반도체 소자의 금속 배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040103956A KR20060065184A (ko) | 2004-12-10 | 2004-12-10 | 반도체 소자의 금속 배선 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060065184A true KR20060065184A (ko) | 2006-06-14 |
Family
ID=37160492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040103956A KR20060065184A (ko) | 2004-12-10 | 2004-12-10 | 반도체 소자의 금속 배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060065184A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100880312B1 (ko) * | 2006-07-25 | 2009-01-28 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 금속 배선 형성 방법 |
| US10692756B1 (en) | 2019-01-02 | 2020-06-23 | Yangtze Memory Technologies Co., Ltd. | Method for forming dual damascene interconnect structure |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6458705B1 (en) * | 2001-06-06 | 2002-10-01 | United Microelectronics Corp. | Method for forming via-first dual damascene interconnect structure |
| US6472306B1 (en) * | 2000-09-05 | 2002-10-29 | Industrial Technology Research Institute | Method of forming a dual damascene opening using CVD Low-K material and spin-on-polymer |
| KR20020095447A (ko) * | 2001-06-14 | 2002-12-26 | 닛본 덴기 가부시끼가이샤 | 최적의 현상 속도를 갖는 포토레지스트를 이용하여 배선구조를 형성하는 방법 |
| KR20040009746A (ko) * | 2002-07-25 | 2004-01-31 | 동부전자 주식회사 | 반도체 소자의 듀얼 다마신 패턴 형성방법 |
| KR20040058959A (ko) * | 2002-12-27 | 2004-07-05 | 주식회사 하이닉스반도체 | 듀얼 다마신 패턴 형성 방법 |
-
2004
- 2004-12-10 KR KR1020040103956A patent/KR20060065184A/ko not_active Application Discontinuation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6472306B1 (en) * | 2000-09-05 | 2002-10-29 | Industrial Technology Research Institute | Method of forming a dual damascene opening using CVD Low-K material and spin-on-polymer |
| US6458705B1 (en) * | 2001-06-06 | 2002-10-01 | United Microelectronics Corp. | Method for forming via-first dual damascene interconnect structure |
| KR20020095447A (ko) * | 2001-06-14 | 2002-12-26 | 닛본 덴기 가부시끼가이샤 | 최적의 현상 속도를 갖는 포토레지스트를 이용하여 배선구조를 형성하는 방법 |
| KR20040009746A (ko) * | 2002-07-25 | 2004-01-31 | 동부전자 주식회사 | 반도체 소자의 듀얼 다마신 패턴 형성방법 |
| KR20040058959A (ko) * | 2002-12-27 | 2004-07-05 | 주식회사 하이닉스반도체 | 듀얼 다마신 패턴 형성 방법 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100880312B1 (ko) * | 2006-07-25 | 2009-01-28 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 금속 배선 형성 방법 |
| US7935625B2 (en) | 2006-07-25 | 2011-05-03 | Hynix Semiconductor Inc. | Method of forming a metal line of a semiconductor memory device |
| US10692756B1 (en) | 2019-01-02 | 2020-06-23 | Yangtze Memory Technologies Co., Ltd. | Method for forming dual damascene interconnect structure |
| WO2020140202A1 (en) * | 2019-01-02 | 2020-07-09 | Yangtze Memory Technologies Co., Ltd. | Method for forming dual damascene interconnect structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9543193B2 (en) | Non-hierarchical metal layers for integrated circuits | |
| US7589425B2 (en) | Method of manufacturing a semiconductor device having damascene structures with air gaps | |
| US7611986B2 (en) | Dual damascene patterning method | |
| US7378340B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| US20020106889A1 (en) | Slot via filled dual damascene structure without middle stop layer and method for making the same | |
| US6372631B1 (en) | Method of making a via filled dual damascene structure without middle stop layer | |
| US6521524B1 (en) | Via filled dual damascene structure with middle stop layer and method for making the same | |
| US6383919B1 (en) | Method of making a dual damascene structure without middle stop layer | |
| KR100739975B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2006179515A (ja) | 半導体素子の製造方法、及びエッチング方法 | |
| JP2006216964A (ja) | ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法 | |
| US6429116B1 (en) | Method of fabricating a slot dual damascene structure without middle stop layer | |
| US6465340B1 (en) | Via filled dual damascene structure with middle stop layer and method for making the same | |
| KR20100109173A (ko) | 반도체 장치의 듀얼 다마신 배선 제조 방법 | |
| KR20060065184A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP2008021862A (ja) | 半導体装置およびその製造方法 | |
| US6365505B1 (en) | Method of making a slot via filled dual damascene structure with middle stop layer | |
| KR100571407B1 (ko) | 반도체 소자의 배선 제조 방법 | |
| JP2007067324A (ja) | 半導体装置の製造方法 | |
| US6444573B1 (en) | Method of making a slot via filled dual damascene structure with a middle stop layer | |
| EP1577939A2 (en) | Method of manufacturing a semiconductor device having damascene structures with air gaps | |
| KR100907890B1 (ko) | 반도체 소자의 제조 방법 | |
| US6391766B1 (en) | Method of making a slot via filled dual damascene structure with middle stop layer | |
| KR101180697B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP2008041783A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |