CN107230658A - 形成具有扩展空气间隙的半导体器件的方法 - Google Patents

形成具有扩展空气间隙的半导体器件的方法 Download PDF

Info

Publication number
CN107230658A
CN107230658A CN201610178733.3A CN201610178733A CN107230658A CN 107230658 A CN107230658 A CN 107230658A CN 201610178733 A CN201610178733 A CN 201610178733A CN 107230658 A CN107230658 A CN 107230658A
Authority
CN
China
Prior art keywords
dielectric layer
layer
interlayer dielectric
air gap
metal interconnecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610178733.3A
Other languages
English (en)
Other versions
CN107230658B (zh
Inventor
韩秋华
吴端毅
肖芳元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610178733.3A priority Critical patent/CN107230658B/zh
Publication of CN107230658A publication Critical patent/CN107230658A/zh
Application granted granted Critical
Publication of CN107230658B publication Critical patent/CN107230658B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种形成具有空气间隙的半导体器件的方法，通过对金属互连线进行回刻蚀来在所述金属互连线上方形成凹槽，以用于定义金属互连线之间形成空气间隙的扩展深度，从而保证了后续形成的器件结构的对准精度，同时通过在凹槽中填充第三层间介质层后，将金属互连线周围的第二层间介质层替换为牺牲层，并在之后在牺牲层和第三层间介质层上覆盖第四层间介质层，使得去除牺牲层而获得空气间隙仅在深度方向上扩展，从而在实现进一步降低金属互连结构之间的寄生电容的同时，还能足够保证器件的机械抗压能力的效果。

Description

形成具有扩展空气间隙的半导体器件的方法
技术领域
本发明涉及集成电路制造技术领域，尤其涉及一种形成具有扩展空气间隙的半导体器件的方法。
背景技术
随着微处理器变得更快和更小，集成电路(IC)变得更加复杂且部件变得更加密集。由发送和/或接收电信号所通过的导电迹线和过孔(共同地称作“金属互连”)连接IC部件。通过镶嵌工艺典型地形成金属互连结构，由此将导电材料沉积到被蚀刻到半导体衬底中的孔和沟槽中。周围材料将每个金属互连结构与邻近的金属互连结构电绝缘。然而，衬底材料的电介质性质能够使得相邻的金属互连结构之间电容耦合，这增加了芯片功率要求和对信号传输的干扰。
然而随着集成电路密度不断提高的结果，器件尺寸减小，金属互连结构尺寸和间距也减小，这导致电流密度和电阻增大以及电迁移、电容耦合和RC延迟较大，进而使得半导体器件的操作速度降低，并且其刷新特性恶化。此外，互连材料可以扩散到周围电介质材料中，降低电介质绝缘能力且导致在相邻的互连结构和部件之间产生串扰。虽然可以通过使用阻挡层密闭互连来控制扩散和电迁移，然而附加的阻挡材料可能会增加互连的电阻和尺寸。
请参考图1A，在现有技术中，降低层间介质10间的金属互连结构之间寄生电容的主要方法在邻近的金属互连导线11之间形成空气间隙(air gap，可简称“气隙”)12，空气(air)具有极低的介电常数(大约为1，而氧化硅的介电常数大约为4，氮化硅的介电常数大约为7)，并因此空气间隙12比固体电介质材料能更有效地隔离相邻的金属互连结构。
请参考图1B，现有技术中的一些研究，例如论文“Air-Gaps forHigh-Performance On-Chip Interconnect Part II:Modeling,Fabrication,andCharacterization”(SEONGHO PARK,Journal of ELECTRONIC MATERIALS,Vol.37,No.10,2008,Issue 10,pp 1534-1546)，发现通过扩展空气间隙12进入层间电介质10中的深度，可以减小边缘电场，进而进一步降低金属互连结构之间寄生电容，例如空气间隙12的顶部和底部完全在层间介质10与金属互连线11的交界面时(如图1A所示)，金属互连结构之间寄生电容可以降低39％，而当空气间隙12向顶部和底部的层间介质10中扩展100nm深度时(如图1B所示)，金属互连结构之间寄生电容可以降低49％。
在现有金属互连工艺的制作方法中，形成具有空气间隙的半导体器件的一种方法是在当前层间介质层中，通过光刻和刻蚀法，在金属互连线之间形成尺寸较小的间隙，然后利用化学气相沉积(CVD)法，在当前层间介质层上覆盖形成后一层间介质层，而不填充该间隙，从而在当前介质层中形成空气间隙；虽然该方法达到了降低集成电路RC延迟的目的，但是由于制造工艺本身的限制，对于关键尺寸(CD)较小的半导体器件来说，该方法在形成具有多个的金属互连层的半导体器件时，由于金属互连线之间的间隔(Space)较小并且现有光刻工艺的精确度限制，后一层金属层的通孔插塞(Plug)难以与当前层的金属互连线对准，而是与位于金属互连线之间的空气间隙相连通，使后一层通孔插塞内填充的金属铜落进空气间隙中，导致半导体器件的短路问题。
现有技术中另一种方法通过形成一种能够在特定工艺中去除的牺牲层，在完成当前金属互连层和后一金属互连层后，在特定工艺，例如加热工艺中去除牺牲层，以形成空气间隙。该方法形成的牺牲层是整体覆盖于层间介质层之上的，因此在后续全部去除之后，在形成大面积空气间隙时，大大降低了器件的机械抗压能力，甚至因此器件中金属互连层的塌陷，严重降低半导体器件的性能。
因此，随着半导体器件尺寸进一步降低，如何形成具有扩展空气间隙的半导体器件，以在进一步降低金属互连结构之间的寄生电容的同时，还能够保证器件中各结构的对准精度以及保证器件的机械抗压能力，成为本领域技术人员亟待解决的问题，也成为制约空气间隙发展和应用的关键问题。
发明内容
本发明的目的在于提供一种形成具有扩展空气间隙的半导体器件的方法，在进一步降低金属互连结构之间的寄生电容的同时，还能够保证器件中各结构的对准精度以及保证器件的机械抗压能力。
为解决上述问题，本发明提出一种形成具有扩展空气间隙的半导体器件的方法，包括以下步骤：
提供一半导体衬底，在所述半导体衬底上依次形成有第一层间介质层和第二层间介质层；
在所述第二层间介质层中形成金属互连线；
回刻蚀所述金属互连线，以形成凹槽；
在所述凹槽中填充第三层间介质层，并去除所述第二层间介质层以形成深沟槽；
在所述深沟槽中填充牺牲层，并在所述第三层间介质层以及所述牺牲层表面上形成第四层间介质层；
去除所述牺牲层以形成空气间隙。
进一步的，所述第一层间介质层、第三层间介质层和第四层间介质层的材质完全相同或部分相同。
进一步的，所述第一层间介质层、第三层间介质层和第四层间介质层是从由二氧化硅(SiO2)、硅氮化物(SiN)、硅碳氧化物(SiOC)、碳掺杂的氢化硅氧化物(SiOCH)、硅碳氮化物(SiCN)和硅氮氧化物(SiON)组成的组中选出的至少一种材料。
进一步的，所述第一层间介质层的厚度为5nm～50nm。
进一步的，所述第二层间介质层为介电常数小于3的低K介质材料。
进一步的，采用大马士革互连工艺在所述第二层间介质层中形成多条金属互连线。
进一步的，所述金属互连线的厚度为10nm～500nm。
进一步的，所述第三层间介质层的厚度为5nm～100nm。
进一步的，采用干法刻蚀工艺去除所述第二层间介质层以形成深沟槽，工艺气体包含N2、H2，气体流量为10sccm～300sccm，功率为100W～1000W,工艺压力为2mtorr～200mtorr。
进一步的，在去除所述第二层间介质层以形成深沟槽之后且在所述深沟槽中填充牺牲层之前，回刻蚀所述深沟槽底部的所述第一层间介质层。
进一步的，采用稀释氢氟酸(DHF)或者以氢氟酸和氟化铵生成的稀释缓冲液湿法回刻蚀所述深沟槽底部的所述第一层间介质层。
进一步的，所述深沟槽底部的所述第一层间介质层的回刻蚀深度与所述第三层间介质层的厚度相同。
进一步的，所述牺牲层的材质为能够热分解的聚合物。
进一步的，在所述深沟槽中填充牺牲层的步骤包括：
采用旋涂的方法在所述深沟槽的中填充能够热分解的聚合物，直至填满所述深沟槽，并进行烘焙；
化学机械平坦化或者采用干法工艺回刻蚀所述聚合物，直至形成的牺牲层与所述第三层间介质层齐平。
进一步的，采用干法工艺回刻蚀所述聚合物时，采用的工艺气体包含O2，气体流量为10sccm～200sccm，工艺压力为2mtorr～100mtorr，功率为100W～2000W。
进一步的，形成所述第四层间介质层的工艺温度低于400℃。
进一步的，在氮气氛围中采用400℃以上的高温加热工艺去除所述牺牲层以形成空气间隙。
进一步的，所述第四层间介质层的厚度为5nm～100nm。
与现有技术相比，本发明的形成具有空气间隙的半导体器件的方法，通过对金属互连线进行回刻蚀来在所述金属互连线上方形成凹槽，以用于定义金属互连线之间形成空气间隙的扩展深度，从而保证了后续形成的器件结构的对准精度，同时通过在凹槽中填充第三层间介质层后，将金属互连线周围的第二层间介质层替换为牺牲层，并在之后在牺牲层和第三层间介质层上覆盖第四层间介质层，使得去除牺牲层而获得空气间隙仅在深度方向上扩展，从而在实现进一步降低金属互连结构之间的寄生电容的同时，还能足够保证器件的机械抗压能力的效果。
附图说明
图1A和1B是现有技术中典型的具有空气间隙的半导体器件的剖面结构示意图；
图2是本发明具体实施例的形成具有空气间隙的半导体器件的方法流程图；
图3A至3F是本发明具体实施例的形成具有空气间隙的半导体器件的方法中的器件剖面结构示意图。
具体实施方式
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。
请参考图2，本发明提出一种形成具有扩展空气间隙的半导体器件的方法，包括以下步骤：
S1，提供一半导体衬底，在所述半导体衬底上依次形成有第一层间介质层和第二层间介质层；
S2，在所述第二层间介质层中形成金属互连线；
S3，回刻蚀所述金属互连线，以形成凹槽；
S4，在所述凹槽中填充第三层间介质层，并去除所述第二层间介质层以形成深沟槽；
S5，在所述深沟槽中填充牺牲层，并在所述第三层间介质层以及所述牺牲层表面上形成第四层间介质层；
S6，去除所述牺牲层以形成空气间隙。
请参考图3A，在步骤S1中提供的半导体衬底30的材质可以为材料可以为单晶硅(Si)、单晶锗(Ge)、硅锗(GeSi)或碳化硅(SiC)，也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等III-V族化合物。在具体的实施例中所述半导体衬底30上形成有半导体元器件，例如：NMOS晶体管、PMOS晶体管、二极管、电容、电感等。后续形成的金属互连线与这些半导体元器件相连。此外，所述半导体衬底30还可以具有其他各种元器件隔离，例如浅沟槽隔离结构(STI)等用以形成半导体器件的必要结构；上述半导体衬底30的结构根据实际半导体器件制造工艺过程确定，为本领域技术人员所熟知技术内容，故在此不再赘述。接着，在所述半导体衬底30上依次形成第一层间介质层31和第二层间介质层32。第一层间介质层31和第二层间介质层32可以是相同材质，也可以是不同材质，所述第一层间介质层31可以是从由二氧化硅(SiO2)、硅氮化物(SiN)、硅碳氧化物(SiOC)、碳掺杂的氢化硅氧化物(SiOCH)、硅碳氮化物(SiCN)和硅氮氧化物(SiON)组成的组中选出的至少一种材料；第二层间介质层32为介电常数小于3的低K介质材料，例如为多孔硅(Si)、多孔芳香族热固性有机材料(SiLK)、多孔硅基高分子材料(MSQ)、多孔氟氧化硅(SiOF)、多孔碳氧化硅(SiOC)、有机聚合物、包含有机聚合物的硅基绝缘体、掺杂碳的硅氧化物或掺杂氯的硅氧化物。本实施例中，所述第一层间介质层31为二氧化硅，通过化学气相沉积(CVD)工艺或者旋转涂复(SOD)工艺形成，厚度为5nm～50nm。第二层间介质层32可以采用化学气相沉积法(CVD)或者旋转涂复(SOD)工艺形成，其厚度由后续待形成的金属互连线的厚度决定。
请继续参考图3A，在步骤S2中，可以采用大马士革互连工艺在所述第二层间介质层32中形成至少一条金属互连线33，具体地，在步骤S02中，首先，以第一层间介质层31为刻蚀停止层，采用干法刻蚀工艺刻蚀所述第二层间介质层32，以在所述第二层间介质层32形成用于填充金属互连线的至少一个沟槽(Trench)或通孔(Via)，其中，所使用的蚀刻气体包括含氟气体(CF4、CHF3、CH2F2等)、稀释气体(He、N2等)以及氧气；然后，采用物理气相沉积(PVD)工艺在所述沟槽或通孔中形成金属阻挡层和籽晶层(未图示)；接着，采用电镀(ECP)工艺沉积一金属层，例如铜金属层，于金属阻挡层和籽晶层上，并填满所述第二层间介质层32中的沟槽或通孔；最后，采用化学机械研磨(CMP)工艺去除所述第二层间介质层32上多余的金属层，研磨到所述第二层间介质层32的表面终止，从而在所述第二层间介质层32中形成至少一条金属互连线33。本实施例中，金属互连线33的厚度(或称为“直径”)为10nm～500nm，相邻金属互连线33之间的距离大于35nm，以避免相邻的金属互连线导通。
请参考图3B，在步骤S3中，可以采用干法刻蚀工艺或者湿法刻蚀工艺来对金属互连线33进行回刻蚀，使金属互连线33的上表面下降一定深度，从而使金属互连线33的上表面低于其周围的所述第二层间介质层32的上表面，以形成凹槽32a，即凹槽32a的位置位于剩余的金属互连线33的上方，凹槽32a的深度决定了后续形成的空气间隙向上的扩展深度。本步骤中对金属互连线33进行回刻蚀时，可以将回刻蚀窗口的宽度维持在金属互连线33的宽度上，使得仅仅对金属互连线33进行刻蚀，也可以将回刻蚀窗口的宽度适当放大，从而对金属互连线33及其周围一定宽度的第二层间介质层32进行回刻蚀，从而使得形成的凹槽32a宽度较大，这样会牺牲一定宽度的空气间隙，但有利于提高后续第三层间介质层34在凹槽32a中的填充效果。所述湿法刻蚀工艺中使用的湿法刻蚀剂可以为过氧化氢与EKC-575溶液混合液(其中的过氧化氢与EKC-575溶液的体积比为1：2至1：10)、取代胺、杂环化合物、二甲亚砜、苯并三唑、二甘醇、N-丁基醚、多羟基烷烃或芳香烃中任意一种或多种所组成的混合溶液；所述干法刻蚀工艺中使用的刻蚀气体可以为Cl2和/或H2，使用Cl2和/或H2等离子体轰击金属互连线33表面，金属互连线33与等离子体反应生成挥发性物质而排出，还可同时通入N2等离子体、Ar等离子体和氟烷等离子体，其中形成氟烷等离子体的氟源为CHF3、CH2F2中的一种或多种，Ar等离子体用于去除凹槽32a中的残留物，N2等离子体和氟烷等离子体用于钝化凹槽32a侧壁，使得凹槽32a具有较好形貌。
请参考图3B至3D，在步骤S4中，首先，通过化学气相沉积(CVD)工艺或者旋转涂复(SOD)工艺在金属互连线33以及第二层间介质层32表面形成第三层间介质层34，并填满所述第二层间介质层32中的凹槽32a；然后，采用化学机械研磨(CMP)工艺去除所述第二层间介质层32上多余的第三层间介质层，研磨到所述第二层间介质层32的表面终止，从而在所述第二层间介质层32中形成堆叠于所述金属互连线33上方的第三层间介质层34；接着，采用干法刻蚀工艺去除金属互连线33周围的第二层间介质层32，以在去除第二层间介质层32的位置形成深沟槽33a，所述干法刻蚀工艺所使用的蚀刻气体可以包括含氟气体(CF4、CHF3、CH2F2等)、稀释气体(He、N2等)以及氧气，也可以包括氮气(N2)和氢气(H2)，本实施例中，采用的刻蚀气体包含氮气(N2)和氢气(H2)，气体流量为10sccm～300sccm，功率为100W～1000W,工艺压力为2mtorr～200mtorr。此外，所述第三层间介质层34的材质可以与第一层间介质层31相同，也可以不同，可以是从由二氧化硅(SiO2)、硅氮化物(SiN)、硅碳氧化物(SiOC)、碳掺杂的氢化硅氧化物(SiOCH)、硅碳氮化物(SiCN)和硅氮氧化物(SiON)组成的组中选出的至少一种材料，且所述第三层间介质层34的厚度取决于后续形成的空气间隙向上扩展的要求深度，本实施例中，所述第三层间介质层34的厚度为5nm～100nm。
请继续参考图3D，本实施例中，为了进一步扩展后续形成的空气间隙尺寸，降低金属互连线33之间的寄生电容，还在去除所述第二层间介质层32而形成深沟槽33a之后，回刻蚀所述深沟槽33a底部的所述第一层间介质层31，以使得所述深沟槽33a由于其底部向所述第一层间介质层31中扩展而变大更深。其中，所述深沟槽33a底部的所述第一层间介质层31的回刻蚀深度可以与所述第三层间介质层34的厚度相同，也可以不同。在回刻蚀所述深沟槽33a底部的所述第一层间介质层31的工艺中，例如，可以采用氢氟酸的质量浓度为2％～50％稀释氢氟酸(DHF)或者氢氟酸的质量浓度为0.05％～10％以氢氟酸和氟化铵生成的稀释缓冲液(例如常见的BOE或BHF)来湿法刻蚀所述深沟槽33a底部的所述第一层间介质层31。
请参考图3D和3E，在步骤S5中，首选，可以采用旋转涂复(SOD)工艺在所述深沟槽33a中填充能够热分解的聚合物，直至填满所述深沟槽33a，并进行烘焙；然后，采用化学机械平坦化工艺或者干法刻蚀工艺去除多余的所述聚合物，直至形成的牺牲层35与所述第三层间介质层34顶部表面齐平；接着，可以通过化学气相沉积(CVD)工艺或者原子层沉积(ALD)工艺或者旋转涂复(SOD)工艺，在所述牺牲层35和第三层间介质层34的表面形成第四层间介质层36。其中，第四层间介质层36的材质可以与所述第一层间介质层31、第三层间介质层34相同，也可以不同，可以是从由二氧化硅(SiO2)、硅氮化物(SiN)、硅碳氧化物(SiOC)、碳掺杂的氢化硅氧化物(SiOCH)、硅碳氮化物(SiCN)和硅氮氧化物(SiON)组成的组中选出的至少一种材料，其形成工艺温度不会使牺牲层36分解。本实施例中，所述第四层间介质层36的厚度为5nm～100nm，形成工艺温度低于400℃。此外，所述牺牲层35的材质为能够热分解的聚合物，例如丁基降冰片烯和三乙氧硅基降冰片烯的共聚体(Copolymer of Copolymer of Butylnorbornene and Triethoxysilyl Norbornene)等。在采用干法刻蚀工艺去除多余的所述聚合物时，可以先通过涂覆、曝光、显影的光刻工艺在所述聚合物上形成一图案化的光刻胶，随后以所述图案化的光刻胶为掩膜，干法刻蚀所述聚合物，以形成如图3E所示的填充在深沟槽中的牺牲层35，所述干法刻蚀时的工艺气体包含O2，气体流量为10sccm～200sccm，工艺压力为2mtorr～100mtorr，功率为100W～2000W。所述牺牲层作为后续空气间隙的前期替代品，其位置及尺寸均由前述的步骤确定，属于自对准结构，不会产生堆叠漂移偏差(overlay shift)，且所述牺牲层36可以通过加热的方式分解蒸发，本实施例的牺牲层36在400℃以上高温即可被加热分解掉，而第一层间介质层31、第三层间介质层34以及第四层间介质层36均不会受此高温加热影响而消失。本步骤中，由于第四层间介质层36形成时有牺牲层35和第三层间介质层34的同时支撑，其机械能力较强。
请参考图3E和3F，在步骤S6中，通过高温加热的方式使所述牺牲层35在热分解过程中蒸发去除，所述高温加热的温度高于所述牺牲层35的分解温度，以在同层的金属互连线33之间或者该层金属互连线33与前一层、后一层层金属互连线33之间形成扩展的空气间隙37，所述空气间隙37即去除所述牺牲层35后的空间，其顶部向上扩展至第四层间介质层36的下表面，所述空气间隙37的底部向下扩展至所述第一层间介质层31中，如图3F所示。本步骤中，由于第四层间介质层36为平面结构，其下方有相互对准且机械抗压能力较强的第三层间介质34以及金属互连线33共同支撑，因此大大提高了器件的机械抗压能力，即使后续其上方还形成有后一层的金属互连线，器件中金属互连线也不会塌陷。
需要说明的是，在本发明的其他实施例中，当牺牲层35的材质不是能够加热分解的材料时，可以采用各向同性的湿法刻蚀方法将所述牺牲层35去除，这样在去除所述牺牲层35时，不会损伤与所述牺牲层35相邻的第一层间介质层31、金属互连线33、第三层间介质34以及第四层间介质36，后续形成空气间隙时，可以保证形成的空气间隙的质量和宽度，提高半导体器件的性能。
综上所述，本发明的形成具有空气间隙的半导体器件的方法，通过对金属互连线进行回刻蚀来在所述金属互连线上方形成凹槽，以用于定义金属互连线之间形成空气间隙的扩展深度，从而保证了后续形成的器件结构的对准精度，同时通过在凹槽中填充第三层间介质层后，将金属互连线周围的第二层间介质层替换为牺牲层，并在之后在牺牲层和第三层间介质层上覆盖第四层间介质层，使得去除牺牲层而获得空气间隙仅在深度方向上扩展，从而在实现进一步降低金属互连结构之间的寄生电容的同时，还能足够保证器件的机械抗压能力的效果。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (18)

1.一种形成具有扩展空气间隙的半导体器件的方法，其特征在于，包括以下步骤：
提供一半导体衬底，在所述半导体衬底上依次形成有第一层间介质层和第二层间介质层；
在所述第二层间介质层中形成金属互连线；
回刻蚀所述金属互连线，以形成凹槽；
在所述凹槽中填充第三层间介质层，并去除所述第二层间介质层以形成深沟槽；
在所述深沟槽中填充牺牲层，并在所述第三层间介质层以及所述牺牲层表面上形成第四层间介质层；以及
去除所述牺牲层以形成空气间隙。
2.如权利要求1所述的方法，其特征在于，所述第一层间介质层、第三层间介质层和第四层间介质层的材质完全相同或部分相同。
3.如权利要求1或2所述的方法，其特征在于，所述第一层间介质层、第三层间介质层和第四层间介质层均是从由低介电常数物质、二氧化硅、硅氮化物、硅碳氧化物、碳掺杂的氢化硅氧化物、硅碳氮化物和硅氮氧化物组成的组中选出的至少一种材料。
4.如权利要求1所述的方法，其特征在于，所述第一层间介质层的厚度为5nm～50nm。
5.如权利要求1所述的方法，其特征在于，所述第二层间介质层为介电常数小于3的低K介质材料。
6.如权利要求1所述的方法，其特征在于，采用大马士革互连工艺在所述第二层间介质层中形成多条金属互连线。
7.如权利要求1所述的方法，其特征在于，所述金属互连线的厚度为10nm～500nm。
8.如权利要求1所述的方法，其特征在于，所述第三层间介质层的厚度为5nm～100nm。
9.如权利要求1所述的方法，其特征在于，采用干法刻蚀工艺去除所述第二层间介质层以形成深沟槽，工艺气体包含N2、H2，气体流量为10sccm～300sccm，功率为100W～1000W,工艺压力为2mtorr～200mtorr。
10.如权利要求1所述的方法，其特征在于，在去除所述第二层间介质层以形成深沟槽之后且在所述深沟槽中填充牺牲层之前，回刻蚀所述深沟槽底部的所述第一层间介质层。
11.如权利要求10所述的方法，其特征在于，采用稀释氢氟酸或者以氢氟酸和氟化铵生成的稀释缓冲液湿法回刻蚀所述深沟槽底部的所述第一层间介质层。
12.如权利要求10所述的方法，其特征在于，所述深沟槽底部的所述第一层间介质层的回刻蚀深度与所述第三层间介质层的厚度相同。
13.如权利要求1所述的方法，其特征在于，所述牺牲层的材质为能够热分解的聚合物。
14.如权利要求13所述的方法，其特征在于，在所述深沟槽中填充牺牲层的步骤包括：
采用旋转涂复工艺在所述深沟槽的中填充能够热分解的聚合物，直至填满所述深沟槽，并进行烘焙；
采用化学机械平坦化工艺或者干法刻蚀工艺回刻蚀所述聚合物，直至形成的牺牲层与所述第三层间介质层齐平。
15.如权利要求14所述的方法，其特征在于，采用干法工艺回刻蚀所述聚合物时，采用的工艺气体包含O2，气体流量为10sccm～200sccm，工艺压力为2mtorr～100mtorr，功率为100W～2000W。
16.如权利要求13所述的方法，其特征在于，在氮气氛围中采用400℃以上的高温加热工艺去除所述牺牲层以形成空气间隙。
17.如权利要求16所述的方法，其特征在于，形成所述第四层间介质层的工艺温度低于400℃。
18.如权利要求1所述的方法，其特征在于，所述第四层间介质层的厚度为5nm～100nm。
CN201610178733.3A 2016-03-25 2016-03-25 形成具有扩展空气间隙的半导体器件的方法 Active CN107230658B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610178733.3A CN107230658B (zh) 2016-03-25 2016-03-25 形成具有扩展空气间隙的半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610178733.3A CN107230658B (zh) 2016-03-25 2016-03-25 形成具有扩展空气间隙的半导体器件的方法

Publications (2)

Publication Number Publication Date
CN107230658A true CN107230658A (zh) 2017-10-03
CN107230658B CN107230658B (zh) 2019-11-01

Family

ID=59933004

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610178733.3A Active CN107230658B (zh) 2016-03-25 2016-03-25 形成具有扩展空气间隙的半导体器件的方法

Country Status (1)

Country Link
CN (1) CN107230658B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107946238A (zh) * 2017-11-27 2018-04-20 长江存储科技有限责任公司 一种金属互连结构的制备工艺
US10453860B1 (en) 2018-06-28 2019-10-22 Yangtze Memory Technologies Co., Ltd. Method of forming staircase structures for three-dimensional memory device double-sided routing
US10847534B2 (en) 2018-06-28 2020-11-24 Yangtze Memory Technologies Co., Ltd. Staircase structures for three-dimensional memory device double-sided routing
CN113451206A (zh) * 2021-06-03 2021-09-28 长江先进存储产业创新中心有限责任公司 一种半导体结构及其制造方法
WO2024011767A1 (zh) * 2022-07-13 2024-01-18 长鑫存储技术有限公司 半导体结构及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6472266B1 (en) * 2001-06-18 2002-10-29 Taiwan Semiconductor Manufacturing Company Method to reduce bit line capacitance in cub drams
CN103178002A (zh) * 2011-12-22 2013-06-26 中芯国际集成电路制造(上海)有限公司 空气隙、空气隙的形成方法及半导体器件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6472266B1 (en) * 2001-06-18 2002-10-29 Taiwan Semiconductor Manufacturing Company Method to reduce bit line capacitance in cub drams
CN103178002A (zh) * 2011-12-22 2013-06-26 中芯国际集成电路制造(上海)有限公司 空气隙、空气隙的形成方法及半导体器件

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107946238A (zh) * 2017-11-27 2018-04-20 长江存储科技有限责任公司 一种金属互连结构的制备工艺
US10453860B1 (en) 2018-06-28 2019-10-22 Yangtze Memory Technologies Co., Ltd. Method of forming staircase structures for three-dimensional memory device double-sided routing
WO2020000296A1 (en) * 2018-06-28 2020-01-02 Yangtze Memory Technologies Co., Ltd. Method of forming staircase structures for three-dimensional memory device double-sided routing
US10847534B2 (en) 2018-06-28 2020-11-24 Yangtze Memory Technologies Co., Ltd. Staircase structures for three-dimensional memory device double-sided routing
CN113451206A (zh) * 2021-06-03 2021-09-28 长江先进存储产业创新中心有限责任公司 一种半导体结构及其制造方法
WO2024011767A1 (zh) * 2022-07-13 2024-01-18 长鑫存储技术有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN107230658B (zh) 2019-11-01

Similar Documents

Publication Publication Date Title
US20200279770A1 (en) Etch Stop Layer for Semiconductor Devices
CN101410967B (zh) 半导体结构及其制造方法
US7319274B2 (en) Methods for selective integration of airgaps and devices made by such methods
CN100576499C (zh) 双镶嵌结构的形成方法
CN107230658B (zh) 形成具有扩展空气间隙的半导体器件的方法
US10134669B2 (en) Method for forming fin field effect transistor (FinFET) device structure with interconnect structure
US7790601B1 (en) Forming interconnects with air gaps
US20080182405A1 (en) Self-aligned air-gap in interconnect structures
KR20170009686A (ko) 반도체 디바이스 구조의 상호 연결 구조체의 비아를 클리닝하는 방법
US8021955B1 (en) Method characterizing materials for a trench isolation structure having low trench parasitic capacitance
US20070232048A1 (en) Damascene interconnection having a SiCOH low k layer
CN105374794A (zh) 互连结构及其形成方法
TWI713113B (zh) 半導體裝置之形成方法
US10832946B1 (en) Recessed interconnet line having a low-oxygen cap for facilitating a robust planarization process and protecting the interconnect line from downstream etch operations
US9865473B1 (en) Methods of forming semiconductor devices using semi-bidirectional patterning and islands
JP5488603B2 (ja) 半導体装置の製造方法
TW201941362A (zh) 製作積體電路裝置的方法
TW202213688A (zh) 積體電路裝置及其製造方法
CN108831859A (zh) 通孔的制造方法
CN107680932A (zh) 互连结构及其制造方法
CN107887323B (zh) 互连结构及其制造方法
US9685374B1 (en) Contact process flow
KR100657166B1 (ko) 구리 금속 배선의 형성 방법
US20090121287A1 (en) Dual wired integrated circuit chips
US20230011792A1 (en) Self-Aligned Interconnect Structure And Method Of Forming The Same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant