CN109037056B - 对功率金属化层图案化的方法和用于处理电子装置的方法 - Google Patents

对功率金属化层图案化的方法和用于处理电子装置的方法 Download PDF

Info

Publication number
CN109037056B
CN109037056B CN201810586123.6A CN201810586123A CN109037056B CN 109037056 B CN109037056 B CN 109037056B CN 201810586123 A CN201810586123 A CN 201810586123A CN 109037056 B CN109037056 B CN 109037056B
Authority
CN
China
Prior art keywords
layer
hard mask
copper
patterned
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810586123.6A
Other languages
English (en)
Other versions
CN109037056A (zh
Inventor
P.菲舍尔
J.施拉明格
M.C.韦尔克尔
P.措恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN109037056A publication Critical patent/CN109037056A/zh
Application granted granted Critical
Publication of CN109037056B publication Critical patent/CN109037056B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了对功率金属化层图案化的方法和用于处理电子装置的方法。根据各种实施例，一种用于处理电子装置的方法（100）可以包括：在功率金属化层（202）之上形成图案化的硬掩模层（206p），该图案化的硬掩模层（206p）暴露该功率金属化层（202）的至少一个表面区（202s）；以及通过湿法蚀刻（220）所暴露的该功率金属化层（202）的至少一个表面区（202s）来对该功率金属化层（202）进行图案化。

Description

对功率金属化层图案化的方法和用于处理电子装置的方法
技术领域
各种实施例一般涉及一种用于对功率金属化层进行图案化的方法、一种电子装置和一种用于处理电子装置的方法。
背景技术
一般地，可以以半导体技术来处理半导体衬底、半导体晶片或任何其他适合类型的载体以形成集成电路或基于至少一个集成电路结构的半导体装置。半导体晶片可以用于在晶片的表面处理多个集成电路，并且在处理之后，可以对晶片进行划片以从晶片提供多个管芯或芯片。最终，被从晶片单片化的管芯或芯片（所谓的裸管芯或裸芯片）可以在封装工艺中被封装，其中管芯或芯片可以被包装在支持材料中或者外壳中以防止例如物理损害和/或侵蚀。外壳（也称为封装或容器）也可以支持用来将装置连接至例如电路板的电连接。典型地，管芯或芯片包括用于控制或操作集成电路的金属化。集成电路结构的端子（例如，场效应晶体管的源极端子、漏极端子和/或栅极端子，或者双极型晶体管的发射极端子、集电极端子和/或基极端子，或者二极管的两个端子）可以通过金属化接触以控制或操作集成电路结构。金属化可以包括前侧金属化和/或背侧金属化。进一步地，金属化可以包括图案化的金属或图案化的金属材料（例如，以铜技术或以铝技术提供），其可以提供一个或多个电接触（接触衬垫）和布线。进一步地，金属化可以电接触单个集成电路结构（例如，晶闸管、晶体管或二极管）。替换地，金属化可以电接触芯片的多个集成电路结构（例如，多个晶闸管、多个晶体管或多个二极管），其中由于特定布线结构，金属化可以支持或可以提供芯片的功能性。
发明内容
根据各种实施例，一种用于处理电子装置的方法可以包括：在功率金属化层之上形成图案化的硬掩模层，所述图案化的硬掩模层暴露所述功率金属化层的至少一个表面区；以及通过湿法蚀刻所暴露的该功率金属化层的至少一个表面区来对该功率金属化层进行图案化。
附图说明
在绘图中，贯穿不同的视图，相似的参考字符一般是指相同的部分。绘图未必是按比例的，重点反而一般被放在图示本发明的原理上。在以下描述中，参考以下绘图描述了本发明的各种实施例，在所述绘图中：
图1示出根据各种实施例的用于处理电子装置的方法的示意性流程图；
图2A和2B示出根据各种实施例的在处理期间在各种示意性视图中的电子装置；
图3A和3B示出根据各种实施例的在处理期间在各种示意性视图中的电子装置；
图4示出根据各种实施例的电子装置的示意性详细视图；
图5A至5C示出根据各种实施例的在处理期间在各种示意性视图中的电子装置；
图6示出根据各种实施例的用于处理电子装置的方法的示意性流程图；
图7示出根据各种实施例的在处理期间的电子装置的示意性视图；以及
图8示出根据各种实施例的电子装置的示意性视图。
具体实施方式
下面的详细描述参考附图，所述附图通过图示的方式示出在其中可以实践本发明的特定细节和实施例。充分详细地描述了这些实施例以使得本领域技术人员能够实践本发明。在不脱离发明的范围的情况下，可以利用其他实施例并且可以做出结构、逻辑和电改变。各种实施例未必相互排斥，因为一些实施例可以与一个或多个其他实施例组合以形成新的实施例。结合方法描述了各种实施例，并且结合装置描述了各种实施例。然而，可以理解的是，结合方法描述的实施例可以相似地应用于装置，并且反之亦然。
术语“至少一个”和“一个或多个”可以理解成包括大于或等于一的任何整数，即一、二、三、四……等。术语“多个”可以理解成包括大于或等于二的任何整数，即二、三、四、五……等。
关于一组元件的短语“……中的至少一个”在本文中可以用来意指来自由所述元件组成的组的至少一个元件。例如，关于一组元件的短语“……中的至少一个”在本文中可以用来意指如下各项的一个选择：列举的元件之一，多个列举的元件之一，多个单独列举的元件，或者多个多列举的元件（a plurality of a multiple of listed elements）。
在本文中用来描述形成特征，例如“在一侧或表面之上的层”所使用的词语“在……之上”可以用来意指所述特征（例如，该层）可以“直接在暗指的侧或表面上”（例如，与所述暗指的侧或表面直接接触）形成。在本文中用来描述形成特征，例如“在一侧或表面之上的层”所使用的词语“在……之上”可以用来意指所述特征（例如，该层）可以“间接在暗指的侧或表面上”形成，其中一个或多个附加的层被布置在所述暗指的侧或表面与形成的层之间。
以相似的方式，在本文中用来描述设置在另一特征之上的特征，例如“覆盖”一侧或表面的层，所使用的词语“覆盖”可以用来意指所述特征（例如，该层）可以设置在暗指的侧或表面之上并且与所述暗指的侧或表面直接接触。在本文中用来描述设置在另一特征之上的特征，例如“覆盖”一侧或表面的层，所使用的词语“覆盖”可以用来意指所述特征（例如，该层）可以设置在暗指的侧或表面之上并且与所述暗指的侧或表面间接接触，其中一个或多个附加的层被布置在所述暗指的侧或表面与所述覆盖层之间。
关于提供在载体（例如，层、衬底、晶片或半导体工件）上或者其中的结构的（或者结构元件的）“横向”延伸或者“横向邻近于……”所使用的术语“横向”在本文中可以用来意指沿着载体的表面的延伸或位置关系。那意指载体的表面（例如，衬底的表面、晶片的表面或者工件的表面）可以用作参考，通常称为主处理表面。进一步地，关于结构的（或者结构元件的）“宽度”使用的术语“宽度”在本文中可以用来意指结构的横向延伸。进一步地，关于结构的（或者结构元件的）高度使用的术语“高度”在本文中可以用来意指结构沿着垂直于载体的表面（例如，垂直于载体的主处理表面）的方向的延伸。关于层的“厚度”使用的术语“厚度”在本文中可以用来意指该层垂直于在其上沉积该层的支持物（材料或材料结构）的表面的空间延伸。如果支持物的表面平行于载体的表面（例如，平行于主处理表面），则沉积在支持物的表面上的层的“厚度”可以与该层的高度相同。
在本文中用来描述两个端子、两个接触等之间的电连接的术语“导电连接”可以理解为具有欧姆行为的导电连接，例如在电流路径中没有p-n结的情况下由金属或简并半导体来提供。在本文中用来描述端子与半导体区等等之间的电接触的术语“接触”可以理解为直接物理接触和/或直接电接触。
各种实施例与半导体技术中对金属层的图案化相关，其中所述金属层具有相对大的厚度。可以将湿法蚀刻用于对厚金属层（例如，具有大于大约1µm的厚度的金属层）进行图案化。发现湿法蚀刻可能导致在蚀刻金属层的边缘处形成坚固的槽口，特别是在存在下层阻挡层（例如，钛/钨（TiW）阻挡层或者另一适合的阻挡层）的情况下。
可以例如基于稀释的蚀刻剂（例如，使用稀释的蚀刻溶液，例如所谓的Cu种子蚀刻溶液）来实施湿法蚀刻。根据各种实施例，发现将稀释的蚀刻剂用于对厚金属层进行图案化可能导致形成变形的（例如，成圆形的、有斜面的、锥形的或钝化的）金属边缘。此外，由于利用稀释的蚀刻混合物的持续很久的蚀刻时间（尤其是在厚金属层的情况下），可以发生对抗蚀剂掩模的强烈攻击。作为结果，抗蚀剂掩模可以断裂和/或可以发生未限定的蚀刻不足。
进一步地，发现利用稀释的蚀刻剂（例如，使用磷酸或硫酸与过氧化物的稀释的混合物，所谓的Cu种子混合物）来蚀刻铜层可能导致严重的蚀刻不足（这归因于在铜层上的弱抗蚀剂粘附），以及因此在湿法蚀刻之后的变形的（例如，成圆形的、有斜面的、锥形的或钝化的）金属边缘。此外，在蚀刻期间的高度蚀刻不足的抗蚀剂可以断裂并且可以导致对铜层的不期望的蚀刻。
然而，可能期望的是，生成具有基本上矩形的横截面（即，具有相对于载体的下层表面接近90°的角度的金属结构的侧壁）的金属结构（例如，金属线和/或金属衬垫等）以提供高电流运载能力，以及同时小的特征尺寸。换言之，可能期望生成具有带有陡升的侧壁的金属结构。
根据各种实施例，可以将硬掩模用于对厚金属层进行图案化，例如用于对具有若干微米或更大的厚度的铜层进行图案化。因此，在通过湿法蚀刻对金属层进行图案化期间，可以避免形成变形的边缘。根据各种实施例，发现：例如通过原子层沉积而沉积的薄氧化物层（例如，薄Al2O3层）可足以作为用于通过湿法蚀刻来对厚金属层（例如，厚铜层）进行图案化的硬掩模（独立于所使用的蚀刻溶液），从而形成具有良好限定的陡金属边缘（即，与变形的金属边缘形成对比）的厚金属结构。
图1图示根据各种实施例的用于处理电子装置的方法100的示意性流程图。该方法100可以包括：在110中，在铜功率金属化层之上形成图案化的硬掩模层，所述图案化的硬掩模层暴露所述铜功率金属化层的至少一个表面区；以及在120中，通过湿法蚀刻所暴露的该铜功率金属化层的至少一个表面区来对所述铜功率金属化层进行图案化。根据各种实施例，图案化的功率金属化层也可以称为功率金属化结构。
根据各种实施例，一个或多个图案化工艺（也称为图案化）可以被包括在用于处理电子装置的方法100中。图案化工艺可以包括去除表面层的选择部分，或者换言之，去除材料的选择部分。根据各种实施例，可以使用图案化工艺在载体中或者在表面层中形成多个沟槽、凹陷和/或孔。对层进行图案化可以用来形成图案化的层，例如形成图案化的硬掩模层或图案化的功率金属化层、和/或类似物。由于可能牵涉多个工艺，所以存在执行图案化工艺的各种可能性（例如，使用抗蚀剂掩模），其中方面可以是：选择表面层（或者材料或者载体）的将被去除的至少一部分，例如使用至少一个光刻工艺；以及去除表面层的选择部分，例如使用至少一个蚀刻工艺。根据各种实施例，可以通过经由抗蚀剂掩模来对硬掩模层进行图案化从而形成硬掩模。
图2A和图2B图示根据各种实施例的在处理期间（例如，在实施方法100期间）在示意性横截面视图中的电子装置。如在图2A中图示的，可以在载体200之上设置功率金属化层202（例如，包括铜或者由铜构成），并且可以在功率金属化层202之上设置图案化的硬掩模层206p，例如在实施方法100的工艺110之后。如在图2B中图示的，可以在载体200之上设置功率金属化结构202p，其中通过对功率金属化层202进行图案化来形成该功率金属化结构202p，例如在方法100的工艺120中。
根据各种实施例，载体200可以是或者可以包括任何适合类型的载体（例如，半导体工件等），其包括待由功率金属化结构202p接触的任何期望的电子结构。为了给功率金属化提供充分高的电流负荷容量，使功率金属化层202形成具有大于大约5 µm的厚度202d，例如具有大于大约8 µm的厚度，例如具有在从大约5 µm到大约20 µm的范围内的厚度。因此，功率金属化结构202p也可以具有大于大约5 µm的厚度202d。
如在图2A中图示的，图案化的硬掩模层206p暴露功率金属化层202的至少一个表面区202s。用作说明地，图案化的硬掩模层206p限定至少一个第一区202r和至少一个第二区202m，其中至少一个第一区202r通过湿法蚀刻220被（例如，完全）去除，并且其中至少一个第二区202m在湿法蚀刻220之后保留。如以上所描述的，实施湿法蚀刻220以在载体200之上提供期望的功率金属化结构202p。将通过湿法蚀刻220被去除的功率金属化层202的至少一个第一区202r被暴露在至少一个表面区202s中。图案化的硬掩模层206p覆盖（例如，直接物理接触）功率金属化层202的至少一个第二区202m，其将保留在载体200之上以提供功率金属化结构202p。
根据各种实施例，图案化的硬掩模层206p可以包括以下材料的组中的至少一个硬掩模材料：金属或类金属、氮化物（例如，金属氮化物或类金属氮化物）、氧化物（例如，金属氧化物或类金属氧化物）、或氮氧化物（例如，金属氮氧化物或类金属氮氧化物）。根据各种实施例，硬掩模材料可以包括以下各项或者可以由以下各项组成：氮化钛、氮化钽、氮化铪、氮化硼、氮化硅、氧化硅或任何其他适合的硬掩模材料，例如碳（例如，类金刚石碳（DLC））。
根据各种实施例，在实施湿法蚀刻220之后，例如在实施方法100的工艺120之后，图案化的硬掩模层206p可以被薄化（即，部分去除）或者完全去除。替换地，图案化的硬掩模层206p可以保留在功率金属化结构202p之上作为保护层。
根据各种实施例，图案化的硬掩模层206p可以是图案化的氧化铝（aluminumoxide）（Al2O3，也称为氧化铝（alumina））层。发现：薄图案化的氧化铝层206p在湿法蚀刻220期间充分掩蔽功率金属化层202，并且同时在湿法蚀刻220之后还可以保留在图案化的功率金属化层202p上，因为接合或焊接工艺可以不受薄图案化的氧化铝层206p的影响。薄图案化的氧化铝层被形成具有例如小于大约15 nm的厚度206d，例如具有在从大约3 nm到大约15 nm的范围内的厚度。然而，较厚的图案化的氧化铝层206p也可以用于湿法蚀刻220，其中在这种情况下，在实施湿法蚀刻220之后，图案化的氧化铝层206p可以被薄化到小于大约15nm的厚度206d，或者图案化的氧化铝层206p可以被完全去除。
如在图2B中图示的，功率金属化层202的至少一个表面区202s被蚀刻直到功率金属化层202的至少一个第一区202r被完全去除，由此暴露载体200的至少一个表面区200s。图案化的硬掩模层206p覆盖（例如，直接物理接触）通过湿法蚀刻220形成的功率金属化结构202p。
如在图2B中图示的，功率金属化结构202p可以具有大于大约0.5（例如，在从大约0.5到大约2的范围内）的纵横比。由该结构的高度与其最小横向延伸的比率来限定该纵横比。因此，例如由功率金属化层202的厚度202d（即，沿着厚度方向105的延伸）限定的功率金属化结构202p的高度与其最小横向延伸（例如，沿着横向方向101的延伸）的比率大于0.5。根据各种实施例，功率金属化结构202p可以具有小于大约10 µm的特征尺寸（例如，由最小横向延伸限定）。
根据各种实施例，载体200可以包括例如一个或多个二极管结构、晶体管结构、晶闸管结构以及附加地或者可选地，用于接触一个或多个二极管结构、晶体管结构、晶闸管结构和/或用于使一个或多个二极管结构、晶体管结构、晶闸管结构彼此相连接的接触金属化结构，如果期望的话。根据各种实施例，接触金属化结构可以配置为连接功率金属化结构202p与一个或多个二极管结构、晶体管结构、晶闸管结构、和/或类似物。根据各种实施例，载体200可以包括待由功率金属化接触或供应的任何其他适合的电子结构。根据各种实施例，功率金属化结构202p可以是电子装置的金属化的最上层。
在下文中描述方法100和/或电子装置的各种变体和/或配置。在下文中描述的特征和/或处理步骤可以被包括在方法100中，或者类似地可以与方法100组合。
图3A和图3B分别图示根据各种实施例的在处理期间（例如，在形成图案化的硬掩模层206p期间）在示意性横截面视图中的电子装置。
如在图3A中图示的，可以在功率金属化层202之上形成硬掩模层206。为了对硬掩模层206进行图案化，可以在硬掩模层206之上形成图案化的抗蚀剂掩模层306p。图案化的抗蚀剂掩模层306p暴露硬掩模层206的至少一个表面区206s。一般地，图案化的抗蚀剂掩模层306p也可以被称为软掩模或软抗蚀剂掩模。
根据各种实施例，可以应用各种光刻工艺来生成掩模层（例如，在硬掩模层206之上形成图案化的抗蚀剂掩模层306p），例如光刻、微光刻或纳米光刻、电子束光刻、X射线光刻、紫外光刻、极紫外光刻、干涉光刻、和/或类似物。光刻工艺可以包括以下各项中的至少一个：初始清洁工艺、准备工艺、施加抗蚀剂（例如，光致抗蚀剂）、暴露抗蚀剂（例如，使光致抗蚀剂暴露于光的图案）、对抗蚀剂进行显影（例如，使用化学光致抗蚀剂显影剂来对光致抗蚀剂进行显影）。可以例如通过旋涂、喷涂、和/或类似物来施加用于图案化的抗蚀剂掩模层306p的抗蚀剂材料。
根据各种实施例，可以使用若干类型的抗蚀剂（例如，光致抗蚀剂），其适应对抗蚀剂进行暴露以实现期望的结果的工艺。根据各种实施例，可以使用正性光致抗蚀剂（例如，DNQ-Novolac、PMMA、PMIPK、PBS、和/或类似物），由此已暴露于光的抗蚀剂变得可溶解于光致抗蚀剂显影剂，和/或可以使用负性光致抗蚀剂（例如，SU-8、聚异戊二烯、COP、和/或类似物），由此已暴露于光的抗蚀剂变得不可溶解于光致抗蚀剂显影剂。
如在图3B中图示的，可以（例如，使用附加的湿法蚀刻320）去除所暴露的该硬掩模层206的至少一个表面区206s从而暴露功率金属化层202的至少一个表面区202s，如以上描述的那样（参见例如图2A）。
应该注意的是，根据各种实施例，包括暴露抗蚀剂和对抗蚀剂进行显影的光刻工艺也可以被认为是图案化工艺，其中可以通过光刻工艺来生成图案化的抗蚀剂掩模层306p（软掩模或者抗蚀剂掩模），如在图3A中图示的。进一步地，根据各种实施例，通过随后实施的蚀刻工艺（例如，湿法蚀刻320），图案可以从图案化的抗蚀剂掩模层306p转移到之前沉积或生长的硬掩模层206，其中先前沉积或生长的硬掩模层206可以包括创建所谓的硬掩模的硬掩模材料，如例如氧化物或氮化物（例如，氧化硅，例如氮化硅）。
根据各种实施例，通常可以按照特定需要来选择掩模材料（例如，抗蚀剂和/或硬掩模材料），所述特定需要如例如化学稳定性或机械稳定性，例如以保护区不被蚀刻，或者以限定要生成的结构元件的（例如，功率金属化结构202p的）形状、和/或类似物。
因为在图案化工艺期间可以生成以其精确尺度（特征尺寸）的期望形状和结构元件，所以图案化可以是用以生成电子装置的结构元件的关键工艺。在图案化工艺期间的错误可以导致变形的图案或错放的图案，并且因此可以改变装置或集成电路的电运行。相应结构元件的错放（例如，金属线或接触衬垫的错放）可以对电子装置的功能性有负面效果。因此，图案化工艺可以限定关键特征尺寸，也称为关键尺度（CD）。
根据各种实施例，可以在基于单个蚀刻化学物质的单个湿法蚀刻工艺中实施通过湿法蚀刻320对硬掩模层206的图案化和通过湿法蚀刻220对功率金属化层202的图案化。替换地，可以使用基于各种蚀刻化学物质的多个蚀刻工艺。然而，因为可以通过湿法蚀刻220来对硬掩模层206和功率金属化层202两者进行图案化，所以可以以同样的处理工具来实施一个或多个湿法蚀刻。
如在图3B中图示的，图案化的抗蚀剂掩模层306p可以覆盖图案化的硬掩模层206p。在对功率金属化层202进行图案化期间，图案化的抗蚀剂掩模层306p可以保留在图案化的硬掩模层206p之上。换言之，可以通过经由图案化的硬掩模层206p和覆盖图案化的硬掩模层206p的图案化的抗蚀剂掩模层306p来湿法蚀刻220所暴露的至少一个表面区202s从而对功率金属化层202进行图案化。
根据各种实施例，在（例如，通过湿法蚀刻320）对硬掩模层206进行图案化之后，或者替换地，在通过湿法蚀刻220对功率金属化层202进行图案化之后，可以剥去（即，完全去除）图案化的抗蚀剂掩模层306p。可以例如通过（例如，使用有机剥离物）蚀刻来剥去图案化的抗蚀剂掩模层306p，或者可以通过灰化（例如，通过等离子体灰化）来去除图案化的抗蚀剂掩模层306p。
根据各种实施例，一种用于对功率金属化层202进行图案化的方法，如以上描述的，可以包括：在功率金属化层202之上形成硬掩模层206，该功率金属化层202具有大于大约5 µm的厚度202d；在硬掩模层206之上形成图案化的抗蚀剂掩模层306p，以及通过湿法蚀刻320来对硬掩模层206进行图案化以暴露功率金属化层202的至少一个表面区202s；以及通过经由图案化的硬掩模层206p和图案化的抗蚀剂掩模层306p湿法蚀刻220所暴露的该功率金属化层202的至少一个表面区202s来对功率金属化层202进行图案化。根据各种实施例，在湿法蚀刻期间，图案化的抗蚀剂掩模层306p可以保护例如图案化的硬掩模层206p，并且因此图案化的硬掩模层206p可以设有小的厚度，例如设有小于大约15 nm的厚度。
图4图示通过如本文中描述的方法100形成的图案化的功率金属化层202p（或者换言之，功率金属化结构202p）的示意性横截面视图。对功率金属化层202的图案化暴露功率金属化结构202p的至少一个侧壁402w，该至少一个侧壁402w具有大于大约60°（例如在从大约60°到大约90°的范围内，例如在从大约60°到大约85°的范围内）的坡度402a。换言之，图案化的功率金属化层202p可以设有锐边缘402e和陡侧壁402w。根据各种实施例，即使对于厚功率金属化结构202p，如本文中描述的对功率金属化层202的图案化也给功率金属化结构202p的侧壁402w提供大于大约60°的坡度402a。坡度402a可以被确定为在载体200的上表面与侧壁402w的暴露表面之间的角度。以相似的方式，坡度402a可以被确定为在载体的（表面）法线与暴露侧壁402w的（表面）法线之间的角度（在0与90°之间的范围内）。根据各种实施例，可以将功率金属化结构202的上表面402s布置得基本上平行于载体200的上表面200t。
根据各种实施例，阻挡层502可以设置在功率金属化层202与载体200之间。因此，在对功率金属化层202进行图案化之后，阻挡层502可以设置在功率金属化结构202p与载体200之间。图5A、图5B和图5C分别图示根据各种实施例的在处理期间（例如，在对功率金属化层202和阻挡层502进行图案化期间）在示意性横截面视图中的电子装置。
如在图5A中图示的，功率金属化层202可以设置在阻挡层502之上，并且阻挡层502可以设置在载体200之上。进一步地，图案化的硬掩模层206p可以设置在功率金属化层202之上，如以上描述的，参见例如图2A和图3B。
如在图5B中图示的，可以如之前描述的那样对功率金属化层202进行图案化。在这种情况下，在对功率金属化层202进行图案化期间，即在功率金属化层202的至少一个第一区202r被完全去除的情况下，暴露阻挡层502的至少一个表面区502s。功率金属化层202的剩余部分202p可以部分覆盖阻挡层502。作为说明地，在这种情况下，图案化的硬掩模层206p和图案化的功率金属化层202p提供用于在随后的蚀刻工艺中对阻挡层502进行图案化的硬掩模结构。根据各种实施例，可以通过湿法蚀刻520来对阻挡层502进行图案化，如在图5C中图示的。在对阻挡层502进行图案化期间可以暴露载体200的至少一个表面区200s。阻挡层502的剩余部分502p可以设置在功率金属化结构202p与载体200之间。
根据各种实施例，阻挡层502可以包括钛（Ti）和/或钨（W），例如TiW合金。替换地，可以使用其他阻挡材料来形成阻挡层502。
根据各种实施例，在本文中描述的功能层，例如硬掩模层206、功率金属化层202、阻挡层502等可以分别使用沉积技术通过至少一个成层工艺来形成，根据各种实施例，所述沉积技术可以包括化学气相沉积（CVD或CVD工艺）以及物理气相沉积（PVD或PVD工艺）。沉积的层的厚度可以在几纳米（例如，对于硬掩模层206，3 nm到15 nm）直到若干微米（例如，对于功率金属化层202，多于5 µm）的范围内，这取决于其特定功能。进一步地，层可以包括电绝缘材料、电半导体材料以及导电材料中的至少一种，这取决于该层的相应特定功能。根据各种实施例，化学气相沉积工艺（CVD工艺）可以包括各种变体，如例如常压CVD（APCVD）、低压CVD（LPCVD）、超高真空CVD（UHVCVD）、等离子体增强CVD（PECVD）、高密度等离子体CVD（HDPCVD）、远程等离子体增强CVD（RPECVD）、原子层沉积（ALD）、原子层CVD（ALCVD）、汽相外延（VPE）、金属有机CVD（MOCVD）、混合物理CVD（HPCVD）、和/或类似物。根据各种实施例，可以使用LPCVD、ALD或原子层CVD（或者使用PVD工艺）来沉积碳、硅、镍、钴、铁、钌、铑、铂、铱、铜、金、银、钽、氮化钛、氮化硅、氧化铝、和/或类似物。根据各种实施例，物理气相沉积可以包括各种变体，如例如溅射或磁控溅射、离子束溅射（IBS）、反应溅射、高功率脉冲磁控溅射（HIPIMS）、真空蒸发、热蒸发、分子束外延（MBE）、脉冲激光沉积、电化学沉积（ECD）、和/或类似物。
进一步地，对本文中描述的功能层，例如硬掩模层206、功率金属化层202、阻挡层502等进行图案化（即，部分去除）可以包括一个或多个蚀刻工艺。根据各种实施例，可以通过单个湿法蚀刻工艺（即，在同一湿法蚀刻处理工具之内）来对功率金属化层202和阻挡层502进行图案化。根据各种实施例，可以通过单个湿法蚀刻工艺（即，在同一湿法蚀刻处理工具之内）来对硬掩模层206和功率金属化层202进行图案化。根据各种实施例，可以通过单个湿法蚀刻工艺（即，在同一湿法蚀刻处理工具之内实施）来对硬掩模层206、功率金属化层202以及阻挡层502进行图案化。如以上描述的，在对功率金属化层202和阻挡层502进行图案化期间，用于对硬掩模层206进行图案化的图案化的抗蚀剂掩模层306p（参见例如图3A）可以保留在功率金属化层202之上。替换地，可以在对功率金属化层202和阻挡层502进行图案化之前去除图案化的抗蚀剂掩模层306p。
根据各种实施例，可以根据要被蚀刻的相应材料来选择用于至少部分去除本文中描述的功能层（例如，硬掩模层206、功率金属化层202、阻挡层502等）的蚀刻化学物质（也称为蚀刻剂或蚀刻溶液）。根据各种实施例，可以例如经由硝酸、磷酸、乙酸、硫酸、过氧化氢和/或其他适合的蚀刻溶液来蚀刻铜功率金属化层202。根据各种实施例，可以例如湿法经由稀释的氢氟酸（稀释的HF）和/或其他适合的蚀刻溶液，或者利用适合的等离子体蚀刻程序来蚀刻硬掩模层206。
根据各种实施例，在实施方法100的工艺120之后，图案化的硬掩模层206p可以至少部分保留在功率金属化结构202p之上例如作为保护层，如之前所描述的。
图6图示根据各种实施例的用于处理电子装置的方法600的示意性流程图。方法600可以包括：在610中，在铜金属化层202之上形成硬掩模层206，该铜金属化层202具有大于5μm的厚度202d，并且该硬掩模层206包括氧化铝或者由氧化铝构成且具有小于15nm的厚度206d；在620中，对硬掩模层206进行图案化以暴露铜金属化层202的至少一个表面区202s；在630中，通过湿法蚀刻220所暴露的该铜金属化层202的至少一个表面区202s来对该铜金属化层202进行图案化（如之前所描述的）；以及随后，在640中，通过在图案化的硬掩模层206p之上焊接或接合接触结构来电接触图案化的铜金属化层202p，以及由此至少部分去除和/或修改在该接触结构与图案化的铜金属化层202p之间的接触区中的图案化的硬掩模层206p。作为说明地，可以通过图案化的硬掩模层206p来电接触图案化的铜金属化层202p，而不需要用于去除图案化的硬掩模层206p的单独的工艺。
图7图示根据各种实施例的在处理期间（例如，在实施方法600的工艺640期间或之后）在示意性横截面视图中的电子装置。可以以与以上参考方法100描述的相似或相同的方式来实施方法600的工艺610、620和630。
如在图7中图示的，可以通过在图案化的硬掩模层206p之上焊接740s或接合740b接触结构702来电接触图案化的铜金属化层202p。由此，根据各种实施例，在接触结构702与图案化的铜金属化层202p之间的接触区702r中的图案化的硬掩模层206p被至少部分地去除和/或修改。作为结果，接触结构702导电连接到图案化的铜金属化层202p。以相似的方式，包括任何其他适合的材料或者由其构成的金属层可以通过氧化铝的薄层而被电接触。由于图案化的硬掩模层206p可以至少部分地保留在图案化的金属化层202p之上，所以保护图案化的金属化层202p的表面（例如，由此避免侵蚀或氧化）。根据各种实施例，图案化的硬掩模层206p（在接触功率金属化结构202p之后）的剩余部分可以直接物理接触功率金属化结构202p和接触结构702两者。
作为说明地，由于在焊接740s或接合740b期间的（热能和/或运能）冲击，接触区702r可以被去除（例如，接触区702r的材料可以进行如下各项中的至少一个：被机械去除、溶解在接触结构702的材料中、和/或溶解在图案化的金属化层202p的材料中）或者被修改（例如，接触区702r的材料可以被化学还原成金属材料，例如还原成铝）。
图8图示根据各种实施例的示意性横截面视图中的电子装置800。可以通过如以上描述的方法100或方法600来形成电子装置800。因此，理解的是，以上参考用于处理电子装置的方法和/或用于对功率金属化层进行图案化的方法所描述的特征和功能性可以适用于电子装置800，并且反之亦然。
根据各种实施例，电子装置800可以包括电子结构800e。电子结构800e可以是待由功率金属化接触或供应的任何适合的电子结构，如以上参考载体200描述的。
电子装置800可以进一步包括电接触电子结构800e的铜接触结构802。铜接触结构802可以具有大于大约5 µm的厚度802d，或者换言之，铜接触结构802可以是铜功率金属化接触。铜接触结构802可以包括例如铜接触衬垫、铜凸块金属化、铜线、和/或类似物。可以如以上参考功率金属化结构202p描述的那样来配置铜接触结构802。以相似的方式，也可以使用包括不同于铜的其他材料的一个或多个接触结构。
电子装置800可以进一步包括具有小于大约15 nm的厚度806d的氧化铝保护层806。氧化铝保护层806被设置在铜接触结构802之上。铜接触结构802具有带有大于60°的坡度802a的至少一个侧壁802w（参见如在图4中图示的侧壁402w和坡度402a）。根据各种实施例，氧化铝保护层806的厚度必须小于大约15 nm以允许通过氧化铝保护层806焊接740s或接合740b，而没有在焊接740s或接合740b之前去除或薄化氧化铝保护层806。
根据各种实施例，铜接触结构802可以具有大于大约0.5的纵横比。换言之，铜接触结构802可以被图案化成具有与特征尺寸相比（换言之，与最小横向延伸相比）相对大的厚度。根据各种实施例，铜接触结构802可以具有小于大约10 µm的特征尺寸802c（例如，由最小横向延伸限定）。
根据各种实施例，可以通过如参考图7和方法600的工艺640描述的焊接740s（例如，使用无铅焊料）或接合740b（例如，引线接合）来电接触在图8中图示的电子装置800。
根据各种实施例，如以上描述的载体200或电子结构800e可以包括半导体工件（例如，半导体结构、半导体晶片、沉积的半导体层、外延半导体层、和/或类似物）。半导体工件可以由硅制成或者可以包括硅。然而，可以以相似的方式来使用各种类型的其他半导体材料，例如锗、III至V族（例如，SiC）、或者其他类型，包括例如聚合物。在实施例中，半导体层是由硅（例如，p型掺杂或n型掺杂）制成的晶片。在替换的实施例中，载体可以是绝缘体上硅（SOI）晶片。
各种实施例与功率金属化或功率装置相关。关于“功率”装置、“功率”集成电路结构或“功率”金属化以及“功率”集成电路、“功率”晶体管、“功率”二极管等等使用的术语“功率”，在本文中可以用来意指：装置、电路结构或金属化可以被配置成处置高电流，例如大于大约1 A、2 A、5 A、或10 A的电流；或者在从大约1 A到大约1000 A的范围内的电流，或者甚至大于大约1000 A的电流，并且处置高电压，例如大于20 V、30 V、50 V或100 V的电压；或者在从大约20 V到大约10 kV的范围内的电压，或者甚至大于大约10 kV的电压。根据各种实施例，功率装置可以作为开关或作为整流器来操作。进一步地，功率装置可以能够运载高电流，并且可以具有高反向阻断电压（例如，反向阻断电压可以大于大约20 V、30V、100 V、或1000 V；或者甚至大于大约1000 V）。
根据各种实施例，用于接触功率半导体装置（例如，用于接触功率晶体管或功率二极管）的功率金属化的单个金属线或接触衬垫可以能够传输大于大约1 A、2 A、5 A或10 A的电流。根据各种实施例，在功率金属化的制造或设计中，要考虑类似例如电迁移、热耗散和热稳定性的方面。
如本文中提及的电子装置或电子结构可以是或者可以包括以下各项中的至少一个：半导体装置或半导体结构、半导体功率装置或半导体功率结构、或者任何适合类型的集成电路结构。根据各种实施例，电子装置或电子结构可以是或者可以包括以下各项中的至少一个：两端子装置，例如二极管（PIN二极管或肖特基二极管，例如SiC肖特基二极管）；和/或三端子装置，例如功率MOSFET（金属氧化物半导体场效应晶体管）、JFET（结型栅场效应晶体管）例如SiC JFET、晶闸管（例如，在金属氧化物半导体（MOS）技术中）、IGBT（绝缘栅双极型晶体管）等等。进一步地，根据各种实施例，电子装置或电子结构可以是或者可以包括任何其他适合的多端子装置，例如具有四个或多于四个端子，例如发射机装置、接收机装置、收发机装置、RF（射频）开关等等。进一步地，根据各种实施例，电子装置或电子结构可以是或者可以包括任何其他适合的电子结构，例如可再充电电池、传感器、mems结构、和/或类似物。
根据各种实施例，铜功率金属化层202、铜功率金属化结构202p、铜接触结构802p等可以基本上由铜构成，即包括至少50摩尔百分数的铜，例如多于60摩尔百分数、多于70摩尔百分数、多于80摩尔百分数或者多于90摩尔百分数。然而，在铜功率金属化层202、铜功率金属化结构202p和/或铜接触结构802p的材料中可以包括低量的杂质。根据各种实施例，氧化铝层（例如，用作硬掩模或者用作硬掩模206、206p的部分、和/或用作保护层806）可以基本上由氧化铝（例如，Al2O3）构成，即包括至少50摩尔百分数的氧化铝，例如多于60摩尔百分数、多于70摩尔百分数、多于80摩尔百分数或者多于90摩尔百分数。然而，在氧化铝层的材料中可以包括低量的杂质。根据各种实施例，Ti/W合金层（例如，用作阻挡层502）可以基本上由钛和钨构成，即包括至少50摩尔百分数的钛和钨，例如多于60摩尔百分数、多于70摩尔百分数、多于80摩尔百分数或者多于90摩尔百分数。然而，在Ti/W合金层的材料中可以包括低量的杂质。
在下文中，参照以上描述的实施例和图示提供了各种示例。
示例1是一种用于处理电子装置的方法100，该方法100包括：在铜功率金属化层202之上形成图案化的硬掩模层206p，所述图案化的硬掩模层206p暴露所述铜功率金属化层202的至少一个表面区202s；以及通过湿法蚀刻220所暴露的该铜功率金属化层202的至少一个表面区202s来对该铜功率金属化层202进行图案化。根据各种实施例，发现与厚铜功率金属化层202直接接触的抗蚀剂掩模可以不允许在湿法蚀刻之后形成锐边缘。
在示例2中，示例1的方法100可以包括，该图案化的硬掩模层206p直接形成在该铜功率金属化层202上（即，与其直接物理接触）。
在示例3中，示例1或2的方法100可以包括，形成该图案化的硬掩模层206p包括形成以下层的组中的至少一个层：图案化的金属层、图案化的氮化物层、图案化的氧化物层、图案化的氮氧化物层。
在示例4中，示例1或2的方法100可以包括，形成该图案化的硬掩模层206p包括形成图案化的氧化铝层。
在示例5中，根据示例4的方法可以包括，该图案化的氧化铝层是设置在该功率金属化层202之上的仅有的（即，唯一）图案化的硬掩模层206p。
在示例6中，根据示例4或5的方法可以包括，该图案化的氧化铝层被形成具有小于15 nm的厚度206d。该图案化的氧化铝层可以被形成具有在从3 nm到15 nm的范围内的厚度206d。
在示例7中，根据示例4或5的方法可以进一步包括，在对该功率金属化层202进行图案化之后将该图案化的氧化铝层薄化到小于15 nm的厚度。该图案化的氧化铝层可以被薄化到在从3 nm到15 nm的范围内的厚度206d。
在示例8中，根据示例1至7中的任一个的方法可以进一步包括，在对该功率金属化层202进行图案化之后至少部分地（例如，部分地或完全地）去除该图案化的硬掩模层206p。
在示例9中，根据示例8的方法可以包括，至少部分地去除该图案化的硬掩模层206p包括湿法蚀刻。
在示例10中，根据示例1至9中的任一个的方法可以包括，形成该图案化的硬掩模层206p包括：在该铜功率金属化层202之上形成硬掩模层206；在该硬掩模层206之上形成图案化的抗蚀剂掩模层306p，该图案化的抗蚀剂掩模层306p暴露该硬掩模层206的至少一个表面区206s；以及去除所暴露的该硬掩模层206的至少一个表面区206s以暴露铜功率金属化层202的至少一个表面区202s。
在示例11中，根据示例10的方法可以包括，形成该图案化的抗蚀剂掩模层306p包括在该硬掩模层206之上形成抗蚀剂层以及通过光刻来对该抗蚀剂层进行图案化。
在示例12中，根据示例10或11的方法可以包括，在对铜功率金属化层202进行图案化期间，该图案化的抗蚀剂掩模层306p覆盖该图案化的硬掩模层206p。
在示例13中，根据示例10至12中的任一个的方法可以进一步包括，剥去该图案化的抗蚀剂掩模层306p。
在示例14中，根据示例10至13中的任一个的方法可以包括，去除所暴露的该硬掩模层206的至少一个表面区206s包括湿法蚀刻320。
在示例15中，根据示例1至14中的任一个的方法可以包括，该铜功率金属化层202具有大于5 nm的厚度202d。该铜功率金属化层202具有例如大于8 µm的厚度。根据各种实施例，在图案化之前，该图案化的铜功率金属化层202p具有例如与该铜功率金属化层202相同的厚度。
在示例16中，根据示例1至15中的任一个的方法可以包括，对该铜功率金属化层202进行图案化包括暴露至少一个侧壁402w，该至少一个侧壁402w具有大于60°的坡度402a。
在示例17中，根据示例1至16中的任一个的方法可以包括，该铜功率金属化层202被设置在阻挡层502之上。进一步地，在对该铜功率金属化层202进行图案化期间暴露该阻挡层502的至少一个表面区502s。
在示例18中，根据示例17的方法可以包括，该阻挡层502包括钛、钨、和/或钛/钨合金，或者由其构成。
在示例19中，根据示例17或18的方法可以进一步包括（例如，部分地或完全地）去除所暴露的该阻挡层502的至少一个表面区502s。
在示例20中，根据示例19的方法可以包括，去除所暴露的该阻挡层502的至少一个表面区502s包括湿法蚀刻520。
示例21是一种用于处理电子装置的方法600，该方法包括：在铜金属化层202之上形成硬掩模层206，该铜金属化层202具有大于5μm的厚度202d，并且该硬掩模层206包括氧化铝且具有小于15nm的厚度206d；对该硬掩模层206进行图案化以暴露该铜金属化层202的至少一个表面区202s；通过湿法蚀刻220所暴露的该铜金属化层202的至少一个表面区202s来对铜金属化层202进行图案化；以及随后，通过在图案化的硬掩模层206p之上焊接740s或接合接触结构702来电接触该图案化的铜金属化层202p，以及由此至少部分去除或修改在该接触结构702与该图案化的铜金属化层202p之间的接触区702r中的图案化的硬掩模层206p。
示例22是一种用于对功率金属化层202进行图案化的方法，该方法包括：在功率金属化层202之上形成硬掩模层206，该功率金属化层202具有大于5 µm的厚度202d；在硬掩模层206之上形成图案化的抗蚀剂掩模层306p，以及通过湿法蚀刻320来对该硬掩模层206进行图案化以暴露该功率金属化层202的至少一个表面区202s；以及通过经由图案化的硬掩模层206p和图案化的抗蚀剂掩模层306p湿法蚀刻220所暴露的该功率金属化层202的至少一个表面区202s来对该功率金属化层202进行图案化。
示例23是一种电子装置800，包括：电子结构800e；电接触该电子结构800e的铜接触结构802，该铜接触结构802具有大于5 µm的厚度802d，具有小于15 nm的厚度806d且被设置在该铜接触结构802之上的氧化铝保护层806，其中该铜接触结构802具有带有大于60°的坡度802a的至少一个侧壁802w。
在示例24中，根据示例23的电子装置800可以包括，该铜接触结构802具有大于0.5的纵横比。
在示例25中，根据示例23或24的电子装置800可以包括，该铜接触结构802具有小于10 µm的特征尺寸802c。
示例26是一种用于处理电子装置的方法，该方法包括：在功率金属化层202之上形成图案化的硬掩模层206p，所述图案化的硬掩模层206p暴露所述功率金属化层202的至少一个表面区202s；以及通过湿法蚀刻220所暴露的该功率金属化层202的至少一个表面区202s来对所述功率金属化层202进行图案化。
示例27是一种用于处理电子装置的方法，该方法包括：在金属化层202之上形成硬掩模层206，该金属化层202具有大于5μm的厚度202d，并且该硬掩模层206具有小于15nm的厚度206d；对该硬掩模层206进行图案化以暴露该金属化层202的至少一个表面区202s；通过湿法蚀刻220所暴露的该金属化层202的至少一个表面区202s来对该金属化层202进行图案化；以及随后，通过在图案化的硬掩模层206p之上焊接740s或接合接触结构702来电接触图案化的金属化层202p，以及由此至少部分地去除或修改在该接触结构702与图案化的金属化层202p之间的接触区702r中的图案化的硬掩模层206p。
虽然已经参考特定实施例特别地示出和描述了本发明，但是本领域技术人员应该理解的是，在不脱离如由所附权利要求限定的本发明的精神和范围的情况下，可以在其中做出形式和细节的各种改变。本发明的范围因此由所附权利要求来指示，并且因此旨在涵盖落在权利要求的等同物的意义和范围之内的所有改变。

Claims (15)

1.一种用于处理电子装置的方法（100），该方法包括：
在铜功率金属化层（202）之上形成图案化的硬掩模层（206p），该图案化的硬掩模层（206p）暴露该铜功率金属化层（202）的至少一个表面区（202s）；以及
通过湿法蚀刻（220）所暴露的该铜功率金属化层（202）的至少一个表面区（202s)来对该铜功率金属化层（202）进行图案化，其中形成图案化的硬掩模层（206p）包括形成具有小于15 nm的厚度（206d）的图案化的氧化铝层，并且其中所述铜功率金属化层(202)具有大于5μm的厚度(202d)。
2.根据权利要求1所述的方法，进一步包括：
在对该铜功率金属化层（202）进行图案化之后至少部分地去除该图案化的硬掩模层（206p）。
3.根据权利要求1至2中的任一项所述的方法，
其中，形成该图案化的硬掩模层（206p）包括：
在该铜功率金属化层（202）之上形成硬掩模层（206）；
在该硬掩模层（206）之上形成图案化的抗蚀剂掩模层（306p），该图案化的抗蚀剂掩模层（306p）暴露该硬掩模层（206）的至少一个表面区（206s）；以及
去除所暴露的该硬掩模层（206）的至少一个表面区（206s）以暴露该铜功率金属化层（202）的至少一个表面区（202s）。
4.根据权利要求3所述的方法，
其中，在对该铜功率金属化层（202）进行图案化期间，该图案化的抗蚀剂掩模层（306p）覆盖该图案化的硬掩模层（206p）。
5.根据权利要求3所述的方法，
其中，去除所暴露的该硬掩模层（206）的至少一个表面区（206s）包括湿法蚀刻（320）。
6.根据权利要求1, 2, 4 和5中的任一项所述的方法，
其中，对该铜功率金属化层（202）进行图案化包括暴露至少一个侧壁（402w），该至少一个侧壁（402w）具有大于60°的坡度（402a）。
7.根据权利要求1, 2, 4 和5中的任一项所述的方法，
其中，该铜功率金属化层（202）被设置在阻挡层（502）之上，并且其中，在对该铜功率金属化层（202）进行图案化期间暴露该阻挡层（502）的至少一个表面区（502s）。
8.根据权利要求7所述的方法，
其中，该阻挡层（502）包括钛和/或钨。
9.根据权利要求7所述的方法，还包括：
去除所暴露的该阻挡层（502）的至少一个表面区（502s）。
10.根据权利要求9所述的方法，
其中，去除所暴露的该阻挡层（502）的至少一个表面区（502s）包括湿法蚀刻（520）。
11.一种用于处理电子装置的方法（600），该方法包括：
在铜金属化层（202）之上形成硬掩模层（206），该铜金属化层（202）具有大于5μm的厚度（202d），并且该硬掩模层（206）包括氧化铝且具有小于15nm的厚度（206d）；
对该硬掩模层（206）进行图案化以暴露该铜金属化层（202）的至少一个表面区（202s）；
通过湿法蚀刻（220）所暴露的该铜金属化层（202）的至少一个表面区（202s）来对该铜金属化层（202）进行图案化；以及随后，
通过在图案化的硬掩模层（206p）之上焊接（740s）或接合接触结构（702）来电接触图案化的铜金属化层（202p），以及由此至少部分去除和/或修改在该接触结构（702）与该图案化的铜金属化层（202p）之间的接触区（702r）中的图案化的硬掩模层（206p）。
12.一种用于对功率金属化层（202）进行图案化的方法，该方法包括：
在该功率金属化层（202）之上形成硬掩模层（206），该功率金属化层（202）具有大于5 µm的厚度（202d）；
在该硬掩模层（206）之上形成图案化的软掩模层（306p），以及通过湿法蚀刻（320）来对该硬掩模层（206）进行图案化以暴露该功率金属化层（202）的至少一个表面区（202s）；以及
通过经由图案化的硬掩模层（206p）和图案化的软掩模层（306p）湿法蚀刻（220）所暴露的该功率金属化层（202）的至少一个表面区（202s）来对该功率金属化层（202）进行图案化。
13.一种电子装置（800），包括：
电子结构（800e）；
电接触该电子结构（800e）的铜接触结构（802），该铜接触结构（802）具有大于5 µm的厚度（802d），以及
具有小于15 nm的厚度（806d）且被设置在该铜接触结构（802）之上的氧化铝保护层（806），其中该铜接触结构（802）具有带有大于60°的坡度（802a）的至少一个侧壁（802w）。
14.根据权利要求13所述的电子装置，
其中，该铜接触结构（802）具有大于0.5的纵横比。
15.根据权利要求13或14所述的电子装置，
其中，该铜接触结构（802）具有小于10 µm的特征尺寸（802c）。
CN201810586123.6A 2017-06-09 2018-06-08 对功率金属化层图案化的方法和用于处理电子装置的方法 Active CN109037056B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017112780.1A DE102017112780A1 (de) 2017-06-09 2017-06-09 Verfahren zum Strukturieren einer Leistungsmetallisierungsschicht, Elektronikbauelement und Verfahren zum Verarbeiten eines Elektronikbauelements
DE102017112780.1 2017-06-09

Publications (2)

Publication Number Publication Date
CN109037056A CN109037056A (zh) 2018-12-18
CN109037056B true CN109037056B (zh) 2024-02-06

Family

ID=64332562

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810586123.6A Active CN109037056B (zh) 2017-06-09 2018-06-08 对功率金属化层图案化的方法和用于处理电子装置的方法

Country Status (3)

Country Link
US (1) US10461031B2 (zh)
CN (1) CN109037056B (zh)
DE (1) DE102017112780A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023017513A (ja) * 2021-07-26 2023-02-07 株式会社リコー アクチュエータ、液体吐出ヘッド、液体吐出ユニット、液体を吐出する装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6319840B1 (en) * 2000-06-29 2001-11-20 International Business Machines Corporation For mol integration
CN101006579A (zh) * 2004-08-25 2007-07-25 英特尔公司 形成具有替代金属栅电极的集成电路
CN103681291A (zh) * 2012-09-12 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种金属硅化物的形成方法
CN104183536A (zh) * 2013-05-21 2014-12-03 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8102622B2 (en) * 2009-01-05 2012-01-24 Tdk Corporation Perpendicular magnetic write head, method of manufacturing the same and method of forming magnetic layer pattern
US8784511B2 (en) * 2009-09-28 2014-07-22 Stmicroelectronics (Tours) Sas Method for forming a thin-film lithium-ion battery
US9425146B2 (en) 2010-09-28 2016-08-23 Infineon Technologies Ag Semiconductor structure and method for making same
US20140127906A1 (en) * 2012-11-07 2014-05-08 International Business Machines Corporation Sputter and surface modification etch processing for metal patterning in integrated circuits
US9773736B2 (en) * 2015-01-28 2017-09-26 Infineon Technologies Ag Intermediate layer for copper structuring and methods of formation thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6319840B1 (en) * 2000-06-29 2001-11-20 International Business Machines Corporation For mol integration
CN101006579A (zh) * 2004-08-25 2007-07-25 英特尔公司 形成具有替代金属栅电极的集成电路
CN103681291A (zh) * 2012-09-12 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种金属硅化物的形成方法
CN104183536A (zh) * 2013-05-21 2014-12-03 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法

Also Published As

Publication number Publication date
DE102017112780A1 (de) 2018-12-13
CN109037056A (zh) 2018-12-18
US10461031B2 (en) 2019-10-29
US20180358299A1 (en) 2018-12-13

Similar Documents

Publication Publication Date Title
US9252079B2 (en) Substrate, method of fabricating the same, and application the same
US6867073B1 (en) Single mask via method and device
US9293371B2 (en) Method for processing a semiconductor workpiece with metallization
US20140252571A1 (en) Wafer-level package mitigated undercut
EP3734666B1 (en) Semiconductor device and fabrication method thereof
US20150364376A1 (en) Semiconductor device and manufacturing method thereof
US20150279740A1 (en) Kerf Preparation for Backside Metallization
CN113628976A (zh) 半导体装置的形成方法
JP4966348B2 (ja) 半導体装置の製造方法
CN109037056B (zh) 对功率金属化层图案化的方法和用于处理电子装置的方法
US20170125637A1 (en) Efficient dual metal contact formation for a semiconductor device
CN108400086B (zh) 形成用于接合晶圆的集成电路结构的方法及所产生的结构
EP4060731A2 (en) Plated pillar dies having integrated electromagnetic shield layers
US11710661B2 (en) Semiconductor packages and methods of packaging semiconductor devices
US8791571B1 (en) System and method for preventing etch arcing during semiconductor processing
US8765593B2 (en) Controlled collapse chip connection (C4) structure and methods of forming
CN111048470B (zh) 半导体芯片的制造方法
CN104701197A (zh) 半导体器件的制造方法及其结构
US11670549B2 (en) Semiconductor packages without debris
US10636759B2 (en) Methods of forming integrated circuit structure for joining wafers and resulting structure
US11942436B2 (en) Passivation scheme design for wafer singulation
US7314782B2 (en) Method of manufacturing a semiconductor device and a semiconductor device obtained by means of said method
TWI677913B (zh) 半導體晶片的製造方法
US20230187299A1 (en) Dielectric sidewall protection and sealing for semiconductor devices in a in wafer level packaging process
JP2005038979A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant