CN102487036A

CN102487036A - 互连结构的制造方法

Info

Publication number: CN102487036A
Application number: CN2010105694025A
Authority: CN
Inventors: 周鸣
Original assignee: Semiconductor Manufacturing International Beijing Corp
Current assignee: Semiconductor Manufacturing International Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2010-12-01
Filing date: 2010-12-01
Publication date: 2012-06-06
Anticipated expiration: 2030-12-01
Also published as: CN102487036B

Abstract

一种互连结构的制造方法，包括：提供插塞；在所述插塞上依次形成阻挡层、低K介质层、硬掩膜低K介质层、氧化层、硬掩膜层和光刻胶层；图形化所述光刻胶层，形成光刻胶图形；以所述光刻胶图形为掩膜蚀刻所述硬掩膜层，形成位于硬掩膜层中、且位于插塞上的开口；去除光刻胶图形，依次蚀刻所述开口露出的氧化层、硬掩膜低K介质层、低K介质层，直至露出所述阻挡层；去除所述硬掩膜层，所述去除工艺相对于氧化层和硬掩膜低K介质层，对硬掩膜层具有较大的选择比；进行清洗；向所述开口中填充导电材料。本发明提供的互连结构的制造方法可提高良率。

Description

互连结构的制造方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种互连结构的制造方法。

背景技术

随着半导体制造技术的不断发展，特征尺寸越来越小，集成电路的集成性越来越好，所述集成电路通常为一具有多层半导体层的结构，所述半导体层之间通过互连结构实现电连接。在公开号为CN101378047A的中国专利申请中就公开了一种互连结构的结构。

参考图1至参考图2，示出了现有技术互连结构制造方法一实施例形成的互连结构的侧面示意图。

如图1所示，所述互连结构的制造方法包括：在衬底上形成介质层102，在所述介质层102中形成插塞101，形成位于介质层102上且覆盖所述插塞101的阻挡层103，在所述阻挡层103上依次形成低K介质层104、硬掩膜低K介质层105、氧化层106、硬掩膜层107、抗反射层108、光刻胶层，通过光刻图形化所述光刻胶层，形成光刻胶图案109，以所述光刻胶图案109为掩膜依次蚀刻所述抗反射层108、硬掩膜层107，以形成硬掩膜层开口。

去除光刻胶图案109，以所述硬掩膜层开口为掩膜依次蚀刻氧化层106、硬掩膜低K介质层105、低K介质层104直至露出阻挡层103，形成沟槽；

去除抗反射层108和硬掩膜层107，之后，通过电镀方法在所述沟槽中填充金属层，以形成与插塞101电连接的第二插塞。

现有技术中，通常采用化学溶液进行湿法清洗法去除抗反射层和硬掩膜层。由于相对于硬掩膜层107和低K介质层104，化学溶液对氧化层106和硬掩膜低K介质层105具有较大的选择比，因此在湿法清洗的过程中，容易在硬掩膜层107和低K介质层104之间形成由氧化层106和硬掩膜低K介质层105围成的凹面(如图2虚线框所示)。

所述凹面会增加后续方法填充金属层的难度，严重的还会造成互连结构电性连接的失败，造成良率的下降。

发明内容

本发明解决的问题是提供一种制造良率较高的互连结构制造方法。

为解决上述问题，本发明提供一种互连结构的制造方法，所述方法包括：包括：提供插塞；在所述插塞上依次形成阻挡层、低K介质层、硬掩膜低K介质层、氧化层、硬掩膜层和光刻胶层；图形化所述光刻胶层，形成光刻胶图形；以所述光刻胶图形为掩膜蚀刻所述硬掩膜层，形成位于硬掩膜层中、且位于插塞上的开口；去除光刻胶图形，依次蚀刻所述开口露出的氧化层、硬掩膜低K介质层、低K介质层，直至露出所述阻挡层；去除所述硬掩膜层，所述去除工艺相对于氧化层和硬掩膜低K介质层，对硬掩膜层具有较大的选择比；进行清洗；向所述开口中填充导电材料。

所述去除所述硬掩膜层的步骤中，所述去除工艺为蚀刻。

所述硬掩膜的材料为氮化钛，所述氧化层的材料为正硅酸乙酯，所述去除所述硬掩膜层的步骤包括：通过氯气等离子体去除所述硬掩膜层。

通过等离子体产生装置生成氯气等离子体。

向所述等离子体产生装置中通入流量为100～700sccm的氯气，以形成氯气等离子体。

向所述等离子体产生装置中加载功率为800～1500W的射频信号，以形成氯气等离子体。

所述等离子体产生装置中的气压为10～100mtorr，以形成氯气等离子体。

所述向开口中填充导电材料的步骤包括：通过电镀方法向开口中填充导电材料。

还包括：在向所述开口中填充导电材料进行清洗，所述进行清洗的步骤包括：通过化学溶液进行湿法清洗。

所述依次蚀刻所述开口露出的氧化层、硬掩膜低K介质层、低K介质层，直至开口露出所述阻挡层的步骤包括：采用干刻法进行蚀刻。

在所述插塞上形成硬掩膜层之后，在形成光刻胶层之前，在所述硬掩膜层上形成抗反射层。

与现有技术相比，本发明具有以下优点：

采用对硬掩膜层具有较大的选择比的去除工艺，可避免在氧化层和硬掩

膜低K介质层中形成凹面，减小了向开口中填充导电材料的难度，避免

造成互连结构电性连接的失败。

附图说明

图1至图2是现有技术互连结构制造方法一实施例形成的互连结构的侧面示意图；

图3是本发明互连结构制造方法一实施例的示意图；

图4至图10是本发明互连结构制造方法形成的互连结构一实施例的示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

正如背景技术所述，现有技术互连结构的制造方法中，通常采用湿法清洗法去除硬掩膜层，容易在硬掩膜层和低K介质层之间形成由氧化层和硬掩膜低K介质层围成的凹面，所述凹面会增加后续方法填充金属层的难度。

针对上述问题，本发明的发明人提供一种互连结构的制造方法，在湿法清洗之前，先通过类似于氯气等离子体的去除方法去除硬掩膜，之后，再进行清洗工艺，这样清洗工艺中可选择对氧化层、硬掩膜低K介质层腐蚀性较小的溶液，从而避免在氧化层和硬掩膜低K介质层中形成凹面，减小了向开口中填充导电材料的难度。

参考图3，示出了本发明互连结构制造方法一实施方式的流程示意图，具体地，包括以下步骤：

步骤S1，提供插塞；

步骤S2，在所述插塞上依次形成阻挡层、低K介质层、硬掩膜低K介质层、氧化层、硬掩膜层和光刻胶层；

步骤S3，在所述硬掩膜层上形成光刻胶层，图形化所述光刻胶层，形成光刻胶图形；

步骤S4，以所述光刻胶图形为掩膜蚀刻所述硬掩膜层，形成位于硬掩膜层中、且位于插塞上的开口；

步骤S5，去除光刻胶图形，依次蚀刻所述开口露出的氧化层、硬掩膜低K介质层、低K介质层，直至露出所述阻挡层；

步骤S6，进行清洗；

步骤S7，向所述开口中填充导电材料。

下面结合附图对上述各步骤做进一步描述。

参考图4至参考图，示出了本发明互连结构制造方法形成的一互连结构实施例的示意图。

参考图4，执行步骤S1，提供衬底，在衬底上形成层间介质层202，在所述层间介质层202上形成贯穿孔，并向所述贯穿孔中填充导电材料(例如铜)，形成插塞201，本实施例中形成插塞201时，使用的材料和工艺与现有技术相同，在此不再赘述。

参考图5，执行步骤S2，在层间介质层202上依次形成覆盖所述插塞201的阻挡层203、低K介质层204、硬掩膜低K介质层205、氧化层206、硬掩膜层207和光刻胶层，其中，

所述阻挡层203用于防止扩散，具体地，所述插塞201为铜，所述阻挡层203为金属阻挡层，例如所述插塞201为铜，所述金属阻挡层为氮化钽。

所述低K介质层204为介电常数小于或等于3的介质材料，低K介质层204可以实现降低寄生电容、提高电路速度以及降低功耗的目的，具体地，所述低K介质层为黑钻(Black Diamond，BD)。

本实施例中，所述硬掩膜层207的材料为氮化硅，为了减少光刻工艺中光的反射，较佳地，在硬掩膜层207上还形成有抗反射层208。

参考图6，执行步骤S3，在所述抗反射层208上涂覆光刻胶(对于没有硬掩膜层207的实施例中，在硬掩膜层207上涂覆光刻胶)，通过光刻的方法图形化所述光刻胶，形成光刻胶图形209。

参考图7，执行步骤S4，通过化学溶液去除光刻胶图形209之后，以所述光刻胶图形209为掩膜蚀刻所述硬掩膜层207(对于具有抗反射层208的实施例，依次蚀刻所述抗反射层208和硬掩膜层)，在所述硬掩膜层207中形成位于插塞203？上的开口210。

参考图8，执行步骤S5，通过干刻法依次蚀刻开口210露出的氧化层206、硬掩膜低K介质层205、低K介质层204，直至露出阻挡层203，所述阻挡层203用作干刻过程的停止层。在干刻过程中，开口210露出的阻挡层203会被蚀刻掉一部分，所述开口210的底部位于阻挡层203中。

参考图9，执行步骤S6，去除硬掩膜层207(对于具有抗反射层的实施例，则依次去除抗反射层208和硬掩膜层207)，相对于氧化层206和硬掩膜低K介质层205，所述去除工艺对硬掩膜层207具有较大的选择比。所述去除工艺可以是蚀刻工艺。

例如，所述硬掩膜层207的材料为氮化钛，氧化层206为TEOS(正硅酸乙酯)，所述硬掩膜低K介质层205为致密的低介电常数薄膜，通过氯气等离子体去除所述硬掩膜层。

实际应用中，通过等离子体产生装置产生所述氯气等离子体。具体地，等离子体产生装置包括上电极和接地的下电极，向所述等离子体产生装置中通入反应气体，并向所述上电极加载射频信号，以产生辉光放电现象，使反应气体形成等离子体。

本实施例中，向等离子体产生装置中通入的反应气体为氯气(Cl₂)，所述氯气的流量为100～700sccm；向上电极加载射频信号的功率为800～1500W，所述等离子体产生装置中的气压为10～100mTorr，以产生高能的氯气等离子体。

所述氯气等离子体轰击到硬掩膜层207上，可以去除硬掩膜层207，(对于具有抗反射层的实施例，则依次去除抗反射层208和硬掩膜层207)，由于所述氯气等离子体对氧化层206和硬掩膜低K介质层205的选择比较小，所述氯气等离子体难以去除氧化层206和硬掩膜低K介质层205，不会在开口210露出的所述氧化层206和硬掩膜低K介质层205的侧壁处形成凹面。从而避免增加后续向开口210中填充导电材料的难度。

参考图10，执行步骤S7，通过化学溶液进行湿法清洗，具体地，可以采用浓度较低的氢氟酸进行湿法清洗。由于所述硬掩膜层207(硬掩膜层207和抗反射层208)已经被去除，所述湿法清洗过程中，由于氧化层206上已经不再覆盖有硬掩膜层207，即使化学溶液会腐蚀部分氧化层206，也只是使围成开口210的氧化层206的边缘形成圆弧表面(如图10中圆圈所示)。所述氧化层206的边缘处形成的圆弧表面再后续平坦化工艺中可以去除，从而不会影响到互连结构的电性连接特性，避免了互连结构的失效问题。

执行步骤S8，通过电化学镀膜(Electro-Chemical Plating，ECP)方法在所述开口中填充导电材料，所述导电材料可以是金属，例如铜。具体工艺参数和现有技术相同不再赘述。

至此完成了互连结构的制造过程。

较佳地，还包括在开口中填充完导电材料之后，通过平坦化工艺平坦化所述互连结构的表面，以便于在所述互联结构上形成其他半导体器件。

虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种互连结构的制造方法，其特征在于，包括：提供插塞；在所述插塞上依次形成阻挡层、低K介质层、硬掩膜低K介质层、氧化层、硬掩膜层和光刻胶层；图形化所述光刻胶层，形成光刻胶图形；以所述光刻胶图形为掩膜蚀刻所述硬掩膜层，形成位于硬掩膜层中、且位于插塞上的开口；去除光刻胶图形，依次蚀刻所述开口露出的氧化层、硬掩膜低K介质层、低K介质层，直至露出所述阻挡层；去除所述硬掩膜层，所述去除工艺相对于氧化层和硬掩膜低K介质层，对硬掩膜层具有较大的选择比；向所述开口中填充导电材料。

2.如权利要求1所述的制造方法，其特征在于，所述去除所述硬掩膜层的步骤中，所述去除工艺为蚀刻。

3.如权利要求2所述的制造方法，其特征在于，所述硬掩膜的材料为氮化钛，所述氧化层的材料为正硅酸乙酯，所述去除所述硬掩膜层的步骤包括：通过氯气等离子体去除所述硬掩膜层。

4.如权利要求3所述的制造方法，其特征在于，通过等离子体产生装置生成氯气等离子体。

5.如权利要求4所述的制造方法，其特征在于，向所述等离子体产生装置中通入流量为100～700sccm的氯气，以形成氯气等离子体。

6.如权利要求4所述的制造方法，其特征在于，向所述等离子体产生装置中加载功率为800～1500W的射频信号，以形成氯气等离子体。

7.如权利要求4所述的制造方法，其特征在于，所述等离子体产生装置中的气压为10～100mtorr，以形成氯气等离子体。

8.如权利要求1所述的制造方法，其特征在于，所述向开口中填充导电材料的步骤包括：通过电镀方法向开口中填充导电材料。

9.如权利要求1所述的制造方法，其特征在于，还包括：在向所述开口中填充导电材料进行清洗，所述进行清洗的步骤包括：通过化学溶液进行湿法清洗。

10.如权利要求1所述的制造方法，其特征在于，所述依次蚀刻所述开口露出的氧化层、硬掩膜低K介质层、低K介质层，直至开口露出所述阻挡层的步骤包括：采用干刻法进行蚀刻。

11.如权利要求1所述的制造方法，其特征在于，在所述插塞上形成硬掩膜层之后，在形成光刻胶层之前，在所述硬掩膜层上形成抗反射层。