CN103094179B - 连接孔形成方法 - Google Patents

连接孔形成方法 Download PDF

Info

Publication number
CN103094179B
CN103094179B CN201110332269.6A CN201110332269A CN103094179B CN 103094179 B CN103094179 B CN 103094179B CN 201110332269 A CN201110332269 A CN 201110332269A CN 103094179 B CN103094179 B CN 103094179B
Authority
CN
China
Prior art keywords
connecting hole
photoresist
patterning
etching
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110332269.6A
Other languages
English (en)
Other versions
CN103094179A (zh
Inventor
张海洋
王新鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110332269.6A priority Critical patent/CN103094179B/zh
Publication of CN103094179A publication Critical patent/CN103094179A/zh
Application granted granted Critical
Publication of CN103094179B publication Critical patent/CN103094179B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种连接孔形成方法，将现有的圆形连接孔改为矩形连接孔，即使在定义连接孔位置的图案化光刻胶开口位置与沟槽位置未对准的情况下，也能得到完整的矩形连接孔形状且准确对准沟槽的位置；作为优选的技术手段，定义连接孔位置的图案化光刻胶矩形开口关键尺寸大于沟槽的关键尺寸，在进行连接孔刻蚀时，由于金属硬掩膜的阻挡，沟槽的关键尺寸是由图案化的金属硬掩膜开口宽度定义的，所以，连接孔关键尺寸可等于沟槽的关键尺寸，保证了连接孔的关键尺寸，稳定了集成电路的性能。

Description

连接孔形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种连接孔形成方法。
背景技术
当今半导体器件制造技术飞速发展，半导体器件已经具有深亚微米结构，集成电路中包含大量的半导体元件。在如此大规模集成电路中，元件之间的高性能、高密度的连接不仅在单个互连层中互连，而且要在多层之间进行互连。因此，通常提供多层互连结构，其中多个互连层互相堆叠，并且层间绝缘膜置于其间，用于连接半导体元件。常规的方法一般是利用大马士革双镶嵌工艺在层间绝缘层中形成连接孔(via)和沟槽(trench)，然后用导电材料例如铜(Cu)填充所述沟槽和连接孔。这种互连结构已经在集成电路制造中得到广泛应用。
如图1a～1d所示的利用大马士革工艺制造连接孔的方法流程，包括如下步骤：在半导体器件如MOS晶体管(未示出)表面沉积层间介质层ILD11，并在ILD层11中刻蚀通孔并填充有金属材料形成连接孔12，金属材料优选为铜Cu；在ILD层11上沉积刻蚀停止层13，刻蚀停止层13优选使用NBLoK(Nitrided Barrier Low K，低介电常数氮化物阻挡层)材料；接着在刻蚀停止层13上依次沉积电介质层14、金属硬掩膜层16，其中，优选在电介质层14和金属硬掩膜层16之间设置用于防止金属扩散的保护层15，保护层15的材料可以是Teos(正硅酸乙酯)，金属硬掩膜层16的材料优选为TiN(氮化钛)，电介质层14优选Low k(低介电常数)材料；接着在金属硬掩膜层16的表面旋涂形成底部抗反射层(BARC)17，在底部抗反射层17的表面形成图案化的光刻胶18；利用图案化的光刻胶18对金属硬掩膜进行刻蚀，并去除底部抗反射层17和图案化的光刻胶18，形成定义沟槽19位置的图案化金属硬掩膜16’；再次形成一层底部抗反射层20和图案化光刻胶21，以该图案化光刻胶21为掩膜刻蚀所述电介质层14和刻蚀停止层13定义连接孔22位置；利用所述的图案化金属硬掩膜16’刻蚀所述ILD11形成沟槽(未示出)，并在沟槽和连接孔22中填充金属材料与之前形成的连接孔12接触。
当集成电路的设计规格收缩时，由于器件尺寸变小，对于利用大马士革工艺制造连接孔来说要制作理想的连接孔变得非常困难。有时候会出现连接孔与沟槽不能对准的情况，如图1c所示，在定义出沟槽位置后，再次形成的用以定义连接孔位置的图案化光刻胶开口位置与沟槽位置未对准，存在一定偏差，而且现有的工艺中一般形成的连接孔(12、22)的形状为圆形，当如图1d所示的进行连接孔刻蚀时，由于刻蚀剂被金属硬掩膜的一部分阻挡，刻蚀后生成的连接孔中会出现台阶，图2为图1d的俯视图，沟槽19中刻蚀形成圆形连接孔22时，被金属硬掩膜16’阻挡，得不到完整形状的接触孔，进而导致连接孔的关键尺寸与设计值存在偏差，元件之间的电接触变差，如影响整个集成电路的经时击穿(TDDB)性能，进而使得集成电路的产品良率降低。
发明内容
本发明提供了一种连接孔形成方法，解决现有半导体制造连接孔时出现的连接孔不能与沟槽对准导致的不能得到完整的连接孔形状的问题。
本发明采用的技术手段如下：一种连接孔形成方法，包括：
提供半导体衬底，所述衬底具有预先形成的半导体器件；
在所述衬底上形成覆盖半导体器件的层间介质层，并在所述层间介质层中刻蚀通孔并填充有金属材料形成第一连接孔；
在所述层间介质层上依次沉积刻蚀停止层、电介质层、金属硬掩膜层、第一底部抗反射层及第一光刻胶；
图案化所述第一光刻胶，以所述图案化的第一光刻胶作为掩膜刻蚀所述金属硬掩膜层形成图案化的金属硬掩膜并定义沟槽位置，去除第一光刻胶及第一底部抗反射层；
在所述图案化的金属硬掩膜上沉积第二底部抗反射层和第二光刻胶；
图案化所述第二光刻胶，并以所述图案化的第二光刻胶作为掩膜刻蚀形成第二连接孔，去除第二光刻胶及第二底部抗反射层；
所述第二连接孔为矩形。
进一步，所述图案化的第二光刻胶具有定义所述第二连接孔形状和位置的矩形开口。
进一步，所述矩形开口关键尺寸大于所述沟槽的关键尺寸。
进一步，通过等离子体刻蚀以所述图案化的第二光刻胶作为掩膜刻蚀形成第二连接孔。
进一步，所述等离子体刻蚀的刻蚀气体为CH2F2或C4F8。
进一步，所述金属硬掩膜的厚度为100至500埃。
进一步，所述电介质层的介电常数为2.0至3.0。
进一步，还包括通过所述图案化的金属硬掩膜刻蚀形成沟槽；去除所述金属硬掩膜；在所述沟槽和第二连接孔填充金属材料。
进一步，所述利用湿法刻蚀去除所述图案化的第一和第二光刻胶。
进一步，所述湿法刻蚀的刻蚀剂为HF、H2O2或EKC。
与现有技术相比，本发明采用以上的技术手段有以下的优点：
由于将现有的圆形连接孔改为矩形连接孔，即使在定义连接孔位置的图案化光刻胶开口位置与沟槽位置未对准的情况下，也能得到完整的矩形连接孔形状且准确对准沟槽的位置；作为优选的技术手段，定义连接孔位置的图案化光刻胶矩形开口关键尺寸大于沟槽的关键尺寸，在进行连接孔刻蚀时，由于金属硬掩膜的阻挡，沟槽的关键尺寸是由图案化的金属硬掩膜开口宽度定义的，所以，连接孔关键尺寸可等于沟槽的关键尺寸，保证了连接孔的关键尺寸，稳定了集成电路的性能。
附图说明
图1a-1d为现有技术形成连接孔流程示意图；
图2为图1d的俯视图；
图3为本发明连接孔形成方法流程图；
图4为本发明连接孔形成后的俯视图。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
如图3所示的本发明方法流程图，本发明连接孔形成方法包括：
提供半导体衬底，所述衬底具有预先形成的半导体器件；
在所述衬底上形成覆盖半导体器件的层间介质层，并在所述层间介质层中刻蚀通孔并填充有金属材料形成第一连接孔，优选的，金属材料为Cu；
在所述层间介质层上依次沉积刻蚀停止层、电介质层、金属硬掩膜层、第一底部抗反射层及第一光刻胶，其中，刻蚀停止层优选使用NBLoK(Nitrided BarrierLow K，低介电常数氮化物阻挡层)材料，电介质层优选介电常数为2.0至3.0的低介电常数材料，金属硬掩膜层优选为TiN，金属硬掩膜的厚度优选为100至500埃；
图案化第一光刻胶，以所述图案化的第一光刻胶作为掩膜刻蚀所述金属硬掩膜层形成图案化的金属硬掩膜并定义沟槽位置，去除第一光刻胶和第一底部抗反射层，其中，优选利用湿法刻蚀去除第一光刻胶，刻蚀剂为HF、H2O2或EKC(羟氨、单乙醇胺、异丙醇胺等的混合物)；
在图案化的金属硬掩膜上沉积第二底部抗反射层和第二光刻胶；
图案化第二光刻胶，图案化的第二光刻胶具有定义第二连接孔形状和位置的矩形开口，并以所述图案化的第二光刻胶作为掩膜刻蚀形成矩形第二连接孔，去除第二光刻胶和第二底部抗反射层；
作为优选的，第二光刻胶矩形开口关键尺寸大于沟槽的关键尺寸，因此，在进行连接孔刻蚀时，如图4所示，由于金属硬掩膜16’的阻挡，沟槽的关键尺寸是由图案化的金属硬掩膜开口宽度定义的，所以，连接孔22’关键尺寸可等于沟槽19的关键尺寸，且准确对准沟槽19的位置，稳定了集成电路的性能。
进一步，优选使用高选择比的等离子体刻蚀形成矩形第二连接孔，刻蚀气体优选为CH2F2或C4F8；优选利用湿法刻蚀去除第二光刻胶，刻蚀剂为HF、H2O2或EKC(羟氨、单乙醇胺、异丙醇胺等的混合物)。
通过图案化的金属硬掩膜刻蚀电介质层形成沟槽；
去除金属硬掩膜；
在沟槽和第二连接孔填充金属材料。
本发明提供的连接孔形成方法中，以形成矩形连接孔替代现有的圆形连接孔，即使在定义连接孔位置的图案化光刻胶开口位置与沟槽位置未对准的情况下，也能得到准确对准沟槽位置、且完整的矩形连接孔形状，在当定义连接孔位置的图案化光刻胶矩形开口关键尺寸大于沟槽的关键尺寸时，连接孔关键尺寸可等于沟槽的关键尺寸，稳定了集成电路的性能。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (10)

1.一种连接孔形成方法，包括：
提供半导体衬底，所述衬底具有预先形成的半导体器件；
在所述衬底上形成覆盖半导体器件的层间介质层，并在所述层间介质层中刻蚀通孔并填充有金属材料形成第一连接孔；
在所述层间介质层上依次沉积刻蚀停止层、电介质层、金属硬掩膜层、第一底部抗反射层及第一光刻胶；
图案化所述第一光刻胶，以所述图案化的第一光刻胶作为掩膜刻蚀所述金属硬掩膜层形成图案化的金属硬掩膜并定义沟槽位置，去除第一光刻胶及第一底部抗反射层；
在所述图案化的金属硬掩膜上沉积第二底部抗反射层和第二光刻胶；
图案化所述第二光刻胶，并以所述图案化的第二光刻胶作为掩膜刻蚀形成第二连接孔，去除第二光刻胶及第二底部抗反射层；
其特征在于，所述第二连接孔为矩形。
2.根据权利要求1所述的方法，其特征在于，所述图案化的第二光刻胶具有定义所述第二连接孔形状和位置的矩形开口。
3.根据权利要求2所述的方法，其特征在于，所述矩形开口关键尺寸大于所述沟槽的关键尺寸。
4.根据权利要求1所述的方法，其特征在于，通过等离子体刻蚀以所述图案化的第二光刻胶作为掩膜刻蚀形成第二连接孔。
5.根据权利要求4所述的方法，其特征在于，所述等离子体刻蚀的刻蚀气体为CH2F2或C4F8。
6.根据权利要求1所述的方法，其特征在于，所述金属硬掩膜的厚度为100至500埃。
7.根据权利要求1所述的方法，其特征在于，所述电介质层的介电常数为2.0至3.0。
8.根据权利要求1所述的方法，其特征在于，还包括通过所述图案化的金属硬掩膜刻蚀形成沟槽；去除所述金属硬掩膜；在所述沟槽和第二连接孔填充金属材料。
9.根据权利要求1所述的方法，其特征在于，利用湿法刻蚀去除所述图案化的第一和第二光刻胶。
10.根据权利要求9所述的方法，其特征在于，所述湿法刻蚀的刻蚀剂为HF、H2O2或EKC。
CN201110332269.6A 2011-10-27 2011-10-27 连接孔形成方法 Active CN103094179B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110332269.6A CN103094179B (zh) 2011-10-27 2011-10-27 连接孔形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110332269.6A CN103094179B (zh) 2011-10-27 2011-10-27 连接孔形成方法

Publications (2)

Publication Number Publication Date
CN103094179A CN103094179A (zh) 2013-05-08
CN103094179B true CN103094179B (zh) 2015-06-17

Family

ID=48206595

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110332269.6A Active CN103094179B (zh) 2011-10-27 2011-10-27 连接孔形成方法

Country Status (1)

Country Link
CN (1) CN103094179B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111211095B (zh) * 2020-03-02 2024-05-10 合肥晶合集成电路股份有限公司 导电互连线的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1254183A (zh) * 1998-11-13 2000-05-24 国际商业机器公司 与布线亚临界接触的自对准工艺
CN101656229A (zh) * 2005-07-06 2010-02-24 株式会社瑞萨科技 半导体器件及其制造方法
CN102157495A (zh) * 2010-02-01 2011-08-17 三星电子株式会社 包括互连件图案的半导体器件及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3536104B2 (ja) * 2002-04-26 2004-06-07 沖電気工業株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1254183A (zh) * 1998-11-13 2000-05-24 国际商业机器公司 与布线亚临界接触的自对准工艺
CN101656229A (zh) * 2005-07-06 2010-02-24 株式会社瑞萨科技 半导体器件及其制造方法
CN102157495A (zh) * 2010-02-01 2011-08-17 三星电子株式会社 包括互连件图案的半导体器件及其制造方法

Also Published As

Publication number Publication date
CN103094179A (zh) 2013-05-08

Similar Documents

Publication Publication Date Title
KR101898764B1 (ko) 반도체 디바이스 구조의 상호 연결 구조체의 비아를 클리닝하는 방법
CN104835838B (zh) 具有不同宽度的栅极结构及其制造方法
US9431297B2 (en) Method of forming an interconnect structure for a semiconductor device
KR101756544B1 (ko) 인터커넥트 구조물을 구비하는 핀 전계 효과 트랜지스터(finfet) 소자 구조물 및 그 형성 방법
US9716007B2 (en) Semiconductor structure including patterned feature
US10903118B2 (en) Chamferless via structures
US10134669B2 (en) Method for forming fin field effect transistor (FinFET) device structure with interconnect structure
TWI601238B (zh) 半導體結構與其製造方法
TWI641101B (zh) 半導體結構與其製造方法
EP3288066A1 (en) Semiconductor structure and fabrication method thereof
TW201830533A (zh) 具互連結構的半導體裝置之製作方法
TW201732931A (zh) 半導體結構與其製造方法
US10090155B2 (en) Semiconductor device having interconnect structure
CN103165414B (zh) 形成用于半导体器件的图案的方法
US9735028B2 (en) Method for forming semiconductor device structure with fine line pitch and fine end-to-end space
TWI626715B (zh) 半導體結構與其製造方法
CN110323181B (zh) 一种半导体器件的制造方法
US20160351791A1 (en) Small pitch and high density contact array
TW201732932A (zh) 半導體結構與其製造方法
US9224803B2 (en) Formation of a high aspect ratio contact hole
CN103094179B (zh) 连接孔形成方法
US20170141184A1 (en) Capacitors
TW201729420A (zh) 半導體結構與其製造方法
TW202215555A (zh) 形成半導體裝置的方法
CN104112701A (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant