JP2006351731A

JP2006351731A - 半導体装置の製造方法

Info

Publication number: JP2006351731A
Application number: JP2005174277A
Authority: JP
Inventors: Yuzuru Sonoda; 譲園田; Yoshiaki Oku; 良彰奥
Original assignee: Rohm Co Ltd; Sumitomo Heavy Industries Ltd
Current assignee: Rohm Co Ltd; Sumitomo Heavy Industries Ltd
Priority date: 2005-06-14
Filing date: 2005-06-14
Publication date: 2006-12-28

Abstract

【課題】層間絶縁膜に与えるダメージが抑制された、半導体装置の製造方法を提供する。
【解決手段】第１の絶縁層に埋設される、導電材料よりなる配線構造を形成する配線構造形成工程と、前記第１の絶縁層を除去して前記配線構造を露出させる絶縁層除去工程と、
前記配線構造を埋めるように第２の絶縁層を形成する絶縁層埋設工程と、を有することを特徴とする半導体装置の製造方法。
【選択図】図４Ｇ

Description

本発明は、半導体装置の製造方法に係り、特には多層配線構造を有する半導体装置の製造方法に関する。

近年の超ＬＳＩ開発では、半導体素子を微細化することにより、高集積化することが行われており、スケーリング則に沿った動作速度の高速化が図られている。このように半導体素子が微細化された場合、半導体装置の配線パターンが微細化されるため、配線パターンの微細化に伴う配線遅延を防止することと、また高速度半導体装置の低消費電力化を図ることが課題となっている。

例えば、上記の課題を解決するために、配線材料の抵抗値を下げる方法があり、近年はＡｌに変わってＣｕを用いた配線が多く用いられるようになってきている。さらに、上記の課題を解決するためには、配線パターン間の寄生容量を低下させる方法があり、層間絶縁膜に誘電率の低いものを用いて、寄生容量を低下させることが様々に検討されている。

層間絶縁膜として従来使われてきたＣＶＤ−ＳｉＯ_２膜の誘電率は４程度である。この誘電率を低下させるために、ＣＶＤ−ＳｉＯ_２膜にフッ素を添加したＳｉＯＦ膜を用いた場合でも誘電率は３．３〜３．５程度が限界であり、近年の高密度半導体集積回路においては寄生容量の低減効果が十分ではなく、必要な動作速度が得られない場合がある。

そのため、さらに誘電率の低い、いわゆる低誘電率層間絶縁膜として多孔質絶縁膜（ボーラス絶縁膜）を用いることが着目されている。前記多孔質絶縁膜は、加熱により蒸発または分解する材料などを塗布材料に添加して、例えばスピンコート法により塗布した後、塗布材料を加熱することによって添加した材料を蒸発または分解させて絶縁膜を多孔質化して形成される。また、多孔質絶縁膜は、ＣＶＤ法などにより形成することも可能である。

このように、絶縁膜を多孔質化することによって、例えば絶縁膜の誘電率を２．５以下に低下させることが可能であり、これを低誘電率層間絶縁膜として半導体装置の層間絶縁膜に用いることが検討されてきた。

図１Ａ〜図１Ｄは、層間絶縁膜として多孔質絶縁膜を用いた場合の、半導体装置の配線構造の形成方法の一例を、手順を追って示したものである。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。

例えば、図１Ａには、図示を省略するＭＯＳトランジスタなどの半導体基板に形成された半導体素子上に、配線構造が形成される過程の状態を示している。

図１Ａを参照するに、多孔質絶縁膜よりなる絶縁層１が形成され、当該絶縁層１中には、Ｃｕよりなるトレンチ配線２が形成されている。当該トレンチ配線２および絶縁層１上には、Ｃｕの拡散を防止するためのキャップ膜３が形成されている。次の図１Ｂ以下では、当該トレンチ配線２上に、配線構造を形成する方法を示す。

図１Ｂに示す工程では、前記キャップ膜３上に、多孔質絶縁膜よりなる絶縁層４を形成し、当該絶縁層４上に必要に応じてエッチストッパ膜５を形成する。次に、当該エッチストッパ膜５上に、多孔質絶縁膜よりなる絶縁層６を形成する。さらに、前記絶縁層６上に、ハードマスク７とレジスト８を積層する。前記ハードマスク７は、多孔質絶縁膜よりなる前記絶縁層６を保護する目的で設けられる場合があり、また前記レジスト８と前記絶縁層６のエッチングの選択比が小さい場合（例えば前記絶縁層６が有機材料よりなる場合）にエッチングの選択比が大きいハードマスクを用いる場合があるが、省略することも可能である。

次に、図１Ｃに示す工程において、前記レジスト８をフォトリソグラフィ法により、露光した後で現像し、パターニングする。次に、パターニングされた当該レジスト８をマスクに、前記ハードマスク７をエッチングしてパターニングする。

次に、パターニングされたレジストまたはハードマスクをマスクにして、例えばプラズマエッチングにより、前記絶縁層１０を貫通するトレンチ１０と、当該トレンチ１０に連通し、前記絶縁層４から前記キャップ膜３にかけて形成されて前記トレンチ配線２に到達するビアホール９を形成する。この場合、まず先にビアホールを形成した後、トレンチを形成してもよいし、トレンチを形成した後にビアホールを形成してもよい。また、前記絶縁層４と前記絶縁層６の間にエッチストッパ層５が形成されていると、前記トレンチ１０を形成することが容易となる。

次に、図１Ｄに示す工程で、前記ビアホール９および前記トレンチ１０に、導電性材料、例えばＣｕをメッキ法などにより埋設し、前記ビアホール９にビアプラグ１１を、前記トレンチ１０にトレンチ配線１２をそれぞれ形成する。さらに、当該トレンチ配線１０を覆うようにキャップ膜１３を形成することで、さらに上層の配線構造を形成することが可能である。

また、図１Ｄでは図示を省略しているが、前記絶縁層４、前記絶縁層６と、前記導電性材料との間には、導電性材料（Ｃｕ）の拡散防止膜（バリア膜）が形成されていることが好ましく、例えばＴａ，ＴａＮ，ＴｉＮ，Ｗ，ＷＮなどの高融点金属や高融点金属の窒化物などが拡散防止膜として用いられている。
特許第３０６３８３６号公報

しかし、上記の半導体装置の製造方法においては、特に低誘電率の層間絶縁膜（前記絶縁層４、前記絶縁層６）にダメージが生じてしまう問題があった。このような層間絶縁膜へのダメージは、特に多孔質材料よりなる絶縁膜を用いた場合には大きな問題となっていた。上記の半導体装置の製造工程において、前記絶縁層４、前記絶縁層６などの層間絶縁膜には、例えば以下に示すようなダメージが生じる可能性が考えられる。

例えば、絶縁層４上にエッチストッパ層５を形成する場合や、前記絶縁層６上にハードマスク７を形成する場合には、プラズマＣＶＤ法やスパッタリング法を用いて形成する場合には、絶縁層にプラズマによるダメージが生じる場合があった。また、これらの膜を塗布法（スピンオン）で形成する場合には、塗布に用いられる薬液によっては絶縁層に浸透し、ダメージを与える可能性が考えられる。

また、前記レジスト８を剥離する場合には、レジストの現像やレジストの剥離、残渣処理のためには前記絶縁層４、前記絶縁層６を薬液処理する必要があり、薬液処理（ウェット処理）で絶縁層にダメージが生じする場合がある。さらに、前記レジスト８をアッシングにより除去する場合には、アッシングに用いるプラズマにより、前記絶縁層４、前記絶縁層６に、例えばＯ_２プラズマなどのアッシング処理に伴うプラズマによって、ダメージが生じる場合があった。

また、Ｃｕなどの導電性材料をビアホールやトレンチに埋設した後には、当該導電性材料をＣＭＰ（化学機械研磨）により研磨する工程を設けることが一般的である。このようなＣＭＰ工程においては、前記絶縁層４、前記絶縁層６に大きなストレスがかかり、層間絶縁膜に機械的なダメージが生じることが懸念される。

また、前記絶縁層４、前記絶縁層６とＣｕなどの導電性材料の間に拡散防止膜を形成する場合には、前記ビアホール９の内壁面や前記トレンチ１０の内壁面に、例えばスパッタリング法により、またはＣＶＤ法により、例えばＴａ，ＴａＮ，ＴｉＮ，Ｗ，ＷＮなどの高融点金属や高融点金属の窒化物などを形成することが一般的であった。

この場合、拡散防止膜を形成する場合にプラズマにより絶縁層にダメージが生じる場合があった。また、絶縁層が多孔質材料であるため、上記の拡散防止膜材料が多孔質膜の内部に侵入してしまう問題や、または拡散防止膜にピンホールが形成されてしまい、拡散防止膜の信頼性低下が生じる場合がある。このように、特に多孔質材料よりなる絶縁膜に対しては、拡散防止膜を形成することが困難である問題が生じていた。

そこで、本発明では上記の問題を解決した、新規で有用な半導体装置の製造方法を提供することを統括的課題としている。

本発明の具体的な課題は、層間絶縁膜に与えるダメージが抑制された、半導体装置の製造方法を提供することである。

本発明では上記の課題を、第１の絶縁層に埋設される配線構造を形成する配線構造形成工程と、前記第１の絶縁層を除去して前記配線構造を露出させる絶縁層除去工程と、前記配線構造を埋めるように第２の絶縁層を形成する絶縁層埋設工程と、を有することを特徴とする半導体装置の製造方法により、解決する。

当該半導体装置の製造方法によれば、配線構造が埋設される層間絶縁膜に与えるダメージが抑制される効果を奏する。

また、前記導電性材料はＣｕよりなると、配線構造の抵抗値を低減することが可能となり、好適である。

また、前記絶縁層除去工程の後に、露出された前記配線構造表面に前記導電材料の拡散防止膜を形成する拡散防止膜形成工程を有すると、前記導電材料が前記第２の絶縁層に拡散することが抑制され、好適である。

また、前記拡散防止膜形成工程では、前記配線構造表面を窒化する窒化処理が行われると、前記金属が前記第２の絶縁層に拡散することが抑制され、好適である。

また、前記拡散防止膜形成工程の前に、露出された前記配線構造表面の酸化膜を除去する還元工程が実施されると、前記拡散防止膜と前記配線構造の密着性が良好となり、好適である。

また、前記第１の絶縁層は、多孔質材料よりなると、当該第１の絶縁層を除去することが容易となる。

また、前記第２の絶縁層は、多孔質材料よりなると、配線構造の寄生容量を小さくすることが可能となり、好適である。

また、前記多孔質材料は、多孔質シリカ材料を用いてもよい。

また、前記配線構造形成工程は、前記第１の絶縁層に、ビアホールと当該ビアホール上に当該ビアホールに連通するトレンチとを形成するエッチング工程と、前記ビアホールおよび前記トレンチに前記導電性材料を埋設して、前記導電性材料よりなるビアプラグおよびトレンチ配線を形成する導電性材料埋設工程と、を有すると、デュアルダマシン法により、前記配線構造を形成することができる。

また、前記エッチング工程では、前記第１の絶縁層に、複数の前記トレンチを互いに接続するブリッジ溝をさらに形成し、前記導電性材料埋設工程では、前記ブリッジ溝に前記導電性材料を埋設して、複数の前記トレンチ配線を互いに接続するブリッジ構造を形成すると、半導体装置の製造工程において前記トレンチ配線に応力がかかる場合に当該トレンチ配線へのダメージを抑制することが可能となり、好適である。

また、前記導電性材料埋設工程の後、前記トレンチ配線および前記ブリッジ構造を覆う前記導電性材料を研磨して除去し、さらに前記トレンチ配線および前記ブリッジ構造を、該ブリッジ構造が残る程度に研磨すると、効率よく前記配線構造を形成することが可能となる。

また、前記絶縁層埋設工程の後、前記トレンチ配線とともに前記ブリッジ構造を研磨し、当該ブリッジ構造を除去すると、半導体装置の製造工程において前記トレンチ配線に応力がかかる場合に当該トレンチ配線へのダメージを抑制するとともに、トレンチ配線を電気的に分離することが可能となり、好適である。

また、前記ビアプラグは、前記トレンチ配線と当該トレンチ配線の下層に形成される別のトレンチ配線を電気的に接続するための接続ビアプラグと、前記トレンチ配線を支持するための支持ビアプラグとを含むと、半導体装置の製造工程において前記トレンチ配線に応力がかかる場合に当該トレンチ配線へのダメージを抑制することが可能となり、好適である。

また、前記エッチング工程では、前記第１の絶縁層を貫通する独立ビアホールが形成され、前記導電性材料埋設工程では、前記独立ビアホールに前記導電性材料が埋設されて独立ビアプラグが形成されると、配線構造や、半導体装置全体の剛性が向上し、好適である。

また、前記エッチング工程では、前記第１の絶縁層に、前記トレンチ部と前記独立ビアホールを接続する接続ブリッジ溝が形成され、前記導電性材料埋設工程では、前記接続ブリッジ溝に前記導電性材料が埋設されて前記トレンチ配線と前記独立ビアプラグを接続する接続ブリッジ構造が形成されると、半導体装置の製造工程において前記トレンチ配線に応力がかかる場合に当該トレンチ配線へのダメージを抑制することが可能となり、好適である。

また、前記絶縁層除去工程では、前記第１の絶縁層を薬液によるウェットエッチングにより除去すると、容易に前記第１の絶縁層を除去することが可能である。

また、前記薬液は、フッ酸系の薬液、アルカリ系薬液、またはフッ化アンモニウム系の薬液のうち、いずれか１つを少なくとも含むことを特徴とすると、容易に前記第１の絶縁層を除去することが可能である。

また、前記薬液は、前記導電性材料の酸化防止剤または腐食防止剤を含むと、前記配線構造の酸化を抑制すること、または前記配線構造の腐食を抑制することが可能となる。

また、前記配線構造上に当該配線構造と接続される別の配線構造が形成されると、多層配線構造を形成することが可能となり、好適である。

本発明によれば、層間絶縁膜に与えるダメージが抑制された、半導体装置の製造方法を提供することが可能となる。

まず、本発明の概要について以下に説明する。

本発明による半導体装置の製造方法では、配線構造を有する半導体装置の製造において、第１の絶縁層に埋設される導電材料よりなる配線構造を形成する配線構造形成工程と、前記第１の絶縁層を除去して前記配線構造を露出させる絶縁層除去工程と、前記配線構造を埋めるように第２の絶縁層を形成する絶縁層埋設工程と、を有することが特徴である。

上記の製造方法の場合、前記配線構造を形成する過程において、例えばプラズマ処理やウェット処理などにより、ダメージを受けている可能性が高い前記第１の絶縁層が除去されており、別途前記第２の絶縁層が前記配線構造の周囲に当該配線構造を埋めるように形成されている。

このため、別途形成された前記第２の絶縁層が受ける製造工程のダメージは、従来の製造方法において絶縁層が受けるダメージに比べて大幅に抑制される効果を奏する。このため、形成される半導体装置の層間絶縁膜の機械的な強度や電気的な絶縁性などの信頼性が良好となる効果を奏する。この場合、特に、前記第１の絶縁層を除去した後に形成される前記第２の絶縁層に多孔質材料を用いると、層間絶縁膜の誘電率を低下させて配線構造間の寄生容量を低減しながら、製造工程での層間絶縁膜へのダメージが抑制され、半導体装置の高性能化（低消費電力化、高速化）とともに信頼性の向上を図ることができる。

また、この場合当該第１の絶縁層は、例えば薬液に溶解（ウェットエッチング）することにより、容易に除去できる。特に、当該第１の絶縁層に、溶液によるウェットエッチング速度が大きい多孔質材料を用いると好適である。

例えば、図２は、酸溶液およびアルカリ溶液中の様々な種類の絶縁膜のエッチング速度を比較した図である。図２には、○にてＣＶＤ法で形成した酸化膜（以下文中ＣＶＤ酸化膜）の、◆にて多孔質材料よりなる多孔質絶縁膜の、●にて当該多孔質絶縁膜をプラズマドライエッチングしてプラズマに曝した後の、溶液中のウェットエッチング速度の測定結果をそれぞれ示している。また、グラフの横軸は溶液中のＰＨを示している。また、この実験では酸溶液としてＨＣｌの溶液を、アルカリ溶液としてＮＨ_４ＯＨの溶液をそれぞれ用いている。

図２を参照するに、特にＰＨが大きい領域、すなわちアルカリ溶液中ではそれぞれの絶縁膜のエッチング速度が大きくなることがわかる。特に、ＣＶＤ酸化膜に比べて多孔質絶縁膜のエッチング速度が大きくなっている。これは、多孔質絶縁膜の表面積がＣＶＤ酸化膜に比べて大きく、溶液に触れる面積が大きいためと考えられる。

さらに、プラズマに曝された（プラズマによるドライエッチング後の）多孔質絶縁膜は、プラズマに曝される前の多孔質絶縁膜に比べてさらにウェットエッチング速度が大きくなっていることがわかる。これは、プラズマに曝されることで多孔質絶縁膜がダメージを受けていることを示唆すると共に、特にプラズマに曝された多孔質絶縁膜はアルカリ溶液によって容易にウェットエッチングして除去できることを示している。

また、図３は、フッ酸（ＨＦ）溶液中の様々な種類の絶縁膜のエッチング速度を比較した図である。図３には、○にてＣＶＤ酸化膜の、◇にて熱酸化膜の、◆にて多孔質材料よりなる多孔質絶縁膜の、●にて当該多孔質絶縁膜をプラズマドライエッチングしてプラズマに曝した場合の、フッ酸溶液中のウェットエッチング速度の測定結果をそれぞれ示している。また、グラフの横軸は溶液中のＰＨを示している。

図３を参照するに、それぞれの絶縁膜のエッチング速度を比較すると、多孔質絶縁膜のウェットエッチング速度が、ＣＶＤ酸化膜、熱酸化膜に比べて特に大きく、プラズマに曝された（プラズマによるドライエッチング後の）多孔質絶縁膜ではさらにウェットエッチング速度が大きくなっている。

このように、ウェットエッチングの溶液としてフッ酸を用いた場合にも多孔質絶縁膜のウェットエッチング速度は大きく、さらにプラズマに曝された多孔質絶縁膜のウェットエッチング速度はさらに大きくなっていることがわかる。

本発明では上記の性質を利用すると好適であり、例えば前記第１の絶縁膜として多孔質絶縁膜を用いると、ウェットエッチング速度が大きく、当該第１の絶縁層を除去することが容易となり、好適である。

また、配線構造を構成する導電性材料、例えばＣｕの層間絶縁膜への拡散を防止するため、従来は、層間絶縁膜側に拡散防止膜を形成していた。しかし、層間絶縁膜に拡散防止膜を形成する場合には以下の問題が生じていた。まず、１）拡散防止膜形成時にプラズマを用いる場合（スパッタリング、ＣＶＤなど）には当該プラズマにより絶縁層にダメージが生じる問題、また、２）拡散防止膜が絶縁層に浸透してしまう問題、３）拡散防止膜にピンホールが形成されてしまう問題、があり、特に絶縁層が多孔質材料よりなる場合にこれらの問題が顕著であった。一方、本発明では、前記配線構造を一旦露出させる工程をとるため、露出した配線構造表面に、配線構造を構成する導電性材料（例えばＣｕ）の拡散防止膜（バリア膜）を形成することが容易になっている。そのため、拡散防止膜を形成する上での上記の従来の問題を抑制することができる。

また、上記の製造方法において配線構造を形成する場合に、様々な応力が配線構造や層間絶縁膜に付加される。特に本発明の場合には層間絶縁膜を除去する工程を有するため、配線構造を支持する（または補強する）構造を有することが好ましい。これらの構造の具体的な構成例に関しては以下の実施例中で詳細を後述する。

次に、本発明の実施の形態に関して、図面に基づき、具体的に説明する。

図４Ａ〜図４Ｇは、本発明の実施例１による半導体装置の製造方法の一例を、手順を追って示した図である。

まず、図４Ａに示す、配線構造を形成過程にある半導体装置は、定法により形成された、図示を省略するＭＯＳトランジスタなどの半導体素子上に、絶縁層２０１が形成されている。前記絶縁層２０１中には、例えば前記ＭＯＳトランジスタにその一部が接続される、例えばＣｕよりなるトレンチ配線２０２が形成されている。

ここで、本図に示す工程では、前記絶縁層２０１上にキャップ膜１０１を形成し、当該キャップ膜１０１上に、多孔質（ポーラス）材料よりなる絶縁層１０２を形成する。前記キャップ膜１０１は、前記トレンチ配線２０２を覆うように形成され、当該トレンチ配線２０２を構成する導電性材料（例えばＣｕ）が前記絶縁層１０２中に拡散することを抑制している。また、前記絶縁層１０２は、例えば多孔質シリカよりなり、例えばＳＯＤ（ＳｐｉｎｏｎＤｉｅｌｅｃｔｒｉｃ）法により形成される。また、このような多孔質材料は、ＣＶＤ法により形成することも可能である。

次に、図４Ｂに示す工程において、前記絶縁層１０２上にレジストを形成し、当該レジストをフォトリソグラフィ法によりパターニングした後、パターニングされたレジストをマスクにして前記絶縁層１０２をエッチングし、ビアホール１０３と、当該ビアホール１０３上に当該ビアホール１０３に連通するトレンチ１０４を形成する。この場合、前記ビアホール１０３は、前記絶縁層１０２の側から前記キャップ層１０１を貫通するように形成され、当該ビアホール１０３の底部では前記トレンチ配線２０２の一部が露出するように形成される。

この場合、前記レジストと前記絶縁層１０２の間にはハードマスクを形成するようにしてもよい。前記ハードマスクは、多孔質材料よりなる前記絶縁層１０２を保護する効果を奏する。また、前記レジストと前記絶縁層１０２のエッチングの選択比が小さい場合（例えば前記絶縁層１０２が有機材料で形成される場合など）には、前記レジストをマスクにして一旦ハードマスクのパターニングを行い、パターニングされたハードマスクを実質的なマスクとして前記絶縁層１０２のエッチングを行ってもよい。

また、前記絶縁層１０２中には、前記ビアホール１０３と前記トレンチ１０４の境界となる付近の高さの位置に、エッチストッパ層を設けてもよい。エッチストッパ層を設けると、前記トレンチ１０４の深さの制御が容易となる効果を奏する。

また、上記のハードマスクやエッチストッパ層は、後の工程において前記絶縁層１０２をウェットエッチングにより除去する場合に、同様にしてウェットエッチングにより除去できる材料であると好ましく、前記絶縁層１０２とウェットエッチング速度の差が小さい材料であるとさらに好ましい。

さらに、本実施例の場合、前記絶縁層１０２に、複数の前記トレンチ１０４を互いに接続するブリッジ溝１０５を形成することが好ましい。当該ブリッジ溝１０５には、後工程において、トレンチ１０４に形成される複数のトレンチ配線を互いに接続し、複数のトレンチ配線を支持するブリッジ構造が形成される。前記ブリッジ溝１０５は、例えば前記トレンチ１０４と直交する方向に、隣接する２つのトレンチを接続するようにして、複数形成される。

また、前記ブリッジ溝１０５の深さは、前記トレンチ１０４より浅くなるように形成されることが好ましい。これは、後の工程において、ＣＭＰによってブリッジ溝に形成されるブリッジ構造を除去可能にするためのである。

また、本工程では、前記ビアホール１０３に加えて、ビアホール１０６を形成しておくことが好ましい。後の工程において、前記ビアホール１０３には、前記トレンチ１０４に形成されるトレンチ配線と、前記トレンチ配線２０２を電気的に接続するビアプラグが形成される。一方、前記ビアホール１０６には、前記トレンチ１０４に形成されるトレンチ配線を支持するための補強構造体であるビアプラグが形成される。

次に、図４Ｃに示す工程において、前記ビアホール１０３、前記ビアホール１０６、前記トレンチ１０４、および前記ブリッジ溝１０５に、配線構造を形成する導電性材料、例えばＣｕを埋設する。その結果、前記ビアホール１０３，１０６にビアプラグ１０３Ａ、１０６Ａが、前記トレンチ１０４にトレンチ配線１０４Ａが、前記ブリッジ溝１０５にブリッジ構造１０５Ａが、それぞれ形成される。この場合、前記ビアプラグ１０３Ａは、前記トレンチ配線２０２と電気的に接続され、当該トレンチ配線２０２と前記トレンチ配線１０４Ａが電気的に接続される。

また、前記ビアプラグ１０６Ａは、当該トレンチ配線１０４Ａを支持するための補強構造体であるため、当該トレンチ配線１０４Ａ以外の配線とは接続されない。このような補強構造体については詳細を後述する。

前記ビアホール１０３、前記ビアホール１０６、前記トレンチ１０４、および前記ブリッジ溝１０５に、Ｃｕを埋設する場合、例えばメッキ法により実施することが可能であるが、メッキに先立ち、スパッタリング法やＣＶＤ法によって、メッキのシード層を形成しておくことが好ましい。また、Ｃｕの埋設は、メッキ法に限定されず、スパッタリング法や、ＣＶＤ法によって実施することも可能である。

また、従来はＣｕの埋設に先立ち、前記絶縁層１０２の側に、Ｃｕの拡散防止膜を形成することが一般的に行われていたが、本実施例では後の工程において配線構造側（Ｃｕ側）に拡散防止膜形成するため、この工程において拡散防止膜を形成することを要しない。

また、Ｃｕは、前記トレンチ１０４上とブリッジ溝１０５上に、またさらに前記絶縁層１０２全体を覆うように形成される。

次に、図４Ｄに示す工程において、前記トレンチ１０４上とブリッジ溝１０５上に、またさらに前記絶縁層１０２全体を覆うように形成された導電性材料をＣＭＰにより研磨する。本工程においては前記絶縁層１０２、前記トレンチ配線１０４Ａ、および前記ブリッジ構造１０５Ａが露出する程度に導電性材料（Ｃｕ）をＣＭＰにより削除する。

このようにして、前記トレンチ配線１０４Ａ，前記ビアプラグ１０３Ａ，１０６Ａ，前記ブリッジ構造１０５Ａよりなる、配線構造が形成される。当該配線構造は、半導体装置の電気的な配線に用いられる前記トレンチ配線１０４Ａ、前記ビアプラグ１０３Ａを有すると共に、当該配線構造の機械的な強度を補強するための、前記ブリッジ構造１０５Ａ，前記ビアプラグ１０６を有している。

例えば前記ブリッジ構造１０５Ａや前記ビアプラグ１０６Ａは、前記トレンチ配線１０４Ａを支持（補強）する構造体であり、半導体装置の製造工程において、前記配線構造にかかる応力に対して、当該配線構造がダメージを受けることを抑制している。例えば、ＣＭＰによる応力や、熱処理やプラズマによる応力変化、ウェット処理する場合にかかる応力によって配線構造が破壊されたり、変形することを抑制している。

次に、図４Ｅに示す工程において、前記絶縁層１０２を溶液によるウェットエッチングにより、溶解して除去する。前記絶縁層１０２を溶解するための溶液としては、例えば図２または図３に示したように、アンモニア溶液などのアルカリ溶液、またはフッ酸溶液などを用いることが可能であるが、これらのほかにフッ化アンモニウム溶液などを用いることも可能である。また、これらの溶液を混合して用いることも可能である。また、この場合、前記キャップ膜１０１は当該溶液に溶解されずに残留することが好ましいため、当該キャップ膜１０１は当該溶液に対する耐性を有していることが好ましい。

また、前記溶液には、例えばＣｕなどの導電性材料（配線構造）の薬液による腐食を防止する腐食防止剤や、当該導電性材料の酸化を防止する酸化防止剤を添加してもよい。例えば、前記腐食防止剤としては、ＢＴＡ（ベンゾトリアゾール）、前記酸化防止剤としては、アスコルビン酸やアスパラギン酸などを用いることが可能である。

また、前記配線構造表面には、エッチング残渣などの付着物が残留している場合がある。これらの付着物を除去するため、前記配線構造の洗浄が行われることがこのましい。

次に、前記配線構造表面に、当該配線構造を構成する導電性材料、例えばＣｕが、後の工程において形成される層間絶縁膜に拡散することを防止する拡散防止膜の形成を行う。従来は、層間絶縁膜側に配線構造の拡散防止膜を形成していたが、この場合には層間絶縁膜がダメージがうけるなどの様々な問題が生じていた。本実施例の場合には配線構造側に拡散防止膜を形成することで、層間絶縁膜側に拡散防止膜を形成する上での問題を回避することができる。

例えば、前記拡散防止膜は、Ｗ（タングステン）などの加熱触媒体に、例えばＮＨ_３ガスなどの窒素元素を含むガスを通し、前記配線構造に供給することにより、前記配線構造表面（Ｃｕ表面）を窒化して不動態化することで形成することができる。

また、上記の拡散防止膜を形成する前に、前記配線構造表面に形成された酸化膜を除去するために、酸化膜の還元を行う事が好ましい。この場合、前記酸化膜の還元は、例えば加熱Ｈ_２ガスを前記配線構造に供給することにより、実施することができる。

また、前記拡散防止膜を形成する方法は、上記の方法に限定されるものではない。例えば、前記配線構造表面にＣＶＤ法や、ＡＬＤ法（Atomic Layer Deposition法）により絶縁性の膜を形成することも可能である。また、前記配線構造表面に自己組織化膜（ＳＡＭ膜）を形成する方法もあり、この場合には所定の自己組織化膜を形成する成分を含んだ溶液中に、前記配線構造を浸浸すればよい。

なお、図中では、上記の拡散防止膜の図示は省略している。

次に、図４Ｆに示した工程において、前記配線構造を埋めるようにして、前記キャップ膜１０１上に、例えば多孔質シリカなどの多孔質材料よりなる絶縁層１０７を形成する。この場合、前記絶縁層１０７は、例えば例えばＳＯＤ法により形成される。また、このような多孔質材料は、ＣＶＤ法により形成することも可能である。

次に、図４Ｇに示す工程において、余剰な前記絶縁層１０７をＣＭＰによって除去する。さらにＣＭＰによって、前記トレンチ配線１０４Ａとともに前記ブリッジ構造１０５Ａを研磨し、当該ブリッジ構造１０５Ａを除去する。このため、前記ブリッジ構造１０５Ａに対して前記トレンチ配線１０４Ａは厚く形成されていることが好ましく、前記ブリッジ構造１０５Ａを研磨により除去した状態において、パターン配線として用いるのに好適な厚さになるように前記トレンチ配線１０４Ａが形成されていることが好ましい。

ここから、必要に応じて図４Ａ〜図４Ｇに示した工程と同様の工程を所定の回数繰り返すことで、さらに上層に配線構造を形成し、多層配線構造を有する半導体装置を形成することができる。また、上記の実施例ではデュアルダマシン法による実施例について説明したが、本実施例をシングルダマシン法にも適用可能であることは明らかである。

上記の実施例による半導体装置の製造方法によれば、層間絶縁膜に受けるダメージを低減して、半導体装置を製造することができる。本実施例による製造方法の場合、製造工程においてプラズマや熱処理、ウェット処理などによりダメージを受けた前記絶縁層１０２を除去し、新たに前記絶縁層１０７を、前記配線構造を埋めるようにして層間絶縁膜として形成している。

このため、前記絶縁層１０７は製造工程において受けるダメージが、従来の製造方法による層間絶縁膜に比べて大幅に低減されている。このため、本実施例による製造方法では、形成された半導体装置の層間絶縁膜の機械的な強度や電気的な絶縁性の信頼性が良好となる効果を有する。このために、層間絶縁膜に機械的な強度が小さく、ウェット処理の耐性が小さい一方で誘電率の小さい多孔質材料よりなる絶縁層を用いることが可能となる。また、多孔質材料は、その空孔率を増大させることで、より誘電率を低減することが可能であり、配線間の寄生容量を低減して、半導体装置の高速化、低消費電力化を実現できる。本実施例の場合には、多孔質材料よりなる層間絶縁膜へのダメージを大幅に低減しているため、多孔質材料よりなる層間絶縁膜の空孔率を増大させることが可能となり、層間絶縁膜の誘電率をさらに低減できる効果を奏する。

また、上記の製造方法においては、層間絶縁膜を一旦除去して前記配線構造が露出する工程があり、また層間絶縁膜の機械的な強度が小さいため、配線構造を補強する補強構造体を設けることが好ましい。本実施例では、当該補強構造体の一例として、前記ブリッジ構造１０５Ａ，前記ビアプラグ１０６Ａを設けている。

また、このような補強構造体は、様々な形状・構造により形成することが可能である。

図５は、図４Ｇに示す半導体装置の一部断面図である。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。

図５を参照するに、例えば前記トレンチ配線１０４Ａを支持する補強構造体である前記ビアプラグ１０６Ａは、前記トレンチ配線１０４Ａ以外の配線とは接続されない構造となっている。

例えば、前記ビアプラグ１０６Ａは、その先端が前記キャップ膜１０１を貫通するように形成してもよく、また前記キャップ膜１０１に半没させるように形成してもよい。また、当該先端が前記キャップ膜１０１に触れるように形成してもよい。

例えば、前記キャップ層１０１に前記ビアプラグ１０６Ａの先端を半没させるように形成する場合には、前記キャップ膜１０１に、エッチバック法で段差を作ったり、またはリフトオフ法により段差が形成されるようにすればよい。

また、補強構造体は、上記の構造に限定されるものではない。例えば図６には、上記の図５に示した半導体装置の変形例を示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。

図６を参照するに、本図に示す半導体装置では、補強構構造体として、前記ビアプラグ１０６Ａに加えて、ビアプラグ１０８，１１０，１０６Ｂ，１１１，およびブリッジ構造１０９が形成されている。

例えば、前記ビアプラグ１０８、１１０は、前記絶縁層１０２を貫通するようにして形成されている。前記ビアプラグ１０８，１１０を形成する場合には、図４Ｂに示した工程において、前記絶縁層１０２に、当該絶縁層１０２を貫通するビアホールを形成し、図４Ｃに示す工程において、当該ビアホールに、例えばＣｕなどの導電性材料を埋設してビアプラグを形成すればよい。前記ビアプラグ１０８，１１０は、前記絶縁層１０２中にあって当該絶縁層１０２や、または半導体装置全体の強度を向上させることに寄与している。

また、前記ブリッジ構造１０９は、前記ビアプラグ１０８と前記トレンチ配線１０４Ａを接続するように形成された補強構造体である。前記ブリッジ構造１０９を形成する場合は、前記ブリッジ構造１０５Ａを形成する場合と同様にして形成することができる。

例えば、図４Ｂに示した工程において、前記絶縁層１０２に、前記トレンチ１０４と前記ビアプラグ１０８を形成するためのビアホールを接続するブリッジ溝を形成し、図４Ｃに示す工程において、当該ブリッジ溝に、例えばＣｕなどの導電性材料を埋設して前記ブリッジ構造１０９を形成すればよい。

また、このような補強構造体は前記絶縁層１０２に限定されず、当該絶縁層１０２のさらに上層または下層の絶縁層に形成されるようにしてもよい。例えば、前記絶縁層１０２の下層の前記絶縁層２０１には、前記ビアプラグ１０６Ａと接続される前記ビアプラグ１０６Ｂが形成されており、同様に、前記ビアプラグ１１０と接続されるビアプラグ２０１が形成されている。このように、補強構造体は様々な形状・構造により、構成することが可能である。

また、本図には、本実施例による配線構造に接続される、半導体基板上に形成される半導体素子の一例である、ＭＯＳトランジスタの構成例を示す。但し、ＭＯＳトランジスタと配線構造の接続の途中の構造は一部図示を省略している。

前記ＭＯＳトランジスタは、シリコンよりなる半導体基板３０１上に形成され、当該半導体基板上に形成された素子分離絶縁膜３０２で分離された素子形成領域に形成される。前記素子分離領域には、パターニングされたゲート絶縁膜３０３が形成され、当該ゲート絶縁膜３０３上にゲート電極３０４が形成された構造を有している。

また、キャリアが移動する前記ゲート絶縁膜３０３直下のチャネル領域を挟んで、ソース領域３０６Ａと、ドレイン領域３０６Ｂが、それぞれ対向するように形成されている。

この場合、前記ゲート電極３０４の側壁面には、絶縁膜３０５が形成されており、前記ソース領域３０６Ａ、およびドレイン領域３０６Ｂでは、当該絶縁膜３０５に覆われた領域では不純物拡散領域が浅く、当該絶縁膜３０５で覆われていない部分では不純物拡散領域が深くなるように形成されている。

前記ゲート電極３０４と、前記ソース領域３０６Ａ，ドレイン領域３０６Ｂを覆うように絶縁層３０９、３１０が積層されている。前記絶縁層３０９には、前記ソース領域３０６Ａ、ドレイン領域３０６Ｂに接続される、例えばＷ（タングステン）などよりなるコンタクト配線３０７が形成され、前記絶縁層３１０には、当該コンタクト配線３０７に接続されるトレンチ配線３０８が形成されている。

また、前記半導体基板上には、ＭＯＳトランジスタに限定されず、例えば双極型トランジスタや、またはキャパシタ、光電変換素子、発光素子など様々な素子が形成されていてもよい。

また、図７は上記の補強構造体である、前記ビアプラグ１０８の配置の一例を示す斜視図であり、本図は図４Ｅに示した工程に相当する。但し本図では、図４Ｅに示した範囲よりも広い範囲を示している。また、図中、先に説明した部分には同一の参照符号を付し、説明を省略する。

図７を参照するに、図中のＡ部には、図４Ｅに示した配線構造が設置されており、前記キャップ膜１０１上には、図４Ｅに示した配線構造（Ａ部）が複数設置されている。この場合、前記ビアプラグ１０８は、例えば当該Ａ部の間に複数形成される。

また、図８には、補強構造体の別の構成例を示す。なお、本図では、半導体基板や半導体素子、また配線構造の一部の図示は省略している。図８を参照するに、本図に示す半導体装置では、下層から順に、キャップ膜４０１、絶縁層４０２、キャップ膜４０３、絶縁層４０４、キャップ膜４０５、絶縁層４０８、キャップ膜４０９、が順に積層されている。

上記の構造において、前記絶縁層４０６および前記キャップ膜４０５にまたがるようにビアプラグ４１０が、前記絶縁層４０６中には当該ビアプラグ４１０に接続されるトレンチ配線４１１が、前記絶縁層４０８および前記キャップ膜４０７にまたがるように当該トレンチ配線４１１に接続されるビアプラグ４１２が、さらに前記絶縁層４０８には、当該ビアプラグ４１２に接続される電極パッド４１５が形成されている。前記電極パッド４１５には、例えばボンディングにより、前記キャップ層４０９より露出する接続部４１６が形成されて外部のボードや接続端子と接続される構造になっている。

従来は、前記電極パッド４１５に対して、例えばボンディングにより、ワイヤ配線などを接続する場合に、ボンティングの衝撃によって半導体装置側の配線構造が断線したり、層間絶縁膜が破損するなどの不具合が生じる場合があった。

そこで、本図に示す構造の場合には、前記電極パッド４１５の直下に、補強構造体であるビアプラグを設けることで、ボンディング時の衝撃に対して配線構造や層間絶縁膜が破損することを防止することができる。例えば、本図に示す場合には前記電極パッド４１５の直下に、前記絶縁層４０８から前記キャップ膜４０７にまたがるようにビアプラグ４１４が、さらに当該ビアプラグ４１４の直下に、前記絶縁層４０６、前記キャップ膜４０５、前記絶縁層４０４、前記キャップ膜４０３、および前記絶縁層４０２を貫通するビアプラグ４１３が形成されている。

このように、ボンディングなどで衝撃を受ける電極パッドの直下に、補強構造体としてビアプラグを設けると、ボンディングの衝撃による半導体装置の破損を回避することが可能となる。

また、本図に示した構成は一例であり、本図に示した構成に限定されず、他にも様々に補強構造体を設置することができることは明らかである。

また、実施例１に示した製造方法においては、配線構造毎に層間絶縁膜の除去・再形成を繰り返し、当該配線構造を積層して多層配線構造を形成するが、本発明はこれに限定されるものではない。例えば、以下に示すように複数の配線構造の周囲にそれぞれ形成された層間絶縁膜を同時に溶解して再形成することも可能である。以下に、本実施例による半導体装置の製造方法を図９Ａ〜図９Ｇに基づき、手順を追って説明する。

まず、図９Ａに示す工程において、実施例１の図４Ａに示した工程と同様にしてトレンチ配線５０２が形成された絶縁層５０１上に、キャップ膜５０３、絶縁層５０４を積層する。本実施例における、絶縁層５０１、５０４、キャップ膜５０３、およびトレンチ配線５０２は、実施例１における、絶縁層２０１、１０２、キャップ膜１０１、およびトレンチ配線２０２にそれぞれ対応し、同様の方法で形成することができる。

次に、図９Ｂに示す工程において、実施例１の図４Ｂ〜図４Ｇに示した工程と同様にして、前記絶縁層５０４に、ビアプラグ５０５，５０６，５０８、およびトレンチ配線５０７を形成する。本実施例におけるビアプラグ５０５，５０６，５０８、および前記トレンチ配線５０７は実施例１におけるビアプラグ１０３Ａ，１０６Ａ，１１０，およびトレンチ配線１０４Ａに相当し、同様の方法で形成することができる。ここで、前記トレンチ配線５０７、および前記ビアプラグ５０５，５０６，５０８よりなる下層配線構造が形成される。

次に、図９Ｃに示す工程において、前記絶縁層５０４上に、絶縁層５０９を形成する。この場合、前記絶縁層５０４と前記絶縁層５０９の間にキャップ膜は形成しない。また、当該絶縁層５０４と当該絶縁層５０９は同じ材料（多孔質材料）とすることが好ましい。

次に、図９Ｂに示した工程と同様にして、前記絶縁層５０９に、ビアプラグ５１０，５１１，トレンチ配線５１２を形成する。この場合、前記ビアプラグ５１０，５１１は前記ビアプラグ５０６，５０５と、前記トレンチ配線５１２は前記トレンチ配線５０７と同様にして形成することができる。ここで、前記トレンチ配線５１２，および前記ビアプラグ５１０，５１１よりなる上層配線構造が形成される。

次に、図９Ｅに示す工程において、実施例１の図４Ｅに示す工程と同様にして、前記絶縁層５０９，５０４を、例えば薬液によるウェットエッチングにより、除去する。さらに、実施例１の場合と同様にして、前記下層配線構造および上層配線構造の表面に拡散防止膜を形成する。当該拡散防止膜の形成に先立ち、前記下層配線構造および上層配線構造の表面の酸化膜の還元工程を設けることが好ましい。

次に、図９Ｆの工程において、実施例１の図４Ｆに示した工程と同様にして、前記下層配線構造、および前記上層配線構造を埋めるようにして、例えば多孔質材料よりなる絶縁層５１３を形成する。

次に、図３Ｇに示す工程において、前記絶縁層５１３を例えばＣＭＰにより研磨し、前記トレンチ配線５１２が露出するようにして、さらに当該トレンチ配線５１２と前記絶縁層５１４を覆うように、キャップ膜５１４を形成する。これ以降は、図９Ａ〜図９Ｇに示した工程を繰り返すことによって、さらに上層に多層配線を形成することができる。

本実施例の場合には、前記絶縁層５０４と前記絶縁層５０９の間にキャップ膜を形成する必要がない。また、絶縁層５０４，５０９を同じ工程で除去し、また絶縁層５０４，５０９に対応する絶縁層５１３を一工程で再形成している。そのため、半導体装置の製造異工程が単純になる効果を奏する。

このように、除去する絶縁層や、再形成する絶縁層の構造は様々に変形、変更することが可能である。

以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。

従来の半導体装置の製造方法を示す図（その１）である。従来の半導体装置の製造方法を示す図（その２）である。従来の半導体装置の製造方法を示す図（その３）である。従来の半導体装置の製造方法を示す図（その４）である。酸溶液およびアルカリ溶液中の様々な種類の絶縁膜のエッチング速度を比較した図である。フッ酸（ＨＦ）溶液中の様々な種類の絶縁膜のエッチング速度を比較した図である。実施例１による半導体装置の製造方法を手順を追って示した図（その１）である。実施例１による半導体装置の製造方法を手順を追って示した図（その２）である。実施例１による半導体装置の製造方法を手順を追って示した図（その３）である。実施例１による半導体装置の製造方法を手順を追って示した図（その４）である。実施例１による半導体装置の製造方法を手順を追って示した図（その５）である。実施例１による半導体装置の製造方法を手順を追って示した図（その６）である。実施例１による半導体装置の製造方法を手順を追って示した図（その７）である。図４Ｇに示した半導体装置の断面図である。図５に示した半導体装置の変形例である。実施例１による半導体装置の補強構造体の配置例を示す図（その１）である。実施例１による半導体装置の補強構造体の配置例を示す図（その２）である。実施例２による半導体装置の製造方法を手順を追って示した図（その２）である。実施例２による半導体装置の製造方法を手順を追って示した図（その２）である。実施例２による半導体装置の製造方法を手順を追って示した図（その３）である。実施例２による半導体装置の製造方法を手順を追って示した図（その４）である。実施例２による半導体装置の製造方法を手順を追って示した図（その５）である。実施例２による半導体装置の製造方法を手順を追って示した図（その６）である。実施例２による半導体装置の製造方法を手順を追って示した図（その７）である。

符号の説明

１，４，６，２０１，１０２，１０７，３０９，３１０，４０２，４０４，４０６，４０８，５０１，５０４，５１３絶縁層
５エッチストッパ層
３，７，１０１，４０１，４０３，４０５，４０７，４０９，５０３，５１４キャップ膜
２，１２，２０２，１０４Ａ，４１１，４１５，５０７，５１２トレンチ配線
１１，１０３Ａ，１０６Ａ，１０６Ｂ，１０８，１１０，１１１，４１０，４１２，４１３，４１４,５０５，５０６，５０８，５１０，５１１ビアプラグ
９，１０３，１０６ビアホール
１０，１０４トレンチ

Claims

デュアルダマシン法により形成される多層配線構造を含む半導体装置の製造方法であって、
第１の絶縁層に埋設される、導電材料よりなる配線構造を形成する配線構造形成工程と、
前記第１の絶縁層を除去して前記配線構造を露出させる絶縁層除去工程と、
前記配線構造を埋めるように第２の絶縁層を形成する絶縁層埋設工程と、を有することを特徴とする半導体装置の製造方法。
前記導電材料はＣｕよりなることを特徴とする請求項１記載の半導体装置の製造方法。
前記絶縁層除去工程の後に、露出された前記配線構造表面に前記導電材料の拡散防止膜を形成する拡散防止膜形成工程を有することを特徴とする請求項２記載の半導体装置の製造方法。
前記拡散防止膜形成工程では、前記配線構造表面を窒化する窒化処理が行われることを特徴とする請求項３記載の半導体装置の製造方法。
前記拡散防止膜形成工程の前に、露出された前記配線構造表面の酸化膜を除去する還元工程が実施されることを特徴とする請求項３または４記載の半導体装置の製造方法。
前記第１の絶縁層は、多孔質材料よりなることを特徴とする請求項１乃至５のうち、いずれか１項記載の半導体装置の製造方法。
前記多孔質材料は、多孔質シリカ材料よりなることを特徴とする請求項６記載の半導体装置の製造方法。
前記第２の絶縁層は、多孔質材料よりなることを特徴とする請求項１乃至７のうち、いずれか１項記載の半導体装置の製造方法。
前記多孔質材料は、多孔質シリカ材料よりなることを特徴とする請求項８記載の半導体装置の製造方法。
前記配線構造形成工程は、
前記第１の絶縁層に、ビアホールと当該ビアホール上に当該ビアホールに連通するトレンチとを形成するエッチング工程と、
前記ビアホールおよび前記トレンチに前記導電性材料を埋設して、前記導電性材料よりなるビアプラグおよびトレンチ配線を形成する導電性材料埋設工程と、を有することを特徴とする請求項１乃至９のうち、いずれか１項記載の半導体装置の製造方法。
前記エッチング工程では、前記第１の絶縁層に、複数の前記トレンチを互いに接続するブリッジ溝をさらに形成し、
前記導電性材料埋設工程では、前記ブリッジ溝に前記導電性材料を埋設して、複数の前記トレンチ配線を互いに接続するブリッジ構造を形成することを特徴とする請求項１０記載の半導体装置の製造方法。
前記導電性材料埋設工程の後、前記トレンチ配線および前記ブリッジ構造を覆う前記導電性材料を研磨して除去し、さらに前記トレンチ配線および前記ブリッジ構造を、該ブリッジ構造が残る程度に研磨することを特徴とする請求項１１記載の半導体装置の製造方法。
前記絶縁層埋設工程の後、前記トレンチ配線とともに前記ブリッジ構造を研磨し、当該ブリッジ構造を除去することを特徴とする請求項１１または１２記載の半導体装置の製造方法。
前記ビアプラグは、前記トレンチ配線と当該トレンチ配線の下層に形成される別のトレンチ配線を電気的に接続するための接続ビアプラグと、前記トレンチ配線を支持するための支持ビアプラグとを含むことを特徴とする請求項１０乃至１３のうち、いずれか１項記載の半導体装置の製造方法。
前記エッチング工程では、前記第１の絶縁層を貫通する独立ビアホールが形成され、
前記導電性材料埋設工程では、前記独立ビアホールに前記導電性材料が埋設されて独立ビアプラグが形成されることを特徴とする請求項１０乃至１４のうち、いずれか１項記載の半導体装置の製造方法。
前記エッチング工程では、前記第１の絶縁層に、前記トレンチ部と前記独立ビアホールを接続する接続ブリッジ溝が形成され、
前記導電性材料埋設工程では、前記接続ブリッジ溝に前記導電性材料が埋設されて前記トレンチ配線と前記独立ビアプラグを接続する接続ブリッジ構造が形成されることを特徴とする請求項１５記載の半導体装置の製造方法。
前記絶縁層除去工程では、前記第１の絶縁層を薬液によるウェットエッチングにより除去することを特徴とする請求項１乃至１６のうち、いずれか１項記載の半導体装置の製造方法。
前記薬液は、フッ酸系の薬液、アルカリ系薬液、またはフッ化アンモニウム系の薬液のうち、いずれか１つを少なくとも含むことを特徴とする請求項１７記載の半導体装置の製造方法。
前記薬液は、前記導電性材料の酸化防止剤または腐食防止剤を含むことを特徴とする請求項１７または１８記載の半導体装置の製造方法。
前記配線構造上に当該配線構造と接続される別の配線構造が形成されることを特徴とする請求項１乃至１９のうち、いずれか１項記載の半導体装置の製造方法。