CN114664790B - 一种集成电路结构及其形成方法 - Google Patents

一种集成电路结构及其形成方法 Download PDF

Info

Publication number
CN114664790B
CN114664790B CN202210566009.3A CN202210566009A CN114664790B CN 114664790 B CN114664790 B CN 114664790B CN 202210566009 A CN202210566009 A CN 202210566009A CN 114664790 B CN114664790 B CN 114664790B
Authority
CN
China
Prior art keywords
layer
diffusion barrier
barrier layer
top surface
interlayer dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210566009.3A
Other languages
English (en)
Other versions
CN114664790A (zh
Inventor
吕正良
黄震麟
郑志成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexchip Semiconductor Corp
Original Assignee
Nexchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexchip Semiconductor Corp filed Critical Nexchip Semiconductor Corp
Priority to CN202210566009.3A priority Critical patent/CN114664790B/zh
Publication of CN114664790A publication Critical patent/CN114664790A/zh
Application granted granted Critical
Publication of CN114664790B publication Critical patent/CN114664790B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种集成电路结构及其形成方法，集成电路结构包括衬底；层间介质层，形成于所述衬底上，所述层间介质层中形成有开口；扩散阻挡层，所述扩散阻挡层覆盖所述开口的侧壁和底壁；导电结构，填充于所述开口中，且所述导电结构的顶面高度低于所述扩散阻挡层的侧壁的顶面高度；刻蚀停止层，覆盖所述层间介质层的顶面、所述导电结构的顶面、所述扩散阻挡层的顶面和所述扩散阻挡层的部分侧壁。通过利用化学机械研磨的工艺在研磨到扩散阻挡层时，增加过研磨工艺中研磨导电材料层的时间，去除所述开口内预定高度的导电材料层，增加后续的蚀刻停止层与所述扩散阻挡层侧壁附着的表面积，使蚀刻停止层更牢靠，降低测试中刻蚀停止层剥离的风险。

Description

一种集成电路结构及其形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种集成电路结构及其形成方法。
背景技术
随着集成电路制造技术的飞速发展，传统集成电路的工艺节点逐渐减小，集成电路器件的尺寸不断缩小，集成在同一晶圆上的元器件数量不断增加，为此集成电路制备工艺不断革新以提高集成电路器件的性能。为了满足半导体元件数量增多或更高的产品性能的要求，集成电路制作工艺利用批量处理技术在衬底上形成各种类型的器件，并通过集成电路结构将其互相连接以具有完整的电子功能。金属铜凭借其优异的导电性以及良好的抗电迁移能力，可以提高半导体器件之间信号的传输速度；同时，低k(介电常数)材料被作为金属层间的介质层，也减少了金属层之间的寄生电容，由此铜互连工艺成为超大规模集成电路(ULSI)领域中互连集成技术的解决方案之一。
铜互连工艺通常包括如下步骤：首先，在层间介质层中形成开口，然后形成扩散阻挡层，接着电镀金属铜，在铜的电镀沉积完成后会以化学机械研磨(CMP)工艺将多余的铜研磨移除到扩散阻挡层(diffusion barrier)的高度，接下来形成刻蚀阻挡层(ESL)。然而，此蚀刻停止层(ESL)在跌落测试(drop test)或者剥离测试(peeling test)的质量机械测试过程中有剥离(peeling)的风险。
发明内容
本发明的目的在于提供一种集成电路结构及其形成方法，以解决在跌落测试或者剥离测试的质量机械测试中刻蚀停止层有剥离风险的问题。
为解决上述技术问题，本发明提供一种集成电路结构，包括：
衬底；
层间介质层，形成于所述衬底上，所述层间介质层中形成有开口；
扩散阻挡层，所述扩散阻挡层覆盖所述开口的侧壁和底壁；
导电结构，填充于所述开口中，且所述导电结构的顶面高度低于所述扩散阻挡层的侧壁的顶面高度；以及，
刻蚀停止层，覆盖所述层间介质层的顶面、所述导电结构的顶面、所述扩散阻挡层的顶面和所述扩散阻挡层的部分侧壁。
可选的，所述扩散阻挡层的侧壁与所述导电结构的高度差大于30埃。
可选的，所述刻蚀停止层为氧化铝、氮化铝、氧化硅、氮化硅、碳化硅、氮氧化硅、碳氮化硅、碳氮氧化硅、或其组合的一种或多种材料。
可选的，所述导电结构的材质为铜，所述扩散阻挡层的材质为氮化钽或钽。
基于同一发明构思，本发明还提供一种集成电路结构的形成方法，包括：
提供一衬底，所述衬底上形成有层间介质层，所述层间介质层中形成有开口；
形成有扩散阻挡层，所述扩散阻挡层覆盖所述开口的侧壁和底壁；
形成导电材料层，所述导电材料层填满所述开口并覆盖所述扩散阻挡层的侧壁和底壁，还覆盖所述层间介质层上的顶面；
采用化学机械研磨工艺去除所述层间介质层上的导电材料层以形成导电结构，其中，所述化学机械研磨工艺进行过研磨去除所述开口内预定高度的导电材料层，以暴露出所述扩散阻挡层的部分侧壁；
形成刻蚀停止层，所述刻蚀停止层覆盖所述层间介质层的顶面、所述导电结构的顶面、所述扩散阻挡层的顶面和所述扩散阻挡层的部分侧壁。
可选的，所述扩散阻挡层的侧壁与所述导电结构的高度差大于30埃。
可选的，所述过研磨工艺中，所述扩散阻挡层和所述导电材料层的研磨选择比不同。
可选的，所述过研磨工艺中，所述扩散阻挡层的研磨速率小于所述导电材料层的研磨速率。
可选的，所述导电结构的材质为铜，所述扩散阻挡层的材质为氮化钽或钽。
可选的，采用电镀工艺形成所述导电材料层。
本发明提供的一种集成电路结构及其形成方法中，扩散阻挡层的侧壁高度大于导电结构的高度以增加所述扩散阻挡层的侧壁裸露的深度，使得刻蚀停止层与扩散阻挡层的侧壁接触，增加后续的蚀刻停止层与扩散阻挡层侧壁附着的表面积，使蚀刻停止层更牢靠，降低在跌落测试或者剥离测试的质量机械测试中刻蚀停止层剥离的风险；进一步的，利用化学机械研磨工艺研磨到扩散阻挡层时，增加过研磨工艺中研磨导电材料层的时间，去除开口内预定高度的导电材料层，暴露出预定高度的扩散阻挡层的侧壁，增加所述扩散阻挡层的侧壁裸露的深度，使得所述刻蚀停止层与所述扩散阻挡层的侧壁接触，增加后续的蚀刻停止层与所述扩散阻挡层侧壁附着的表面积，进一步防止在跌落测试或者剥离测试的质量机械测试中刻蚀停止层剥离的可能性。
附图说明
图1是本发明实施例的集成电路结构的结构示意图；
图2是本发明实施例的集成电路结构的形成方法流程示意图；
图3是本发明实施例的形成开口的结构示意图；
图4是本发明实施例的形成扩散阻挡层的结构示意图；
图5是本发明实施例的形成导电材料层的结构示意图；
图6是本发明实施例的形成导电结构的结构示意图；
图7是本发明实施例的集成电路结构的透射电子显微镜图像；
图中，
10-衬底；11-层间介质层；12-开口；13-扩散阻挡层；14-导电材料层；14a-导电结构；15-刻蚀停止层。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种集成电路结构及其形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
具体的，请参考图1，其为本发明实施例的集成电路结构的结构示意图。如图1所示，本实施例提供一种集成电路结构，包括衬底10；层间介质层11，形成于所述衬底10上，所述层间介质层11中形成有开口12；扩散阻挡层13，所述扩散阻挡层13覆盖所述开口12的侧壁和底壁；导电结构14a，填充于所述开口12中，且所述导电结构14a的顶面高度低于所述扩散阻挡层13的侧壁的顶面高度，刻蚀停止层15，覆盖所述层间介质层11的顶面、所述导电结构14a的顶面、所述扩散阻挡层13的顶面和所述扩散阻挡层13的部分侧壁。
具体的，所述衬底10可为单晶或化合物半导体衬底。主动元件与被动元件(未显示)，例如电晶体、电阻、及电感可形成于衬底10上，衬底10上还形成有覆盖层(overlyinglayers)，覆盖层可包括接触蚀刻停止层(ESL)、层间介电层(I LD)、及金属间介电层(IMD)，其中还形成有金属化层(未显示)。
进一步的，所述扩散阻挡层13的侧壁与所述导电结构14a的高度差大于预设高度h。所述预设高度h例如是30埃。也就是说所述扩散阻挡层13的侧壁与所述刻蚀停止层15的接触的高度大于30埃，通过增加所述扩散阻挡层13的侧壁与所述刻蚀停止层15的接触的表面积，增加所述扩散阻挡层13的侧壁与所述刻蚀停止层15的粘附性，减少所述刻蚀停止层15在跌落测试或者剥离测试的质量机械测试中剥离的风险。
进一步的，所述刻蚀停止层15为单层结构或者至少两层堆叠的结构。所述刻蚀停止层15由电介质材料形成，其可以包括诸如氧化铝、氮化铝、氧化硅、氮化硅、碳化硅、氮氧化硅、碳氮化硅、碳氮氧化硅、或其组合的一种或多种材料。所述刻蚀停止层15可以由相对于后续工艺中上面的电介质层具有高蚀刻选择性的材料形成，使得后续工艺中上面的电介质层的刻蚀可以停止在所述刻蚀停止层15上。
进一步的，所述扩散阻挡层13的材质为氮化钽或钽。所述扩散阻挡层13具有防止所述导电结构14a的导电材料(例如铜)扩散到所述层间介质层11中的作用。采用ALD工艺或者CVD工艺形成所述扩散阻挡层13。
进一步的，所述层间介质层11是ILD（Inter-layer Dielectrics），在其中形成导电结构14a。所述层间介质层11可以由磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、掺杂硼的磷硅酸盐玻璃(BPSG)、掺杂氟的硅酸盐玻璃(FSG)、氧化硅层(使用原硅酸四乙酯(TEOS)形成)或其组合形成；所述层间介质层11也可以是碳硅氧氢化物 (SiCOH)，所述碳硅氧氢化物(SiCOH)包含多孔SiCOH。所述层间介质层11可以使用旋涂、原子层沉积(ALD)、可流动化学气相沉积(FCVD)、化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、低压化学气相沉积(LPCVD)形成。
进一步的，所述导电结构14a可以由铜、铜合金、铝中的一种金属或金属合金、或其组合形成，在本实施例中，所述导电结构14a的材料例如是铜，采用电镀工艺形成。
图2是本发明实施例的集成电路结构的形成方法流程示意图；本实施例还提供一种集成电路结构的形成方法，包括：
步骤S10，提供一衬底，所述衬底上形成有层间介质层，所述层间介质层中形成有开口；
步骤S20，形成有扩散阻挡层，所述扩散阻挡层覆盖所述开口的侧壁和底壁；
步骤S30，形成导电材料层，所述导电材料层填满所述开口并覆盖所述扩散阻挡层的侧壁和底壁，还覆盖所述层间介质层上的顶面；
步骤S40，采用化学机械研磨工艺去除所述层间介质层上的导电材料层以形成导电结构，其中，所述化学机械研磨工艺进行过研磨去除所述开口内预定高度的导电材料层，以暴露出所述扩散阻挡层的部分侧壁；
步骤S50，形成刻蚀停止层，所述刻蚀停止层覆盖所述层间介质层的顶面、所述导电结构的顶面、所述扩散阻挡层的顶面和所述扩散阻挡层的部分侧壁。
图3-图6是本发明实施例的集成电路结构的形成方法步骤对应的结构示意图，下面结合图3-图6详细介绍一种集成电路结构的形成方法。
请参考图3，在步骤S10中，提供一衬底10，所述衬底10可为单晶或化合物半导体衬底。主动元件与被动元件(未显示)，例如电晶体、电阻、及电感可形成于衬底10上，衬底10上还形成有覆盖层(overlying layers)，覆盖层可包括接触蚀刻停止层(ESL)、层间介电层(ILD)、及金属间介电层(IMD)，其中还形成有金属化层(未显示)。
所述衬底10上形成有层间介质层11，所述层间介质层11是ILD（Inter-layerDielectrics），在其中形成导电结构14a。所述层间介质层11可以由磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、掺杂硼的磷硅酸盐玻璃(BPSG)、掺杂氟的硅酸盐玻璃(FSG)、氧化硅层(使用原硅酸四乙酯(TEOS)形成)或其组合形成；所述层间介质层11也可以是碳硅氧氢化物(SiCOH)，所述碳硅氧氢化物 (SiCOH)包含多孔SiCOH。所述层间介质层11可以使用旋涂、原子层沉积(ALD)、可流动化学气相沉积(FCVD)、化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、低压化学气相沉积(LPCVD)形成。
所述层间介质层11内形成有开口12，形成所述开口12的步骤包括：在所述层间介质层11上形成图形化的光刻胶，以图形化的光刻胶为掩膜刻蚀所述层间介质层11，以形成开口12。
请参考图4，在步骤S20中，在所述开口12内形成扩散阻挡层13；并且所述扩散阻挡层13覆盖所述层间介质层11的顶面以及所述开口12的侧壁和底壁，所述扩散阻挡层13用于防止所述导电结构14a的导电材料(例如铜)扩散到所述层间介质层11中，在本实施例中，所述扩散阻挡层13的材质例如是氮化钽或钽。采用ALD工艺或者CVD工艺形成所述扩散阻挡层13。
请参考图5，在步骤S30中，在所述开口12内形成导电材料层14，所述导电材料层14覆盖所述扩散阻挡层13并填满所述开口12，以及延伸至所述层间介质层11上；在本实施例中，所述导电材料层14的材料例如是铜，采用电镀工艺形成所述导电材料层14。
请参考图6，在步骤S40中，采用化学机械研磨工艺去除所述层间介质层11上的导电材料层14和扩散阻挡层13以形成导电结构14a，其中，所述化学机械研磨工艺进行过研磨去除所述开口12内预定高度的导电材料层14，以暴露出所述扩散阻挡层13的部分侧壁。在本实施例中，所述预定高度例如是30埃。所述过研磨工艺中，所述扩散阻挡层13和所述导电材料层14的研磨选择比不同。所述过研磨工艺中，所述扩散阻挡层13的研磨速率小于所述导电材料层14的研磨速率。本领域技术人员知晓如何通过控制研磨压力、研磨液和研磨速度去除所述开口12内预定高度h的导电材料层14，暴露出预定高度h的扩散阻挡层13的侧壁。
通过化学机械研磨方法对所述导电材料层14和扩散阻挡层13进行平坦化处理，具体的，使用化学机械研磨机台进行研磨，所述化学机械研磨机台包括研磨台、研磨垫、研磨头和供液器，所述研磨垫固定安装于所述研磨台上，所述研磨头位于所述研磨垫的上方，用于固定集成电路结构，所述研磨头和所述研磨垫可相对运动，所述供液器位于所述研磨垫的上方，用于盛装研磨液，所述供液器包括供液口，所述供液器中的研磨液通过所述供液口供给至所述研磨垫。使用所述研磨头固定集成电路结构并使得所述导电材料层14远离所述衬底10的一面与所述研磨垫接触，所述供液器中的研磨液通过所述供液口供给至所述研磨垫，同时，控制所述研磨台和所述研磨头相对运动，例如，控制所述研磨台和所述研磨头相对地进行旋转运动，使得所述研磨垫与集成电路结构相对地进行旋转运动，而使得所述研磨垫对所述导电材料层14远离所述衬底10的一面进行研磨。所述研磨液选择性地去除高于所述层间介质层11的部分所述导电材料层14以及开口12内预定高度的部分所述导电材料层14，研磨过程停止于获得所述扩散阻挡层13的裸露侧壁深度大于预定高度h。
根据本实施例，通过刻蚀所述导电材料层14的部分，使得所述导电材料层14的部分与所述扩散阻挡层13的侧壁的部分的高度差大于预定高度h，使得后续形成刻蚀停止层15时，所述刻蚀停止层15和所述扩散阻挡层13接触的表面积增大，增加所述刻蚀停止层15和所述扩散阻挡层13的粘附性，减小在跌落测试或者剥离测试的质量机械测试中刻蚀停止层15剥离的风险。
在一些实施例中，所述研磨垫的材料可为聚氨酯，或者无纺布，或者多孔质树脂。
在一些实施例中，所述研磨液可包括二氧化硅、有机酸或无机酸以及水，其中，所述有机酸可包括乙酸、丙酸、丁酸、柠檬酸、酒石酸、乙二酸、马来酸和邻苯二甲酸中的至少一种，所述无机酸包括盐酸、硝酸和磷酸中的至少一种；或者所述第一研磨液可包括氧化铈、水溶性有机高分子以及水，其中，所述水溶性有机高分子具有羧酸基团或羧酸盐基团。
此外，化学机械研磨工艺可至少包括主研磨工序和去离子水清洗工序，主研磨工序中使用带有研磨颗粒的化学制剂为研磨液对所述导电材料层14进行研磨；去离子水清洗工序中采用的下压力与主研磨工序中采用的下压力方向相同，以使所述导电材料层14、所述扩散阻挡层13的顶表面和所述层间介质层11的表面的粗糙度符合要求。进一步地，化学机械研磨工艺的研磨参数可包括下压力、研磨时间和研磨转速，通过调整研磨参数，可动态调整或修整所述导电材料层14、所述扩散阻挡层13的顶表面和所述层间介质层11的表面的粗糙度，以满足后续工艺步骤的需求。
因此，在本申请的至少一个实施方式中，在去除部分导电材料层14以暴露所述扩散阻挡层13的侧壁的步骤中采用化学机械研磨工艺(CMP)，以形成所述扩散阻挡层13的侧壁高于所述导电结构14a的高度，符合后续工艺步骤的要求，并提高最终形成的半导体器件产品的导电性和良率。
请参考图1，在步骤S50中，在所述导电结构14a上形成刻蚀停止层15，所述刻蚀停止层15覆盖所述层间介质层11的顶面、所述导电结构14a的顶面、所述扩散阻挡层13的顶面和所述扩散阻挡层13的部分侧壁。所述刻蚀停止层15与所述扩散阻挡层13的侧壁的接触高度大于所述预定高度h，所述预定高度h例如是30埃。所述刻蚀停止层15为单层结构或者至少两层堆叠的结构。所述刻蚀停止层15由电介质材料形成，其可以包括诸如氧化铝、氮化铝、氧化硅、氮化硅、碳化硅、氮氧化硅、碳氮化硅、碳氮氧化硅或其组合的一种或多种材料。所述刻蚀停止层15可以由相对于后续工艺中上面的电介质层具有高蚀刻选择性的材料形成，使得后续工艺中上面的电介质层的刻蚀可以停止在所述刻蚀停止层15上。
图7是本发明实施例的集成电路结构的透射电子显微镜图像；由图7可以看出，所述刻蚀停止层15为叠层结构，所述扩散阻挡层13的侧壁高度大于所述导电结构14a的高度，所述刻蚀停止层15与所述扩散阻挡层13的侧壁接触高度大于预定高度h，增加所述蚀刻停止层与所述扩散阻挡层13侧壁附着的表面积，使蚀刻停止层更牢靠，降低在跌落测试或者剥离测试的质量机械测试中刻蚀停止层15剥离的风险。
综上可见，在本发明实施例提供一种集成电路结构及其形成方法中，所述集成电路结构包括衬底和形成于所述衬底上的层间介质层，所述层间介质层中形成有导电结构，所述导电结构和所述层间介质层之间形成有扩散阻挡层，通过形成扩散阻挡层的侧壁高度大于所述导电结构的高度，增加所述扩散阻挡层的侧壁裸露的深度；所述导电结构上形成有刻蚀停止层，使得所述刻蚀停止层与所述扩散阻挡层的侧壁接触，增加后续的蚀刻停止层与所述扩散阻挡层侧壁附着的表面积，使蚀刻停止层更牢靠，来降低在跌落测试或者剥离测试的质量机械测试中刻蚀停止层剥离的风险，进一步的，本发明通过利用化学机械研磨的工艺在研磨到扩散阻挡层时，增加过研磨工艺中研磨导电材料层的时间，去除所述开口内预定高度的导电材料层，暴露出预定高度的扩散阻挡层的侧壁，增加所述扩散阻挡层的侧壁裸露的深度，使得所述刻蚀停止层与所述扩散阻挡层的侧壁接触，增加后续的蚀刻停止层与所述扩散阻挡层侧壁附着的表面积，使蚀刻停止层更牢靠，来降低在跌落测试或者剥离测试的质量机械测试中刻蚀停止层剥离的风险。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种集成电路结构，其特征在于，包括：
衬底；
层间介质层，形成于所述衬底上，所述层间介质层中形成有开口；
扩散阻挡层，所述扩散阻挡层覆盖所述开口的侧壁和底壁；
导电结构，填充于所述开口中，且所述导电结构的顶面高度低于所述扩散阻挡层的侧壁的顶面高度；以及，
刻蚀停止层，覆盖所述层间介质层的顶面、所述导电结构的顶面、所述扩散阻挡层的顶面和所述扩散阻挡层的部分侧壁。
2.如权利要求1所述的集成电路结构，其特征在于，所述扩散阻挡层的侧壁与所述导电结构的高度差大于30埃。
3.如权利要求1所述的集成电路结构，其特征在于，所述刻蚀停止层为氧化铝、氮化铝、氧化硅、氮化硅、碳化硅、氮氧化硅、碳氮化硅、碳氮氧化硅、或其组合的一种或多种材料。
4.如权利要求1所述的集成电路结构，其特征在于，所述导电结构的材质为铜，所述扩散阻挡层的材质为氮化钽或钽。
5.一种集成电路结构的形成方法，其特征在于，包括：
提供一衬底，所述衬底上形成有层间介质层，所述层间介质层中形成有开口；
形成有扩散阻挡层，所述扩散阻挡层覆盖所述开口的侧壁和底壁；
形成导电材料层，所述导电材料层填满所述开口并覆盖所述扩散阻挡层的侧壁和底壁，还覆盖所述层间介质层上的顶面；
采用化学机械研磨工艺去除所述层间介质层上的导电材料层以形成导电结构，其中，所述化学机械研磨工艺进行过研磨去除所述开口内预定高度的导电材料层，以暴露出所述扩散阻挡层的部分侧壁；
形成刻蚀停止层，所述刻蚀停止层覆盖所述层间介质层的顶面、所述导电结构的顶面、所述扩散阻挡层的顶面和所述扩散阻挡层的部分侧壁。
6.如权利要求5所述的集成电路结构的形成方法，其特征在于，所述扩散阻挡层的侧壁与所述导电结构的高度差大于30埃。
7.如权利要求5所述的集成电路结构的形成方法，其特征在于，所述过研磨过程中，所述扩散阻挡层与所述导电材料层的研磨选择比不同。
8.如权利要求7所述的集成电路结构的形成方法，其特征在于，所述过研磨过程中，所述扩散阻挡层的研磨速率小于所述导电材料层的研磨速率。
9.如权利要求5所述的集成电路结构的形成方法，其特征在于，所述导电结构的材质为铜，所述扩散阻挡层的材质为氮化钽或钽。
10.如权利要求5所述的集成电路结构的形成方法，其特征在于，采用电镀工艺形成所述导电材料层。
CN202210566009.3A 2022-05-24 2022-05-24 一种集成电路结构及其形成方法 Active CN114664790B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210566009.3A CN114664790B (zh) 2022-05-24 2022-05-24 一种集成电路结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210566009.3A CN114664790B (zh) 2022-05-24 2022-05-24 一种集成电路结构及其形成方法

Publications (2)

Publication Number Publication Date
CN114664790A CN114664790A (zh) 2022-06-24
CN114664790B true CN114664790B (zh) 2022-08-09

Family

ID=82038002

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210566009.3A Active CN114664790B (zh) 2022-05-24 2022-05-24 一种集成电路结构及其形成方法

Country Status (1)

Country Link
CN (1) CN114664790B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847460A (en) * 1995-12-19 1998-12-08 Stmicroelectronics, Inc. Submicron contacts and vias in an integrated circuit
US6383925B1 (en) * 2000-02-04 2002-05-07 Advanced Micro Devices, Inc. Method of improving adhesion of capping layers to cooper interconnects
JP2004349572A (ja) * 2003-05-23 2004-12-09 Nec Electronics Corp 半導体装置およびその製造方法
CN112397515A (zh) * 2019-08-13 2021-02-23 美光科技公司 包括铝互连件的设备、包括互连件的存储器装置以及相关方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847460A (en) * 1995-12-19 1998-12-08 Stmicroelectronics, Inc. Submicron contacts and vias in an integrated circuit
US6383925B1 (en) * 2000-02-04 2002-05-07 Advanced Micro Devices, Inc. Method of improving adhesion of capping layers to cooper interconnects
JP2004349572A (ja) * 2003-05-23 2004-12-09 Nec Electronics Corp 半導体装置およびその製造方法
CN112397515A (zh) * 2019-08-13 2021-02-23 美光科技公司 包括铝互连件的设备、包括互连件的存储器装置以及相关方法

Also Published As

Publication number Publication date
CN114664790A (zh) 2022-06-24

Similar Documents

Publication Publication Date Title
US6071809A (en) Methods for forming high-performing dual-damascene interconnect structures
US8389410B2 (en) Chemical mechanical polishing method
US5705028A (en) Method of manufacturing a semiconductor device with flattened multi-layer wirings
US8778802B2 (en) Polishing method and method for fabricating semiconductor device
US7208404B2 (en) Method to reduce Rs pattern dependence effect
US6372632B1 (en) Method to eliminate dishing of copper interconnects by the use of a sacrificial oxide layer
US7253098B2 (en) Maintaining uniform CMP hard mask thickness
US20160104680A1 (en) Method of forming metal interconnections of semiconductor device
US6274483B1 (en) Method to improve metal line adhesion by trench corner shape modification
US6495448B1 (en) Dual damascene process
US6251789B1 (en) Selective slurries for the formation of conductive structures
CN114664790B (zh) 一种集成电路结构及其形成方法
US6174813B1 (en) Dual damascene manufacturing process
US6346474B1 (en) Dual damascene process
US6162722A (en) Unlanded via process
US20060115981A1 (en) Forming a dual damascene structure without ashing-damaged ultra-low-k intermetal dielectric
US6461230B1 (en) Chemical-mechanical polishing method
US20040018697A1 (en) Method and structure of interconnection with anti-reflection coating
US7273824B2 (en) Semiconductor structure and fabrication therefor
US6218285B1 (en) Method for forming inter-metal dielectric layers in metallization process
US20040002207A1 (en) Method of ultra low-k device fabrication
US6566249B1 (en) Planarized semiconductor interconnect topography and method for polishing a metal layer to form wide interconnect structures
US6403471B1 (en) Method of forming a dual damascene structure including smoothing the top part of a via
US8048799B2 (en) Method for forming copper wiring in semiconductor device
JP4507457B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant