TW544855B - Dual damascene circuit with upper wiring and interconnect line positioned in regions formed as two layers including organic polymer layer and low-permittivity layer - Google Patents

Dual damascene circuit with upper wiring and interconnect line positioned in regions formed as two layers including organic polymer layer and low-permittivity layer Download PDF

Info

Publication number
TW544855B
TW544855B TW091113271A TW91113271A TW544855B TW 544855 B TW544855 B TW 544855B TW 091113271 A TW091113271 A TW 091113271A TW 91113271 A TW91113271 A TW 91113271A TW 544855 B TW544855 B TW 544855B
Authority
TW
Taiwan
Prior art keywords
layer
dielectric constant
organic polymer
low dielectric
wire
Prior art date
Application number
TW091113271A
Other languages
English (en)
Inventor
Tatsuya Usami
Original Assignee
Nec Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Electronics Corp filed Critical Nec Electronics Corp
Application granted granted Critical
Publication of TW544855B publication Critical patent/TW544855B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

544855 五、發明說明（1) 發明背景 1. 發明領域： 本發明有關一種積體電路裝置，其具有以内連接線彼 此連接之下導線與上導線，且本發明更特別是有關一種依 據雙鑲嵌方法製造之積體電路裝置。 2. 相關技藝之敘述： 為符合更高性能與更小圖樣之積體電路之需求，已有 人研究製造此種積體電路與用於此種積體電路之材料之種 種方法。例如，雖然至今廣泛使用多晶石夕或I呂做為積體電 路之導線材料，但仍需要具有更低電阻之材料以使積體電 路具有更高性能與更小圖樣。 曾建議製造銅材質之積體電路微細導線。然而，銅之 性質使它難以藉由触刻形成圖樣，且銅之抗腐蝕性差。鐘 於此等銅之困難點’較佳使用雙鑲嵌方法以製造具有金屬 (例如銅）製及以垂直内連接線彼此連接之水平下與上導線 在如此藉由雙鑲嵌方法製得之積體電路，即，雙鎮♦ 電路中，因為水平下與上導線係以垂直内連接線彼此連人 接’所以需要在有下導線埋入之下層間膜的上表面上妒 上層間膜、在上層間膜中形成上凹溝與貫穿孔、及在上 溝與貫穿孔中埋入上導線與内連接線。 凹 有一種製造方法，其中 MSQ(甲基矽倍半氧）單層、 至特定深度而在上層間膜中 將上層間膜製成有機聚合物或 藉由自其上表面第一次光蝕刻 形成貫穿孔、及藉由第二次蝕
、發明說明（2) 刻在上層間膜中形成上凹溝及 面。 文貝穿孔同時延伸至下表 另外有一種製造方法，其中 ，緣膜、及第二層所組成，藉由第：、障壁 障壁絕緣層中形成貫穿孔，及-人先蝕刻在第二層與 中形成上凹溝及同時自障壁絕緣；=二光=在第二層 成貫穿孔。 、中之開口在第一層中形 根據上述第一製造方法，因 所以所得之雙鑲嵌電路在結構上為層=膜形成單層， 數相對小、及可降低雙鑲嵌電路之法之步驟 為可使用低密度材料形成上層間膜：故數，：乃因 溝與貫穿孔同時在單層上層間：而’因為上凹 故，難以带点自虹…β Ί腰中化成，由於微觀負載之 難以幵/成良好形狀之上凹溝與 成所欲深度之上凹溝。 牙 及特別難以形 、墓麻：據3 Ϊ:製造方法’因為使障壁絕緣膜位於上凹 形成具有所欲深度之上凹溝。然而，因 為上層間膜而要由三層（包括第一層、障壁絕緣膜、及第 一層）組成，所以結構複雜及製造方法步驟數增加。 再者，因為製成障壁絕緣膜之高密度材料一般且有高 介電常數，所以雙鑲嵌電路之有效介電常數增加。根據第 二製造方法’因為同時形成上凹溝與貫穿孔，所以貫穿孔 易由於過度蝕刻而具有弓型開口形狀⑼⑽丨叫丨1^)。 曰本公開專利公報第1 0- 1 1 250 3號揭示一種積體電路 與其製造方法’解決上述問題。
2138-4949-PF(N).ptd 第6頁 544855 五、發明說明（3) 如附圖第1圖所示’如所揭示之積體電路雙鑲嵌電路 1 〇 〇具有下層間膜1 〇 1 ’其上有相繼沉積之絕緣層1 〇 2、低 介電常數層103、及光罩層104。絕緣層1〇2及光罩層1〇4係 由碎氧化物例如S i 〇2、S i Ox、S i 〇 F、或類似者所製得，及 低介電常數層1 〇 3係由有機材料例如聚四氟乙烯、氟化聚 縮苯胺鍵（polyanile ether flU0ride)、氟化聚醯亞胺等 等製得。 下凹溝111係在下層間膜1〇1中自其上表面至特定深度 形成，及下導線1 0 5係埋在下凹溝1 11中。貫穿孔丨丨2係形 成於絕緣層102，自其上表面貫穿至下表面。内連接線1〇6 係埋在貫穿孔11 2中。 、、 上凹溝113係形成於低介電常數層1〇3，自其上表面貫 穿至下表面’及上導線1〇7係埋在上凹溝丨丨3中。下導線 105、内連接線106、及上導線丨07係由鋁合金製成，及下 導線1 0 5與上導線1 〇 7係以内連接線丨〇 6彼此連接。 下列將簡述製造具有上述結構之雙鑲嵌電路1〇〇之方 法0 首先，將下導線105埋入下凹溝U1中，而下凹 係形成於下層間膜101的上表面至特定深度。使#
物製得之絕緣層102、低介電常數層1〇3、及光 埋有下導線105之下層間膜1〇1的上表面上相繼成^。4名 然後，在光罩層1〇4的上表面上形成具有像上 形狀之開口之阻劑罩（未示出）。藉由電聚蝕刻通過阻劍 在光罩層104中形成對應於上凹溝丨13之開口，然後將阻
544855 五、發明說明（4) 罩移開。 在光罩層104的上表面上及低介電常數層1〇3之曝露部 份的上表面上形成形狀像貫穿孔丨丨2之開口之阻劑罩（未示 出）。藉由電漿蝕刻通過阻劑罩而在低介電常數層丨〇3與絕 緣層1 0 2中形成貫穿孔1 1 2，然後將阻劑罩移開。 藉由電漿#刻通過光罩層104而在低介電常數層中 形成上凹溝11 3。將上凹溝11 3與貫穿孔11 2填充鋁合金， 及以CMP(化學機械研磨）研磨組合的上表面，如此^成雙 鑲欲電路100，此雙鑲嵌電路100包括連接在一起之銅製下 導線105、内連接線1〇6、及上導線1〇7。 對於雙鑲嵌電路100而言，因為低介電常數層1〇3與絕 緣層1 02相對於彼此具有高蝕刻選擇性，所以可使上凹溝' 113與貫穿孔112形成所欲之形狀，以允許内連接線1〇6及 上，線107具有良好電特性。然而，因為絕緣層1〇2係由具 有範圍為4· 2至4· 3之高介電常數之矽氧化物製成，所以^ 以降低整個雙鑲嵌電路丨〇〇之有效介電常數。 雖然在日本公開專利公報第1〇 —1125〇3號中未揭示， 但是因為内連接線1 〇 6功能在於連接上導線丨〇 7與下導線 105，所以下導線1〇5位於内連接線1〇6形成之處。然而， 若形成貫穿孔112所用之電漿蝕刻到達下導線1〇5，那麼 導線1 0 5會被腐餘及降低電特性。 、為消除上述缺點，已知使用障壁絕緣膜（未示出） 下導線105的上表面上保護下導線丨〇5不受形成貫穿孔u 所用之電漿蝕刻之腐蝕。此種障壁絕緣膜一般由氮化矽
第8頁 2138-4949-PF(N).ptd 544855 五、發明說明（5) 成。 在雙鑲嵌雷 成，所以相對於ί 00中’因為絕緣層102係由矽氧化物製 此，當使絕緣Μ ^化石夕障壁絕緣膜具有低蝕刻選擇性。因 膜被蝕刻掉，二進行電漿蝕刻時，極可能使障壁絕緣 發明概述 '有效保護下導線1 0 5。 本發明之目$ 性及能夠降低有：：：種具有形狀良好以供良好電特 路裝置，及製造：二：二數之上導線與内連接線之積體電 根據4=::體電路裝置之方法。 連接線、下層C路裝置具有下導線、上導線、内 電常數層。下凹、、塞:壁絕緣膜、有機聚合物層、及低介 及下導線埋入下！間膜的上表面至特定深度， 之下層間膜的上表面Ζ。卩早壁絕緣臈覆蓋在埋有下導線 在根據本發明之第一 機聚合物層覆蓋在障壁絕緣膜的上以CH為主之有 層覆蓋在有機聚合物層 ㊁：士，及低介電常數 (氫石夕倍半氧），SQ (甲基氫石夕數層是由㈣、_ 化物膜製成。上導線埋在上凹°千孔）、及含碳之矽氧 常數層中’自低介電常數層的 2溝形成於低介電 表面。貫穿孔形成於有機聚合物】：機聚合；層的上 上凹溝底部延伸至下導線的上表面。、:ς絕緣膜中’ ^自 孔中及連接下導線與上導線二者。 連接線係埋在貫穿 在根據本發月之第一積體電路裝置中，低介電常數層 2138-4949-PF(N).ptd 第9頁
544855 五、發明說明（6) ϋίί壁絕緣膜的上表面上’及有機聚合物層覆蓋在低 :人上。上導線埋在上凹溝中’上凹溝形成於有機 層+，自有機聚合物層的上表面至低介電常數層的 上表面。貫穿孔形成於低介電常數層與障 Κ凹溝底部延伸至下導線的上表面，内連接邑； 孑L Τ 。
人第一與第二積體電路裝置而言，上導線位於有機聚 e物層與低介電常數層其中之一者，及内連接線位於另一 者有機聚合物層與低介電常數層具有相對於彼此的高蝕 刻選擇性，以形成有良好形狀之上凹溝及貫穿孔，允許上 =線及内連接線具有良好電特性。有機聚合物層及低介電 吊數層之也、度與介電常數低，如此降低積體電路裝置整體 的有效介電常數。 ^ f上述積體電路裝置中，有機聚合物層由聚伸苯基、 聚伸=基、聚伸芳基醚、及苯并環丁烯之一者製成。因為 有機聚合物層由具有相對於低介電常數層的高蝕刻選擇性 及亦具有低介電常數之材料製成，所以上導線及内連接線 形成良好形狀且具有良好電特性，及降低積體電路裝置整 體的有效介電常數。
低介電常數層及有機聚合物層的至少一者具有多孔結 構。因此’因為低介電常數層及有機聚合物層的至少一者 的介電常數降低，所以進一步降低了積體電路裝置整體的 有效介電常數。 下導線、上導線、及内連接線由銅製成。使下導線、
544855 五、發明說明（7) 上導線、及内連接線形成銅質之所欲圖樣，銅由於本身性 質而難形成圖樣’而在本製造方法中抗腐蝕性低之銅並不 被腐蝕。因此，下導線、上導線、及内連接線具有良好電 特性。 因為以CMP將含碳之矽氧化物膜製得之低介電常數層 的上表面平坦化，所以即使未以CMp將下層間膜與下導線 的上表面平坦化，沉積在上述上表面的低介電常數層與有 機聚合物層的上表面亦是平坦的。因此，當將金屬層沉積 於内有上凹溝的有機聚合物層的上表面上及然後以CMp研 磨以製造上導線時，在有機聚合物層上未留下不欲的金屬 層未移除，及防止了因任何殘留金屬層所致之故障。 根據一種製造第一積體電路裝置之方法，下導線埋在 择下凹溝形成於下層間膜中自下層間膜的上表面 的上表面。以CH為導線之下層間膜 ,.^ 有機聚a物層覆盍在障壁絕緣膜的 上表面，由MSQ、HSQ、MHSQ、及含碳之 低介電常數層覆蓋在有機聚合物 物膜I成的 電常數層中自低介電常丄：：：上表面上’及在低介 表面形成開口。貫穿孔形成物層的上 至障壁絕緣膜的上表面，及上物層中自開口底部 自其上表面至有機聚合物層的：電常數層中 上凹溝底部開口之貫穿孔藉由，，、貝穿孔對準。在 延伸至下導線的上表面，及將金】：㊁部份而 凹溝中，而形成内連接線及上導線。正體里入貝穿孔與上 2138-4949-PF(N).ptd
第11頁 544855 五、發明說明（8广 ^ 對於上述製造第一積體電路裝置之方法而言，低介電 常數層與有機聚合物層具有相對於彼此的高蝕刻選擇性， 允許形成良好形狀之上凹溝與貫穿孔。障壁絕緣膜具有相 對於低介電常數層與有機聚合物層的高蝕刻選擇性，使得 當形成貫穿孔及上凹溝時能防止下導線腐蝕。低介電常數 層及有機聚合物層具有低介電常數，使得可製造具有降低 的有效介電常數的積體電路裝置。 〃 一 根據製造第二積體電路裝置之方法，將低介電 及有機聚合物層相繼覆蓋在障壁絕緣膜的上♦面， ^ 機聚3層中自其上表面至低介電常數層的;表面形 口。2形成於低介電常數聚合物層中自開口底部至障 壁絕緣膜的上表面，及上凹溝形成於有機聚合物層中 上表面至低介電常數層的上表面，與貫穿 ： 除障壁：緣膜曝露部份而使開口在上凹溝底部的貫 伸至下導線的上表面，及將金屬體整體埋入貫 溝，而形成内連接線及上導線。 、 凹 對於上述製造第二積體電路裝置之方 合物層及低介電常數層具有相對於彼此 聚 允許上凹溝與貫穿孔形成良好 =d選擇性， 於低介電常數層及有機聚合物戶古二、、、、味膜具有相對 形成貫穿孔及上凹溝時，；： = = =擇性’使得當 層及低介電常數層具有低介電常數，使得 物 的有效介電常數的積體電路裝置。 有降低 根據製造第三積體電路梦詈之古 电路裝置之方法，在障壁絕緣膜的
第12頁 2138-4949-PF(N).ptd 544855 五、發明說明（9) 上表面上沉積包括含碳之矽氧化物膜的低介電常數層，及 以CMP將低介電常數層的上表面平坦化，其後，在低介電 常數層的平坦化上表面上沉積有機聚合物層。 一 對於上述製造第三積體電路裝置之方法而言，即使未 以CMP將下層間膜及下導線的上表面平坦化，沉"積於上述 之上表面的低介電常數層及有機聚合物層的上表面亦是平 坦的。因此，當在内有凹溝形成的有機聚合物層的上表面 上沉積金屬層時及以CMP研磨金屬層時，在有機胃聚合物層 上；又有不欲的金屬層留下來未移除，及防止了因任何殘留 金屬層所致之故障。 由下列敘述並參考說明本發明實例的附圖，本發明之 上述及其他目的、特徵、及優點將趨明顯。 較佳實施例的詳細敘述 參閱第2至5 c圖在下列敘述本發明之實施例。 如第2圖所示，根據本發明之實施例之積體電路裝置 雙鑲嵌電路200具有其上相繼沉積的障壁絕緣膜2〇2、有機 聚合物層203、低介電常數層204、第一光罩層205、及第 二光罩層206的下層間膜201。 在下層間膜201中自其上表面至一特定深度形成〇·4/ζ m寬度之下凹溝211。將下導線221埋入下凹溝211，並有金 屬障壁207插在下導線221及下凹溝211壁之間。金屬障壁 207具有300 A之厚度及由TaN製成，及下導線221由Cu製 成。 障壁絕緣膜202具有500 A之厚度及由P-SiC製成。障
2138-4949-PF(N).ptd 第13頁 ..... «*，-—..— _
• ' ；r , .- .-..,. I
; ^金號 91113271 L 說 k:j]〇) 壁絕緣膜202係形成於下層間膜201的上表面及下導線221 的上表面上。有機聚合物層203係由以CH為主之有機聚人 物所製，例如，聚伸苯基、聚伸芳基、聚伸芳基醚/笨 環丁烯、或類似者，及具有3000 A的厚度。在有機聚合$ 203及障壁絕緣膜202中自其上表面至下表面形成〇·2Αα:直 徑的貫穿孔212。在貫穿孔212中埋入Cu内連接線222。
、，介電常數層204具有2 0 0 0 A的厚度及由多孔性MSQ製 成第光罩層205具有500A的厚度及由Si 〇2製成。第二 光罩層206具有500A的厚度及由SiN製成。在第二光罩層 2〇6、。第一光罩層2〇5、及低介電常數層2〇4中形成深度曰 300 0 A及寬度〇·4 ^^之上凹溝213。在上凹溝213中埋入cu 的上導線223，並有金屬障壁2〇8插在上導線22 3及上凹溝 213壁之間。金屬障壁2〇8具有3〇〇人之厚度及由^^製成。 對於根據本實施例之雙鑲嵌電路2 0 0而言，以與上導 氺罢方式形成下導線2 2 1。因此，類似於第一與第二 ^ 206之光罩層209、210係位於下層間膜2〇1。
法。、，:列敘述根據本發明之製造雙鑲嵌電路200之方 膜201 百中自直以上與/述之上導線223相同的方式，在下層間 凹溝2U中埋入St 一特定深度形成下凹溝211 ’及在下 絕緣膜20 2、有機後，如第3a圖所示，將障壁 光罩層205、及層2〇3、低介電常數層204、第-在”之下：間‘Π:6:。繼覆蓋在有下導線^ " 電水c V D (化學氣相沉積）成長障壁絕緣膜2 〇 2 ,
2138-4949-PFl(N).ptc
第14頁 544855 五、發明說明（11) 一 及藉由塗敷與烘烤所給材料而形成有機聚合物層2〇3及低 介電常數層204。低介電常數層2〇4係由多孔性MSQ所形 成’該多孔性MSQ係將大量微細氣泡導入塗敷於有機聚合 物層203上表面之MSQ中所形成。 。 少然後，如第3b圖所示，在第二光罩層206的上表面上 形成具有開口形狀像上凹溝213之阻劑罩231。如第3c圖所 示’藉由電漿蝕刻通過阻劑罩231在第二光罩層2〇6中形成 具有對應於上凹溝2 1 3形狀之開口。 在處理第二光罩層2 〇 6後，藉由〇2灰化移除阻劑罩 231。如第4a圖所示，在第二光罩層2〇6的上表面及第一光 罩層2 0 5曝露部份的上表面上形成具有開口形狀像貫穿孔 21 2的阻劑罩2 3 2。 、 如第4b圖所示，藉由電漿蝕刻通過阻劑罩232在第一 光罩層205及低介電常數層2〇4中向下至有機聚合物層2〇3 的上表面連續形成具有對應於貫穿孔2丨2形狀之開口。其 後，如第4c圖所示，藉由電漿蝕刻移除阻劑罩232，及通 過做為钱刻光罩的第一光罩層205在有機聚合物層2〇3中向 下至障壁絕緣膜202的上表面形成貫穿孔21 2。 於有機聚合物層203中形成貫穿孔212之電漿蝕刻中， 使用反應性氣體N2 + %，將階段溫度設定在〇至3 〇。〇之範 圍’將氣壓設定在300至1〇〇〇毫托耳之範圍，及將電力設 定在1 0 0 0至20 00W之範圍。 然後，如第5a圖所示，藉由電漿蝕刻通過做為蝕刻光 罩之第二光罩層206，在第一光罩層2〇5及低介電常數層 2138-4949-PF(N).ptd 笛 ις 百 " 544855 五、發明說明（12) --- 204中向下至有機聚合物層2〇3的上表面連續形成上凹溝 2 1 3。在开> 成上凹溝2 1 3後，藉由有機移除液將上凹溝2 j 3 形成時塗敷於種種區域之沉積物移除。 於第一光罩層205及低介電常數層2〇4中形成上凹溝 213之電漿蝕刻中，使用反應性氣體^ 或 C^ + NjAr + CO，將階段溫度設定在〇至3(rc之範圍，將氣 壓設定在10至100毫托耳之範圍，及將電力設定在1〇〇至 600W之範圍。 然後，如第5b圖所示，藉由電漿蝕刻穿過障壁絕緣膜 202而通過做為姓刻光罩的有機聚合物層203，使貫穿孔 212向下延伸至下導線221的上表面。在如此形成貫穿孔 212後，藉由有機移除液將塗敷於種種區域之沉積物移 除。 於通過障壁絕緣膜20 2延伸貫穿孔212之電漿蝕刻中， 使用反應性氣體C^h + Ng + Ar，將階段溫度設定在〇至3〇 之 範圍’將氣壓設定在10至100毫托耳之範圍，及將電力設 定在100至600W之範圍。 ' 現在自第二光罩層206的上表面至下導線mi的上表面 連續打開上凹溝213及貫穿孔212。如第5c圖所示，藉由賤 鍍在真空中在目前形成之表面上成長金屬障壁208至3〇〇入 之厚度。 然後藉由濺鍍在真空中在金屬障壁208的表面上成長 Cu膜233至1 0 00 A之厚度，及藉由鍍層在Cu膜233表面上成 長Cu層234至6000A之厚度。然後，以CMP研磨金屬障壁
544855 五、發明說明（13) 208、Cu膜23 3、及Cu層234至與第二光罩層206的上表面齊 平之高度，如此完成第2圖所示之雙鑲嵌電路2〇〇。 對於根據本發明之實施例之雙鑲嵌電路2〇〇，以(^為 主的有機聚合物層203的介電常數在2·5至2·6之範圍，及 夕孔性MSQ的低介電常數層204的介電常數在2·〇至2.2之範 圍。因此，整個電路的有效介電常數頗為降低。 特別言之’因為低介電常數層2 〇 4具有多孔結構，所 以整個電路的有效介電常數大為降低。因為低介電常數層 204與有機聚合物層2〇3具有相對於彼此的高蝕刻選擇性， 所以可形成具有所欲形狀之上凹溝2丨3及貫穿孔2丨2，以允 許上導線2 2 3及内連接線2 2 2具有良好電特性。 因為P-SiC之障壁絕緣膜2〇2具有相對於有機聚合物層 203及低介電常數層2〇4之良好蝕刻選擇性，所以可在此種 條件下僅蝕刻障壁絕緣膜202，以便防止下導線221被腐 蝕、。因此，當貫穿孔212及上凹溝213形成時，下導線221 未被腐蝕，提供良好電特徵，例如下導線2 2 j與内連接線 2 2 2之間的電相連。 一 在根據本發明之製造方法中，使用在低介電常數層 204的上表面上所形成的第一光罩層2〇5，#由電聚蝕刻通 匕第一光罩層205，在有機聚合物層2〇3中形成貫穿孔 =2，及在第一光罩層2〇5及低介電常數層2〇4中形成上凹 213因此，不需要本來該在低介電常數層2〇4上表面形 成^移除的阻料，如此防止在形成及移除此種阻劑罩時 ΙΜΙΙΗΙ 2138-4949-PF(N).ptd 第17頁 544855
本發明不限於上述眚竑 背離其範，。例如，在：；；，❻可以種種方式修飾而不 障壁絕緣膜202上声而夕士實例中，說明具有連續覆蓋 …之雙鑲傲電路H有而機聚合物層=及低介電常數層 及有機聚合物層m於障：：：= 冗積低介電常數 製造雙鑲嵌電路。 於P早土、、·邑緣膜202的上表面上而 有機平土述雙鑲嵌電路中，4 了將上表面平坦化而不改變 = 成上導線，而藉由二 電常！二==表Γ:Ρ平坦化。然而，因為可在低介 默續204上輕易進仃CMP，但在有機聚合物層2〇3 ，心對於上述藉由將低介電常數層叫與有機 ς山日203連續阢積於障壁絕緣膜2〇2上表面上所製得之 耿電路而言，可更輕易的將電路的上表面平坦化。 方半ΐί言之，因為下導線221係依據如上導線223之相同 2所製得，埋在下凹溝211内的下導線221係藉由在其内 有下-凹溝211形成之下層間膜201的上表面上形成金屬膜 、未不出），及研磨此金屬膜直到下層間 露出來為止而製得。 的上表面曝 當本發明之發明人實際上以上述之方式製造下導線 221時，發現下導線221的上表面相對於下層間 表面向下凹陷。若在上述結構中形成有機聚合物層°;= 低介電常數層204，那麼此等層的上表面亦在下導線221上 方向下凹陷。然後發明人發現當以CMP研磨金屬障壁2〇8、 Cu膜233、及Cu層234至與第二光罩層2〇6的上表面齊平之
五、發明說明（15) 上留下不欲的金屬層未 高度時’在第二光罩層2〇6的表面 移除，導致故障。 ，避免上述缺陷，較佳為在障壁絕緣膜202的上表面 ^連績沉積低介電常數層204及有機聚合物層2〇3、依 ΓΛ低^電常數層2G4的上表面平坦n然後沉積有機 t 口物層m 〇在此情況下’低介電常數層2 s
HSQ、MHSQ、或含碳之石夕氧化物膜製得。然而，在此等Q材 料中，具有6 (GPa)的高揚氏模組與ίο (Gpa)的高 Vickers硬度的含碳之矽氧化物膜最佳。 D 、此外，上述含碳之矽氧化物膜可藉由電漿CVD方法形 成，使用之氣體可為例如以有機矽烷氣體及含氧氣體為部 份組成’及至少含有它們的氣體，及以有機矽氧氣體為部 份組成及至少含有它的氣體。及藉由使薄膜的條件最適化 而可實現上述機械硬度。 ， 在上述實施例中，低介電常數層204由多孔性MSQ所 製。然而’低介電常數層2〇4可由多孔性HSQ、多孔性 MHSQ、MSQ、HSQ、MHSQ等所製。有機聚合物層2〇3亦可為 在上述實施例中，障壁絕緣膜202由P-SiC所製得。 而，障壁絕緣膜202可由PSiCN、PSiCO、或類似者所製 得0 雖然已使用特定專門用語敘述本發明之較佳實施例， 此種敘述僅供參考目的，及應了解可做更動與變化而不背 離下列申請專利範圍之精神或範疇。 544855 圖式簡單說明 第1圖為顯示習用之積體電路裝置之雙鑲嵌電路内部 結構的垂直剖面圖， 第2圖為顯示根據本發明之積體電路裝置之雙鑲嵌電 路内部結構的垂直剖面圖； 第3a至3c圖為顯示製造第2圖所示積體電路裝置之方 法的連續步驟的垂直剖面圖； 第4a至4c圖為顯示製造第2圖所示積體電路裝置之方 法的連續步驟的垂直剖面圖；及 第5a至5c圖為顯示製造第2圖所示積體電路裝置之方 法的連續步驟的垂直剖面圖。 符號說明： 1 0 1 下層間膜 1 0 3低介電常數層 1 0 5 下導線 1 0 7 上導線 11 2 貫穿孔 200 雙鑲嵌電路 2 0 2 障壁絕緣膜 204 低介電常數層 20 6第二光罩層 2 0 8 金屬障壁 210 光罩層 2 1 2 貫穿孔 100 雙鑲嵌電路 1 0 2 絕緣層 104 光罩層 1 0 6 内連接線 111下凹溝 11 3上凹溝 2 0 1下層間膜 203 有機聚合物層 205第一光罩層 2 0 7金屬障壁 20 9 光罩層 2 11下凹溝
2138-4949-PF(N).ptd 第20頁 544855 圖式簡單說明 221 下導線 223 上導線 2 3 2 阻劑罩 234 Cu 膜 2 1 3上凹溝 2 2 2内連接線 2 3 1 阻劑罩 233 Cu 膜 第21頁 2l38-4949-PF(N).ptd

Claims (1)

  1. 544855 ：__ 案號91113271_年屮月丨< 日 修正客_: \ ... -...... …―.---. X六、申請專利範圍 1. 一種積體電路裝置，包括： 一下層間膜； 一下導線，係埋在該下層間膜内自其上表面至指定深 度所形成之一下凹溝内； 一障壁絕緣膜，係覆蓋在該具有下導線埋在其内所形 成之下凹溝内之下層間膜上表面； 一有機聚合物層，係以CH為主及覆蓋在該障壁絕緣膜 上表面； 一低介電常數層，係覆蓋在該有機聚合物層上表面及 由MSQ、HSQ、MHSQ、及含碳之矽氧化物膜之一者所製； 一上導線，係埋在形成於該低介電常數層内自其上表 面至該有機聚合物層上表面之一上凹溝内；及 一内連接線，係埋在形成於該有機聚合物層與該障壁 絕緣膜内自該上凹溝底部至該下導線上表面之一貫穿孔 内。 2. —種積體電路裝置，包括： 一下層間膜； 一下導線，係埋在該下層間膜内自其上表面至指定深 度所形成之一下凹溝内； 一障壁絕緣膜，係覆蓋在該具有下導線埋在其内所形 成之下凹溝内之下層間膜上表面； 一低介電常數層，係覆蓋在該障壁絕緣膜上表面及由 MSQ、HSQ、MHSQ、及含碳之矽氧化物膜之一者所製； 一有機聚合物層，係以CH為主及覆蓋在該低介電常數
    2138-4949-PFl(N).ptc 第22頁 544855 _案號91113271_年月曰 修正_^ 六、申請專利範圍 層上表面； 一上導線，係埋在形成於該有機聚合物層内自其上表 面至該低介電常數層上表面之一上凹溝内；及 一内連接線，係埋在形成於該低介電常數層與該障壁 絕緣膜内自該上凹溝底部至該下導線上表面之一貫穿孔 1苯 第伸 圍聚 範由 利係 專層 請物 申合 如聚 •機 3 斗 〇 有 内該 中 其 置 裝 路 電 體 積 之 述 所 項 醚 基 芳 伸 聚 基 芳 伸 聚 基 苯 成第伸 製圍聚 者範由 一 利係 之專層 烯請物 丁申合 環如聚 并4.機 苯 有 及 該 中 其 置 裝 路 電 體 積 之 述 所 項 醚 基 芳 伸 聚 、 基 芳 伸 聚 Λ 基 少 至 之 層 物 合 1聚 成第機 製圍有 者範該 一利與 之專層 烯請數 丁申常 環如電 并5介 苯 低 及 該 中 其 置 裝 路 體 積 之 述 所 項 結 孔 多 有 具 者 中 其 置 裝 路 電 體 積 之 述 所 項 2 第 圍 範 利 專 請 申 如 6 結 孔 多 有 具 者 - 少 至 之 層 物 合 聚 機 有 該 與 層 數 常 vf>、^ 介 〇 該構 由 係 線 接 §c 内 …該 第及 圍 、 範線 利導 專上 青亥 古口 士一口 中、 如線 7·導 下 該 中 其 置 裝 路 體 積 之 述 所 項 製 所 由 係 線 接 备c 内 _該 第及 圍 、 範線 利導 專上 青亥 古口=口 中、 如線 8導 下 該 中 其 置 裝 路 體 積 之 述 所 項 製 所 膜 物 化 氧 矽 之 :碳 第含 圍該 範括 利包 專層 請數 申常 如電 9介 低 該 中 其 置 裝 路 電 體 積 之 述 所 項 學 化 以 有 具 及
    2138-4949-PFl(N).ptc 第23頁 544855 _案號91113271_年月曰 修正_^ 六、申請專利範圍 機械研磨平坦化之上表面。 1 0. —種製造積體電路裝置之方法，該積體電路裝置 係如申請專利範圍第1項所述，該方法包括下列步驟： 在該下層間膜内自其上表面至指定深度所形成之下凹 溝内埋入下導線； 在該具有下導線埋在其内之下層間膜上表面上沉積障 壁絕緣膜； 在該障壁絕緣膜上表面上沉積以CH為主之有機聚合物 層； 在該有機聚合物層上表面上沉積由MSQ、HSQ、MHSQ、 及含碳之矽氧化物膜之一者所製之低介電常數層； 在該低介電常數層内自其上表面至該有機聚合物層上 表面形成一開口； 在該有機聚合物層内自該開口底部至該障壁絕緣膜上 表面形成貫穿孔； 在該低介電常數層自其上表面至該有機聚合物層上表 面對準該貫穿孔形成上凹溝； 藉由移除該障壁絕緣膜曝露部份而將在該上凹溝底部 開口之該貫穿孔延伸至下導線上表面；及 在該貫穿孔與該上凹溝内整體埋入金屬體，而形成該 内連接線及該上導線。 11. 一種製造積體電路裝置之方法，該積體電路裝置 係如申請專利範圍第2項所述，該方法包括下列步驟： 在該下層間膜内自其上表面至指定深度所形成之下凹
    2138-4949-PFl(N).ptc 第24頁 544855 _案號91113271_年月曰 修正__ 六、申請專利範圍 溝内埋入下導線； 在該具有下導線埋在其内之下層間膜上表面上沉積障 壁絕緣膜； 在該障壁絕緣膜上表面上沉積由MSQ、HSQ、MHSQ、及 含碳之矽氧化物膜之一者所製之低介電常數層； 在該低介電常數層上表面上沉積以CH為主之有機聚合 物層； 在該有機聚合物層内自其上表面至該低介電常數層上 表面形成一開口； 在該低介電常數層内自該開口底部至該障壁絕緣膜上 表面形成貫穿孔； 在該有機聚合物層自其上表面至該低介電常數層上表 面對準該貫穿孔形成上凹溝； 藉由移除該障壁絕緣膜曝露部份而將在該上凹溝底部 開口之該貫穿孔延伸至下導線上表面；及 在該貫穿孔與該上凹溝内整體埋入金屬體，而形成該 内連接線及該上導線。 1 2. —種製造積體電路裝置之方法，該積體電路H 係如申請專利範圍第9項所述，該方法包括下列步驟： 在該下層間膜内自其上表面至指定深度所形成之下凹 溝内埋入下導線； 在該具有下導線埋在其内之下層間膜上表面上沉積障 壁絕緣膜； 在該障壁絕緣膜上表面上沉積由含碳之矽氧化物膜之
    2138-4949-PFl(N).ptc 第25頁 544855 _案號91113271_年月曰 修正__ 六、申請專利範圍 一者所製之低介電常數層； 以化學機械研磨使該低介電常數層上表面平坦化； 在該低介電常數層上表面上沉積以CH為主之有機聚合 物層； 在該有機聚合物層内自其上表面至該低介電常數層上 表面形成一開口； 在該低介電常數層内自該開口底部至該障壁絕緣膜上 表面形成貫穿孔； 在該有機聚合物層自其上表面至該低介電常數層上表 面對準該貫穿孔形成上凹溝； 藉由移除該障壁絕緣膜曝露部份而將在該上凹溝底部 開口之該貫穿孔延伸至下導線上表面；及 在該貫穿孔與該上凹溝内整體埋入金屬體，而形成該 内連接線及該上導線。
    2138-4949-PFl(N).ptc 第26頁
TW091113271A 2001-06-25 2002-06-18 Dual damascene circuit with upper wiring and interconnect line positioned in regions formed as two layers including organic polymer layer and low-permittivity layer TW544855B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001191134 2001-06-25

Publications (1)

Publication Number Publication Date
TW544855B true TW544855B (en) 2003-08-01

Family

ID=19029805

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091113271A TW544855B (en) 2001-06-25 2002-06-18 Dual damascene circuit with upper wiring and interconnect line positioned in regions formed as two layers including organic polymer layer and low-permittivity layer

Country Status (3)

Country Link
US (1) US6977438B2 (zh)
KR (1) KR20030001356A (zh)
TW (1) TW544855B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW544855B (en) * 2001-06-25 2003-08-01 Nec Electronics Corp Dual damascene circuit with upper wiring and interconnect line positioned in regions formed as two layers including organic polymer layer and low-permittivity layer
JP2003037162A (ja) * 2001-07-23 2003-02-07 Tokyo Electron Ltd 半導体装置の製造方法
TWI257120B (en) * 2003-06-18 2006-06-21 Fujitsu Ltd Method for manufacturing semiconductor device
KR20050114784A (ko) * 2004-06-01 2005-12-07 동부아남반도체 주식회사 반도체 소자의 구리배선 형성방법
US8309459B1 (en) * 2011-07-03 2012-11-13 Nanya Technology Corporation Semiconductor process
US8779600B2 (en) 2012-01-05 2014-07-15 International Business Machines Corporation Interlevel dielectric stack for interconnect structures

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3399252B2 (ja) 1996-10-03 2003-04-21 ソニー株式会社 半導体装置の製造方法
JP2910713B2 (ja) * 1996-12-25 1999-06-23 日本電気株式会社 半導体装置の製造方法
JP3305251B2 (ja) 1998-02-26 2002-07-22 松下電器産業株式会社 配線構造体の形成方法
JP3078812B1 (ja) 1998-03-26 2000-08-21 松下電器産業株式会社 配線構造体の形成方法
US6197696B1 (en) 1998-03-26 2001-03-06 Matsushita Electric Industrial Co., Ltd. Method for forming interconnection structure
JP2000068376A (ja) 1998-08-26 2000-03-03 Matsushita Electronics Industry Corp 半導体装置及びその製造方法
JP2000091422A (ja) 1998-09-16 2000-03-31 Sony Corp 多層配線構造の製造方法
JP2001044191A (ja) * 1999-07-27 2001-02-16 Sony Corp 積層絶縁膜とその製造方法および半導体装置とその製造方法
JP3769426B2 (ja) * 1999-09-22 2006-04-26 東京エレクトロン株式会社 絶縁膜形成装置
JP2002050742A (ja) * 2000-07-31 2002-02-15 Nec Corp 半導体装置およびその製造方法
JP2002164428A (ja) * 2000-11-29 2002-06-07 Hitachi Ltd 半導体装置およびその製造方法
US6583047B2 (en) * 2000-12-26 2003-06-24 Honeywell International, Inc. Method for eliminating reaction between photoresist and OSG
US6603204B2 (en) * 2001-02-28 2003-08-05 International Business Machines Corporation Low-k interconnect structure comprised of a multilayer of spin-on porous dielectrics
TW544855B (en) * 2001-06-25 2003-08-01 Nec Electronics Corp Dual damascene circuit with upper wiring and interconnect line positioned in regions formed as two layers including organic polymer layer and low-permittivity layer
JP2003077920A (ja) * 2001-09-04 2003-03-14 Nec Corp 金属配線の形成方法

Also Published As

Publication number Publication date
US6977438B2 (en) 2005-12-20
US20020195711A1 (en) 2002-12-26
KR20030001356A (ko) 2003-01-06

Similar Documents

Publication Publication Date Title
TW518683B (en) Semiconductor device and method of manufacturing the same
TWI222170B (en) Interconnect structures containing stress adjustment cap layer
TWI253113B (en) Method of forming low resistance vias
US7534696B2 (en) Multilayer interconnect structure containing air gaps and method for making
TW533535B (en) Damascene processing using dielectric barrier films
JP5430946B2 (ja) 相互接続構造体形成方法
US7507659B2 (en) Fabrication process of a semiconductor device
CN108615703B (zh) 具有全包覆线的互连体
US10014213B2 (en) Selective bottom-up metal feature filling for interconnects
CN100369247C (zh) 改进的hdp氮化物基ild盖层
JPWO2004107434A1 (ja) 配線構造およびその製造方法
JP2011014904A (ja) ビアがガウジングされた相互接続構造体及びその製造方法
JP2001338978A (ja) 半導体装置及びその製造方法
JP2007281114A (ja) 半導体装置の製造方法および半導体装置
TW200421547A (en) Method for manufacturing a semiconductor component having a barrier-lined opening
JP2008060243A (ja) 半導体装置およびその製造方法
JP3686325B2 (ja) 半導体装置及びその製造方法
JP5400355B2 (ja) 半導体装置
JP2007294625A (ja) 半導体装置の製造方法
TW544855B (en) Dual damascene circuit with upper wiring and interconnect line positioned in regions formed as two layers including organic polymer layer and low-permittivity layer
JP2001007202A (ja) 半導体装置の製造方法
CN100485920C (zh) 具有双层硅碳化合物阻挡层的集成电路
JPH11233630A (ja) 半導体装置の製造方法およびこれを用いた半導体装置
JP3924501B2 (ja) 集積回路装置の製造方法
TWI322471B (en) A semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method