JPH11340541A - 半導体磁気抵抗素子及びその製造方法 - Google Patents
半導体磁気抵抗素子及びその製造方法Info
- Publication number
- JPH11340541A JPH11340541A JP10147607A JP14760798A JPH11340541A JP H11340541 A JPH11340541 A JP H11340541A JP 10147607 A JP10147607 A JP 10147607A JP 14760798 A JP14760798 A JP 14760798A JP H11340541 A JPH11340541 A JP H11340541A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor magnetoresistive
- electrode
- film
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】
【課題】 従来よりも小型化が可能な半導体磁気抵抗素
子及びその製造方法を提供する。 【解決手段】 半導体磁気抵抗膜２は半導体基板１上に
所定形状に引き回し形成される。金属薄膜は半導体磁気
抵抗膜２上に形成され、短絡電極３及び素子電極４とな
る。線間領域Ｓは、引き回し形成される各半導体磁気膜
２間に形成され、５０μｍよりも小さい間隔を有する。
子及びその製造方法を提供する。 【解決手段】 半導体磁気抵抗膜２は半導体基板１上に
所定形状に引き回し形成される。金属薄膜は半導体磁気
抵抗膜２上に形成され、短絡電極３及び素子電極４とな
る。線間領域Ｓは、引き回し形成される各半導体磁気膜
２間に形成され、５０μｍよりも小さい間隔を有する。
Description
【０００１】
【発明の属する技術分野】本発明は、回転又は変位等の
検出に用いられる、半導体磁気抵抗素子及びその製造方
法に関するものである。
検出に用いられる、半導体磁気抵抗素子及びその製造方
法に関するものである。
【０００２】
【従来の技術】従来の半導体磁気抵抗素子としては、特
開平９−４５９７５号公報等に開示されるものがある。
この半導体磁気抵抗素子は、シリコン（Si）からなる半
導体基板上に、インジウム（In）とアンチモン（Sb）と
を含む半導体磁気抵抗膜を略葛折状に形成し、前記半導
体磁気抵抗膜上の所定箇所に、クロム（Cr）や銅（Cu）
等の各金属薄膜により、電気信号の取り出し用の素子電
極（外部に引き出すための引き出し電極）及び抵抗値調
整用の短絡電極を形成し、前記素子電極の一部分が外部
に露出するように前記半導体磁気抵抗膜上を保護膜で覆
ってなるものである。
開平９−４５９７５号公報等に開示されるものがある。
この半導体磁気抵抗素子は、シリコン（Si）からなる半
導体基板上に、インジウム（In）とアンチモン（Sb）と
を含む半導体磁気抵抗膜を略葛折状に形成し、前記半導
体磁気抵抗膜上の所定箇所に、クロム（Cr）や銅（Cu）
等の各金属薄膜により、電気信号の取り出し用の素子電
極（外部に引き出すための引き出し電極）及び抵抗値調
整用の短絡電極を形成し、前記素子電極の一部分が外部
に露出するように前記半導体磁気抵抗膜上を保護膜で覆
ってなるものである。
【０００３】前述した半導体磁気抵抗素子の製造方法に
あっては、前記半導体基板となるシリコンウエハを真空
槽内に投入し、前記シリコンウエハ上に真空蒸着法（２
元蒸着法）によって半導体磁気抵抗層を形成し、その
後、前記シリコンウエハを前記真空槽から取り出し、略
葛折状の半導体磁気抵抗膜２が得られるようにフォトリ
ソグラフィ法等によって前記半導体磁気抵抗層をパター
ニングした後、適宜溶剤によってエッチング処理を行
う。
あっては、前記半導体基板となるシリコンウエハを真空
槽内に投入し、前記シリコンウエハ上に真空蒸着法（２
元蒸着法）によって半導体磁気抵抗層を形成し、その
後、前記シリコンウエハを前記真空槽から取り出し、略
葛折状の半導体磁気抵抗膜２が得られるようにフォトリ
ソグラフィ法等によって前記半導体磁気抵抗層をパター
ニングした後、適宜溶剤によってエッチング処理を行
う。
【０００４】次に、前記シリコンウエハを再び前記真空
槽内に投入し、前記半導体磁気抵抗膜２上に前記金属薄
膜を真空蒸着法し、その後、前記シリコンウエハを前記
真空槽から取り出し、前記金属薄膜をパターニング処理
することによって、所定形状の前記短絡電極及び前記素
子電極を得る。そして、前記半導体磁気抵抗膜及び前記
短絡電極，前記素子電極上にポリイミド等の絶縁材料を
スピンコート等の手段によって塗布し、パターニング及
びエッチング処理し、焼成することによって前記保護膜
５を形成し、最終工程によって前記シリコンウエハをダ
イシングすることによって個々の半導体磁気抵抗素子が
得られるものである。
槽内に投入し、前記半導体磁気抵抗膜２上に前記金属薄
膜を真空蒸着法し、その後、前記シリコンウエハを前記
真空槽から取り出し、前記金属薄膜をパターニング処理
することによって、所定形状の前記短絡電極及び前記素
子電極を得る。そして、前記半導体磁気抵抗膜及び前記
短絡電極，前記素子電極上にポリイミド等の絶縁材料を
スピンコート等の手段によって塗布し、パターニング及
びエッチング処理し、焼成することによって前記保護膜
５を形成し、最終工程によって前記シリコンウエハをダ
イシングすることによって個々の半導体磁気抵抗素子が
得られるものである。
【０００５】
【発明が解決しようとする課題】かかる半導体磁気抵抗
素子は、前記半導体磁気抵抗膜をフォトソリグラフィ法
等によってパターニングし、その後エッチング処理を行
うことによって、略葛折状の前記半導体磁気抵抗膜を得
るものであるが、エッチング処理により葛折された前記
半導体磁気抵抗膜の線間は通常約５０μｍ〜数百μｍと
されており、この線間は素子サイズを決定づける大きな
要因となっている。従って、特に抵抗値の大きな半導体
磁気抵抗素子を得る場合、線間の下限が約５０μｍであ
るため、このサイズが素子小型化に対し支障を与えてい
る。
素子は、前記半導体磁気抵抗膜をフォトソリグラフィ法
等によってパターニングし、その後エッチング処理を行
うことによって、略葛折状の前記半導体磁気抵抗膜を得
るものであるが、エッチング処理により葛折された前記
半導体磁気抵抗膜の線間は通常約５０μｍ〜数百μｍと
されており、この線間は素子サイズを決定づける大きな
要因となっている。従って、特に抵抗値の大きな半導体
磁気抵抗素子を得る場合、線間の下限が約５０μｍであ
るため、このサイズが素子小型化に対し支障を与えてい
る。
【０００６】
【発明が解決しようとする課題】そこで、本発明は前記
問題点に着目し、従来よりも小型化が可能な半導体磁気
抵抗素子及びその製造方法を提供するものである。
問題点に着目し、従来よりも小型化が可能な半導体磁気
抵抗素子及びその製造方法を提供するものである。
【０００７】
【課題を解決するための手段】本発明は、前記課題を解
決するため、半導体基板上に所定形状に引き回し形成さ
れる半導体磁気抵抗膜と、前記半導体磁気抵抗膜上に形
成される素子電極及び短絡電極と、引き回し形成される
前記各半導体磁気抵抗膜間に５０μｍよりも小さい間隔
で形成される線間領域と、を有するものである。
決するため、半導体基板上に所定形状に引き回し形成さ
れる半導体磁気抵抗膜と、前記半導体磁気抵抗膜上に形
成される素子電極及び短絡電極と、引き回し形成される
前記各半導体磁気抵抗膜間に５０μｍよりも小さい間隔
で形成される線間領域と、を有するものである。
【０００８】また、前記線間領域は、レーザあるいはイ
オンビームで形成してなるものである。
オンビームで形成してなるものである。
【０００９】また、半導体基板上に半導体磁気抵抗膜
と、素子電極及び短絡電極となる金属薄膜とを順次積層
形成して素子部を構成し、前記素子部をレーザあるいは
イオンビームを用いて、５０μｍよりも小さな間隔を有
する線間領域を形成してなる半導体磁気抵抗素子の製造
方法である。
と、素子電極及び短絡電極となる金属薄膜とを順次積層
形成して素子部を構成し、前記素子部をレーザあるいは
イオンビームを用いて、５０μｍよりも小さな間隔を有
する線間領域を形成してなる半導体磁気抵抗素子の製造
方法である。
【００１０】
【発明の実施の形態】本発明は、半導体磁気抵抗素子及
びその製造方法に関し、半導体基板１となるシリコンウ
エハ上に半導体磁気抵抗膜２となる半導体磁気抵抗層
と、短絡電極３及び素子電極４となる金属薄膜とを順次
積層形成して素子部を構成し、前記素子部を収束レーザ
ビームあるいはイオンビームを用いて、５０μｍよりも
小さな間隔、例えば１０μｍの線間領域Ｓを形成するこ
とができ、従来の半導体磁気抵抗素子に比べ小型化が可
能となる。
びその製造方法に関し、半導体基板１となるシリコンウ
エハ上に半導体磁気抵抗膜２となる半導体磁気抵抗層
と、短絡電極３及び素子電極４となる金属薄膜とを順次
積層形成して素子部を構成し、前記素子部を収束レーザ
ビームあるいはイオンビームを用いて、５０μｍよりも
小さな間隔、例えば１０μｍの線間領域Ｓを形成するこ
とができ、従来の半導体磁気抵抗素子に比べ小型化が可
能となる。
【００１１】また、線間領域Ｓの１０μｍを達成し、従
来の線間５０μｍの葛折の長さ及び電極面積の同じ素子
に対して、約２０％の素子サイズ低減を図ることができ
る。また、素子サイズの低減を図ることで、１枚のシリ
コンウエハから生成される半導体磁気抵抗素子の取り数
を増やすことができ生産性を向上させることが可能とな
る。
来の線間５０μｍの葛折の長さ及び電極面積の同じ素子
に対して、約２０％の素子サイズ低減を図ることができ
る。また、素子サイズの低減を図ることで、１枚のシリ
コンウエハから生成される半導体磁気抵抗素子の取り数
を増やすことができ生産性を向上させることが可能とな
る。
【００１２】
【実施例】以下、本発明を添付図面に記載の実施例に基
づき説明する。
づき説明する。
【００１３】図１は本発明の実施例の半導体磁気抵抗素
子を示す斜視図、図２は前記半導体磁気抵抗素子の製造
方法を示す流れ図である。
子を示す斜視図、図２は前記半導体磁気抵抗素子の製造
方法を示す流れ図である。
【００１４】図１において、１は、シリコン（Si）から
なる半導体基板である。２は、半導体基板上に形成さ
れ、磁気抵抗変化率の高いインジウムアンチモン（InS
b）やインジウムヒ素（InAs）等からなり、後述する製
造方法によって形成される略葛折状の半導体磁気抵抗膜
であり、略葛折状のとなる各半導体磁気抵抗膜２の線間
は１０μｍの微少距離となる線間領域Ｓを有している。
３は、半導体磁気抵抗膜２の所定位置に形成され、銅
（Cu）やアルミ（Al）等の金属薄膜からなる短絡電極で
ある。４は、半導体磁気抵抗膜２の両端部にそれぞれ形
成され、短絡電極３と同材料からなる素子電極である。
５は、素子電極４のが露出し、かつ短絡電極３及び半導
体磁気抵抗膜２上を覆うように形成されるポリイミド等
の絶縁材料からなる保護膜である。以上の各部によって
半導体磁気抵抗素子が構成される。
なる半導体基板である。２は、半導体基板上に形成さ
れ、磁気抵抗変化率の高いインジウムアンチモン（InS
b）やインジウムヒ素（InAs）等からなり、後述する製
造方法によって形成される略葛折状の半導体磁気抵抗膜
であり、略葛折状のとなる各半導体磁気抵抗膜２の線間
は１０μｍの微少距離となる線間領域Ｓを有している。
３は、半導体磁気抵抗膜２の所定位置に形成され、銅
（Cu）やアルミ（Al）等の金属薄膜からなる短絡電極で
ある。４は、半導体磁気抵抗膜２の両端部にそれぞれ形
成され、短絡電極３と同材料からなる素子電極である。
５は、素子電極４のが露出し、かつ短絡電極３及び半導
体磁気抵抗膜２上を覆うように形成されるポリイミド等
の絶縁材料からなる保護膜である。以上の各部によって
半導体磁気抵抗素子が構成される。
【００１５】次に、図２を用いて、本発明における半導
体磁気抵抗素子の製造方法を説明する。
体磁気抵抗素子の製造方法を説明する。
【００１６】先ず、半導体基板１となるシリコンウエハ
（Si）上に、分子線エピタキシ法等の手段によって膜厚
３〜５μｍの半導体磁気抵抗膜２となる半導体磁気抵抗
層を形成する（ステップＳ１）。
（Si）上に、分子線エピタキシ法等の手段によって膜厚
３〜５μｍの半導体磁気抵抗膜２となる半導体磁気抵抗
層を形成する（ステップＳ１）。
【００１７】次に、前記半導体磁気抵抗層上を覆うよう
に、短絡電極３及び素子電極４となる銅やアルミ等の膜
厚０．１μｍ〜１μｍの金属薄膜を真空蒸着法やスパッ
タリング法等によって形成し素子部を得る（ステップＳ
２）。
に、短絡電極３及び素子電極４となる銅やアルミ等の膜
厚０．１μｍ〜１μｍの金属薄膜を真空蒸着法やスパッ
タリング法等によって形成し素子部を得る（ステップＳ
２）。
【００１８】次に、前記金属薄膜を図１で示すような所
定形状の短絡電極３及び素子電極４が得られるようにフ
ォトリソグラフィ法等によってパターニング処理し（ス
テップＳ３）、その後、適宜溶剤を用いて前記金属薄膜
のエッチング処理を行う（ステップＳ４）。
定形状の短絡電極３及び素子電極４が得られるようにフ
ォトリソグラフィ法等によってパターニング処理し（ス
テップＳ３）、その後、適宜溶剤を用いて前記金属薄膜
のエッチング処理を行う（ステップＳ４）。
【００１９】前記工程によって素子電極３及び短絡電極
４を得た後、収束ＹＡＧレーザビームもしくはイオンビ
ームを走査し、図１で示すような素子部形状（略葛折形
状）になるように、前記素子部周辺と、線間領域Ｓとを
形成する（ステップＳ５）。
４を得た後、収束ＹＡＧレーザビームもしくはイオンビ
ームを走査し、図１で示すような素子部形状（略葛折形
状）になるように、前記素子部周辺と、線間領域Ｓとを
形成する（ステップＳ５）。
【００２０】次に、前記シリコンウエハ上に、スピンコ
ート等の手段を用い、ポリイミド等の絶縁材料（保護膜
材）を塗布し（ステップＳ６）、フォトリソグラフィ法
等によってパターニング処理した後（ステップＳ７）、
適宜溶剤を用いてエッチング処理を行い所定形状の保護
膜５を形成する（ステップＳ８）。そして、前記シリコ
ンウエハを高温槽に投入し、熱処理（保護膜焼成）を施
すことにより硬質な保護膜５が得られる（ステップＳ
９）。
ート等の手段を用い、ポリイミド等の絶縁材料（保護膜
材）を塗布し（ステップＳ６）、フォトリソグラフィ法
等によってパターニング処理した後（ステップＳ７）、
適宜溶剤を用いてエッチング処理を行い所定形状の保護
膜５を形成する（ステップＳ８）。そして、前記シリコ
ンウエハを高温槽に投入し、熱処理（保護膜焼成）を施
すことにより硬質な保護膜５が得られる（ステップＳ
９）。
【００２１】そして、最終工程による前記シリコンウエ
ハのダイシングによって、個々の半導体磁気抵抗素子が
得られる（ステップＳ１０）。
ハのダイシングによって、個々の半導体磁気抵抗素子が
得られる（ステップＳ１０）。
【００２２】かかる半導体磁気抵抗素子は、前記半導体
磁気抵抗層を、収束ＹＡＧレーザビームもしくはイオン
ビームを走査して所定形状の半導体磁気抵抗膜（素子
部）２を形成するため、５０μｍよりも小さな微少距離
間隔（例えば、１０μｍ）となる線間領域Ｓを有する半
導体磁気抵抗素子を得ることが可能となり、従来の半導
体磁気抵抗素子に比べ小型化が可能となる。また、線間
領域Ｓの１０μｍを達成し、従来の線間５０μｍの葛折
の長さ及び電極面積の同じ素子に対して、約２０％の素
子サイズ低減を図ることができる。また、素子サイズの
低減を図ることで、１枚のシリコンウエハから生成され
る半導体磁気抵抗素子の取り数を増やすことができ生産
性を向上させることが可能となる。
磁気抵抗層を、収束ＹＡＧレーザビームもしくはイオン
ビームを走査して所定形状の半導体磁気抵抗膜（素子
部）２を形成するため、５０μｍよりも小さな微少距離
間隔（例えば、１０μｍ）となる線間領域Ｓを有する半
導体磁気抵抗素子を得ることが可能となり、従来の半導
体磁気抵抗素子に比べ小型化が可能となる。また、線間
領域Ｓの１０μｍを達成し、従来の線間５０μｍの葛折
の長さ及び電極面積の同じ素子に対して、約２０％の素
子サイズ低減を図ることができる。また、素子サイズの
低減を図ることで、１枚のシリコンウエハから生成され
る半導体磁気抵抗素子の取り数を増やすことができ生産
性を向上させることが可能となる。
【００２３】また、本実施例では、短絡電極３及び素子
電極４をパターニング及びエッチング処理によって形成
するようにしたが、収束ＹＡＧレーザビームもしくはイ
オンビームを用いることによって、短絡電極３及び素子
電極４となる前記金属薄膜と下地となる前記半導体磁気
抵抗層と同時に除去されることになるため、前記金属薄
膜のパターン形成を、略葛折形状の長辺に沿った方向に
ついては行わなくとも良く、パターニング処理における
制約が１次元少なくなり、製造工程を簡素化できるとい
った利点を有している。
電極４をパターニング及びエッチング処理によって形成
するようにしたが、収束ＹＡＧレーザビームもしくはイ
オンビームを用いることによって、短絡電極３及び素子
電極４となる前記金属薄膜と下地となる前記半導体磁気
抵抗層と同時に除去されることになるため、前記金属薄
膜のパターン形成を、略葛折形状の長辺に沿った方向に
ついては行わなくとも良く、パターニング処理における
制約が１次元少なくなり、製造工程を簡素化できるとい
った利点を有している。
【００２４】尚、本実施例の前記半導体磁気抵抗層を分
子線エピタキシ法を用いて形成するようにしたが、真空
蒸着法やスパッタリング法等によって形成しても良い。
子線エピタキシ法を用いて形成するようにしたが、真空
蒸着法やスパッタリング法等によって形成しても良い。
【００２５】また、本実施例における短絡電極３及び素
子電極４は、銅やアルミ等からなる１層構造の電極部構
成で説明したが、本発明における短絡電極及び素子電極
は、クロム（Cr）と銅等の２層構造であっても良い。
子電極４は、銅やアルミ等からなる１層構造の電極部構
成で説明したが、本発明における短絡電極及び素子電極
は、クロム（Cr）と銅等の２層構造であっても良い。
【００２６】
【発明の効果】本発明は、半導体磁気抵抗素子及びその
製造方法に関し、収束ＹＡＧレーザビームもしくはイオ
ンビームを走査して所定形状の素子部を形成すること
で、前記半導体磁気抵抗膜の線間領域を５０μｍよりも
小さな間隔とすることができ、半導体磁気抵抗素子の小
型化を図ることが可能となる。
製造方法に関し、収束ＹＡＧレーザビームもしくはイオ
ンビームを走査して所定形状の素子部を形成すること
で、前記半導体磁気抵抗膜の線間領域を５０μｍよりも
小さな間隔とすることができ、半導体磁気抵抗素子の小
型化を図ることが可能となる。
【００２７】また、小型化が可能となることから、１枚
のシリコンウエハから生成される半導体磁気抵抗素子の
取り数を増やすことができ生産性を向上させることが可
能となる。
のシリコンウエハから生成される半導体磁気抵抗素子の
取り数を増やすことができ生産性を向上させることが可
能となる。
【図１】本発明の実施例の半導体磁気抵抗素子を示す斜
視図。
視図。
【図２】同上実施例の半導体磁気抵抗素子の製造方法を
示す流れ図。
示す流れ図。
１ 半導体基板 ２ 半導体磁気抵抗素子 ３ 短絡電極 ４ 素子電極 ５ 保護膜 Ｓ 線間領域
Claims (3)
- 【請求項１】 半導体基板上に所定形状に引き回し形成
される半導体磁気抵抗膜と、前記半導体磁気抵抗膜上に
形成される素子電極及び短絡電極と、引き回し形成され
る前記各半導体磁気抵抗膜間に５０μｍよりも小さい間
隔で形成される線間領域と、を有することを特徴とする
半導体磁気抵抗素子。 - 【請求項２】 前記線間領域は、レーザあるいはイオン
ビームで形成してなることを特徴とする請求項１に記載
の半導体磁気抵抗素子。 - 【請求項３】 半導体基板上に半導体磁気抵抗膜と、素
子電極及び短絡電極となる金属薄膜とを順次積層形成し
て素子部を構成し、前記素子部をレーザあるいはイオン
ビームを用いて、５０μｍよりも小さな間隔を有する線
間領域を形成してなることを特徴とする半導体磁気抵抗
素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10147607A JPH11340541A (ja) | 1998-05-28 | 1998-05-28 | 半導体磁気抵抗素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10147607A JPH11340541A (ja) | 1998-05-28 | 1998-05-28 | 半導体磁気抵抗素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11340541A true JPH11340541A (ja) | 1999-12-10 |
Family
ID=15434164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10147607A Pending JPH11340541A (ja) | 1998-05-28 | 1998-05-28 | 半導体磁気抵抗素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11340541A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006508528A (ja) * | 2002-11-27 | 2006-03-09 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 磁気抵抗センサ素子及び磁気抵抗センサ素子の角度誤差を低減する方法 |
| JP2013036862A (ja) * | 2011-08-09 | 2013-02-21 | Alps Electric Co Ltd | 磁気検出装置とその製造方法 |
| JP2014098611A (ja) * | 2012-11-14 | 2014-05-29 | Nidec Sankyo Corp | 磁気センサ装置およびその製造方法 |
| US9590172B2 (en) | 2014-04-01 | 2017-03-07 | Au Optronics Corporation | Sensing device |
-
1998
- 1998-05-28 JP JP10147607A patent/JPH11340541A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006508528A (ja) * | 2002-11-27 | 2006-03-09 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 磁気抵抗センサ素子及び磁気抵抗センサ素子の角度誤差を低減する方法 |
| JP2013036862A (ja) * | 2011-08-09 | 2013-02-21 | Alps Electric Co Ltd | 磁気検出装置とその製造方法 |
| JP2014098611A (ja) * | 2012-11-14 | 2014-05-29 | Nidec Sankyo Corp | 磁気センサ装置およびその製造方法 |
| US9590172B2 (en) | 2014-04-01 | 2017-03-07 | Au Optronics Corporation | Sensing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5128745A (en) | Semiconductor device with thin film resistor | |
| JPH11340541A (ja) | 半導体磁気抵抗素子及びその製造方法 | |
| JP2573912B2 (ja) | 異なった厚さの金属層を形成する方法 | |
| JP2001168667A (ja) | 弾性表面波装置の製造方法 | |
| JPH03104118A (ja) | 半導体装置の製造方法 | |
| JP3572874B2 (ja) | 半導体集積回路の製造方法 | |
| JPH03283477A (ja) | 磁気抵抗効果素子とその製造方法 | |
| JPH05144812A (ja) | 半導体装置の製造方法 | |
| JPH07161723A (ja) | 金属パターンの形成方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH0320809B2 (ja) | ||
| JPH11340543A (ja) | 半導体磁気抵抗素子の製造方法 | |
| JPH11340540A (ja) | 半導体磁気抵抗素子 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH023926A (ja) | 配線の形成方法 | |
| JPS628030B2 (ja) | ||
| JPS60154539A (ja) | アルミ配線の形成方法 | |
| JPH06112196A (ja) | 半導体装置の製造方法 | |
| JPS62222657A (ja) | 導体配線およびその形成方法 | |
| JPH0453131A (ja) | 半導体装置の製造方法 | |
| JPH05291254A (ja) | 半導体装置の製造方法 | |
| JPH03280431A (ja) | 多層配線の製造方法および装置 | |
| JPS6122863B2 (ja) | ||
| JP2000353752A (ja) | 半導体装置およびその製造方法 | |
| JPS6297348A (ja) | 半導体装置の製造方法 |