JPH11340543A - 半導体磁気抵抗素子の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 半導体磁気抵抗膜の酸化膜除去工程を廃止で
きる半導体磁気抵抗素子の製造方法を提供する。 【解決手段】 半導体磁気抵抗膜形成工程はシリコンウ
エハ（半導体基板）８を真空槽内に投入し、シリコンウ
エハ８上に真空蒸着法によって半導体磁気抵抗層（半導
体磁気抵抗膜）９を形成する。金属薄膜形成工程は前記
真空槽内によって、半導体磁気抵抗層９上に連続して素
子電極７及び短絡電極６となる金属薄膜を形成する。電
極部形成工程は、シリコンウエハ８を前記真空槽から取
り出し、所定形状の素子電極７及び短絡電極６を形成す
る。半導体磁気抵抗膜形成工程は素子電極７及び短絡電
極６を形成した後、半導体磁気抵抗層９をエッチング処
理し、所定形状の半導体磁気抵抗膜２を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、回転又は変位等の
検出に用いられる、半導体磁気抵抗素子の製造方法に関
するものである。

【０００２】

【従来の技術】従来の半導体磁気抵抗素子としては、特
開平９−４５９７５号公報等に開示されるものがある。
この半導体磁気抵抗素子は、図４に示すように、シリコ
ン（Si）からなる半導体基板１上に、インジウム（In）
とアンチモン（Sb）とを含む半導体磁気抵抗膜２を形成
し、半導体磁気抵抗膜２上に、クロム（Cr）や銅（Cu）
等の各金属薄膜により、抵抗値調整用の短絡電極３と、
電気信号の取り出し用の素子電極（外部に引き出すため
の引き出し電極）４とが形成され、素子電極４は、素子
電極４の一部分が半導体磁気抵抗素子２の端部に接続さ
れるとともに、半導体基板１上に延長形成される。ま
た、半導体磁気抵抗素子は、半導体基板１上に形成され
る素子電極４が外部に露出するように半導体磁気抵抗膜
２上を保護膜５で覆ってなるものである。

【０００３】このような半導体磁気抵抗素子の製造方法
を図５に示す。ステップＳ１において、半導体基板１と
なるシリコンウエハを真空槽内に投入し、前記シリコン
ウエハ上に真空蒸着法（２元蒸着法）によって半導体磁
気抵抗層を形成する。ステップＳ２において、前記シリ
コンウエハを前記真空槽から取り出し、略葛折状の半導
体磁気抵抗膜２が得られるようにフォトリソグラフィ法
等によって前記半導体磁気抵抗層をパターニングされ、
その後エッチング処理される。ステップＳ３において、
前記真空槽から取り出されることによって半導体磁気抵
抗膜２の表面に形成される酸化膜を、例えば塩酸処理を
行い除去する。ステップＳ４において、再び前記真空槽
内に前記シリコンウエハを投入し、半導体磁気抵抗膜２
上に前記金属薄膜を真空蒸着法によって形成する。ステ
ップＳ５において、前記真空槽から前記シリコンウエハ
を取り出し、前記金属薄膜をパターニング処理すること
によって、所定形状の短絡電極３及び素子電極４を得
る。ステップＳ６において、短絡電極３及び素子電極４
上にポリイミド等の絶縁材料をスピンコート等の手段に
よって塗布し、パターニング、エッチング処理及び加熱
処理を施すことによって保護膜５を形成する。ステップ
Ｓ７において、前記シリコンウエハをダイシングするこ
とによって個々の半導体磁気抵抗素子が得られる。

【０００４】

【発明が解決しようとする課題】前述した半導体磁気抵
抗素子の製造過程において、ステップＳ３における酸化
膜除去工程は、半導体磁気抵抗膜２と短絡電極３及び素
子電極４との接触抵抗を低く抑え、素子特性を良好に保
つ上で非常に重要となる工程である。しかしながら、前
記酸化膜除去工程において、前記酸化膜を除去し、前記
酸化膜を除去した半導体磁気抵抗膜２上に前記金属薄膜
を形成することは、製造工程が煩雑になるばかりでな
く、半導体磁気抵抗膜２の表面に前記酸化膜が形成され
ることは、除去するとは言え、半導体磁気抵抗膜２と前
記金属薄膜との前記接触抵抗を低く抑え、素子特性を向
上させる点から信頼性に劣るといった問題点を有してい
る。また、前記酸化膜を除去する塩酸処理を行う溶剤
は、刺激臭を有しており製造工程における大掛かりな排
気設備が必要となり設備費及び製造コストが高くなって
しまうといった問題点を有している。

【０００５】そこで、本発明は前記問題点に着目し、半
導体磁気抵抗膜の酸化膜除去工程を廃止できる半導体磁
気抵抗素子の製造方法を提供するものである。

【０００６】

【課題を解決するための手段】本発明は、前記課題を解
決するため、半導体基板を真空槽内に投入し、前記半導
体基板上に真空蒸着法によって半導体磁気抵抗層を形成
する半導体磁気抵抗層形成工程と、前記真空槽内におい
て、前記半導体磁気抵抗層形成工程に連続して前記半導
体磁気抵抗層上に素子電極及び短絡電極となる金属薄膜
を形成する金属薄膜形成工程と、前記金属薄膜形成工程
後に、前記半導体基板を前記真空槽から取り出し、所定
形状の前記素子電極及び前記短絡電極を形成する電極部
形成工程と、前記電極部形成工程後に所定形状の前記半
導体磁気抵抗膜を形成する半導体磁気抵抗膜形成工程
と、を含むものである。

【０００７】また、前記金属薄膜形成工程は、前記半導
体磁気抵抗層上に第１金属薄膜を形成する第１金属薄膜
形成工程と、前記第１金属薄膜上に第２金属薄膜を形成
する第２金属薄膜形成工程と、を含むものである。

【０００８】また、前記電極部形成工程及び前記半導体
磁気抵抗膜形成工程は、フォトリソグラフィ法によるパ
ターニング処理後に、エッチング処理し、前記素子電極
及び前記短絡電極、前記半導体磁気抵抗膜を形成してな
るものである。

【０００９】

【発明の実施の形態】本発明は、半導体磁気抵抗素子の
製造方法に関し、シリコンウエハ（半導体基板）８を真
空槽内に投入し、シリコンウエハ８上に真空蒸着法によ
って半導体磁気抵抗層（半導体磁気抵抗膜）９を形成し
（半導体磁気抵抗層形成工程）、前記真空槽内におい
て、半導体磁気抵抗層９に連続して素子電極７及び短絡
電極６となる第１金属薄膜層（金属薄膜）１０及び第２
金属薄膜層（金属薄膜）１１を半導体磁気抵抗層９上に
形成し（金属薄膜形成工程）、その後、シリコンウエハ
８を前記真空槽から取り出し、所定形状の素子電極７及
び短絡電極６を形成するため、第２金属薄膜層１１及び
第１電極薄膜層１０をパターニング及びエッチング処理
を施して、第２電極部１２及び第１電極部１３を順次形
成し（電極部形成工程）、そして、所定形状の半導体磁
気抵抗膜２を形成するため、半導体磁気抵抗層９をパタ
ーニング及びエッチング処理を施し（半導体磁気抵抗膜
形成工程）、その後、素子電極７が外部に露出するよう
に保護膜５を形成し、そしてシリコンウエハ８をダイシ
ングすることによって個々の半導体磁気抵抗素子が得ら
れるものである。

【００１０】前述したように、従来必要とされていた半
導体磁気抵抗膜２の表面の形成される酸化膜の除去工程
をなくすことができ、半導体磁気抵抗素子の製造工程の
簡素化を図ることが可能となり、また、半導体磁気抵抗
膜２と第１電極部（金属薄膜）との酸化膜により接触抵
抗を考慮する必要がなくなるため、半導体磁気抵抗素子
の素子特性における信頼性を向上させることができる。
また、製造環境においても従来必要とされていた大掛か
りな排気設備が不要となり、設備費及び製造コストを低
減することができる。

【００１１】

【実施例】以下、本発明を添付図面に記載の実施例に基
づき説明するが、従来例と同様もしくは相当箇所には同
一符号を付して、その詳細な説明は省く。

【００１２】図１は本発明の実施例の半導体磁気抵抗素
子を示す斜視図、図２は前記半導体磁気抵抗素子の製造
方法を示す要部断面図、図３は前記半導体磁気抵抗素子
の製造方法を示す流れ図である。

【００１３】図１において、１は、シリコン（Si）から
なる半導体基板である。２は、半導体基板上に形成さ
れ、磁気抵抗変化率の高いインジウムアンチモン（InS
b）やインジウムヒ素（InAs）等からなる半導体磁気抵
抗膜である。５は、後述する素子電極が外部に露出し、
かつ後述する短絡電極及び半導体磁気抵抗膜２上を覆う
ように形成されるポリイミド等の絶縁材料からなる保護
膜である。６及び７は、本発明の特徴となる後述する製
造方法によって半導体磁気抵抗膜２上に形成され、クロ
ム（Cr）等の第１電極部（後で詳述する）及び銅（Cu）
等の第２電極部（後で詳述する）から構成される短絡電
極及び素子電極である。以上の各部によって半導体磁気
抵抗素子が構成される。

【００１４】次に、図２及び図３を用いて、本発明にお
ける半導体磁気抵抗素子の製造方法を説明する。

【００１５】先ず、シリコンウエハ（半導体基板）８を
真空槽内に投入し、真空蒸着法によって膜厚２〜５μｍ
の半導体磁気抵抗層（半導体磁気抵抗膜）９を形成する
「ステップＳ１（半導体磁気抵抗層形成工程），図３
（ａ）」。

【００１６】その後、同層内において、半導体磁気抵抗
層９の形成工程に連続して、半導体磁気抵抗層９上にク
ロム等の金属薄膜からなる０．０５μｍ〜０．３μｍ程
度の第１金属薄膜層１０、及び銅等の金属薄膜からなる
０．５μｍ〜１．５μｍ程度の第２金属薄膜層１１を真
空蒸着法によって順次積層形成する「ステップＳ２，Ｓ
３（金属薄膜形成工程）、図３（ｂ）」。

【００１７】次に、真空槽からシリコンウエハ８を取り
出し、最上層となる第２金属薄膜層１１を図１，図２で
示すような所定形状の短絡電極６及び素子電極７とする
ため、フォトリソグラフィ法によってパターニング処理
し「ステップＳ４」、塩化第２鉄溶液等を用いてエッチ
ング処理を行い、第２電極部１２を形成する「ステップ
Ｓ５（電極部形成工程）、図３（ｃ）」。

【００１８】その後、水酸化カリウムとフェリシアン化
カリウムとの混合液等を用いて、ステップＳ５によりエ
ッチング処理された所定箇所を再びエッチング処理し、
第１電極部１３を形成する「ステップＳ６（電極部形成
工程）、図３（ｄ）」。

【００１９】次に、半導体磁気抵抗層９を図１で示すよ
うな略葛折形状とするため、フォトリソグラフィ法によ
ってパターニング処理し「ステップＳ７」、硝酸と乳酸
とグリコール酸の混合液等を用いてエッチング処理し、
所定形状の半導体磁気抵抗膜２を形成する「ステップＳ
８（半導体磁気抵抗膜形成工程）、図３（ｅ）」。

【００２０】次に、半導体磁気抵抗膜２上に、例えばポ
リイミド等の絶縁材料（保護膜材）をスピンコート等の
手段によって塗布して絶縁層を形成する「ステップＳ
９」。そして、シリコンウエハ８上に形成される素子電
極６が露出するように前記絶縁部材をフォトリソグラフ
ィ法によってパターニング処理することで「ステップＳ
１０」、図１及び図２で示すような所定形状の保護膜５
が得られ「ステップＳ１１、図３（ｆ）」。その後、熱
処理（保護膜焼成）することにより硬質の保護膜５が得
られる「ステップＳ１２」。

【００２１】そして、最終工程によるシリコンウエハ８
のダイシングによって、個々の半導体磁気抵抗素子が得
られる「ステップＳ１３、図３（ｇ）」。

【００２２】かかる半導体磁気抵抗素子の製造方法は、
シリコンウエハ８を真空槽に投入し、真空蒸着法によっ
て半導体磁気抵抗層９を形成後、シリコンウエハ８を前
記真空槽から取り出すことなく、半導体磁気抵抗層９の
形成工程に連続して、各金属薄膜１０，１１を真空蒸着
法によって形成し、その後、前記真空槽からシリコンウ
エハ８を取り出し、前記各工程によって順次積層形成さ
れた各層９，１０，１１をパターニング及びエッチング
処理を施すことによって、半導体磁気抵抗膜２上に酸化
膜除去工程を無くして短絡電極６及び素子電極７を形成
することができる。従って、従来必要とされていた半導
体磁気抵抗層の表面に形成される酸化膜の除去工程をな
くすことができ、半導体磁気抵抗素子の製造工程の簡素
化を図ることが可能となる。また、半導体磁気抵抗膜２
と第１電極部１３との酸化膜により接触抵抗を考慮する
必要がなくなるため、半導体磁気抵抗素子の素子特性に
おける信頼性が向上する。

【００２３】また、製造環境においても従来必要とされ
ていた大掛かりな排気設備が不要となり、設備費及び製
造コストを低減することができる。

【００２４】前述した本実施例では、素子電極６となる
金属薄膜を半導体磁気抵抗膜２上に形成する製造方法を
説明したが、図４で示すように素子電極４が半導体磁気
抵抗膜２に接続するとともに、半導体基板１上に形成さ
れる半導体磁気抵抗素子の製造方法にも、本発明の製造
方法を適用することが可能となる。この方法を以下に示
す。

【００２５】先ず、半導体基板上に半導体磁気抵抗層及
び短絡電極及び素子電極となる金属薄膜を真空蒸着法に
よって連続して順次積層形成する（半導体磁気抵抗層，
金属薄膜形成工程）。

【００２６】そして、真空槽から前記半導体基板を取り
出し、素子電極の形成部分をパターニング及びエッチン
グ処理することによって、前記半導体磁気抵抗層及び前
記金属薄膜を除去する（前記金属薄膜の除去領域を前記
半導体磁気抵抗層の除去領域より若干大きくなるように
エッチング処理する）。

【００２７】その後、素子電極の形成部分のみに前記金
属薄膜を形成するためマスキング処理を施し、前記半導
体基板を再び前記真空槽に投入し、前記金属薄膜が前記
半導体磁気抵抗層に接続され、かつ前記半導体基板上に
積層されるように真空蒸着法によって形成する。

【００２８】そして、前記真空槽から前記半導体基板を
取り出して、前記金属薄膜及び前記半導体磁気抵抗層を
それぞれパターニング及びエッチング処理を施して所定
形状の素子電極及び短絡電極、半導体磁気抵抗膜を形成
することによって、前記半導体基板上に前記素子電極が
形成される半導体磁気抵抗素子が得られる（電極部，半
導体磁気抵抗膜形成工程）。

【００２９】従って、前述した実施例同様に、酸化膜の
除去工程を必要としない半導体磁気抵抗素子の製造方法
が得られるものとなる。

【００３０】尚、本実施例では、クロムと銅との各金属
薄膜による２層構造の電極部構成を説明したが、本発明
は、図４で示す銅やアルミ等による金属薄膜の１層構造
の電極部構成であっても良い。

【００３１】

【発明の効果】本発明は、半導体磁気抵抗素子の製造方
法に関し、酸化膜除去工程を廃止することが可能となる
ため、前記半導体磁気抵抗素子の製造工程の簡素化を図
ることが可能となるとともに、半導体磁気抵抗膜と、素
子電極及び短絡電極となる金属薄膜との酸化膜により接
触抵抗を考慮する必要がなくなるため、前記半導体磁気
抵抗素子の素子特性の信頼性を向上させることが可能と
なる。

【００３２】また、製造環境においても従来必要とされ
ていた大掛かりな排気設備が不要となり、設備費及び製
造コストを低減することができる。

【図面の簡単な説明】

【図１】本発明の実施例の半導体磁気抵抗素子を示す斜
視図。

【図２】同上実施例の半導体磁気抵抗素子の製造方法を
示す流れ図。

【図３】同上実施例の製造方法を示す半導体磁気抵抗素
子の要部断面図。

【図４】従来の半導体磁気抵抗素子の要部断面図。

【図５】同上従来の製造方法を示す流れ図。

【符号の説明】

１ 半導体基板 ２ 半導体磁気抵抗素子 ５ 保護膜 ６ 短絡電極 ７ 素子電極 ８ シリコンウエハ（半導体基板） ９ 半導体磁気抵抗層（半導体磁気抵抗膜） １０ 第１金属薄膜層（金属薄膜） １１ 第２金蔵薄膜層（金属薄膜） １２ 第２電極部 １３ 第１電極部

Claims (3)

【特許請求の範囲】
1. 【請求項１】 半導体基板を真空槽内に投入し、前記半
   導体基板上に真空蒸着法によって半導体磁気抵抗層を形
   成する半導体磁気抵抗層形成工程と、前記真空槽内にお
   いて、前記半導体磁気抵抗層形成工程に連続して前記半
   導体磁気抵抗層上に素子電極及び短絡電極となる金属薄
   膜を形成する金属薄膜形成工程と、前記金属薄膜形成工
   程後に、前記半導体基板を前記真空槽から取り出し、所
   定形状の前記素子電極及び前記短絡電極を形成する電極
   部形成工程と、前記電極部形成工程後に所定形状の前記
   半導体磁気抵抗膜を形成する半導体磁気抵抗膜形成工程
   と、を含むことを特徴とする半導体磁気抵抗素子の製造
   方法。
2. 【請求項２】 前記金属薄膜形成工程は、前記半導体磁
   気抵抗層上に第１金属薄膜を形成する第１金属薄膜形成
   工程と、前記第１金属薄膜上に第２金属薄膜を形成する
   第２金属薄膜形成工程と、を含むことを特徴とする請求
   項１に記載の半導体磁気抵抗素子の製造方法。
3. 【請求項３】 前記電極部形成工程及び前記半導体磁気
   抵抗膜形成工程は、フォトリソグラフィ法によるパター
   ニング処理後に、エッチング処理し、前記素子電極及び
   前記短絡電極、前記半導体磁気抵抗膜を形成してなるこ
   とを特徴とする請求項１もしくは請求項２に記載の半導
   体磁気抵抗素子の製造方法。