JPH1197761A - 半導体磁気抵抗素子及びその製造方法 - Google Patents
半導体磁気抵抗素子及びその製造方法Info
- Publication number
- JPH1197761A JPH1197761A JP9258268A JP25826897A JPH1197761A JP H1197761 A JPH1197761 A JP H1197761A JP 9258268 A JP9258268 A JP 9258268A JP 25826897 A JP25826897 A JP 25826897A JP H1197761 A JPH1197761 A JP H1197761A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor
- semiconductor magnetoresistive
- forming
- compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】
【課題】 Cu蒸着膜（電極部）とInSb半導体磁気抵抗膜
との密着性に優れ、かつ製造工程を煩雑にすることなく
十分な磁気抵抗特性が得られる半導体磁気抵抗素子を提
供する。 【解決手段】 半導体基板１はシリコンからなる。InSb
半導体磁気抵抗膜２は半導体基板１上にＭＢＥ法により
形成される。Cr蒸着膜３は半導体磁気抵抗膜２上に蒸着
法により形成されCrからなる。短絡電極４及び素子電極
５はCr蒸着膜３上に蒸着法もしくはスパッタリング法に
より形成されCuからなる。Cu−In合金１１は半導体磁気
抵抗膜２の少なくとも一部に形成される。
との密着性に優れ、かつ製造工程を煩雑にすることなく
十分な磁気抵抗特性が得られる半導体磁気抵抗素子を提
供する。 【解決手段】 半導体基板１はシリコンからなる。InSb
半導体磁気抵抗膜２は半導体基板１上にＭＢＥ法により
形成される。Cr蒸着膜３は半導体磁気抵抗膜２上に蒸着
法により形成されCrからなる。短絡電極４及び素子電極
５はCr蒸着膜３上に蒸着法もしくはスパッタリング法に
より形成されCuからなる。Cu−In合金１１は半導体磁気
抵抗膜２の少なくとも一部に形成される。
Description
【０００１】
【発明の属する技術分野】本発明は、回転又は変位等の
検出に用いられ、半導体基板上に半導体材料薄膜を形成
した半導体磁気抵抗素子に関するものである。
検出に用いられ、半導体基板上に半導体材料薄膜を形成
した半導体磁気抵抗素子に関するものである。
【０００２】
【従来の技術】従来の半導体磁気抵抗素子は、特開平２
−５８８８０号公報に開示されるものがある。この半導
体磁気抵抗素子は、アルミナ基板上にInSb半導体磁気抵
抗膜及びCr（クロム），Cu（銅）を蒸着法により順次積
層形成し、Cr及びCuの各層をフォトリソ技術及びエッチ
ング技術を用いて所定形状の短絡電極及び素子電極のパ
ターンを形成し、その後、フォトリソ技術及びエッチン
グ技術を用いて所定形状のInSb半導体磁気抵抗膜を形成
することで得られるものである。
−５８８８０号公報に開示されるものがある。この半導
体磁気抵抗素子は、アルミナ基板上にInSb半導体磁気抵
抗膜及びCr（クロム），Cu（銅）を蒸着法により順次積
層形成し、Cr及びCuの各層をフォトリソ技術及びエッチ
ング技術を用いて所定形状の短絡電極及び素子電極のパ
ターンを形成し、その後、フォトリソ技術及びエッチン
グ技術を用いて所定形状のInSb半導体磁気抵抗膜を形成
することで得られるものである。
【０００３】かかる半導体磁気抵抗素子は、前記InSb半
導体磁気抵抗膜と前記Cu蒸着膜との間に前記Cr蒸着膜を
形成することにより、前記Cu蒸着膜と前記InSb半導体磁
気抵抗膜との密着力を高めることが可能となるものであ
る。
導体磁気抵抗膜と前記Cu蒸着膜との間に前記Cr蒸着膜を
形成することにより、前記Cu蒸着膜と前記InSb半導体磁
気抵抗膜との密着力を高めることが可能となるものであ
る。
【０００４】
【発明が解決しようとする課題】前述した半導体磁気抵
抗素子は、前記Cu蒸着膜と前記InSb半導体磁気抵抗膜と
の密着性に優れ、外部リードとの接続が容易であるもの
の、前記Cuの蒸着膜と前記InSb半導体磁気抵抗膜との間
の接触抵抗が高くなってしまい、十分な磁気抵抗特性
（磁束密度に対する抵抗値変化）を得ることが難しいと
いった問題点を有している。接触抵抗を低くし十分な磁
気抵抗特性を得るためには、前記InSb半導体磁気抵抗膜
を平滑に形成し、前記Cr蒸着膜との接触面積を小さく保
つことで磁気抵抗特性を向上させることが可能となるが
（前記InSb半導体磁気抵抗膜の表面に凹凸があると前記
Cr蒸着膜との接触面積が大きくなり接触抵抗が高くなり
磁気抵抗特性が低下する）、前記各電極と前記InSb半導
体磁気抵抗膜との密着性が低下したり、前記InSb半導体
磁気抵抗膜の製造工程が非常に煩雑になるといった問題
点を有している。
抗素子は、前記Cu蒸着膜と前記InSb半導体磁気抵抗膜と
の密着性に優れ、外部リードとの接続が容易であるもの
の、前記Cuの蒸着膜と前記InSb半導体磁気抵抗膜との間
の接触抵抗が高くなってしまい、十分な磁気抵抗特性
（磁束密度に対する抵抗値変化）を得ることが難しいと
いった問題点を有している。接触抵抗を低くし十分な磁
気抵抗特性を得るためには、前記InSb半導体磁気抵抗膜
を平滑に形成し、前記Cr蒸着膜との接触面積を小さく保
つことで磁気抵抗特性を向上させることが可能となるが
（前記InSb半導体磁気抵抗膜の表面に凹凸があると前記
Cr蒸着膜との接触面積が大きくなり接触抵抗が高くなり
磁気抵抗特性が低下する）、前記各電極と前記InSb半導
体磁気抵抗膜との密着性が低下したり、前記InSb半導体
磁気抵抗膜の製造工程が非常に煩雑になるといった問題
点を有している。
【０００５】そこで、本発明は前記問題点に着目し、Cu
蒸着膜（電極部）とInSb半導体磁気抵抗膜との密着性に
優れ、かつ製造工程を煩雑にすることなく十分な磁気抵
抗特性が得られる半導体磁気抵抗素子及びその製造方法
を提供するものである。
蒸着膜（電極部）とInSb半導体磁気抵抗膜との密着性に
優れ、かつ製造工程を煩雑にすることなく十分な磁気抵
抗特性が得られる半導体磁気抵抗素子及びその製造方法
を提供するものである。
【０００６】
【課題を解決するための手段】本発明は、前記課題を解
決するため、シリコン，ガリウムヒ素，ガリウムリンの
何れか一つの半導体材料からなる半導体基板と、前記半
導体基板上にＭＢＥ法により形成されるInSb半導体磁気
抵抗膜と、前記半導体磁気抵抗膜上に蒸着法により形成
され、Cr，Cr化合物，Ni，Ni化合物，Ti，Ti化合物の何
れか一つからなる蒸着膜と、前記蒸着膜上に蒸着法もし
くはスパッタリング法により形成されCuまたはCu化合物
からなる短絡電極及び素子電極と、前記半導体磁気抵抗
膜の少なくとも一部に形成されるCu−In合金と、から構
成されるものである。
決するため、シリコン，ガリウムヒ素，ガリウムリンの
何れか一つの半導体材料からなる半導体基板と、前記半
導体基板上にＭＢＥ法により形成されるInSb半導体磁気
抵抗膜と、前記半導体磁気抵抗膜上に蒸着法により形成
され、Cr，Cr化合物，Ni，Ni化合物，Ti，Ti化合物の何
れか一つからなる蒸着膜と、前記蒸着膜上に蒸着法もし
くはスパッタリング法により形成されCuまたはCu化合物
からなる短絡電極及び素子電極と、前記半導体磁気抵抗
膜の少なくとも一部に形成されるCu−In合金と、から構
成されるものである。
【０００７】また、表面に粒状のInが形成されるよう
に、シリコン，ガリウムヒ素，ガリウムリンの何れか一
つの半導体材料からなる半導体基板上にＭＢＥ法により
InSb半導体磁気抵抗膜を形成する半導体磁気抵抗膜形成
工程と、前記粒状のInを除去するエッチング処理工程
と、前記エッチング処理工程後に、前記半導体磁気抵抗
膜上にCr，Cr化合物，Ni，Ni化合物、Ti，Ti化合物の何
れか一つを蒸着法により形成する蒸着膜形成工程と、前
記蒸着膜上にCuまたはCu化合物からなる短絡電極及び素
子電極を蒸着法またはスパッタリング法により形成する
電極部形成工程と、前記半導体磁気抵抗膜の少なくとも
一部にCu−In合金を形成する熱処理工程と、を含むもの
である。
に、シリコン，ガリウムヒ素，ガリウムリンの何れか一
つの半導体材料からなる半導体基板上にＭＢＥ法により
InSb半導体磁気抵抗膜を形成する半導体磁気抵抗膜形成
工程と、前記粒状のInを除去するエッチング処理工程
と、前記エッチング処理工程後に、前記半導体磁気抵抗
膜上にCr，Cr化合物，Ni，Ni化合物、Ti，Ti化合物の何
れか一つを蒸着法により形成する蒸着膜形成工程と、前
記蒸着膜上にCuまたはCu化合物からなる短絡電極及び素
子電極を蒸着法またはスパッタリング法により形成する
電極部形成工程と、前記半導体磁気抵抗膜の少なくとも
一部にCu−In合金を形成する熱処理工程と、を含むもの
である。
【０００８】また、前記熱処理工程は、前記素子電極を
除く前記半導体基板の略全域にポリイミドからなる保護
膜を形成した後、前記保護膜を焼成する工程によりなる
ものである。
除く前記半導体基板の略全域にポリイミドからなる保護
膜を形成した後、前記保護膜を焼成する工程によりなる
ものである。
【０００９】
【発明の実施の形態】本発明の半導体磁気抵抗素子は、
シリコン，ガリウムヒ素，ガリウムリンの何れか一つの
半導体材料からなる半導体基板１と、半導体基板１上に
ＭＢＥ法により形成されるInSb半導体磁気抵抗膜２と、
半導体磁気抵抗膜２上に蒸着法により形成されCr，Cr化
合物，Ni（ニッケル），Ni化合物，Ti（チタン），Ti化
合物の何れか一つからなる蒸着膜３と、蒸着膜３上に蒸
着法もしくはスパッタリング法により形成されCuまたは
Cu化合物からなる短絡電極４及び素子電極５と、半導体
磁気抵抗膜２の少なくとも一部に形成されるCu−In合金
１１とから構成されるものであり、Cuにより形成される
各電極４，５とInSb半導体磁気抵抗膜２との接触抵抗を
低くすることができることから、従来に比べ磁気抵抗特
性を向上させることができる。
シリコン，ガリウムヒ素，ガリウムリンの何れか一つの
半導体材料からなる半導体基板１と、半導体基板１上に
ＭＢＥ法により形成されるInSb半導体磁気抵抗膜２と、
半導体磁気抵抗膜２上に蒸着法により形成されCr，Cr化
合物，Ni（ニッケル），Ni化合物，Ti（チタン），Ti化
合物の何れか一つからなる蒸着膜３と、蒸着膜３上に蒸
着法もしくはスパッタリング法により形成されCuまたは
Cu化合物からなる短絡電極４及び素子電極５と、半導体
磁気抵抗膜２の少なくとも一部に形成されるCu−In合金
１１とから構成されるものであり、Cuにより形成される
各電極４，５とInSb半導体磁気抵抗膜２との接触抵抗を
低くすることができることから、従来に比べ磁気抵抗特
性を向上させることができる。
【００１０】また、前記構成の半導体磁気抵抗素子７
は、表面に粒状のIn（インジュウム）が形成されるよう
に、半導体基板１上にＭＢＥ法によりInSb半導体磁気抵
抗膜２を形成する半導体磁気抵抗膜形成工程（ステップ
Ｓ１〜ステップＳ４）と、前記粒状のInを塩酸水溶液に
よるエッチング処理により除去するエッチング処理工程
（ステップＳ６）と、エッチング処理工程後に、半導体
磁気抵抗膜２上にCr，Cr化合物，Ni，Ni化合物，Ti，Ti
化合物の何れか一つを蒸着法により形成する蒸着膜形成
工程（ステップＳ７）と、蒸着膜３上にCuまたはCu化合
物からなる短絡電極４及び素子電極５を蒸着法またはス
パッタリング法により形成する電極部形成工程（ステッ
プＳ８）と、半導体磁気抵抗膜２の少なくとも一部にCu
−In合金１１を形成する熱処理工程と、を含む製造工程
により得られるものであり、InSb半導体磁気抵抗膜２を
従来のように平滑に形成しなくとも良いことから、製造
工程を煩雑にすることなく、磁気抵抗特性に優れた半導
体磁気抵抗素子が得られる。
は、表面に粒状のIn（インジュウム）が形成されるよう
に、半導体基板１上にＭＢＥ法によりInSb半導体磁気抵
抗膜２を形成する半導体磁気抵抗膜形成工程（ステップ
Ｓ１〜ステップＳ４）と、前記粒状のInを塩酸水溶液に
よるエッチング処理により除去するエッチング処理工程
（ステップＳ６）と、エッチング処理工程後に、半導体
磁気抵抗膜２上にCr，Cr化合物，Ni，Ni化合物，Ti，Ti
化合物の何れか一つを蒸着法により形成する蒸着膜形成
工程（ステップＳ７）と、蒸着膜３上にCuまたはCu化合
物からなる短絡電極４及び素子電極５を蒸着法またはス
パッタリング法により形成する電極部形成工程（ステッ
プＳ８）と、半導体磁気抵抗膜２の少なくとも一部にCu
−In合金１１を形成する熱処理工程と、を含む製造工程
により得られるものであり、InSb半導体磁気抵抗膜２を
従来のように平滑に形成しなくとも良いことから、製造
工程を煩雑にすることなく、磁気抵抗特性に優れた半導
体磁気抵抗素子が得られる。
【００１１】また、前記熱処理工程を、素子電極５を除
く半導体基板１の略全域にポリイミドからなる保護膜を
形成した後、前記保護膜を焼成する工程で兼ねることに
より、製造工程を増やすことなくCu−In合金１１を形成
することができる。
く半導体基板１の略全域にポリイミドからなる保護膜を
形成した後、前記保護膜を焼成する工程で兼ねることに
より、製造工程を増やすことなくCu−In合金１１を形成
することができる。
【００１２】
【実施例】以下、本発明を添付図面に記載した実施例に
基づき説明する。
基づき説明する。
【００１３】図１は本発明の半導体磁気抵抗素子を示す
平面図、図２は前記半導体磁気抵抗素子の要部断面図、
図３は前記半導体磁気抵抗素子の接続状態を示す回路
図、図４は前記半導体磁気抵抗素子の製造工程を示す
図、図５は前記半導体磁気抵抗素子の要部拡大断面図で
ある。
平面図、図２は前記半導体磁気抵抗素子の要部断面図、
図３は前記半導体磁気抵抗素子の接続状態を示す回路
図、図４は前記半導体磁気抵抗素子の製造工程を示す
図、図５は前記半導体磁気抵抗素子の要部拡大断面図で
ある。
【００１４】図１及び図２を用いて半導体磁気抵抗素子
の構造を説明する。１は半導体基板であり、例えばシリ
コンからなる。２は半導体基板１上にＭＢＥ法により形
成されるInSb半導体磁気抵抗膜である。３は半導体磁気
抵抗膜２上に蒸着法により形成され、後述する短絡電極
及び素子電極の密着性を向上させるため、例えばCrから
なるCr蒸着膜である。４はCr蒸着膜３上に蒸着法または
スッパリング法により形成され、磁気抵抗効果の効率を
高める、例えばCuからなる短絡電極である。５は短絡電
極４と同材料、同方法により形成される素子電極であ
る。６は素子電極５を除く略全域を覆うポリイミドから
なる保護膜である。以上の各部により半導体磁気抵抗素
子７を構成する。前述した半導体磁気抵抗素子７は、一
般的に２つの半導体磁気抵抗素子７を図３に示しように
直列接続し、端子（素子電極）８，９に駆動電圧を印加
し、端子８，１０に発生する電圧を取り出すものであ
る。
の構造を説明する。１は半導体基板であり、例えばシリ
コンからなる。２は半導体基板１上にＭＢＥ法により形
成されるInSb半導体磁気抵抗膜である。３は半導体磁気
抵抗膜２上に蒸着法により形成され、後述する短絡電極
及び素子電極の密着性を向上させるため、例えばCrから
なるCr蒸着膜である。４はCr蒸着膜３上に蒸着法または
スッパリング法により形成され、磁気抵抗効果の効率を
高める、例えばCuからなる短絡電極である。５は短絡電
極４と同材料、同方法により形成される素子電極であ
る。６は素子電極５を除く略全域を覆うポリイミドから
なる保護膜である。以上の各部により半導体磁気抵抗素
子７を構成する。前述した半導体磁気抵抗素子７は、一
般的に２つの半導体磁気抵抗素子７を図３に示しように
直列接続し、端子（素子電極）８，９に駆動電圧を印加
し、端子８，１０に発生する電圧を取り出すものであ
る。
【００１５】本発明の半導体磁気抵抗素子７は、後述す
る製造方法により、InSb半導体磁気抵抗膜２の少なくと
も一部にCu−In合金を形成し、各電極４，５とInSb半導
体磁気抵抗膜２との接触抵抗を低くして磁気抵抗特性を
向上させることに特徴を有するものである。
る製造方法により、InSb半導体磁気抵抗膜２の少なくと
も一部にCu−In合金を形成し、各電極４，５とInSb半導
体磁気抵抗膜２との接触抵抗を低くして磁気抵抗特性を
向上させることに特徴を有するものである。
【００１６】次に、図４及び図５を用いて、半導体磁気
抵抗素子７の製造方法を説明する。
抵抗素子７の製造方法を説明する。
【００１７】ステップＳ１からステップＳ４は、半導体
基板１上にInSb半導体磁気抵抗膜２をＭＢＥ法により形
成する工程である。半導体基板１の温度を所定温度にな
るように加熱し（ステップＳ１）、この加熱された半導
体基板１上にInを１，２原子層分（膜厚：０．０５μｍ
〜０．２μｍ）予備堆積させる（ステップＳ２）。そし
て、Inの予備堆積後、半導体基板１の温度及び、Inの温
度，Sb（アンチモン）の温度を所定温度に保ち、膜厚が
０．５μｍ〜０．２μｍ程度になるまでInSbを一次形成
（予備堆積）する（ステップＳ３）。一次形成後、半導
体基板１の温度及び、Inの温度，Sbの温度を一次形成時
より高く設定し、そしてInがSbに対し半導体基板１に多
く堆積する条件の基で（Inの温度：７５０℃〜８５０
℃，Sbの温度：４２０℃〜５２０℃）、膜厚が３μｍ〜
４μｍ達するように、InSbを２次形成（本堆積）し、半
導体基板１上に堆積されるInSbの表面に図５（ａ）で示
すような粒状のIn２ａが形成されるInSb半導体磁気抵抗
膜２を形成する（ステップＳ４）。
基板１上にInSb半導体磁気抵抗膜２をＭＢＥ法により形
成する工程である。半導体基板１の温度を所定温度にな
るように加熱し（ステップＳ１）、この加熱された半導
体基板１上にInを１，２原子層分（膜厚：０．０５μｍ
〜０．２μｍ）予備堆積させる（ステップＳ２）。そし
て、Inの予備堆積後、半導体基板１の温度及び、Inの温
度，Sb（アンチモン）の温度を所定温度に保ち、膜厚が
０．５μｍ〜０．２μｍ程度になるまでInSbを一次形成
（予備堆積）する（ステップＳ３）。一次形成後、半導
体基板１の温度及び、Inの温度，Sbの温度を一次形成時
より高く設定し、そしてInがSbに対し半導体基板１に多
く堆積する条件の基で（Inの温度：７５０℃〜８５０
℃，Sbの温度：４２０℃〜５２０℃）、膜厚が３μｍ〜
４μｍ達するように、InSbを２次形成（本堆積）し、半
導体基板１上に堆積されるInSbの表面に図５（ａ）で示
すような粒状のIn２ａが形成されるInSb半導体磁気抵抗
膜２を形成する（ステップＳ４）。
【００１８】ステップＳ５は、InSb半導体磁気抵抗膜２
のパターニング工程であり、半導体基板１上の略全域に
堆積するInSb半導体磁気抵抗膜２をフォトリソ技術やエ
ッチング技術を用いて所定形状のパターンを形成する。
のパターニング工程であり、半導体基板１上の略全域に
堆積するInSb半導体磁気抵抗膜２をフォトリソ技術やエ
ッチング技術を用いて所定形状のパターンを形成する。
【００１９】ステップＳ６は、パターニングされたInSb
半導体磁気抵抗膜２のエッチング処理工程である。この
工程では、塩酸水溶液を用いたエッチング処理（ウエッ
トエッチング）により粒状のIn２ａを除去し、InSb半導
体磁気抵抗膜２の表面に図５（ｂ）に示すような凹部２
ｂを形成する。
半導体磁気抵抗膜２のエッチング処理工程である。この
工程では、塩酸水溶液を用いたエッチング処理（ウエッ
トエッチング）により粒状のIn２ａを除去し、InSb半導
体磁気抵抗膜２の表面に図５（ｂ）に示すような凹部２
ｂを形成する。
【００２０】ステップＳ７は、Cr蒸着膜３の形成工程で
ある。この工程は、前記工程によりエッチング処理され
たInSb半導体磁気抵抗膜２上に、短絡電極４及び素子電
極５の密着性を向上させるためのCr蒸着膜３を蒸着法に
より形成する。Cr蒸着膜３は、蒸着法を用いることによ
り、図５（ｃ）に示すようにInSb半導体磁気抵抗膜２の
凹部２ｂの側面２ｃには形成されず、Cr蒸着膜３はInSb
半導体磁気抵抗膜２の表面及び凹部２ｂの底面に形成さ
れる。
ある。この工程は、前記工程によりエッチング処理され
たInSb半導体磁気抵抗膜２上に、短絡電極４及び素子電
極５の密着性を向上させるためのCr蒸着膜３を蒸着法に
より形成する。Cr蒸着膜３は、蒸着法を用いることによ
り、図５（ｃ）に示すようにInSb半導体磁気抵抗膜２の
凹部２ｂの側面２ｃには形成されず、Cr蒸着膜３はInSb
半導体磁気抵抗膜２の表面及び凹部２ｂの底面に形成さ
れる。
【００２１】ステップＳ８は、短絡電極４及び素子電極
５の電極部形成工程である。この工程では、図５（ｄ）
に示すように、Cuを蒸着法またはスパッタリング法を用
いて凹部２ａ内を埋めるように堆積させる。
５の電極部形成工程である。この工程では、図５（ｄ）
に示すように、Cuを蒸着法またはスパッタリング法を用
いて凹部２ａ内を埋めるように堆積させる。
【００２２】ステップ９は、InSb半導体磁気抵抗膜２上
に形成されるCr蒸着膜３及び短絡電極４，素子電極５の
パターニング工程であり、フォトリソ技術やエッチング
技術を用いて所定形状のパターンを形成する。
に形成されるCr蒸着膜３及び短絡電極４，素子電極５の
パターニング工程であり、フォトリソ技術やエッチング
技術を用いて所定形状のパターンを形成する。
【００２３】ステップ１０は、保護膜６となるポリイミ
ドを塗布する工程である。
ドを塗布する工程である。
【００２４】ステップ１１は、塗布された前記ポリイミ
ドを素子電極５を除く略全域を覆うように形成するパタ
ーニング工程である。
ドを素子電極５を除く略全域を覆うように形成するパタ
ーニング工程である。
【００２５】ステップ１２は、保護膜６の焼成工程であ
る。この焼成工程は、２３０℃以上の温度で熱処理する
ことにより保護膜６を焼成されるだけでなく、図５
（ｅ）に示すようにInSb半導体磁気抵抗膜２に形成され
る凹部２ｂの側面２ｃと短絡電極４及び素子電極５との
接触箇所において、熱処理によりCu−In合金１１を形成
するCu−In合金形成工程でもある。
る。この焼成工程は、２３０℃以上の温度で熱処理する
ことにより保護膜６を焼成されるだけでなく、図５
（ｅ）に示すようにInSb半導体磁気抵抗膜２に形成され
る凹部２ｂの側面２ｃと短絡電極４及び素子電極５との
接触箇所において、熱処理によりCu−In合金１１を形成
するCu−In合金形成工程でもある。
【００２６】以上の各工程により半導体磁気抵抗素子７
が得られる。かかる半導体磁気抵抗素子７は、InSb半導
体磁気抵抗膜２に形成される凹部２ｂの側面２ｃと短絡
電極４及び素子電極５との接触箇所において、２３０℃
以上の熱処理を施すことによりCu−In合金１１が形成さ
れるため、Cuにより形成される短絡電極４及び素子電極
５とInSb半導体磁気抵抗膜２との間の接触抵抗を低くす
ることができることから、従来に比べ磁気抵抗特性を向
上させることができる。また、InSb半導体磁気抵抗膜２
の表面に凹部２ｂが形成されることから、Cr蒸着膜３と
短絡電極４及び素子電極５との接触面積が増え、短絡電
極４及び素子電極５とInSb半導体磁気抵抗膜２との密着
性も向上させることができる。また、半導体磁気抵抗膜
２を従来のように平滑に形成しなくとも良いことから、
製造工程を煩雑にすることなく、磁気抵抗特性に優れた
半導体磁気抵抗素子が得られる。
が得られる。かかる半導体磁気抵抗素子７は、InSb半導
体磁気抵抗膜２に形成される凹部２ｂの側面２ｃと短絡
電極４及び素子電極５との接触箇所において、２３０℃
以上の熱処理を施すことによりCu−In合金１１が形成さ
れるため、Cuにより形成される短絡電極４及び素子電極
５とInSb半導体磁気抵抗膜２との間の接触抵抗を低くす
ることができることから、従来に比べ磁気抵抗特性を向
上させることができる。また、InSb半導体磁気抵抗膜２
の表面に凹部２ｂが形成されることから、Cr蒸着膜３と
短絡電極４及び素子電極５との接触面積が増え、短絡電
極４及び素子電極５とInSb半導体磁気抵抗膜２との密着
性も向上させることができる。また、半導体磁気抵抗膜
２を従来のように平滑に形成しなくとも良いことから、
製造工程を煩雑にすることなく、磁気抵抗特性に優れた
半導体磁気抵抗素子が得られる。
【００２７】また、本実施例の製造工程では、Cu−In合
金１１を保護膜６の焼成工程（ステップＳ１２）により
形成できるため、製造工程を増やすことなくCu−In合金
１１を形成することができる。
金１１を保護膜６の焼成工程（ステップＳ１２）により
形成できるため、製造工程を増やすことなくCu−In合金
１１を形成することができる。
【００２８】尚、本実施例では、保護膜６の焼成工程
（ステップ１２）によりCu−In合金１１を形成するよう
にしたが、本発明の製造方法にあっては前記工程とは別
の熱処理工程を設けCu−In合金１１を形成するようにし
ても良い。
（ステップ１２）によりCu−In合金１１を形成するよう
にしたが、本発明の製造方法にあっては前記工程とは別
の熱処理工程を設けCu−In合金１１を形成するようにし
ても良い。
【００２９】また、本実施例では、蒸着膜３としてCrを
用いたが、蒸着膜はCr，Cr化合物，Ni，Ni化合物，Ti，
Ti化合物の何れか一つからなるものであれば本発明と同
様な効果が得られるものである。また、本実施例では各
電極４，５としてCuを用いているが、この代わりとして
Cu化合物を用いるようにしても良い。
用いたが、蒸着膜はCr，Cr化合物，Ni，Ni化合物，Ti，
Ti化合物の何れか一つからなるものであれば本発明と同
様な効果が得られるものである。また、本実施例では各
電極４，５としてCuを用いているが、この代わりとして
Cu化合物を用いるようにしても良い。
【００３０】また、本実施例の半導体基板１として、シ
リコンが用いられているが、シリコンの代わりにガリウ
ムヒ素やガリウムリンの半導体材料を用いるようにして
も良い。
リコンが用いられているが、シリコンの代わりにガリウ
ムヒ素やガリウムリンの半導体材料を用いるようにして
も良い。
【００３１】
【発明の効果】本発明は、シリコン，ガリウムヒ素，ガ
リウムリンの何れか一つの半導体材料からなる半導体基
板と、前記半導体基板上にＭＢＥ法により形成されるIn
Sb半導体磁気抵抗膜と、前記半導体磁気抵抗膜上に蒸着
法により形成され、Cr，Cr化合物，Ni，Ni化合物，Ti，
Ti化合物の何れか一つからなる蒸着膜と、前記蒸着膜上
に蒸着法もしくはスパッタリング法により形成されCuま
たはCu化合物からなる短絡電極及び素子電極と、前記半
導体磁気抵抗膜の少なくとも一部に形成されるCu−In合
金と、から構成される半導体磁気抵抗素子であり、Cuに
より形成される前記各電極と前記InSb半導体磁気抵抗膜
との接触抵抗を低くすることができることから、従来に
比べ磁気抵抗特性を向上させることができる。
リウムリンの何れか一つの半導体材料からなる半導体基
板と、前記半導体基板上にＭＢＥ法により形成されるIn
Sb半導体磁気抵抗膜と、前記半導体磁気抵抗膜上に蒸着
法により形成され、Cr，Cr化合物，Ni，Ni化合物，Ti，
Ti化合物の何れか一つからなる蒸着膜と、前記蒸着膜上
に蒸着法もしくはスパッタリング法により形成されCuま
たはCu化合物からなる短絡電極及び素子電極と、前記半
導体磁気抵抗膜の少なくとも一部に形成されるCu−In合
金と、から構成される半導体磁気抵抗素子であり、Cuに
より形成される前記各電極と前記InSb半導体磁気抵抗膜
との接触抵抗を低くすることができることから、従来に
比べ磁気抵抗特性を向上させることができる。
【００３２】また、本発明の半導体磁気抵抗素子の製造
方法にあっては、表面に粒状のInが形成されるように、
シリコン，ガリウムヒ素，ガリウムリンの何れか一つの
半導体材料からなる半導体基板上にＭＢＥ法によりInSb
半導体磁気抵抗膜を形成する半導体磁気抵抗膜形成工程
と、前記粒状のInを除去するエッチング処理工程と、前
記エッチング処理工程後に、前記半導体磁気抵抗膜上に
Cr，Cr化合物，Ni，Ni化合物，Ti，Ti化合物の何れか一
つを蒸着法により形成する蒸着膜形成工程と、前記蒸着
膜上にCuまたはCu化合物からなる短絡電極及び素子電極
を蒸着法またはスパッタリング法により形成する電極部
形成工程と、前記半導体磁気抵抗膜の少なくとも一部に
Cu−In合金を形成する熱処理工程と、を含むものであ
り、前記InSb半導体磁気抵抗膜を従来のように平滑に形
成しなくとも良いことから、製造工程を煩雑にすること
なく、磁気抵抗特性に優れた半導体磁気抵抗素子が得ら
れる。
方法にあっては、表面に粒状のInが形成されるように、
シリコン，ガリウムヒ素，ガリウムリンの何れか一つの
半導体材料からなる半導体基板上にＭＢＥ法によりInSb
半導体磁気抵抗膜を形成する半導体磁気抵抗膜形成工程
と、前記粒状のInを除去するエッチング処理工程と、前
記エッチング処理工程後に、前記半導体磁気抵抗膜上に
Cr，Cr化合物，Ni，Ni化合物，Ti，Ti化合物の何れか一
つを蒸着法により形成する蒸着膜形成工程と、前記蒸着
膜上にCuまたはCu化合物からなる短絡電極及び素子電極
を蒸着法またはスパッタリング法により形成する電極部
形成工程と、前記半導体磁気抵抗膜の少なくとも一部に
Cu−In合金を形成する熱処理工程と、を含むものであ
り、前記InSb半導体磁気抵抗膜を従来のように平滑に形
成しなくとも良いことから、製造工程を煩雑にすること
なく、磁気抵抗特性に優れた半導体磁気抵抗素子が得ら
れる。
【００３３】また、前記製造方法において、前記熱処理
工程を、前記素子電極を除く前記半導体基板の略全域に
ポリイミドからなる保護膜を形成した後、前記保護膜を
焼成する工程で兼ねることにより、製造工程を増やすこ
となく前記Cu−In合金を形成することができるものであ
る。
工程を、前記素子電極を除く前記半導体基板の略全域に
ポリイミドからなる保護膜を形成した後、前記保護膜を
焼成する工程で兼ねることにより、製造工程を増やすこ
となく前記Cu−In合金を形成することができるものであ
る。
【図１】本発明の実施例を示す半導体磁気抵抗素子の平
面図。
面図。
【図２】同上実施例の半導体磁気抵抗素子の要部断面
図。
図。
【図３】同上実施例の半導体磁気抵抗素子の接続状態を
示す回路図。
示す回路図。
【図４】同上実施例の半導体磁気抵抗素子の製造工程を
示す図。
示す図。
【図５】同上実施例の半導体磁気抵抗素子の要部拡大断
面図。
面図。
１ 半導体基板 ２ InSb半導体磁気抵抗膜 ２ａ In ２ｂ 凹部 ２ｃ 側面 ３ Cr蒸着膜 ４ 短絡電極 ５ 素子電極 ６ 保護膜 ７ 半導体磁気抵抗素子 １１ Cu−In合金 Ｓ１〜Ｓ４ 半導体磁気抵抗膜形成工程 Ｓ５ Inエッチング処理工程 Ｓ７ Cr蒸着膜形成工程 Ｓ８ 電極部形成工程 Ｓ１２ 保護膜焼成工程（熱処理工程）
Claims (3)
- 【請求項１】 シリコン，ガリウムヒ素，ガリウムリン
の何れか一つの半導体材料からなる半導体基板と、前記
半導体基板上にＭＢＥ法により形成されるInSb半導体磁
気抵抗膜と、前記半導体磁気抵抗膜上に蒸着法により形
成され、Cr，Cr化合物，Ni，Ni化合物，Ti，Ti化合物の
何れか一つからなる蒸着膜と、前記蒸着膜上に蒸着法も
しくはスパッタリング法により形成されCuまたはCu化合
物からなる短絡電極及び素子電極と、前記半導体磁気抵
抗膜の少なくとも一部に形成されるCu−In合金と、から
構成されることを特徴とする半導体磁気抵抗素子。 - 【請求項２】 表面に粒状のInが形成されるように、シ
リコン，ガリウムヒ素，ガリウムリンの何れか一つの半
導体材料からなる半導体基板上にＭＢＥ法によりInSb半
導体磁気抵抗膜を形成する半導体磁気抵抗膜形成工程
と、前記粒状のInを除去するエッチング処理工程と、前
記エッチング処理工程後に、前記半導体磁気抵抗膜上に
Cr，Cr化合物，Ni，Ni化合物，Ti，Ti化合物の何れか一
つを蒸着法により形成する蒸着膜形成工程と、前記蒸着
膜上にCuまたはCu化合物からなる短絡電極及び素子電極
を蒸着法またはスパッタリング法により形成する電極部
形成工程と、前記半導体磁気抵抗膜の少なくとも一部に
Cu−In合金を形成する熱処理工程と、を含むことを特徴
とする半導体磁気抵抗素子の製造方法。 - 【請求項３】 前記熱処理工程は、前記素子電極を除く
前記半導体基板の略全域にポリイミドからなる保護膜を
形成した後、前記保護膜を焼成する工程によりなること
を特徴とする請求項２に記載の半導体磁気抵抗素子の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9258268A JPH1197761A (ja) | 1997-09-24 | 1997-09-24 | 半導体磁気抵抗素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9258268A JPH1197761A (ja) | 1997-09-24 | 1997-09-24 | 半導体磁気抵抗素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1197761A true JPH1197761A (ja) | 1999-04-09 |
Family
ID=17317887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9258268A Pending JPH1197761A (ja) | 1997-09-24 | 1997-09-24 | 半導体磁気抵抗素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1197761A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004014567A (ja) * | 2002-06-03 | 2004-01-15 | Murata Mfg Co Ltd | 磁電変換素子 |
-
1997
- 1997-09-24 JP JP9258268A patent/JPH1197761A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004014567A (ja) * | 2002-06-03 | 2004-01-15 | Murata Mfg Co Ltd | 磁電変換素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3258066B2 (ja) | サーモパイル型赤外線センサの製造方法 | |
| JPH0611076B2 (ja) | 半導体装置の製造方法 | |
| JPH1197761A (ja) | 半導体磁気抵抗素子及びその製造方法 | |
| JPS63226981A (ja) | 超伝導集積回路装置およびその製造方法 | |
| JPS62277528A (ja) | センサ素子およびその製造方法 | |
| JPH11340541A (ja) | 半導体磁気抵抗素子及びその製造方法 | |
| JP2566028B2 (ja) | 超伝導素子の製造加工方法 | |
| JPH11340543A (ja) | 半導体磁気抵抗素子の製造方法 | |
| JPH022174A (ja) | 高分子エレクトロニクス装置の製造方法 | |
| JPS60226160A (ja) | 薄膜抵抗装置の製造方法 | |
| JPH0258880A (ja) | 半導体磁気抵抗素子 | |
| JP2649209B2 (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPH01200604A (ja) | ＺｎＯバリスタおよびその製造方法 | |
| JPH088258A (ja) | はんだバンプの形成方法 | |
| JPS60182784A (ja) | ジヨセフソン素子 | |
| JPS6262041B2 (ja) | ||
| JPS6016354B2 (ja) | サ−マルヘツド | |
| JPH02137382A (ja) | 磁気抵抗素子の製造法 | |
| JPH02203612A (ja) | 弾性表面波素子の製造法 | |
| JPS6161451A (ja) | 半導体素子の製造方法 | |
| JPH04223367A (ja) | 薄膜抵抗体の製造方法 | |
| JPH0311738A (ja) | 薄膜導体パターンの形成方法 | |
| JPS62299003A (ja) | 膜抵抗素子の製造方法 | |
| JPH0354864A (ja) | ショットキー電極形成方法 | |
| JPH05198864A (ja) | 磁気抵抗素子 |