JPH088258A - はんだバンプの形成方法 - Google Patents
はんだバンプの形成方法Info
- Publication number
- JPH088258A JPH088258A JP13680294A JP13680294A JPH088258A JP H088258 A JPH088258 A JP H088258A JP 13680294 A JP13680294 A JP 13680294A JP 13680294 A JP13680294 A JP 13680294A JP H088258 A JPH088258 A JP H088258A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- glass substrate
- substrate
- electrode
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【目的】 メッキ法で形成したはんだバンプの半導体基
板への転写に関し、歩留り良くはんだバンプを転写する
方法の実用化を目的とする。 【構成】 ガラス基板１上のTi膜11上にはんだバンプ形
成用の複数のAu電極12を形成し、このAu電極形成位置を
除いてレジスト５で被覆し、Ti膜11を共通電極としてAu
電極12上にはんだメッキを行った後、ガラス基板１を加
熱してAu電極12上のはんだメッキ層６をはんだバンプ７
とし、次に、ガラス基板１を裏返し、はんだバンプ７を
半導体基板８上の基板側電極９に位置合わせして当接
し、ガラス基板１をはんだの融点以上まで加熱して、は
んだバンプ７を半導体基板８の基板側電極９上に転写し
た後、ガラス基板１をはんだバンプ７より取り除くこと
ではんだバンプを形成する。
板への転写に関し、歩留り良くはんだバンプを転写する
方法の実用化を目的とする。 【構成】 ガラス基板１上のTi膜11上にはんだバンプ形
成用の複数のAu電極12を形成し、このAu電極形成位置を
除いてレジスト５で被覆し、Ti膜11を共通電極としてAu
電極12上にはんだメッキを行った後、ガラス基板１を加
熱してAu電極12上のはんだメッキ層６をはんだバンプ７
とし、次に、ガラス基板１を裏返し、はんだバンプ７を
半導体基板８上の基板側電極９に位置合わせして当接
し、ガラス基板１をはんだの融点以上まで加熱して、は
んだバンプ７を半導体基板８の基板側電極９上に転写し
た後、ガラス基板１をはんだバンプ７より取り除くこと
ではんだバンプを形成する。
Description
【０００１】
【産業上の利用分野】本発明ははんだバンプの形成方法
に関する。フリップチップ・タイプの半導体装置を構成
するはんだバンプの形成法としては半導体集積回路が形
成されているシリコン（Si) ウエハ上に直接に形成する
方法もあるが、多くの場合は製造歩留りを向上する見地
から、ガラス基板の上にはんだバンプを作り、これをSi
ウエハに転写する方法が採られている。
に関する。フリップチップ・タイプの半導体装置を構成
するはんだバンプの形成法としては半導体集積回路が形
成されているシリコン（Si) ウエハ上に直接に形成する
方法もあるが、多くの場合は製造歩留りを向上する見地
から、ガラス基板の上にはんだバンプを作り、これをSi
ウエハに転写する方法が採られている。
【０００２】
【従来の技術】ガラス基板上に転写用のはんだバンプを
形成する方法として当初は真空蒸着法が用いられてい
た。
形成する方法として当初は真空蒸着法が用いられてい
た。
【０００３】すなわち、ガラス基板上にレジストを被覆
し、写真蝕刻技術を用いてはんだバンプ形成位置のレジ
ストを除去して後、真空蒸着技術を用いてはんだ形成金
属の蒸着を行い、リフトオフ法によりはんだバンプを形
成していた。
し、写真蝕刻技術を用いてはんだバンプ形成位置のレジ
ストを除去して後、真空蒸着技術を用いてはんだ形成金
属の蒸着を行い、リフトオフ法によりはんだバンプを形
成していた。
【０００４】然し、スパッタなどの真空蒸着技術を用い
て100 μm 程度の厚さのはんだ層を形成するには処理に
長時間を要し、量産的ではない。そこで、図２に示すよ
うなメッキ法によるはんだバンプの形成が試みられてい
る。
て100 μm 程度の厚さのはんだ層を形成するには処理に
長時間を要し、量産的ではない。そこで、図２に示すよ
うなメッキ法によるはんだバンプの形成が試みられてい
る。
【０００５】すなわち、先ず、ガラス基板１の上にチタ
ン（Ti) のようにガラス基板１と密着性の良い第１の金
属膜２と、ニッケル（Ni) や銅(Cu)のようにメッキ処理
に当たって陰極として働く第２の金属膜をスパッタ法な
どで積層して形成して後、選択エッチングして第２の金
属をパッド３とする共通電極４を形成する。（以上同図
Ａ） 次に、露出している第１の金属膜２の上にレジスト５を
被覆した後、写真蝕刻技術を用いてパッド３を窓開け
し、共通電極４を陰極としてはんだメッキをを行なうこ
とによりパッド３の上にはんだメッキ層６を形成する。
（以上同図Ｂ） 次に、レジスト５を溶解除去した後、ガラス基板１をは
んだの融点まで加熱すると、はんだが凝集して転写用の
はんだバンプ７が形成される。（以上同図Ｃ）次に、ガ
ラス基板１を裏返し、はんだバンプ７を既に半導体基板
８の上にパターン形成されている基板用電極９に位置合
わせして当接し、ガラス基板１をはんだの融点にまで加
熱することによりはんだバンプ７をガラス基板１より半
導体基板８に転写させる。（以上同図Ｄ） このような方法で半導体基板８の基板用電極９の上には
んだバンプ７を形成していた。
ン（Ti) のようにガラス基板１と密着性の良い第１の金
属膜２と、ニッケル（Ni) や銅(Cu)のようにメッキ処理
に当たって陰極として働く第２の金属膜をスパッタ法な
どで積層して形成して後、選択エッチングして第２の金
属をパッド３とする共通電極４を形成する。（以上同図
Ａ） 次に、露出している第１の金属膜２の上にレジスト５を
被覆した後、写真蝕刻技術を用いてパッド３を窓開け
し、共通電極４を陰極としてはんだメッキをを行なうこ
とによりパッド３の上にはんだメッキ層６を形成する。
（以上同図Ｂ） 次に、レジスト５を溶解除去した後、ガラス基板１をは
んだの融点まで加熱すると、はんだが凝集して転写用の
はんだバンプ７が形成される。（以上同図Ｃ）次に、ガ
ラス基板１を裏返し、はんだバンプ７を既に半導体基板
８の上にパターン形成されている基板用電極９に位置合
わせして当接し、ガラス基板１をはんだの融点にまで加
熱することによりはんだバンプ７をガラス基板１より半
導体基板８に転写させる。（以上同図Ｄ） このような方法で半導体基板８の基板用電極９の上には
んだバンプ７を形成していた。
【０００６】然し、ガラス基板１より半導体基板８への
転写がスムーズに行なわれず、工程歩留りが低いことが
問題であった。
転写がスムーズに行なわれず、工程歩留りが低いことが
問題であった。
【０００７】
【発明が解決しようとする課題】フリップチップタイプ
半導体素子の端子構造としてはんだバンプが使用されて
おり、従来は真空蒸着技術を用いて形成されていたが、
量産に適応する製造法としてはメッキ法によるのが好ま
しい。
半導体素子の端子構造としてはんだバンプが使用されて
おり、従来は真空蒸着技術を用いて形成されていたが、
量産に適応する製造法としてはメッキ法によるのが好ま
しい。
【０００８】然し、メッキ法による場合は、はんだバン
プのガラス基板からの剥離性が悪く、転写がスムーズに
行なわれないことが問題で、この解決が課題である。
プのガラス基板からの剥離性が悪く、転写がスムーズに
行なわれないことが問題で、この解決が課題である。
【０００９】
【課題を解決するための手段】上記の課題はガラス基板
上にTi膜を形成した後、このTi膜上にはんだバンプ形成
用の複数の金（Au）電極をパターン形成する工程と、Au
電極形成位置を除いてガラス基板上のTi膜をレジストで
被覆し、Ti膜を共通電極としてAu電極上にはんだメッキ
を行なう工程と、レジストを溶解除去した後、ガラス基
板を加熱してAu電極上のはんだメッキ層をはんだバンプ
とする工程と、はんだバンプが形成してあるガラス基板
を裏返し、はんだバンプを予め半導体基板上にパターン
形成してある複数の基板側電極に位置合わせして当接す
る工程と、ガラス基板をはんだの融点まで加熱して、は
んだバンプを半導体基板の基板側電極上に転写する工程
と、ガラス基板をはんだバンプより取り除く工程と、よ
りなることを特徴としてはんだバンプを形成することに
より解決することができる。
上にTi膜を形成した後、このTi膜上にはんだバンプ形成
用の複数の金（Au）電極をパターン形成する工程と、Au
電極形成位置を除いてガラス基板上のTi膜をレジストで
被覆し、Ti膜を共通電極としてAu電極上にはんだメッキ
を行なう工程と、レジストを溶解除去した後、ガラス基
板を加熱してAu電極上のはんだメッキ層をはんだバンプ
とする工程と、はんだバンプが形成してあるガラス基板
を裏返し、はんだバンプを予め半導体基板上にパターン
形成してある複数の基板側電極に位置合わせして当接す
る工程と、ガラス基板をはんだの融点まで加熱して、は
んだバンプを半導体基板の基板側電極上に転写する工程
と、ガラス基板をはんだバンプより取り除く工程と、よ
りなることを特徴としてはんだバンプを形成することに
より解決することができる。
【００１０】
【作用】今まで行なわれていた転写法はガラス基板の上
にスパッタ法などによりはんだバンプを形成したもので
あり、そのため転写が容易に行なわれるが、メッキ法で
形成する場合は陰極として働く金属の存在が不可欠であ
り、また、製造歩留りを高い値に維持するためには、陰
極のパターン精度が高く、また、メッキ処理工程中はガ
ラス基板より剥離しないことが必須条件である。
にスパッタ法などによりはんだバンプを形成したもので
あり、そのため転写が容易に行なわれるが、メッキ法で
形成する場合は陰極として働く金属の存在が不可欠であ
り、また、製造歩留りを高い値に維持するためには、陰
極のパターン精度が高く、また、メッキ処理工程中はガ
ラス基板より剥離しないことが必須条件である。
【００１１】一方、はんだバンプを半導体基板の基板用
電極に転写する場合、はんだバンプは容易にガラス基板
から離れなければならない。この矛盾した要求を満たす
方法として発明者はAuは他の金属との接着性が良く、従
ってメッキ処理に当たって陰極金属として適している
が、一方、はんだ付けに当たってAuははんだに容易に喰
われる( 固溶体を作る) 性質があるのを利用する。
電極に転写する場合、はんだバンプは容易にガラス基板
から離れなければならない。この矛盾した要求を満たす
方法として発明者はAuは他の金属との接着性が良く、従
ってメッキ処理に当たって陰極金属として適している
が、一方、はんだ付けに当たってAuははんだに容易に喰
われる( 固溶体を作る) 性質があるのを利用する。
【００１２】すなわち、メッキ法でガラス基板上にはん
だバンプ形成用のAu電極を形成する場合に、パターン精
度よく、また、製造歩留りよくAu電極を形成するために
は、ガラスの上にTiやクローム(Cr)のようにガラスと密
着性のよい金属を膜形成した後、この上にAuをパターン
形成すれば、ガラス基板と密着性よく、また、パターン
精度の良いAu電極を作ることができる。
だバンプ形成用のAu電極を形成する場合に、パターン精
度よく、また、製造歩留りよくAu電極を形成するために
は、ガラスの上にTiやクローム(Cr)のようにガラスと密
着性のよい金属を膜形成した後、この上にAuをパターン
形成すれば、ガラス基板と密着性よく、また、パターン
精度の良いAu電極を作ることができる。
【００１３】図１は本発明に係る処理工程を示すもの
で、理解を容易にするために図２に示す従来工程と同じ
材料は同じ番号で示した。すなわち、ガラス基板１の上
にTi膜11を形成した後、この上にはんだバンプ形成位置
に合わせてAu電極12を形成し、これをメッキ処理に際し
て共通電極４として使用する。（以上同図Ａ） 次に、レジスト５をTi膜11の上に被覆してAu電極12のみ
露出させた状態ではんだメッキを行い、はんだメッキ層
６を形成する。（以上同図Ｂ） 次に、レジスト５を溶解除去した後、ガラス基板１をは
んだの融点まで加熱すると、はんだは溶融し凝集しては
んだバンプ７ができるが、この工程ではんだバンプ７と
接するAu電極12では、はんだ形成金属とAuとの相互拡散
が生じ(Au のはんだ喰われが生じ) 両者の固溶体からな
るAu拡散層14を生ずる。( 以上同図Ｃ） 次に、このガラス基板１を裏返し、はんだバンプ７を半
導体基板８の基板用電極９と位置合わせる。（以上同図
Ｄ） 次に、ガラス基板１をはんだの融点以上まで加熱する
と、Au電極12を構成しているAuは、全てはんだバンプ７
を形成するはんだに喰われてなくなり、一方、はんだは
Ti膜11には付かないので、はんだバンプ７は半導体基板
８の基板電極９に転写される。（以上同図Ｅ） 次に、ガラス基板１を取り除けばよい。（以上同図Ｆ） このように、本発明はAuが溶融状態のはんだと反応して
固溶体をつくり、吸収されて消失する現象を利用して転
写を行なうものである。
で、理解を容易にするために図２に示す従来工程と同じ
材料は同じ番号で示した。すなわち、ガラス基板１の上
にTi膜11を形成した後、この上にはんだバンプ形成位置
に合わせてAu電極12を形成し、これをメッキ処理に際し
て共通電極４として使用する。（以上同図Ａ） 次に、レジスト５をTi膜11の上に被覆してAu電極12のみ
露出させた状態ではんだメッキを行い、はんだメッキ層
６を形成する。（以上同図Ｂ） 次に、レジスト５を溶解除去した後、ガラス基板１をは
んだの融点まで加熱すると、はんだは溶融し凝集しては
んだバンプ７ができるが、この工程ではんだバンプ７と
接するAu電極12では、はんだ形成金属とAuとの相互拡散
が生じ(Au のはんだ喰われが生じ) 両者の固溶体からな
るAu拡散層14を生ずる。( 以上同図Ｃ） 次に、このガラス基板１を裏返し、はんだバンプ７を半
導体基板８の基板用電極９と位置合わせる。（以上同図
Ｄ） 次に、ガラス基板１をはんだの融点以上まで加熱する
と、Au電極12を構成しているAuは、全てはんだバンプ７
を形成するはんだに喰われてなくなり、一方、はんだは
Ti膜11には付かないので、はんだバンプ７は半導体基板
８の基板電極９に転写される。（以上同図Ｅ） 次に、ガラス基板１を取り除けばよい。（以上同図Ｆ） このように、本発明はAuが溶融状態のはんだと反応して
固溶体をつくり、吸収されて消失する現象を利用して転
写を行なうものである。
【００１４】
実施例１：( 図１関連） 硼硅酸ガラスよりなるガラス基板１の上にスパッタ法を
用いてTi膜11を1000Åの厚さに、また、Au膜を200 Åの
厚さに形成した後、写真蝕刻技術( ホトリソグラフィ)
を用いてAu膜を選択エッチングして直径が100 μm のAu
電極12を形成した。このAu電極は半導体基板上に形成す
るはんだバンプに対応するもので、マトリックス状に正
確に形成されている。( 以上同図Ａ） 次に、ガラス基板１の上にレジスト５を被覆した後、Au
電極12の上のレジストを除去してマトリックス状に形成
してあるAu電極12のみを露出させ、Ti膜を共通電極４と
してはんだメッキを行い、はんだメッキ層６を形成し
た。（以上同図Ｂ） 次に、レジスト５を溶解除去すると茸状の断面形状をし
たはんだメッキ層６が残るが、これを約250 ℃に加熱す
ると、はんだは溶融して直径が約95μm の球状をしたは
んだバンプ７ができたが、この熱処理によりAu拡散層14
ができAu電極12は部分的に喰われるものゝ、はんだバン
プ７はガラス基板１の上に安定に存在している。（以上
同図Ｃ） 次に、このガラス基板を裏返し、はんだバンプ７を半導
体基板８の上にパターン形成してある基板用電極９に位
置合わせして当接した。こゝで、基板用電極９は厚さが
１μm のNi層の上に3000ÅのAu層を備えて形成されてお
り、大きさは100 μm 角である。( 以上同図Ｄ） 次に、この状態でガラス基板１を350 ℃に加熱し、この
温度に保持すると、Au電極12ははんだバンプ７のはんだ
に喰われて消失し、Ti膜11が現れてくる。( 以上同図
Ｅ） この状態でガラス基板１を除去することによりはんだバ
ンプ７が転写された半導体基板を得ることができる。
（以上同図Ｆ）
用いてTi膜11を1000Åの厚さに、また、Au膜を200 Åの
厚さに形成した後、写真蝕刻技術( ホトリソグラフィ)
を用いてAu膜を選択エッチングして直径が100 μm のAu
電極12を形成した。このAu電極は半導体基板上に形成す
るはんだバンプに対応するもので、マトリックス状に正
確に形成されている。( 以上同図Ａ） 次に、ガラス基板１の上にレジスト５を被覆した後、Au
電極12の上のレジストを除去してマトリックス状に形成
してあるAu電極12のみを露出させ、Ti膜を共通電極４と
してはんだメッキを行い、はんだメッキ層６を形成し
た。（以上同図Ｂ） 次に、レジスト５を溶解除去すると茸状の断面形状をし
たはんだメッキ層６が残るが、これを約250 ℃に加熱す
ると、はんだは溶融して直径が約95μm の球状をしたは
んだバンプ７ができたが、この熱処理によりAu拡散層14
ができAu電極12は部分的に喰われるものゝ、はんだバン
プ７はガラス基板１の上に安定に存在している。（以上
同図Ｃ） 次に、このガラス基板を裏返し、はんだバンプ７を半導
体基板８の上にパターン形成してある基板用電極９に位
置合わせして当接した。こゝで、基板用電極９は厚さが
１μm のNi層の上に3000ÅのAu層を備えて形成されてお
り、大きさは100 μm 角である。( 以上同図Ｄ） 次に、この状態でガラス基板１を350 ℃に加熱し、この
温度に保持すると、Au電極12ははんだバンプ７のはんだ
に喰われて消失し、Ti膜11が現れてくる。( 以上同図
Ｅ） この状態でガラス基板１を除去することによりはんだバ
ンプ７が転写された半導体基板を得ることができる。
（以上同図Ｆ）
【００１５】
【発明の効果】本発明の実施により、ガラス基板上にメ
ッキ法により形成したはんだバンプを製造歩留りよく半
導体基板上に転写することができる。
ッキ法により形成したはんだバンプを製造歩留りよく半
導体基板上に転写することができる。
【図１】 本発明に係るはんだバンプの製造工程を示す
断面図である。
断面図である。
【図２】 従来のはんだバンプの製造工程を示す断面図
である。
である。
１ ガラス基板 ４ 共通電極 ５ レジスト ６ はんだメッキ層 ７ はんだバンプ ８ 半導体基板 ９ 基板用電極 11 Ti膜 12 Au電極 14 Au拡散層
Claims (1)
- 【請求項１】 ガラス基板（１）上にチタン膜（11）を
形成した後、該チタン膜（11）上にはんだバンプ（７）
形成用の複数の金電極（12）をパターン形成する工程
と、 該金電極（12）形成位置を除いてガラス基板（１）上の
チタン膜（11）をレジスト（５）で被覆し、該チタン膜
（11）を共通電極（４）として金電極（12）上にはんだ
メッキを行なう工程と、 レジスト（５）を溶解除去した後、ガラス基板（１）を
加熱して金電極（12）上のはんだメッキ層（６）をはん
だバンプ（７）とする工程と、 該はんだバンプ（７）が形成してあるガラス基板（１）
を裏返し、該はんだバンプ（７）を予め半導体基板
（８）上にパターン形成してある複数の基板側電極
（９）に位置合わせして当接する工程と、 該ガラス基板（１）をはんだの融点以上まで加熱して、
はんだバンプ（７）を半導体基板（８）の基板用電極
（９）上に転写する工程と、 該ガラス基板（１）をはんだバンプ（７）より取り除く
工程と、からなることを特徴とするはんだバンプの形成
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13680294A JPH088258A (ja) | 1994-06-20 | 1994-06-20 | はんだバンプの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13680294A JPH088258A (ja) | 1994-06-20 | 1994-06-20 | はんだバンプの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH088258A true JPH088258A (ja) | 1996-01-12 |
Family
ID=15183864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13680294A Withdrawn JPH088258A (ja) | 1994-06-20 | 1994-06-20 | はんだバンプの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088258A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6432807B1 (en) | 1999-06-10 | 2002-08-13 | Nec Corporation | Method of forming solder bumps on a semiconductor device using bump transfer plate |
| US6483195B1 (en) | 1999-03-16 | 2002-11-19 | Sumitomo Bakelite Company Limited | Transfer bump street, semiconductor flip chip and method of producing same |
-
1994
- 1994-06-20 JP JP13680294A patent/JPH088258A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6483195B1 (en) | 1999-03-16 | 2002-11-19 | Sumitomo Bakelite Company Limited | Transfer bump street, semiconductor flip chip and method of producing same |
| US6432807B1 (en) | 1999-06-10 | 2002-08-13 | Nec Corporation | Method of forming solder bumps on a semiconductor device using bump transfer plate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6232212B1 (en) | Flip chip bump bonding | |
| US5137845A (en) | Method of forming metal contact pads and terminals on semiconductor chips | |
| TWI273682B (en) | Method for manufacturing wafer level chip scale package using redistribution substrate | |
| JP3096061B2 (ja) | フリップチップ実装のためのマイクロバンプの製造方法 | |
| JP2643097B2 (ja) | 金属コンタクト形成方法 | |
| JPH088258A (ja) | はんだバンプの形成方法 | |
| JP2811741B2 (ja) | 半導体装置の製造方法 | |
| JPH06151913A (ja) | 電極形成法 | |
| JPH0137876B2 (ja) | ||
| JPS5850421B2 (ja) | 薄膜回路 | |
| JPH0697663B2 (ja) | 半導体素子の製造方法 | |
| JPH0590271A (ja) | バンプ電極形成方法 | |
| JPH05243232A (ja) | 半田バンプ電極の形成方法 | |
| JPH01238044A (ja) | 半導体装置 | |
| JP2000299505A (ja) | 超伝導集積回路のフリップチップ接続方法 | |
| JPS61225839A (ja) | バンプ電極の形成方法 | |
| JP2978973B2 (ja) | はんだバンプの形成方法 | |
| JP3580452B2 (ja) | 半導体装置の製造方法 | |
| JPH0745664A (ja) | 半導体装置の実装方法 | |
| JPH07183305A (ja) | バンプ電極形成方法 | |
| JPH08167612A (ja) | 突起電極の形成方法 | |
| KR100212496B1 (ko) | 플립칩용 반도체 장치의 제조방법 | |
| JPH04350940A (ja) | 半導体装置の製造方法 | |
| CN115394738A (zh) | 键合焊点制作方法 | |
| JPH0715909B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010904 |