JPH08167612A - 突起電極の形成方法 - Google Patents

突起電極の形成方法

Info

Publication number
JPH08167612A
JPH08167612A JP6332509A JP33250994A JPH08167612A JP H08167612 A JPH08167612 A JP H08167612A JP 6332509 A JP6332509 A JP 6332509A JP 33250994 A JP33250994 A JP 33250994A JP H08167612 A JPH08167612 A JP H08167612A
Authority
JP
Japan
Prior art keywords
solder
electrode
sheet
base
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6332509A
Other languages
English (en)
Inventor
Michihiko Yamamoto
充彦 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP6332509A priority Critical patent/JPH08167612A/ja
Publication of JPH08167612A publication Critical patent/JPH08167612A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3478Applying solder preforms; Transferring prefabricated solder patterns

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 半導体基板に形成する半田によるバンプ電極
等の突起電極の形成方法において、ウェット方式のメッ
キによらず、ドライな環境で半田による突起電極が簡易
に形成できるようにする。 【構成】 基板1の電極3部に設けられた下地ペデスタ
ル6上に形成する半田による突起電極14の形成方法で
あって、ベースシート10に貼着され、半田材を樹脂材
とフラックスを混合したバインダーに混入させてシート
状にした半田シート11を用い、この半田シート11
を、ベースシート10側からの加熱を伴ったローラー1
2,13の押圧により、下地ペデスタル6およびその周
囲の保護膜4上に貼着した後、加熱により半田材および
バインダーを溶融させて下地ペデスタル6上に集合させ
てから冷却固化することによって、半田による突起電極
14を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体基板に形成する
半田によるバンプ電極等の突起電極の形成方法に関する
ものである。
【0002】
【従来の技術】例えば、半導体基板(以下、単に基板と
呼ぶ)に突起電極(バンプ電極)を形成する場合、基板
の突起電極形成面にメッキレジスト層を形成し、このメ
ッキレジスト層をエッチングして開口を形成することに
より、この開口からパッド部を露出させ、その露出した
パッド部にメッキ装置を用いて半田等のメッキを施し、
その施したメッキによって突起電極を形成している。図
3(a)〜(c)および図4(d)〜(f)はこのよう
な基板に突起電極を形成する従来の突起電極の形成方法
を示したものである。
【0003】先ず、図3(a)に示すように、基板31
に酸化膜32を介してアルミ電極33が形成されてお
り、アルミ電極33の周囲は絶縁膜である保護膜34に
より覆われている。そして、図3(b)に示すように、
アルミ電極33および保護膜34の上に、後述するメッ
キ処理時におけるメッキ電流の通電のための下地金属層
35をスパッター法や真空蒸着法等の薄膜形成方法によ
り形成する。この下地金属層35は、図示しないが詳細
には、2層または3層構造である。
【0004】この2層または3層構造による下地金属層
35において、第1層目(アルミ電極33側から)は一
般的に接着層と言われており、その接着層は、アルミ電
極33および保護膜34との接着の役目をしており、そ
の材料としては、Al,Cr,Ti,TiとWとの合金
等の金属材料が用いられる。また、第2層目は一般的に
バリア層と呼ばれ、そのバリア層は、突起電極に用いら
れる金属材料とアルミ電極33のアルミとの相互拡散を
防止または遅延させるために用いられるもので、その金
属材料としては、Pt,Pd,Cu,Ni等の材料が用
いられる。そして、膜厚は数千Åから数μmである。さ
らに、第3層目は、第2層目のバリア層の表面酸化防止
の目的で用いられ、膜厚は500〜2000Å程度と比
較的薄く、その材料としては、非常に安定性のある(酸
化されない)Auを用いるのが一般的である。なお、2
層構造の下地金属層35では、3層構造での1層目と2
層目の役目をするような金属材料を用いて、表面層の酸
化を防止するためにAuを用いた2層構造となる。ま
た、この場合の酸化防止層の下の第1層目の金属材料と
しては、TiとWとの合金等の材料を用い、膜厚は20
00〜5000Å程度である。
【0005】次に、以上の下地金属層35の表面に、メ
ッキレジストをスピンコート法等の方法を用いて塗布
し、既知のように、図示しないガラスマスクを用いて露
光、現像を実施してパターンニングを行い、図3(c)
に示すように、メッキレジスト層36および所定のレジ
スト開口部37を形成する。即ち、この状態において、
アルミ電極33の上部がレジスト開口部37となって、
突起電極を形成する場所は全て開口された状態になり、
メッキされて欲しくない場所は全てメッキレジスト層3
6でコートされている状態となっている。
【0006】次に、レジスト開口部37に突起電極を形
成するために、噴流式メッキ方法またはディップ方法に
より、図4(d)に示すように、レジスト開口部37に
マッシュルーム状の突起電極金属材料である半田メッキ
38を析出させる。なお、この突起電極金属材料(半田
メッキ38)として共晶半田を用いた場合、Snの拡散
を遅らす意味で、半田を析出する前にCuを数μm析出
させてから半田を析出させることもある。次に、メッキ
レジスト層36を剥離して下地金属層35の表面を露出
させた後、ウェットエッチング方法により下地金属層3
5を、メッキ析出物(半田メッキ38)をマスク代わり
にして表面層より順次その材料の専用エッチング液でエ
ッチングしていき、電極同士がショートしないようにし
て、図4(e)に示したように、下地ペデスタル39を
形成する。
【0007】次に、スピンコート法等の方法により半田
用のフラックスを半田メッキ38の表面に塗布し、N2
による不活性雰囲気をもった図示しないリフロー炉に入
れ、マッシュルーム状のメッキ析出物(半田メッキ3
8)を溶融させた後、冷却して、図4(f)に示したよ
うに、球状の突起電極40を形成する。このように、従
来の突起電極40の形成方法は、ウェット方式のメッキ
による半田メッキ38の形成を必要とするものであっ
た。
【0008】
【発明が解決しようとする課題】このように、従来は突
起電極40を形成するためにウェット方式のメッキによ
る半田メッキ38の形成を必要としていたため、メッキ
設備およびメッキ工程が必要であり、そのメッキ液管理
など熟練を要することに加え、半田メッキの処理時間が
長く、生産性が悪いという問題があった。
【0009】本発明の課題は、以上のような突起電極の
形成方法において、ウェット方式のメッキによらず、ド
ライな環境で半田による突起電極が簡易に形成できるよ
うにすることである。
【0010】
【課題を解決するための手段】以上の課題を解決すべく
請求項1記載の発明は、基板の電極部に設けられた下地
金属層の上に形成する半田による突起電極の形成方法で
あって、半田材をバインダーに混入させてシート状にし
た半田シートを用い、この半田シートを前記電極部に設
けられた前記下地金属層およびその周囲の保護膜上に貼
着した後、加熱により前記半田材および前記バインダー
を溶融させて前記電極部に設けられた前記下地金属層上
に集合させてから冷却固化して前記半田による前記突起
電極を形成するようにしたことを特徴としている。
【0011】そして、請求項2記載の発明は、請求項1
記載の発明において、前記半田シートはベースシートに
貼着されていて、そのベースシート側からの加熱を伴っ
た押圧により前記バインダーが軟化して前記基板上に貼
着されるものであることを特徴としている。
【0012】また、請求項3記載の発明は、請求項1ま
たは2記載の発明において、前記バインダーは樹脂材と
フラックスを混合したものであることを特徴としてい
る。
【0013】
【作用】請求項1記載の発明によれば、半田材をバイン
ダーに混入させてシート状にした半田シートを、基板の
電極部に設けられた下地金属層およびその周囲の保護膜
上に貼着して、加熱により半田材およびバインダーを溶
融させて電極部に設けられた下地金属層上に集合させて
から冷却固化することによって、半田による突起電極を
形成するものであり、特に、半田シートを用いて基板上
に貼着するので、従来のようなウェット方式のメッキを
用いずに、ドライな環境下において、半田による突起電
極の形成が行える。なお、電極部の周囲の保護膜はガラ
ス質であり、半田に対しては濡れ性が悪いため、溶融し
た液状の半田は電極部に引き寄せられて集合し、保護膜
とは密着せず、付着しても容易に除去できる。
【0014】そして、請求項2記載の発明によれば、ベ
ースシートに貼着された半田シートを、ベースシート側
からの加熱を伴った押圧によりバインダーを軟化させて
その接着力により基板上に貼着するので、接着剤を用い
ることなく、基板上への半田シートの貼着が行える。
【0015】また、請求項3記載の発明によれば、半田
シートの半田材に混入するバインダーとして樹脂材とフ
ラックスを混合したものを用いるので、後でフラックス
を塗布する必要がなく、また、後の半田材の溶融の際に
電極部表面および半田材表面を活性化させられる。
【0016】
【実施例】以下に、本発明に係る突起電極の形成方法の
実施例を図1および図2に基づいて説明する。図1
(a)〜(c)および図2(d)〜(f)は本発明によ
る突起電極の形成方法を示したもので、1は基板、2は
酸化膜、3はアルミ電極、4は保護膜、5は下地金属
層、6は下地ペデスタル、7は板、8は送りリール、9
は巻き取りリール、10はベースシート、11は半田シ
ート、12,13はローラー、14は突起電極である。
【0017】先ず、図1(a)に示すように、シリコン
ウェハである基板1に酸化シリコン(SiO2)による
酸化膜2を介してアルミ電極3が形成されており、この
アルミ電極3の周囲は、酸化シリコンまたは窒化シリコ
ン(SiN)等の絶縁膜による保護膜4により覆われて
いる。この保護膜4はパッシベーション膜とも言う。そ
して、図2(b)に示すように、以上のアルミ電極3お
よび保護膜4の上に、スパッター法や真空蒸着法等の薄
膜形成方法により下地金属層5を形成する。この下地金
属層5は、実施例では図示のように、2層構造であり、
アルミ電極3側から接着層5a、バリア層5bで構成さ
れている。
【0018】アルミ電極3側から1層目の接着層5aに
用いられる金属材料としては、Al,Cr,Ti,Ti
とWとの合金等であり、膜厚は2000〜5000Å程
度である。また、2層目のバリア層5bに用いられる金
属材料としては、Snの相互拡散を防止でき、かつ、突
起電極材料の半田との濡れ性を備えた材料であるCuを
用い、その膜厚は2〜3μmである。ここで、バリア層
5bの表面の酸化を防止するためのAuは入らない。こ
れは、後述する半田シート11にフラックスが混入して
いるためであり、バリア層5bとしてのCuが露出した
状態であっても問題はない。即ち、フラックスによって
Cu表面の酸化膜が還元されるからである。
【0019】次に、図示しないが、スピンコート法によ
りレジスト(図示せず)を塗布し、ガラスマスクを用い
て露光、現像を行い、アルミ電極3上にレジストが残っ
た状態に加工した後、下地金属層5を表面層から順次専
用液によりエッチングしていき、図1(c)に示すよう
に、下地ペデスタル6を形成する。これにより、突起電
極を形成する全てのアルミ電極3の部分には、この下地
ペデスタル6が設けられた状態となり、基板1の表面の
残りの部分は、全て保護膜4でコートされた状態とな
る。
【0020】次に、以上の基板1の表面に、図2(d)
に示すようにして、半田シート11をラミネートにより
貼着する。即ち、半田シート11は、半田材を樹脂材と
フラックスを混合したバインダーに混入させてシート状
にしたもので、基板1のサイズと予め同じサイズでベー
スシート10上に貼着されていて、一端側から送りリー
ル8に巻かれた状態となっている。また、ベースシート
10の他端側は巻き取りリール9に巻かれる状態となっ
ている。前述のように下地ペデスタル6が形成された基
板1は板7の上に置かれ、送りリール8からベースシー
ト10および半田シート11が、基板1上に供給され
て、巻き取りリール9にベースシート11が巻き取られ
る。
【0021】この時、100℃程度の温度に加熱された
上部ローラー12が、矢印で示したように、半田シート
11を基板1の方向に加圧するように配設されており、
また、この上部ローラー12は、所定の動力を得て図中
反時計廻り方向に回転するようになっている。そして、
板7の下面に接触する下部ローラー13が、上部ローラ
ー12と同期して回転するように配設されており、この
下部ローラー13の回転方向は、図中時計廻り方向であ
る。この上部ローラー12と下部ローラー13の間を基
板1が板7とともに通過することで、ベースシート10
面から半田シート13に圧力と熱が加わり、半田シート
13のバインダーが軟化し、接着力を得ることで、図2
(e)に示すように、基板1の表面に端から連続して半
田シート11が貼着される。
【0022】次に、以上の基板1を、不活性雰囲気をも
ったリフロー炉に入れて加熱する。その加熱温度は、半
田シート11の中に混入されている半田材が溶融する2
00℃〜250℃程度である。このような温度で基板1
を加熱すると、半田シート11のバインダー内の低温樹
脂が軟化し、粘度が数cp程度になり、ほとんど溶液状
態になる。また、バインダー内のフラックスも溶け始
め、下地ペデスタル6表面のCu表面の酸化物中の酸素
を取り去り、そのCu表面を活性化(還元)するととも
に、半田材の表面の酸化物中の酸素も同時に取り去り、
表面を活性化させる。
【0023】そして、半田の融点になると、下地ペデス
タル6上部に存在する半田材は溶け、下地ペデスタル6
表面に濡れ、薄くコーティングされた状態になる。ま
た、下地ペデスタル6周辺の半田材は溶けて集合しあ
い、液状の半田ボールを形成する。この下地ペデスタル
6周辺は、全てガラス質の保護膜4で覆われていて、半
田に対しては濡れ性が悪いため、液状の半田ボールは不
安定な状態にある。また、樹脂は液状態にあって移動し
やすい状態であり、ある程度の大きさになった液状の半
田ボールは、そのボール同士の表面張力により溶融しあ
い、さらに大きな液状半田ボールを形成する。
【0024】以上により、下地ペデスタル6の極近傍の
液状半田ボールが、下地ペデスタル6にコートされた薄
目の半田をきっかけとして下地ペデスタル6に引き寄せ
られ、下地ペデスタル6に盛られる。これが連鎖して次
々と起こり、下地ペデスタル6周辺の半田が下地ペデス
タル6に引き寄せられ、下地ペデスタル6上に半田ボー
ルが自然と形成されることになる。また、下地ペデスタ
ル6より離れて保護膜4上に存在する半田材は、そこで
半田ボール状に集合するだけで、下地ペデスタル6には
引き寄せられない。その後、基板1を冷やせば、この状
態で先ず半田が固まり、次に樹脂、フラックスが固まっ
て、図2(f)に示すように、球状の突起電極14が形
成される。このような基板1の表面を溶剤で洗浄するこ
とで、その表面に残った残渣、余分な半田を取り去る。
この余分な半田は、下地ペデスタル6より離れて基板1
上に存在する半田材であり、保護膜4上でボール状とな
り、保護膜4とは密着しないので、容易に除去できる。
【0025】以上の通り、本発明の突起電極の形成方法
によれば、特に、突起電極材料を半田シート11で供給
し、基板1上にラミネートして貼着するので、ドライな
環境下で、しかも、非常に単純な方法によって半田バン
プによる突起電極14を形成することができ、突起電極
の形成処理時間が短くなる。また、熟練のいるメッキ工
程が全く要らないため、設備が少なくて済む。そして、
半田シート11にフラックスが混入されているため、ウ
ェットバック工程でフラックス塗布が要らなくて済む。
さらに、半田シート11を使用するため、材料コストが
安く、かつ、生産性が飛躍的に高いものとなる。従っ
て、コストを大幅に下げることができる。
【0026】なお、以上の実施例においては、半導体基
板への突起電極の形成としたが、本発明はこれに限定さ
れるものではなく、ガラス基板等への突起電極の形成で
あってもよい。また、その他、具体的な細部構造等につ
いても適宜に変更可能であることは勿論である。
【0027】
【発明の効果】以上のように、請求項1記載の発明に係
る突起電極の形成方法によれば、半田材をバインダーに
混入させてなる半田シートを、基板の電極部に設けられ
た下地金属層およびその周囲の保護膜上に貼着して、加
熱により半田材およびバインダーを溶融させて電極部に
設けられた下地金属層上に集合させてから冷却固化する
ものであり、特に、半田シートを用いて基板上に貼着す
るため、従来のようなウェット方式のメッキを用いず
に、ドライな環境下において、半田による突起電極の形
成を簡易に行うことができる。従って、半田による突起
電極の形成処理時間を短縮して、生産性を高めることが
できる。
【0028】そして、請求項2記載の発明に係る突起電
極の形成方法によれば、ベースシートに貼着された半田
シートを、ベースシート側からの加熱を伴った押圧によ
りバインダーを軟化させてその接着力により基板上に貼
着するため、接着剤を用いずに、基板上へ半田シートを
容易に貼着することができる。
【0029】また、請求項3記載の発明に係る突起電極
の形成方法によれば、半田シートの半田材に混入するバ
インダーとして樹脂材とフラックスを混合したものを用
いるため、後でフラックスを塗布する必要が一切なく、
しかも、後の半田材の溶融の際に電極部表面および半田
材表面を活性化させることができる。
【図面の簡単な説明】
【図1】本発明による突起電極の形成方法を示したもの
で、(a)はアルミ電極および保護膜の形成工程を示す
断面図、(b)は下地金属層の形成工程を示す断面図、
(c)は接合ペデスタルの形成工程を示す断面図であ
る。
【図2】図1の工程に続く本発明による突起電極の形成
方法を示すもので、(d)は突起電極材料のラミネート
工程を示す断面図、(e)は突起電極材料の貼着状態を
示す断面図、(f)はウェットバックによる突起電極の
形成工程を示す断面図である。
【図3】従来の突起電極の形成方法を示したもので、
(a)はアルミ電極および保護膜の形成工程を示す断面
図、(b)は下地金属層の形成工程を示す断面図、
(c)はメッキレジストのパターンニング工程を示す断
面図である。
【図4】図3の工程に続く従来の突起電極の形成方法を
示すもので、(d)はバンプメッキ工程を示す断面図、
(e)はエッチングによる下地金属層の剥離工程を示す
断面図、(f)はウェットバックによる突起電極の形成
工程を示す断面図である。
【符号の説明】
1 基板 2 酸化膜 3 アルミ電極 4 保護膜 5 下地金属層 6 下地ペデスタル 7 板 8 送りリール 9 巻き取りリール 10 ベースシート 11 半田シート 12,13 ローラー 14 突起電極

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 基板の電極部に設けられた下地金属層の
    上に形成する半田による突起電極の形成方法であって、 半田材をバインダーに混入させてシート状にした半田シ
    ートを用い、 この半田シートを前記電極部に設けられた前記下地金属
    層およびその周囲の保護膜上に貼着した後、 加熱により前記半田材および前記バインダーを溶融させ
    て前記電極部に設けられた前記下地金属層上に集合させ
    てから冷却固化して前記半田による前記突起電極を形成
    することを特徴とする突起電極の形成方法。
  2. 【請求項2】 前記半田シートはベースシートに貼着さ
    れていて、そのベースシート側からの加熱を伴った押圧
    により前記バインダーが軟化して前記基板上に貼着され
    ることを特徴とする請求項1記載の突起電極の形成方
    法。
  3. 【請求項3】 前記バインダーは樹脂材とフラックスを
    混合したものであることを特徴とする請求項1または2
    記載の突起電極の形成方法。
JP6332509A 1994-12-12 1994-12-12 突起電極の形成方法 Pending JPH08167612A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6332509A JPH08167612A (ja) 1994-12-12 1994-12-12 突起電極の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6332509A JPH08167612A (ja) 1994-12-12 1994-12-12 突起電極の形成方法

Publications (1)

Publication Number Publication Date
JPH08167612A true JPH08167612A (ja) 1996-06-25

Family

ID=18255732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6332509A Pending JPH08167612A (ja) 1994-12-12 1994-12-12 突起電極の形成方法

Country Status (1)

Country Link
JP (1) JPH08167612A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026715A (ja) * 1996-08-27 2005-01-27 Nippon Steel Corp 低融点金属のバンプを備えた半導体装置及びフリップチップボンディング方法
JP2008187211A (ja) * 1996-08-27 2008-08-14 Nippon Steel Materials Co Ltd 低融点金属のバンプを備えた半導体装置及びフリップチップボンディング方法
JP2010080540A (ja) * 2008-09-24 2010-04-08 Fujitsu Ltd 電極接続部の形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026715A (ja) * 1996-08-27 2005-01-27 Nippon Steel Corp 低融点金属のバンプを備えた半導体装置及びフリップチップボンディング方法
JP2008187211A (ja) * 1996-08-27 2008-08-14 Nippon Steel Materials Co Ltd 低融点金属のバンプを備えた半導体装置及びフリップチップボンディング方法
JP2010080540A (ja) * 2008-09-24 2010-04-08 Fujitsu Ltd 電極接続部の形成方法
US8076233B2 (en) * 2008-09-24 2011-12-13 Fujitsu Limited Method of forming electrode connecting portion

Similar Documents

Publication Publication Date Title
US6759319B2 (en) Residue-free solder bumping process
US6232212B1 (en) Flip chip bump bonding
JP2016086069A (ja) 半導体素子および半導体装置
JP2809088B2 (ja) 半導体装置の突起電極構造およびその突起電極形成方法
JP3385604B2 (ja) はんだバンプの形成方法
JP3682227B2 (ja) 電極の形成方法
TW571411B (en) Bumping process
JPH08167612A (ja) 突起電極の形成方法
JP2811741B2 (ja) 半導体装置の製造方法
JP2000012605A (ja) 半導体チップの電極部の形成方法
JP2730492B2 (ja) 半導体装置
TW418470B (en) Method for forming solder bumps on flip chips and devices formed
JPH01238044A (ja) 半導体装置
US6979906B2 (en) Solder on a sloped surface
KR950009887B1 (ko) 반도체 소자의 범프 제조방법
JP2547590B2 (ja) 半導体装置の製造方法
JPH05243232A (ja) 半田バンプ電極の形成方法
JPH0745664A (ja) 半導体装置の実装方法
JP3580452B2 (ja) 半導体装置の製造方法
JP2978973B2 (ja) はんだバンプの形成方法
JPH0845938A (ja) 半導体装置及びその製造方法
JPH06295938A (ja) 半導体装置の実装方法
JPH07183305A (ja) バンプ電極形成方法
JP3748419B2 (ja) フリップチップ型icの製造方法
JPH01286449A (ja) はんだバンプ電極及びその形成方法