JP2010080540A - 電極接続部の形成方法 - Google Patents

電極接続部の形成方法 Download PDF

Info

Publication number
JP2010080540A
JP2010080540A JP2008244794A JP2008244794A JP2010080540A JP 2010080540 A JP2010080540 A JP 2010080540A JP 2008244794 A JP2008244794 A JP 2008244794A JP 2008244794 A JP2008244794 A JP 2008244794A JP 2010080540 A JP2010080540 A JP 2010080540A
Authority
JP
Japan
Prior art keywords
solder
solder sheet
heating
sheet
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008244794A
Other languages
English (en)
Inventor
Kuniko Ishikawa
邦子 石川
Norio Kainuma
則夫 海沼
Kenji Koyae
健二 小八重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008244794A priority Critical patent/JP2010080540A/ja
Priority to US12/561,737 priority patent/US8076233B2/en
Publication of JP2010080540A publication Critical patent/JP2010080540A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/1182Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01327Intermediate phases, i.e. intermetallics compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】はんだシートを用いる転写法によって電極に適正量のはんだを供給することを可能にする電極接続部の形成方法を提供する。
【解決手段】はんだシート10により電極形成面を被覆する工程と、前記電極形成面を被覆する前記はんだシート10上において加熱加圧ローラ30を転動させ、該加熱加圧ローラ30が移動する際に接触する前記はんだシート10の部位を溶融させる工程と、前記加熱加圧ローラ30が通過した後に、前記電極形成面を被覆するはんだシート10を除去する工程とを備える。
【選択図】図1

Description

はんだシートを使用して電極にはんだを転写してバンプ接続部を形成する方法に関する。
金バンプなどの電極を有する半導体チップをフリップチップ接続により基板に実装する方法として、基板の接続パッドにはんだをプリコートし、はんだを溶融して金バンプを接続パッドに接合する方法が広く適用されている。この接合方法においては、半導体チップの電極間隔が微細になるとともに接続パッドの配置間隔が微小になり、接続パッドを短絡させないようにはんだを供給する処理のためのコストが増大する。また、金バンプを接続パッドにはんだ接合する際に、隣接する金バンプあるいは接続パッドにはんだが接触して電気的な短絡が生じるという問題が発生する。
これらの問題を回避する方法として、はんだシートから金バンプにはんだを転写する方法によって金バンプにはんだを供給して、金バンプと接続パッドとをはんだ接合する方法が検討されている。
特開平8−203904号公報 特開2007−208082号公報
はんだシートを使用して金バンプにはんだを供給する方法には、はんだシートを溶融して金バンプにはんだを供給する方法がある。しかしながら、この方法の場合は、はんだが溶融した際の表面張力によってはんだの厚さにばらつきが生じ、金バンプに供給されるはんだ量がばらつく。また、はんだの表面が酸化することによってはんだの接合性が不安定になり、金バンプへに付着するはんだの量がばらつくという問題がある。
また、はんだシートを加熱する温度を制御し、はんだシートを半溶融状態(軟化させた状態)とし、金と錫との固相拡散によって金バンプにはんだを転写する方法も考えられる。しかしながら、この場合は、はんだシートが金バンプに固着して、はんだシートを金バンプから引き剥がし難く、はんだシートを無理に引き剥がすと金バンプを損傷してしまうといった問題がある。
本願においてフリップチップ接続により実装しようとしている半導体チップの金バンプは、台座部分と突起部分の高さがそれぞれ10〜15μm、台座径が25〜35μm程度の大きさのものである。金バンプにはんだを供給し、電気的に短絡させずにフリップチップ接続できるようにするには、金バンプの突起部分のみに、2〜3μm程度の厚さにはんだを供給することが求められる。したがって、このような微小な金バンプにはんだを供給する際には、はんだの供給量を高精度に制御することができないと、はんだが過剰に供給されてしまって電気的な短絡が生じたり、はんだが不足して金バンプと接続パッドとが接合不良になるという問題が生じる。
本発明はこれらの課題を解決すべくなされたものであり、はんだシートによる転写法を利用して金バンプ等の電極に適正量のはんだを供給することを可能にする電極接続部の形成方法を提供することを目的とする。
本実施形態の一観点によれば、はんだシートにより電極形成面を被覆する工程と、前記電極形成面を被覆する前記はんだシート上において加熱加圧ローラを転動させ、該加熱加圧ローラが移動する際に接触する前記はんだシートの部位を溶融させる工程と、前記加熱加圧ローラが通過した後に、前記電極形成面を被覆するはんだシートを除去する工程と、を備えることを特徴とする電極接続部の形成方法が提供される。
また、他の観点によれば、はんだシートと電気的絶縁性を有する被覆シートとが積層されたはんだシート体により、前記被覆シートが前記バンプ形成面に対向する配置として電極形成面を被覆する工程と、前記電極形成面を被覆する前記はんだシート体上において加熱加圧ローラを転動させ、前記バンプの頂部を前記被覆シートを通過させて前記はんだシートに進入させるとともに、前記加熱加圧ローラが移動する際に接触する前記はんだシートの部位を溶融させる工程と、前記加熱加圧ローラが通過した後に、前記バンプ形成面の表面を前記被覆シートにより被覆して、前記はんだシートを除去する工程と、を備える電極接続部の形成方法が提供される。
本発明に係る電極接続部の形成方法によれば、電極を損傷することなく、はんだシートから電極に的確にはんだを転写して供給することができる。これにより高集積度となり、電極が微細化する半導体チップ等の電極に適量のはんだを供給することができ、実装時における電気的短絡といった問題の発生を抑制することができる。
以下、本発明に係る電極接続部の形成方法の実施の形態として、はんだシートを使用して半導体チップの金バンプからなる電極にはんだを転写することにより電極接続部を形成する方法について説明する。
(第1の実施の形態)
本実施の形態においては、はんだシート10の供給ローラ12と、加熱加圧ローラ30と、はんだシート10の巻取りローラ40とを使用して金バンプ22にはんだを供給する。図1及び図2に、はんだシート10の供給ローラ12、加熱加圧ローラ30、巻取りローラ40を用いて、半導体ウエハ20に形成された金バンプ22にはんだを供給する方法を示す。
図1(a)は、加熱ステージ50に配置した半導体ウエハ20と、供給ローラ12、加熱加圧ローラ30及び巻取りローラ40を示す。
半導体ウエハ20には個片の半導体チップとなる単位チップ部が、縦横に整列して形成されている。金バンプ22は、単位チップ部に形成されている各々の電極の位置に、金線を用いたボールボンディング法によって形成される。
半導体ウエハ20を加熱ステージ50上に配置しているのは、はんだシート10から金バンプ22にはんだを転写する(供給する)際に、的確にはんだが転写されるようにするためである。加熱ステージ50の加熱温度は、はんだシート(はんだ)の融点よりも低温に設定する。
本実施形態においては、供給ローラ12と加熱加圧ローラ30と巻取りローラ40とを軸線方向が互いに平行となるように配置している(並列配置)。
また、各ロール体間の間隔をロール体の外径程度の間隔に設定し、これらのロール体が連動的に移動するように設定している。供給ローラ12と、加熱加圧ローラ30と、巻取りローラ40とを比較的接近させて配置し、間をおかずに移動するように設定しているのは、はんだ供給(転写)操作が効率的に行えるようにすることと、はんだシート10から金バンプ22に的確にはんだが転写されるようにするためである。
もちろん、供給ローラ12、加熱加圧ローラ30及び巻取りローラ40の配置位置、移動制御方法は適宜設定可能であり、供給ローラ12と加熱加圧ローラ30と巻取りローラ40の移動動作を個別に制御してもよい。
供給ローラ12、加熱加圧ローラ30及び巻取りローラ40は、搬送支持機構によって支持され、加熱ステージ50に配置されている半導体ウエハ20を横断する一方側(前方位置)と他方側(後方位置)との間を搬送される。
供給ローラ12と加熱加圧ローラ30と巻取りローラ40を連続的に移動させるために、一つの搬送支持機構にこれらのローラ体を一括して支持する方法も可能である。また、それぞれのローラ体を個別の搬送支持機構に支持し、個別に移動制御することもできる。
図1(a)は、加熱ステージ50に配置されている半導体ウエハ20の一方側(前方位置)に、供給ローラ12と加熱加圧ローラ30と巻取りローラ40が位置している状態である。
この状態から、各ローラ体が、半導体ウエハ20に向け、言い換えれば、半導体ウエハ20を横断する他方側(後方位置)に向けて移動開始する。供給ローラ12と加熱加圧ローラ30と巻取りローラ40の移動順は、最初に供給ローラ12が半導体ウエハ20上を移動し、次いで、加熱加圧ローラ30が移動し、最後に巻取りローラ40が移動するように設定する。
供給ローラ12は長尺状に形成されたはんだシート10(厚さ数十μm〜100μm程度)をロール状に巻回したものである。半導体ウエハ20の電極形成面の全面をはんだシート10によって被覆するから、供給ローラ12は、半導体ウエハ20の外径よりも広幅のはんだシート10を巻回したものを使用する。
加熱加圧ローラ30は、半導体ウエハ20の電極形成面に広げられたはんだシート10を金バンプ22に押圧しながら、はんだシート10を溶融させ、金バンプ22にはんだを付着させる作用をなす。
加熱加圧ローラ30は円柱状に形成されたローラ体に加熱ヒータを内蔵して形成され、加熱ヒータへの通電を制御することによって加熱加圧ローラ30の加熱温度が制御される。加熱加圧ローラ30は半導体ウエハ20の全幅を通過する長さに形成されている。また、加熱加圧ローラ30の加圧力も適宜調節可能となっている。
巻取りローラ40は、はんだシート10から金バンプ22にはんだを転写した後、はんだシート10を半導体ウエハ20から剥離するようにして巻取る作用をなす。半導体ウエハ20を覆っているはんだシート10の端縁を巻取りローラ40の外面に接触させることによって、はんだシート10が巻取りローラ40の外面に付着する。はんだシート10の端縁を付着させた状態から、巻取りローラ40を回転させながら前送りすることによって、はんだシート10が巻取りローラ40に巻き取られる。
金バンプ22に供給されるはんだの量は、巻取りローラ40を加熱する温度に影響される。したがって、本実施形態においては巻取りローラ40もローラ体に加熱ヒータを内蔵し、加熱加圧ローラ30と同様に、加熱ヒータへの通電を制御することによって加熱温度が制御される。
図1(b)は、供給ローラ12を半導体ウエハ20に向けて移動させ、半導体ウエハ20の端縁(前方側の端縁)から半導体ウエハ20の上にはんだシート10を広げるようにして被着開始した状態を示す。
供給ローラ12に巻回されているはんだシート10を半導体ウエハ20の金バンプ22が形成されている面に軽く押接させることによって、半導体ウエハ20の電極形成面上にはんだシート10が付着する。その状態で供給ローラ12を前送りすることにより、半導体ウエハ20の上にはんだシート10が広げられていく。
図1(c)は、供給ローラ12、加熱加圧ローラ30及び巻取りローラ40ををさらに前送りした状態である。供給ローラ12は半導体ウエハ20を横断した位置にあり、加熱加圧ローラ30は半導体ウエハ20を横断する中途位置にあり、巻取りローラ40は半導体ウエハ20にまだ接触しない位置にある。
供給ローラ12ははんだシート10を徐々に広げながら、半導体ウエハ20の全面をはんだシート10によって被覆する。
加熱加圧ローラ30は、半導体ウエハ20の前方側の端縁位置から半導体ウエハ20を覆うはんだシート10を軽く加圧しながら回転する。加熱加圧ローラ30の加熱温度を、はんだシート10が溶融される温度以上(融点以上)に設定し、加熱加圧ローラ30の外面が接触する部位のはんだシート10を溶融しながら転動する。
加熱加圧ローラ30は回転しながらはんだシート10を押さえていくことによって、はんだシート10の加熱加圧ローラ30が接触する部位が瞬間的に溶融する。はんだシート10は加熱加圧ローラ30が接触した部位が瞬間的に溶融するのみであり、加熱加圧ローラ30が通過したはんだシート10はシート体のままで残留する。
加熱加圧ローラ30の加熱温度は金バンプ22に供給されるはんだの量に影響する。加熱加圧ローラ30の加熱温度は、加熱加圧ローラ30によってはんだシート10を加熱した際に、はんだが溶融して金バンプ22とはんだシート10との界面に金属間化合物が生成される程度の温度とするのがよい。加熱加圧ローラ30の加熱温度を高温に設定し過ぎて、はんだシート10が溶け過ぎてしまう状態となることは好ましくない。加熱加圧ローラ30の加熱温度については後述する。
図2(a)は、供給ローラ12が半導体ウエハ20を横断して他方側(後方位置)に移動し、加熱加圧ローラ30が半導体ウエハ20上をさらに移動し、巻取りローラ40が半導体ウエハ20上を転動開始した状態を示す。
巻取りローラ40が半導体ウエハ20の一方側から半導体ウエハ20上で移動開始する際に、巻取りローラ40の外面を加熱加圧ローラ30が通過したはんだシート10の表面に軽く接触させ、はんだシート10の端縁を巻取りローラ40の外面に付着させて巻取り開始する。巻取りローラ40を前送りしながら回転させることによって、巻取りローラ40の外面にはんだシート10が巻き付いてはんだシート10が巻き取られる。
巻取りローラ40はフリー回転可能に支持して、巻取りローラ40が前送りされる作用によって転動するようにしてもよいし、巻取りローラ40に回転用の駆動機構を付設して回転駆動させながら前送りさせてもよい。
図2(b)は、加熱加圧ローラ30が半導体ウエハ20を通過し、巻取りローラ40が半導体ウエハ20の他方側の縁部の近傍まで移動した状態を示す。
溶融後のはんだシート10が巻取りローラ40の外周面に巻き取られ、半導体ウエハ20に形成された金バンプ22にはんだ10aが転写された状態になる。
図3に、巻取りローラ40が通過し、金バンプ22にはんだ10aが供給された状態を拡大して示す。
半導体ウエハ20の電極形成面に形成されている金バンプ22は、扁平な球形状の台座部22bと、台座部22bから突出する突起部22aとからなる。はんだシート10から金バンプ22に供給されるはんだ10aは、金バンプ22の突起部22aの外面を被覆するように被着する。
金バンプ22の突起部22aの外面にはんだ10aが被着するのは、加熱加圧ローラ30によってはんだシート10を押さえながら加熱した際に、台座部22bから突出している突起部22aのみがはんだシート10内に進入し、突起部22aにはんだ10aが転写されることによる。加熱加圧ローラ30によってはんだシート10を加圧する際には、台座部22bにはんだシート10が接触しない程度に加熱加圧ローラ30の加圧力を調節するのがよい。
図4は、上述した方法によって金バンプ22にはんだ10aを供給した後、半導体ウエハ20を個片の半導体チップ20aにダイシングする状態を示す。ダイシング刃60により隣接する単位チップ部分の境界位置を切断することによって個片の半導体チップ20aが得られる。
これらの半導体チップ20aは、金バンプ22の突起部22aにはんだ10aが供給されて得られるから、実装基板の接続パッドに金バンプ22を位置合わせして加熱することによって、はんだ接合により実装される。
(ローラ加熱温度)
前述したように、はんだシート10から金バンプ22にはんだを転写する際に、的確にはんだ10aが転写されるようにするには、加熱加圧ローラ30の温度と巻取りローラ40の温度が重要な条件となる。
Figure 2010080540
表1は、加熱加圧ローラ30と巻取りローラ40の加熱温度を変えたときに、はんだシート10から金バンプ22に供給されるはんだの状態を実験した結果を示す。実験で使用したはんだシートは、融点221℃のSn-3.5Ag(錫−銀はんだ)である。はんだシート厚は50μm、金バンプの台座径20μm、台座高さ10μm、突起部径4μm、突起部高さ10μmである。
表1に示す実験結果において、はんだ転写状態として良好な結果が得られたのは、加熱加圧ローラ30の温度を、融点(221℃)を若干上回る温度(融点を30℃程度上回る温度範囲内)とし、巻取りローラ40の温度を融点(221℃)を若干下回る温度(融点を30℃程度下回る温度範囲)とした場合である。
その他の場合、たとえば加熱加圧ローラ30の温度を融点以下とすると、巻取りローラ40の温度を融点以上とした場合を除いて金バンプ22に供給されるはんだ量が不足した。この実験結果は、加熱加圧ローラ30によってはんだシート10を加熱して金バンプ22にはんだ10aを転写するには、加熱加圧ローラ30の加熱温度をはんだの融点以上に設定して、はんだシート10が溶融されるようにする必要があることを示す。
また、加熱加圧ローラ30を融点温度以上に設定した場合で、巻取りローラ40の温度を融点を30℃以上下回る温度に設定すると、はんだシート10を巻取りローラ40によって巻取る際に金バンプ22が欠落する問題が生じた。この実験結果は、巻取りローラ40の温度を低く設定しすぎると、巻取りローラ40がはんだシート10に接触することによって金バンプ22に付着したはんだの固化が進み、はんだシート10が引き剥がし難くなることを示す。したがって、巻取りローラ40の温度を過度に低温に設定することも好ましくない。
また、加熱加圧ローラ30の温度を、融点よりも30℃以上超える温度に設定すると、はんだシート10の溶融が進み、金バンプ22に供給されるはんだ量が過多となった。また、巻取りローラ40の温度を融点以上(実験では融点よりも9℃以上)にすると、加熱加圧ローラ30の温度にかかわらず金バンプ22に供給されるはんだ量が過多となった。
この実験結果は、加熱加圧ローラ30によって過度にはんだシート10を加熱すると、過剰にはんだが金バンプ22に転写される(供給される)ことを示している。したがって、金バンプ22に供給するはんだの量を的確に制御するには、加熱加圧ローラ30の温度を過度に高温にせず、適切なはんだ量が転写される温度範囲に設定する必要がある。加熱加圧ローラ30の加熱温度の設定は、使用するはんだシートのはんだ組成や金バンプ22の形状等によるから、実際に転写を行って適切な温度範囲を設定するのがよい。
また、巻取りローラ40を過度に高温にすると、巻取りローラ40によってはんだシート10を巻取る際にはんだシート10が再度溶融されることになり、金バンプ22に転写されるはんだの量が過多になる。したがって、巻取りローラ40の温度を設定する場合は、はんだの融点以上にならないように設定し、また過度に低温にならないようにする。巻取りローラ40の温度設定も、実際に転写操作を行って金バンプ22への転写状態をみながら調節するのがよい。
以上のように加熱加圧ローラ30の温度設定と巻取りローラ40の温度設定を適切に行うことによって、金バンプ22に転写されるはんだの量を的確に調節することができる。また、はんだシート10を巻取る際に金バンプ22を損傷させるといった問題を生じさせずに金バンプ22にはんだ10aを転写することができる。
このように、本実施形態のバンプ接続部の形成方法によれば、金バンプ22に転写するはんだの量を適切に制御することが可能となるから、金バンプ22のサイズが微小となった場合でも、ばらつきなく金バンプ22に適量のはんだを供給することが可能になる。これによって、半導体チップを実装した際に、はんだによって電気的短絡が生じるといった問題を回避することができる。
(第2の実施の形態)
電極接続部の形成方法についての第2の実施の形態は、はんだシート10と電気的絶縁性を有する被覆シート11の2層構造からなるはんだシート体14を供給ローラ12によって半導体ウエハ20に供給して金バンプ22にはんだを転写する方法である。
図5(a)は、はんだシート体14を巻回した供給ローラ12を半導体ウエハ20に向けて移動させ、半導体ウエハ20の端縁上からはんだシート体14を半導体ウエハ20上に広げはじめた状態を示す。
図6(a)に、図5(a)の供給ローラ12によってはんだシート体14を半導体ウエハ20上に供給する状態を拡大して示す。
上述したように、供給ローラ12には、はんだシート10と被覆シート11とからなるはんだシート体14がロール状に巻回されている。被覆シート11は半導体ウエハ20の金バンプ22が形成された面を被覆するためのものであり、金バンプ22の台座部22bの高さと略同厚に形成されている。被覆シート11はアンダーフィル樹脂材等の電気的絶縁材によって形成される。
半導体ウエハ20の表面にはんだシート体14を接触させるようにしながら供給ローラ12を転動させることにより、半導体ウエハ20の表面にはんだシート体14が広げられていく。なお、はんだシート体14は、供給ローラ12によって半導体ウエハ20上にはんだシート体14を供給した際に、被覆シート11が半導体ウエハ20に接する側(下層側)となるように供給ローラ12に巻回されている。供給ローラ12によって半導体ウエハ20をはんだシート体14に被覆している際には、金バンプ22の突起部22aが被覆シート11に一部くいこむようになる。
図5(b)は、供給ローラ12が半導体ウエハ20上をさらに転動して前送りされ、加熱加圧ローラ30によってはんだシート体14が加熱、加圧開始されている状態を示す。 図6(b)に、加熱加圧ローラ30によってはんだシート体14を押さえながら加熱する状態を拡大して示す。
前述したように加熱加圧ローラ30ははんだシート体14を加熱して、はんだシート10を溶融しながら半導体ウエハ20の表面に押圧する作用をなす。本実施形態においては、加熱加圧ローラ30ははんだシート10を溶融すると同時に、はんだシート体14を加圧して被覆シート11を半導体ウエハ20の電極形成面にまで押し下げる作用をなす。
このはんだシート体14を押圧する作用によって、金バンプ22の突起部22aが被覆シート11を突き抜けてはんだシート10内に進入し、被覆シート11が半導体ウエハ20の表面にまで達する。
図6(c)に、加熱加圧ローラ30によってはんだシート体14を加熱加圧した状態を示す。被覆シート11は半導体ウエハ20の表面まで押し下げられ、被覆部11aとして金バンプ22の隣接する台座部22b間を充填する。被覆シート11の厚さを金バンプ22の台座部22bの高さと略同厚に形成しているのは、加熱加圧ローラ30によってはんだシート体14を加圧した際に、半導体ウエハ20の表面から金バンプ22の台座部22bの高さまで被覆部11aによって被覆される(充填される)ようにするためである。
はんだシート体14によって半導体ウエハ20を被覆した状態においては、はんだシート10が外面側(上層)になる。したがって、加熱加圧ローラ30によってはんだシート体14を加熱加圧した際に、はんだシート10がじかに加熱加圧ローラ30に接触して加熱溶融される。加熱加圧ローラ30が転動する際に、加熱加圧ローラ30とはんだシート10との接触部分が瞬間的に溶融される作用は前述した実施の形態における場合と同様である。
図7(a)は、加熱加圧ローラ30によって半導体ウエハ20の表面を被覆するはんだシート体14を加熱加圧した後、巻取りローラ40によってはんだシート10を巻取っている状態を示す。はんだシート体14の被覆シート11は半導体ウエハ20の表面を被覆した状態で半導体ウエハ20に残されるから、巻取りローラ40によって巻き取られるのははんだシート10のみである。
巻取りローラ40によって加熱溶融後のはんだシート10を巻取ることによって、金バンプ22にはんだ10aが転写された状態になる。
図7(b)は、半導体ウエハ20の金バンプ22にはんだ10aが転写された状態を示す。金バンプ22の中間に被覆シート11による被覆部11aが残留する。
図7(c)に、金バンプ22の中間に被覆部11aが残留し、金バンプ22の突起部22aの外面にはんだ10aが付着(供給)されている状態を拡大して示す。
本実施形態においては、はんだシート10と被覆シート11の2層構造からなるはんだシート体14を使用したことにより、加熱加圧ローラ30によってはんだシート10を加熱加圧する際に、半導体ウエハ20の表面(電極形成面)から金バンプ22の台座部22bの上面までは被覆部11aによって被覆される。したがって、はんだシート10を溶融した際にはんだが付着するのは、金バンプ22の突起部22aのみとなる。
このように、はんだ10aを金バンプ22の突起部22aの外面のみに付着させ、金バンプ22の台座部22bには付着させないようにすることによって、半導体チップを実装した際に、金バンプ22に転写されたはんだ10aによって隣接する金バンプ同士が電気的に短絡することをさらに確実に防止することが可能となる。
なお、上記実施形態においては、半導体ウエハ20のバンプ形成面をはんだシート10あるいははんだシート体14によって被覆して金バンプ22にはんだを転写する方法について説明したが、本発明は半導体ウエハに設けたバンプにはんだを転写する場合に限定されるものではない。一般的な電子装置、半導体装置の製造工程においてバンプ接続部を形成する場合にも適用することが可能である。
また、上記実施形態においては電極としての金バンプ22にはんだを転写する例を示したが、電極材料は金に限定されるものではなく、銅、銀、アルミニウム等からなるバンプについても適用可能である。
また、前述した実施形態においてははんだシート10として錫−銀はんだを使用する例について説明したが、はんだシート10に使用するはんだ材料についてもとくに限定されるものではない。
電極接続部の形成方法についての第1の実施の形態の工程を示す説明図である。 電極接続部の形成方法についての第1の実施の形態の工程を示す説明図である。 半導体ウエハの金バンプにはんだが転写された状態の説明図である。 半導体ウエハをダイシングして個片の半導体チップを得る工程を示す説明図である。 電極接続部の形成方法についての第2の実施の形態の工程を示す説明図である。 電極接続部の形成方法についての第2の実施の形態の工程を示す説明図である。 電極接続部の形成方法についての第2の実施の形態の工程を示す説明図である。
符号の説明
10 はんだシート
10a はんだ
11 被覆シート
11a 被覆部
12 供給ローラ
14 はんだシート体
20 半導体ウエハ
20a 半導体チップ
22 金バンプ
22a 突起部
22b 台座部
30 加熱加圧ローラ
40 巻取りローラ
50 加熱ステージ

Claims (8)

  1. はんだシートにより電極形成面を被覆する工程と、
    前記電極形成面を被覆する前記はんだシート上において加熱加圧ローラを転動させ、該加熱加圧ローラが移動する際に接触する前記はんだシートの部位を溶融させる工程と、
    前記加熱加圧ローラが通過した後に、前記電極形成面を被覆するはんだシートを除去する工程と、
    を備えることを特徴とする電極接続部の形成方法。
  2. 半導体ウエハの電極が形成された面をはんだシートにより被覆し、電極にはんだを転写することを特徴とする請求項1記載の電極接続部の形成方法。
  3. はんだシートと電気的絶縁性を有する被覆シートとが積層されたはんだシート体により、前記被覆シートが前記バンプ形成面に対向する配置として電極形成面を被覆する工程と、
    前記電極形成面を被覆する前記はんだシート体上において加熱加圧ローラを転動させ、前記バンプの頂部を前記被覆シートを通過させて前記はんだシートに進入させるとともに、前記加熱加圧ローラが移動する際に接触する前記はんだシートの部位を溶融させる工程と、
    前記加熱加圧ローラが通過した後に、前記バンプ形成面の表面を前記被覆シートにより被覆して、前記はんだシートを除去する工程と、
    を備えることを特徴とする電極接続部の形成方法。
  4. 前記電極は、台座部と台座部上に突出する突起部とを備え、
    前記はんだシート体上において前記加熱加圧ローラを転動させる工程において、前記はんだシート体を加圧した際に、前記突起部を前記被覆シートを通過して前記はんだシートに進入させることを特徴とする請求項3記載の電極接続部の形成方法。
  5. 前記被覆シートの厚さを前記台座部の高さに一致する厚さに設定したはんだシート体を使用することを特徴とする請求項4記載の電極接続部の形成方法。
  6. 半導体ウエハの電極が形成された面を前記はんだシート体により被覆し、前記電極にはんだを転写することを特徴とする請求項3〜5のいずれか一項記載の電極接続部の形成方法。
  7. 前記加熱加圧ローラの加熱温度を、前記はんだシートの融点以上の温度に設定し、
    前記はんだシートを除去する際にはんだシートを巻取る巻取りローラの加熱温度を、該はんだシートの融点以下の温度に設定することを特徴とする請求項1〜6のいずれか一項記載の電極接続部の形成方法。
  8. 前記加熱加圧ローラの加熱温度を、前記はんだシートの融点以上で、かつ融点を30℃以上超えない温度域に設定し、
    前記巻取りローラの加熱温度を、前記はんだシートの融点以下で、かつ融点よりも30℃以下の低温とならない温度域に設定することを特徴とする請求項7記載の電極接続部の形成方法。
JP2008244794A 2008-09-24 2008-09-24 電極接続部の形成方法 Pending JP2010080540A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008244794A JP2010080540A (ja) 2008-09-24 2008-09-24 電極接続部の形成方法
US12/561,737 US8076233B2 (en) 2008-09-24 2009-09-17 Method of forming electrode connecting portion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008244794A JP2010080540A (ja) 2008-09-24 2008-09-24 電極接続部の形成方法

Publications (1)

Publication Number Publication Date
JP2010080540A true JP2010080540A (ja) 2010-04-08

Family

ID=42038099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008244794A Pending JP2010080540A (ja) 2008-09-24 2008-09-24 電極接続部の形成方法

Country Status (2)

Country Link
US (1) US8076233B2 (ja)
JP (1) JP2010080540A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112133639A (zh) * 2020-08-20 2020-12-25 中国电子科技集团公司第二十九研究所 一种在基板上选择性压覆合金焊片的方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058726B1 (en) 2008-05-07 2011-11-15 Amkor Technology, Inc. Semiconductor device having redistribution layer
US8552557B1 (en) * 2011-12-15 2013-10-08 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8664090B1 (en) 2012-04-16 2014-03-04 Amkor Technology, Inc. Electronic component package fabrication method
KR101983774B1 (ko) * 2012-09-20 2019-05-29 엘지이노텍 주식회사 발광 소자
EP2747132B1 (en) * 2012-12-18 2018-11-21 IMEC vzw A method for transferring a graphene sheet to metal contact bumps of a substrate for use in semiconductor device package
US9245862B1 (en) 2013-02-12 2016-01-26 Amkor Technology, Inc. Electronic component package fabrication method and structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08167612A (ja) * 1994-12-12 1996-06-25 Casio Comput Co Ltd 突起電極の形成方法
JP2000183509A (ja) * 1998-12-16 2000-06-30 Tdk Corp はんだ供給方法及び装置
JP2008205321A (ja) * 2007-02-22 2008-09-04 Fujitsu Ltd 電子部品および電子装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4826736A (en) * 1985-06-14 1989-05-02 Sumitomo Special Metals Co., Ltd. Clad sheets
JPH0234288A (ja) * 1988-07-25 1990-02-05 Nippon Kinzoku Kogyo Kk 薄板クラッドの製造方法
JPH03234034A (ja) * 1990-02-09 1991-10-18 Sharp Corp 半導体装置の製造方法
JPH0778847A (ja) 1993-09-09 1995-03-20 Sharp Corp 半導体チップの実装方法
JPH08203904A (ja) 1995-01-25 1996-08-09 Toshiba Corp はんだバンプ形成方法
JP3335896B2 (ja) * 1997-12-26 2002-10-21 株式会社東芝 ハンダ材及びハンダ材の製造方法
JPH11284031A (ja) 1998-03-26 1999-10-15 Ricoh Co Ltd 半導体パッケージの製造方法
JP2000114318A (ja) 1998-10-08 2000-04-21 Ricoh Co Ltd 半導体チップ、その製造方法、フラックス塗布用シートおよび、半導体チップの実装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08167612A (ja) * 1994-12-12 1996-06-25 Casio Comput Co Ltd 突起電極の形成方法
JP2000183509A (ja) * 1998-12-16 2000-06-30 Tdk Corp はんだ供給方法及び装置
JP2008205321A (ja) * 2007-02-22 2008-09-04 Fujitsu Ltd 電子部品および電子装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112133639A (zh) * 2020-08-20 2020-12-25 中国电子科技集团公司第二十九研究所 一种在基板上选择性压覆合金焊片的方法
CN112133639B (zh) * 2020-08-20 2022-03-22 中国电子科技集团公司第二十九研究所 一种在基板上选择性压覆合金焊片的方法

Also Published As

Publication number Publication date
US20100075493A1 (en) 2010-03-25
US8076233B2 (en) 2011-12-13

Similar Documents

Publication Publication Date Title
JP2010080540A (ja) 電極接続部の形成方法
US7833831B2 (en) Method of manufacturing an electronic component and an electronic device
CN102760664B (zh) 半导体装置和制造半导体装置的方法
JP2007019360A (ja) 電子部品の実装方法
US9905529B2 (en) Method for manufacturing semiconductor device
US5973406A (en) Electronic device bonding method and electronic circuit apparatus
JP2002026070A (ja) 半導体装置およびその製造方法
JP5004549B2 (ja) 電子部品の基板への搭載方法及びはんだ面の形成方法
US20090001571A1 (en) Semiconductor device and method of manufacturing the same
JP2007184408A (ja) 電極接合方法
JP2009010302A (ja) ソルダペースト層形成方法
JP4200273B2 (ja) 実装基板の製造方法
JP2006032446A (ja) 半導体部品の実装方法および実装装置
US8174113B2 (en) Methods of fabricating robust integrated heat spreader designs and structures formed thereby
JP4222290B2 (ja) 半田付方法
TWI297584B (en) Method of soldering electronic component having solder bumps to substrate
KR101898647B1 (ko) 은코팅 구리 호일을 이용한 접합 소재 및 이를 이용한 접합 방법
JP2009194357A (ja) 半導体装置およびその製造方法
JP2008004685A (ja) 熱圧着装置、及び熱圧着装置の制御方法
JP2009188264A (ja) バンプ形成方法
JP3336999B2 (ja) バンプシートとこれを用いたバンプ形成装置及びバンプ形成方法
JP4033191B2 (ja) 電子部品搭載装置および電子部品搭載方法ならびにフラックス転写方法
JP4467260B2 (ja) バンプ形成方法
JPH10261645A (ja) 半導体素子、突起電極の形成方法およびワイヤボンディング方法
JP2003101206A (ja) 部材の突起部へのはんだ供給方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121225