JPH03225976A - 磁電変換素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は改良した磁電変換素子の製造方法に関する。

（ロ）従来の技術 ホール素子等の磁電変換素子は磁界の強さに応じた出力
電圧を発生する磁電変換素子であり、ＮＳ極性判別やブ
ラシレスモーフの回転子位置検出に多用されている。大
別して半導体薄膜タイプとＧａＡｓタイプに分けられ、
ＧａＡｓタイプの方が温度特性に優れるものの、半導体
薄膜タイプは安価に生産できる利点を持つ（例えば、特
公昭５１−３９８３７号）。上記半導体薄膜タイプは、
通常、例えばインジウム・アンチモンのような化合物半
導体の薄膜を、基板上に蒸着あるいは貼着させることに
より構成している。蒸着の方が安価である。

基板としては、ガラス、マイカ、セラミック等の絶縁物
製基板が用いられる他、近年は、製造が容易で安価であ
る等の理由によりシリコン基板上にシリコン酸化膜を生
成したものが利用されている。

ところで、前記ホール素子の特性は化合物半導体薄膜の
膜質に大きく左右され、その膜質は真空蒸着時の基板温
度（アニール温度）に左右される。温度が高ければ半導
体薄膜の単結晶化が充分に進み良好な特性が得られる。

（ハ）発明が解決しようとする課題 しかしながら、基板としてＳｉ　　５ｉＯａのものを用
いると、半導体薄膜の処理温度によっては第４図に示す
如くインジウム酸化物（ＩｎｇＯｓ）が残渣（１）とし
て残ることが報告きれた。これは、前記アニール処理温
度によりシリコン酸化膜（２）の酸素とＩｎＳｂ薄膜（
３）のＩｎとが反応し、ＩｎＳｂ薄膜（３）のエツチン
グ液によっても除去されずに残るためである。温度を下
げれば残渣（１）は残らないが、充分な単結晶化が得ら
れない。

残渣（１）が発生すると、第５図に示す通り酸化膜（２
）上に配置するＡｕ電極パッド（４）と残渣が再度反応
して、メタル変色（５）が発生し、これが組立工程での
パターン認識に支障をきたす。

そこで本願発明者は、ＩｎＳｂ膜（３）のパターニング
後にエッチャントを変えて再びエツチングすることで残
渣（１）の除去を試みた。しかしながら、インジウム酸
化物（■ｎｇｏｓ　）の除去に用いた塩酸（ＨＣｌ）は
、本来はＩｎＳｂに対して良好な選択性を持つものの、
第６図と第７図に示す如くパターンの上端が溶解して形
状が変化してしまった。（６）はレジストである。形状
が変化すれば、電流経路が変わるのでホール素子の不平
衡電圧Ｖ。が大きくなる。パターンが変形する原因は今
だ定かでは無いが、ＩｎＳｂが完全に１：１の割合では
無＜Ｉｎリッチの状態で結晶化されており、過剰なＩｎ
が部分的に酸化され、そのＩｎ、Ｏ，がＨＣＮに溶解す
るためと考えられる。

く二〉課題を解決するための手段 本発明は上記従来の課題に鑑み成されたもので、ＩｎＳ
ｂ膜（１３）のパターン後その側面をも覆うように再度
レジスト層（１６）でＩｎＳｂ膜（１３）を被膜し、残
渣（１５）とＩｎＳｂ膜（１３）とを完全に隔離した状
態でＨＣｊ２エツチングを行うことにより、ＩｎＳｂ膜
（１３）の４− 変形を防止した磁電変換素子の製造方法を提供するもの
である。

（ホ）作用 本発明によれば、２回目のレジスト層（１６）でＩｎ５
ｂ膜（１３）を被覆することによりＩｎＳｂ膜（１３）
がレジスト層（１６）で保護されるので、残渣（１５）
除去エッチャントに対してもＩｎＳｂ膜（１３）が溶解
すること無く、そのパターン形状を保持できる。

くへ）実施例 以下に本発明の一実施例を図面を参照しながら詳細に説
明する。

第１図Ａ−Ｃは本発明の製造方法を工程順に示す断面図
である。

先ず第１図Ａに示す通り、表面に熱酸化、ｓ。

Ｇ若しくはＣＶＤ手法によりシリコン酸化膜（１１）を
形成した単結晶シリコン半導体基板（１２）の表面に、
真空蒸着法によりＩｎＳｂ膜（１３）を堆積し、ホトレ
ジスト（１４）によってパターニングする。蒸着時の基
板温度は２００〜４００°Ｃ１蒸着後の蒸着装置内での
アニールは４００°Ｃ以上の高温で数十分間行った。限
界はあるが高温で処理する方が充分な単結晶化が得られ
、ＩｎＳｂの電子移動度が増大する。膜厚は０．５〜１
．０μである。ＩｎＳｂ膜（１３）のパターンは後でも
述べるがホール素子用に十字形状としである。パターニ
ングには乳酸＋硝酸エッチャントを用いた。

この工程で前記アニールの高温熱処理時に、Ｉｎ分子と
シリコン酸化膜（１１）の酸素（０，）分子とが結合し
、インジウム酸化物（ＩｎｇＯｓ　）を生成する。生成
されたインジウム酸化物（ＩｎｔＯｓ　）は前記ＩｎＳ
ｂ膜＜１３）エッチャントに対して不溶でありそのため
ジノコン酸化膜（１１）表面に残渣（１５）として点在
する。

次に第１図Ｂに示すように、ＩｎＳｂ膜（１３〉パター
ニング用レジスト（１４）を−旦除去し、再度ホトレジ
ストをスピンオン塗布、露光、現像することによってＩ
ｎＳｂ膜（１３）の側壁をも覆うように２回目のレジス
ト層（１６）を形成する。２回目のレジスト層（１６）
のパターン形状はＩｎＳｂ層（１３〉のパターン形状に
ほぼ等しく、２回目のレジスト層（１６）がＩｎＳｂ膜
（１３〉より３〜５０μ大きく形成されているだけであ
る。これでＩｎＳｂ膜＜１３）は２回目レジスト層（１
６）により完全に覆われる。覆われた状態でシリコン酸
化膜（１１）上の残渣＜１５）を塩酸（ｎｃＦりエッチ
ャントで除去する。

次に第１図Ｃに示す如く、２回目レジスト層（１６）を
剥離済により除去する。先の工程でＩｎＳｂ膜（１３〉
はレジスト層（１６）により保護されるから、第１図Ａ
の工程でパターニングした形状がそのまま出現する。

その後、第２図に示すようにＩｎＳｂ膜（１３）による
十字形パターンの夫々の端に、Ａｕの蒸着とパターニン
グにより外部接続用のポンディングパッド（１７）を形
成し、パッシベーション被膜（ＳｉＮ）の形成とボンデ
ィング用開口の形成で工程を終了する。

第３図はパターンの第２の実施例を示す。異る点はＩｎ
Ｓｂ膜（１３）をポリイミド系パッシベーション被膜（
１８）で覆い、ＩｎＳｂ膜（１３〉とポンディングパッ
ド（１７）とをコンタクトホール（１９）を介して接続
した点である。この方が長期信頼性が増す。パッジベー
ション被膜（１８）はポンディングパッド（１７）の下
には残さないので、ＩｎＳｂ膜（１３）の十字形状を覆
うような形状にパターニングする必要が生じる。

従って、ポリイミド系パッシベーション被膜（１８）形
成用ホトマスクと前記２回目レジスト層（１６）形成用
のホトマスクとは、コンタクトホール部（１９）を除い
て同じパターンに形成できる。パッド（１７）の表面は
再度ＳｉＮ膜で被う。

上記本願の製造方法によれば、ＩｎＳｂ膜（１３）のア
ニール温度を充分に上げることができるので、Ｉｎ５ｂ
膜（１３）の単結晶化を充分に行うことができ、従って
ＩｎＳｂ膜（１３）の電子移動度が増大し、ホール素子
の出力電圧特性ｖＨを改善できる。

また、インジウム酸化物から成る残渣（１５）を除去で
きるので、ポンディングパッド（１７〉のメタル変色を
防ぎ不良発生率を減少できる。さらに、残渣（１５）除
去工程によるＩｎＳｂ膜（１３）のパターン変形を防止
できるので、不平衡電圧ｖ０特性の劣化を防止できる。

（ト）発明の効果 以上に説明した通り、本発明によれば２回目レジスト層
（１６）を形成することにより残渣（１５）除去工程か
らＩｎＳｂ膜（１３）を保護できるので、ＩｎＳｂ膜（
１３）のパターン変形を防ぎ、不平衡電圧Ｖ０の増大を
防止できる利点を有する。

また、単結晶化に充分なアニールを与えることによって
、ホール素子の特性を大幅に向上できる利点をも有する
。

さらに残渣（１５）を除去することによって、Ａｕのメ
タル変色を防ぎ組立での不良発生を防止できるという効
果をも有する。

【図面の簡単な説明】

第１図Ａ−Ｃは本発明の製造方法を説明するための断面
図、第２図は本発明を説明するための平面図、第３図は
本発明の第２の実施例を説明するための平面図、第４図
〜第７図は夫々従来例を説明するための断面図、平面図
、平面図、断面図である。

Claims (3)

【特許請求の範囲】
1. （１）酸化絶縁膜上に化合物半導体層を被着し、この化
   合物半導体層をアニールしパターニングすると共に、前
   記パターニングした化合物半導体層の取出用電極を前記
   酸化絶縁膜上に延在させたホール素子の製造方法におい
   て、 前記パターニング後の化合物半導体層をその側面をも覆
   うようにレジスト層で被覆し、 この状態で前記酸化絶縁膜の表面に被着した酸化化合物
   を除去することを特徴とする磁電変換素子の製造方法。
2. （２）前記化合物半導体層はＩｎＳｂであることを特徴
   とする請求項第１項に記載の磁電変換素子の製造方法。
3. （３）前記酸化絶縁膜はシリコン酸化膜であることを特
   徴とする請求項第１項に記載の磁電変換素子の製造方法
   。