JPH0756898B2 - 磁電変換素子の製造方法 - Google Patents

Description

【発明の詳細な説明】 （イ） 産業上の利用分野 本発明は改良した磁電変換素子の製造方法に関する。

（ロ） 従来の技術 ホール素子等の磁電変換素子は磁界の強さに応じた出力
電圧を発生する磁電変換素子であり、NS極性判別やブラ
シレスモータの回転子位置検出に多用されている。大別
して半導体薄膜タイプとGaAsタイプに分けられ、GaAsタ
イプの方が温度特性に優れるものの、半導体薄膜タイプ
は安価に生産できる利点を持つ（例えば、特公昭51-398
37号）。上記半導体薄膜タイプは、通常、例えばインジ
ウム・アンチモンのような化合物半導体の薄膜を、基板
上に蒸着あるいは貼着させることにより構成している。
蒸着の方が安価である。基板としては、ガラス、マイ
カ、セラミック等の絶縁物製基板が用いられる他、近年
は、製造が容易で安価である等の理由によりシリコン基
板上にシリコン酸化膜を生成したものが利用されてい
る。

ところで、前記ホール素子の特性は化合物半導体薄膜の
膜質に大きく左右され、その膜質は真空蒸着時の基板温
度（アニール温度）に左右される。温度が高ければ半導
体薄膜の単結晶化が充分に進み良好な特性が得られる。

（ハ） 発明が解決しようとする課題 しかしながら、基板としてSi-SiO₂のものを用いると、
半導体薄膜の処理温度によっては第４図に示す如くイン
ジウム酸化物（In₂O₃）が残渣（１）として残ることが
報告された。これは、前記アニール処理温度によりシリ
コン酸化膜（２）の酸素とInSb薄膜（３）のInとが反応
し、InSb薄膜（３）のエッチング液によっても除去され
ずに残るためである。温度を下げれば残渣（１）は残ら
ないが、充分な単結晶化が得られない。

残渣（１）が発生すると、第５図に示す通り酸化膜
（２）上に配置するAu電極パッド（４）と残渣が再度反
応して、メタル変色（５）が発生し、これが組立工程で
のパターン認識に支障をきたす。

そこで本願発明者は、InSb膜（３）のパターニング後に
エッチャントを変えて再びエッチングすることで残渣
（１）の除去を試みた。しかしながら、インジウム酸化
物（In₂O₃）の除去に用いた塩酸（HCl）は、本来はInSb
に対して良好な選択性を持つものの、第６図と第７図に
示す如くパターンの上端が溶解して形状が変化してしま
った。（６）はレジストである。形状が変化すれば、電
流経路が変わるのでホール素子の不平衡電圧V₀が大きく
なる。パターンが変形する原因は今だ定かでは無いが、
InSbが完全に1:1の割合では無くInリッチの状態で結晶
化されており、過剰なInが部分的に酸化され、そのIn₂O
₃がHClに溶解するためと考えられる。

（ニ） 課題を解決するための手段 本発明は上記従来の課題に鑑み成されたもので、InSb膜
（13）のパターン後その側面をも覆うように再度レジス
ト層（16）でInSb膜（13）を被膜し、残渣（15）とInSb
膜（13）とを完全に隔離した状態でHClエッチングを行
うことにより、InSb膜（13）の変形を防止した磁電変換
素子の製造方法を提供するものである。

（ホ） 作用 本発明によれば、２回目のレジスト層（16）でInSb膜
（13）を被覆することによりInSb膜（13）がレジスト層
（16）で保護されるので、残渣（15）除去エッチャント
に対してもInSb膜（13）が溶解すること無く、そのパタ
ーン形状を保持できる。

（ヘ） 実施例 以下に本発明の一実施例を図面を参照しながら詳細に説
明する。

第１図Ａ〜Ｃは本発明の製造方法を工程順に示す断面図
である。

先ず第１図Ａに示す通り、表面に熱酸化、SOG若しくはC
VD手法によりシリコン酸化膜（11）を形成した単結晶シ
リコン半導体基板（12）の表面に、真空蒸着法によりIn
Sb膜（13）を堆積し、ホトレジスト（14）によってパタ
ーニングする。蒸着時の基板温度は200〜400℃、蒸着後
の蒸着装置内でのアニールは400℃以上の高温で数十分
間行った。限界はあるが高温で処理する方が充分な単結
晶化が得られ、InSbの電子移動度が増大する。膜厚は0.
5〜1.0μである。InSb膜（13）のパターンは後で述べる
がホール素子用に十字形状としてある。パターニングに
は乳酸＋硝酸エッチャントを用いた。

この工程で前記アニールの高温熱処理時に、In分子とシ
リコン酸化膜（11）の酸素（O₂）分子とが結合し、イン
ジウム酸化物（In₂O₃）を生成する。生成されたインジ
ウム酸化物（In₂O₃９は前記InSb膜（13）エッチャント
に対して不溶でありそのためシリコン酸化膜（11）表面
に残渣（15）として点在する。

次に第１図Ｂに示すように、InSb膜（13）パターニング
用レジスト（14）を一旦除去し、再度ホトレジストをス
ピンオン塗布、露光、現像することによってInSb膜（1
3）の側壁をも覆うように２回目のレジスト層（16）を
形成する。２回目のレジスト層（16）のパターン形状は
InSb層（13）のパターン形状にほぼ等しく、２回目のレ
ジスト層（16）がInSb膜（13）より３〜50μ大きく形成
されているだけである。これでInSb膜（13）は２回目レ
ジスト層（16）により完全に覆われる。覆われた状態で
シリコン酸化膜（11）上の残渣（15）を塩酸（HCl）エ
ッチャントで除去する。

次に第１図Ｃに示す如く、２回目レジスト層（16）を剥
離済により除去する。先の工程でInSb膜（13）はレジス
ト層（16）により保護されるから、第１図Ａの工程でパ
ターニングした形状がそのまま出現する。

その後、第２図に示すようにInSb膜（13）による十字形
パターンの夫々の端に、Auの蒸着とパターニングにより
外部接続用のボンディングパッド（17）を形成し、パッ
シベーション被膜（SiN）の形成とボンディング用開口
の形成で工程を終了する。

第３図はパターンの第２の実施例を示す。異る点はInSb
膜（13）をポリイミド系パッシベーション被膜（18）で
覆い、InSb膜（13）とボンディングパッド（17）とをコ
ンタクトホール（19）を介して接続した点である。この
方が長期信頼性が増す。バッシベーション被膜（18）は
ボンディングパッド（17）の下には残さないので、InSb
膜（13）の十字形状を覆うような形状にパターニングす
る必要が生じる。従って、ポリイミド系パッシベーショ
ン被膜（18）形成用ホトマスクと前記２回目レジスト層
（16）形成用のホトマスクとは、コンタクトホール部
（19）を除いて同じパターンに形成できる。パッド（1
7）の表面は再度SiN膜で被う。

上記本願の製造方法によれば、InSb膜（13）のアニール
温度を充分に上げることができるので、InSb膜（13）の
単結晶化を充分に行うことができ、従ってInSb膜（13）
の電子移動度が増大し、ホール素子の出力電圧特性V_Hを
改善できる。

また、インジウム酸化物から成る残渣（15）を除去でき
るので、ボンディングパッド（17）のメタル変色を防ぎ
不良発生率を減少できる。さらに、残渣（15）除去工程
によるInSb膜（13）のパターン変形を防止できるので、
不平衡電圧V₀特性の劣化を防止できる。

（ト） 発明の効果 以上に説明した通り、本発明によれば２回目レジスト層
（16）を形成することにより残渣（15）除去工程からIn
Sb膜（13）を保護できるので、InSb膜（13）のパターン
変形を防ぎ、不平衡電圧V₀の増大を防止できる利点を有
する。

また、単結晶化に充分なアニールを与えることによっ
て、ホール素子の特性を大幅に向上できる利点をも有す
る。

さらに残渣（15）を除去することによって、Auのメタル
変色を防ぎ組立での不良発生を防止できるという効果を
も有する。

【図面の簡単な説明】

第１図Ａ〜Ｃは本発明の製造方法を説明するための断面
図、第２図は本発明を説明するための平面図、第３図は
本発明の第２の実施例を説明するための平面図、第４図
〜第７図は夫々従来例を説明するための断面図、平面
図、平面図、断面図である。

Claims (3)

【特許請求の範囲】
1. 【請求項１】酸化絶縁膜上に化合物半導体層を被着し、
   この化合物半導体層をアニールしパターニングすると共
   に、前記パターニングした化合物半導体層の取出用電極
   を前記酸化絶縁膜上に延在させたホール素子の製造方法
   において、 前記パターニング後の化合物半導体層をその側面をも覆
   うようにレジスト層で被覆し、 この状態で前記酸化絶縁膜の表面に被着した酸化化合物
   を除去することを特徴とする磁電変換素子の製造方法。
2. 【請求項２】前記化合物半導体層はInSbであることを特
   徴とする請求項第１項に記載の磁電変換素子の製造方
   法。
3. 【請求項３】前記酸化絶縁膜はシリコン酸化膜であるこ
   とを特徴とする請求項第１項に記載の磁電変換素子の製
   造方法。