JP2001035809A - 半導体素子およびその製造方法 - Google Patents
半導体素子およびその製造方法Info
- Publication number
- JP2001035809A JP2001035809A JP11206899A JP20689999A JP2001035809A JP 2001035809 A JP2001035809 A JP 2001035809A JP 11206899 A JP11206899 A JP 11206899A JP 20689999 A JP20689999 A JP 20689999A JP 2001035809 A JP2001035809 A JP 2001035809A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- protective film
- electrode
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 電極の形成部分から不純物が入り込む恐れの
ない半導体素子とその製造方法を提供する。 【解決手段】 半導体層２の上に電極を形成するに際し
て、半導体層２の上にポリイミドの絶縁性保護膜３とレ
ジスト層４を形成し、このレジスト層４を下層５と上層
６より構成する。絶縁性保護膜３、下層５および上層６
の間には、エッチング用のアルカリ性溶剤に対する溶解
性に関して下層５＞上層６＞絶縁性保護膜３の関係が成
立させられており、この状態でエッチングを行った後、
これに金属蒸着を行って蒸着金属７ａ、７ｂを形成し、
その後、リフトオフ加工を行うことによりレジスト層４
と蒸着金属７ｂを除去し、蒸着金属７ａによる電極７を
半導体層２の上に形成する。アルカリ性溶剤への溶解性
に関して上記の関係が成立しているため、電極７には、
絶縁性保護膜３の開口３ａを充填する開口充填部７Ａと
絶縁性保護膜３の開口端を被覆する被覆部７Ｂが形成さ
れることになり、従って、半導体層２に露出部が形成さ
れる恐れがなくなる。
ない半導体素子とその製造方法を提供する。 【解決手段】 半導体層２の上に電極を形成するに際し
て、半導体層２の上にポリイミドの絶縁性保護膜３とレ
ジスト層４を形成し、このレジスト層４を下層５と上層
６より構成する。絶縁性保護膜３、下層５および上層６
の間には、エッチング用のアルカリ性溶剤に対する溶解
性に関して下層５＞上層６＞絶縁性保護膜３の関係が成
立させられており、この状態でエッチングを行った後、
これに金属蒸着を行って蒸着金属７ａ、７ｂを形成し、
その後、リフトオフ加工を行うことによりレジスト層４
と蒸着金属７ｂを除去し、蒸着金属７ａによる電極７を
半導体層２の上に形成する。アルカリ性溶剤への溶解性
に関して上記の関係が成立しているため、電極７には、
絶縁性保護膜３の開口３ａを充填する開口充填部７Ａと
絶縁性保護膜３の開口端を被覆する被覆部７Ｂが形成さ
れることになり、従って、半導体層２に露出部が形成さ
れる恐れがなくなる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子および
その製造方法に関し、特に、電極の形成部分から不純物
が入り込む恐れのない半導体素子とこれを製造するため
の製造方法に関する。
その製造方法に関し、特に、電極の形成部分から不純物
が入り込む恐れのない半導体素子とこれを製造するため
の製造方法に関する。
【０００２】
【従来の技術】半導体素子においては、半導体ウエハの
所定の個所にオーミック接触による電極を形成すること
が行われ、通常、これにはフォトリソグラフィに基づく
蒸着が利用される。
所定の個所にオーミック接触による電極を形成すること
が行われ、通常、これにはフォトリソグラフィに基づく
蒸着が利用される。
【０００３】図４は、従来の半導体素子の製造方法を示
したもので、（ａ）は、その出発時の材料構成を示す。
半絶縁性等の基板１の上に半導体層２を形成した半導体
ウエハが準備され、まず、半導体層２の上に、たとえ
ば、ＰＳＧ、Ｓｉ０2 等の無機化合物による絶縁性保護
膜３と光硬化性のレジスト層４が形成される。
したもので、（ａ）は、その出発時の材料構成を示す。
半絶縁性等の基板１の上に半導体層２を形成した半導体
ウエハが準備され、まず、半導体層２の上に、たとえ
ば、ＰＳＧ、Ｓｉ０2 等の無機化合物による絶縁性保護
膜３と光硬化性のレジスト層４が形成される。
【０００４】（ｂ）は、エッチング後の構成を示す。レ
ジスト層４に所定のパターンの露光と現像が行われた後
に熱処理が施されることによってレジスト層４の所定の
部分にエッチングへの耐性が与えられ、その後、フッ酸
系の溶剤が作用させられることによってエッチングさ
れ、保護膜３とレジスト層４の不要部分が除去される。
ジスト層４に所定のパターンの露光と現像が行われた後
に熱処理が施されることによってレジスト層４の所定の
部分にエッチングへの耐性が与えられ、その後、フッ酸
系の溶剤が作用させられることによってエッチングさ
れ、保護膜３とレジスト層４の不要部分が除去される。
【０００５】（ｃ）は、その後に行われる金属蒸着を示
し、所定の厚さの蒸着金属７ａおよび７ｂが、半導体層
２とレジスト層４に付着する。（ｄ）は、リフトオフ加
工後の構成を示す。（ｃ）の構成からレジスト層４と不
要な蒸着金属７ｂを剥離して除去し、これによって半導
体層２の上に電極７を形成することで所定の半導体素子
が製造される。蒸着金属７ａと７ｂは、段切れ状となっ
ており、これによりリフトオフ加工を可能にしている。
し、所定の厚さの蒸着金属７ａおよび７ｂが、半導体層
２とレジスト層４に付着する。（ｄ）は、リフトオフ加
工後の構成を示す。（ｃ）の構成からレジスト層４と不
要な蒸着金属７ｂを剥離して除去し、これによって半導
体層２の上に電極７を形成することで所定の半導体素子
が製造される。蒸着金属７ａと７ｂは、段切れ状となっ
ており、これによりリフトオフ加工を可能にしている。
【０００６】
【発明が解決しようとする課題】しかし、従来の半導体
素子の製造方法によると、（ｂ）のエッチング工程にお
いて絶縁性保護膜３がアンダーエッチングとなるため、
絶縁性保護膜３の端面３′がレジスト層４より凹んだ状
態となり、このため、（ｃ）の工程において空間９が発
生し、その結果、（ｄ）の完成構造において半導体層２
に露出部１０が生成するようになり、この部分から水
分、塵埃等の不純物が入り込んで素子特性に悪影響を及
ぼすことがある。
素子の製造方法によると、（ｂ）のエッチング工程にお
いて絶縁性保護膜３がアンダーエッチングとなるため、
絶縁性保護膜３の端面３′がレジスト層４より凹んだ状
態となり、このため、（ｃ）の工程において空間９が発
生し、その結果、（ｄ）の完成構造において半導体層２
に露出部１０が生成するようになり、この部分から水
分、塵埃等の不純物が入り込んで素子特性に悪影響を及
ぼすことがある。
【０００７】従って、本発明の目的は、電極の形成部分
から不純物が入り込む恐れのない半導体素子とこれを製
造するための製造方法を提供することにある。
から不純物が入り込む恐れのない半導体素子とこれを製
造するための製造方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明は、上記の目的を
達成するため、半導体基板、半絶縁性基板、絶縁性基板
等の基板上に形成された半導体層と、絶縁性保護膜に形
成された開口を通して前記半導体層に接触する電極を備
えた半導体素子において、前記電極は、前記開口を充填
する開口充填部と、前記開口充填部と一体に形成されて
前記絶縁性保護膜の開口端を被覆する被覆部を有するこ
とを特徴とする半導体素子を提供するものである。
達成するため、半導体基板、半絶縁性基板、絶縁性基板
等の基板上に形成された半導体層と、絶縁性保護膜に形
成された開口を通して前記半導体層に接触する電極を備
えた半導体素子において、前記電極は、前記開口を充填
する開口充填部と、前記開口充填部と一体に形成されて
前記絶縁性保護膜の開口端を被覆する被覆部を有するこ
とを特徴とする半導体素子を提供するものである。
【０００９】また、本発明は、上記の目的を達成するた
め、半導体層の上に保護膜とレジスト層を順に形成し、
前記レジスト層に電極形成のための所定のパターンの露
光と現像を行い、前記レジスト層の不要部と前記不要部
の下に位置する部分の前記保護膜を溶剤で溶解すること
により前記半導体層の電極形成部分を露出させ、露出し
た電極形成部分に金属の蒸着を行った後、リフトオフ加
工を施すことによって前記レジスト層とその上に付着し
た不要な蒸着金属を除去する半導体素子の製造方法にお
いて、前記レジスト層を下層と上層より構成し、前記下
層と上層および前記保護膜の材料として、前記溶剤に対
する溶解性が下層＞上層＞保護膜の関係が成立する材料
を使用することを特徴とする半導体素子の製造方法を提
供するものである。
め、半導体層の上に保護膜とレジスト層を順に形成し、
前記レジスト層に電極形成のための所定のパターンの露
光と現像を行い、前記レジスト層の不要部と前記不要部
の下に位置する部分の前記保護膜を溶剤で溶解すること
により前記半導体層の電極形成部分を露出させ、露出し
た電極形成部分に金属の蒸着を行った後、リフトオフ加
工を施すことによって前記レジスト層とその上に付着し
た不要な蒸着金属を除去する半導体素子の製造方法にお
いて、前記レジスト層を下層と上層より構成し、前記下
層と上層および前記保護膜の材料として、前記溶剤に対
する溶解性が下層＞上層＞保護膜の関係が成立する材料
を使用することを特徴とする半導体素子の製造方法を提
供するものである。
【００１０】本発明が適用される半導体素子としては、
たとえば、高電子移動度トランジスタ、発光ダイオー
ド、あるいはホール素子等を挙げることができる。上記
の絶縁性保護膜は、レジスト層のように最終的に除去さ
れるものではないので、電気的、機械的および熱的特性
に優れていることが必要であり、具体的には、ポリイミ
ドが好適な材料として使用される。
たとえば、高電子移動度トランジスタ、発光ダイオー
ド、あるいはホール素子等を挙げることができる。上記
の絶縁性保護膜は、レジスト層のように最終的に除去さ
れるものではないので、電気的、機械的および熱的特性
に優れていることが必要であり、具体的には、ポリイミ
ドが好適な材料として使用される。
【００１１】絶縁性保護膜としてポリイミドを使用する
場合の溶剤としては、アルカリ性溶剤が使用され、レジ
スト層もこの溶剤に溶解するものが使用される。ポリイ
ミドとして、その前駆体であるポリアミド酸を使用する
ときには、アルカリ性溶剤への溶解性が高くなり、エッ
チング効率は高まることになる。ポリイミドへの転化
は、エッチング完了後の加熱処理によって行われる。
場合の溶剤としては、アルカリ性溶剤が使用され、レジ
スト層もこの溶剤に溶解するものが使用される。ポリイ
ミドとして、その前駆体であるポリアミド酸を使用する
ときには、アルカリ性溶剤への溶解性が高くなり、エッ
チング効率は高まることになる。ポリイミドへの転化
は、エッチング完了後の加熱処理によって行われる。
【００１２】
【発明の実施の形態】次に、本発明による半導体素子お
よびその製造方法の実施の形態を説明する。図１の
（ａ）は、出発材料の構成を示したもので、基板１の上
に、半導体層２、アルカリ溶解性のポリイミドから構成
される絶縁性保護膜３、およびアルカリ溶解性のレジス
ト層４を順に設けた構成を有し、レジスト層４は、下層
５と上層６より構成されている。これらの絶縁性保護膜
３、下層５および上層６には、アルカリ性溶剤への溶解
性において、下層５＞上層６＞保護膜３の関係が与えら
れている。
よびその製造方法の実施の形態を説明する。図１の
（ａ）は、出発材料の構成を示したもので、基板１の上
に、半導体層２、アルカリ溶解性のポリイミドから構成
される絶縁性保護膜３、およびアルカリ溶解性のレジス
ト層４を順に設けた構成を有し、レジスト層４は、下層
５と上層６より構成されている。これらの絶縁性保護膜
３、下層５および上層６には、アルカリ性溶剤への溶解
性において、下層５＞上層６＞保護膜３の関係が与えら
れている。
【００１３】（ｂ）は、エッチング工程を示し、レジス
ト層６に対して所定のパターンの露光と現像が行われた
後、アルカリ性溶剤を作用させてエッチング加工を行っ
た後の構成を示したものである。溶剤に対する溶解性が
最も高い下層５、次に高い上層６、そして絶縁性保護膜
３の順に侵食されおり、これにより絶縁性保護膜３には
開口３ａが形成され、半導体層２の電極形成部分２′が
この開口３ａから露出している。
ト層６に対して所定のパターンの露光と現像が行われた
後、アルカリ性溶剤を作用させてエッチング加工を行っ
た後の構成を示したものである。溶剤に対する溶解性が
最も高い下層５、次に高い上層６、そして絶縁性保護膜
３の順に侵食されおり、これにより絶縁性保護膜３には
開口３ａが形成され、半導体層２の電極形成部分２′が
この開口３ａから露出している。
【００１４】（ｃ）は、アルミニウムの蒸着工程を示し
たもので、電極形成部分２′から保護膜３のメサ状の先
端にかけてアルミニウムによる蒸着金属７ａが堆積して
付着し、一方、レジスト層６の上面とその側面にもアル
ミニウムによる蒸着金属７ｂが付着する。蒸着金属７ａ
と７ｂは、連続せずに段切れ状に形成される。
たもので、電極形成部分２′から保護膜３のメサ状の先
端にかけてアルミニウムによる蒸着金属７ａが堆積して
付着し、一方、レジスト層６の上面とその側面にもアル
ミニウムによる蒸着金属７ｂが付着する。蒸着金属７ａ
と７ｂは、連続せずに段切れ状に形成される。
【００１５】（ｄ）は、以上の構成から下層５、上層６
およびその上面と側面の蒸着金属７ｂをリフトオフ加工
によって取り除いた最終構成を示し、絶縁性保護膜３の
開口３ａを充填した開口充填部７Ａと絶縁性保護膜３の
開口端を被覆した被覆部７Ｂにより構成された電極７
が、残存した蒸着金属７ａによって形成されている。
およびその上面と側面の蒸着金属７ｂをリフトオフ加工
によって取り除いた最終構成を示し、絶縁性保護膜３の
開口３ａを充填した開口充填部７Ａと絶縁性保護膜３の
開口端を被覆した被覆部７Ｂにより構成された電極７
が、残存した蒸着金属７ａによって形成されている。
【００１６】電極７が、このように絶縁性保護膜３の一
部を覆うように設けられる結果、半導体層２には露出部
が生成せず、従って、従来のように露出部への不純物の
入り込みとそれによる素子特性の低下を未然に防止する
ことができ、品質のよい半導体素子を提供することがで
きる。上記蒸着金属７ａ、７ｂはＡｌを用いたが、Ａｕ
Ｇｅ、Ｔｉ、Ｎｉ等を用いて、ＡｕＧｅ／Ｎｉ／Ａｕ電
極やＴｉ／Ａｕ電極を形成してもよい。
部を覆うように設けられる結果、半導体層２には露出部
が生成せず、従って、従来のように露出部への不純物の
入り込みとそれによる素子特性の低下を未然に防止する
ことができ、品質のよい半導体素子を提供することがで
きる。上記蒸着金属７ａ、７ｂはＡｌを用いたが、Ａｕ
Ｇｅ、Ｔｉ、Ｎｉ等を用いて、ＡｕＧｅ／Ｎｉ／Ａｕ電
極やＴｉ／Ａｕ電極を形成してもよい。
【００１７】図２は、エッチング処理後の実際の形状を
示したものである。図１においては、説明の便宜上模擬
的な図を使用したが、実際の構成は図２のようになる。
図２の（ａ）は、図１の（ｂ）に相当するもので、絶縁
性保護膜３とレジスト層４には、エッチングによってＶ
の字状に侵食された部分８が形成され、最も溶解性の高
い下層５が深く侵食される。２番目に溶解性の高い上層
６は、下層５よりも浅く侵食され、溶解性の最も小さな
絶縁性保護膜３は、上層６よりも突出した形にエッチン
グされる。
示したものである。図１においては、説明の便宜上模擬
的な図を使用したが、実際の構成は図２のようになる。
図２の（ａ）は、図１の（ｂ）に相当するもので、絶縁
性保護膜３とレジスト層４には、エッチングによってＶ
の字状に侵食された部分８が形成され、最も溶解性の高
い下層５が深く侵食される。２番目に溶解性の高い上層
６は、下層５よりも浅く侵食され、溶解性の最も小さな
絶縁性保護膜３は、上層６よりも突出した形にエッチン
グされる。
【００１８】（ｂ）は、（ａ）の構成に対して金属蒸着
を施した構造を示す。蒸着金属７ａは、電極形成部分
２′から保護膜３にかけて形成されており、従って、こ
れよりレジストの下層５、上層６および蒸着金属７ｂを
リフトオフ加工によって除去すれば、蒸着金属７ａは電
極７となり、所定の半導体素子が構成される。電極７
は、開口充填部７Ａと被覆部７Ｂを有するため、従来の
ように半導体層２に露出部が形成されることはない。
を施した構造を示す。蒸着金属７ａは、電極形成部分
２′から保護膜３にかけて形成されており、従って、こ
れよりレジストの下層５、上層６および蒸着金属７ｂを
リフトオフ加工によって除去すれば、蒸着金属７ａは電
極７となり、所定の半導体素子が構成される。電極７
は、開口充填部７Ａと被覆部７Ｂを有するため、従来の
ように半導体層２に露出部が形成されることはない。
【００１９】図３は、レジスト層４を単層にした場合の
金属蒸着後の構成を示す。蒸着金属７ｃが電極形成部分
２′、保護膜３およびレジスト層４を段切れのない状態
で一括して覆うようになり、従って、レジスト層４とそ
の上の蒸着金属７ｃの不要部分をリフトオフ加工により
除去しようとするとき、作業を不可能にする。本発明に
おいてレジスト層４を単層としない理由はこのためであ
り、下層５と上層６よりレジスト層４を構成してはじめ
て不要部分のリフトオフ加工が可能になる。
金属蒸着後の構成を示す。蒸着金属７ｃが電極形成部分
２′、保護膜３およびレジスト層４を段切れのない状態
で一括して覆うようになり、従って、レジスト層４とそ
の上の蒸着金属７ｃの不要部分をリフトオフ加工により
除去しようとするとき、作業を不可能にする。本発明に
おいてレジスト層４を単層としない理由はこのためであ
り、下層５と上層６よりレジスト層４を構成してはじめ
て不要部分のリフトオフ加工が可能になる。
【００２０】
【発明の効果】以上説明したように、本発明による半導
体素子およびその製造方法によれば、電極を形成するの
に際して、半導体層の上に絶縁性保護膜とレジスト層の
上下層を形成し、これらに、溶剤に対して下層＞上層＞
絶縁性保護膜の溶解性の関係を成立させ、この関係のも
とでエッチングを行った後に電極形成のための金属蒸着
を行うため、得られる半導体素子における電極は、絶縁
性保護膜の開口を充填する開口充填部と絶縁性保護膜の
開口端を被覆する被覆部を有するように形成されること
になり、従って、従来のように半導体層に露出部が生成
する恐れがなくなるので、露出部への不純物の入り込み
を原因とした素子特性の低下を未然に防止することがで
きる。
体素子およびその製造方法によれば、電極を形成するの
に際して、半導体層の上に絶縁性保護膜とレジスト層の
上下層を形成し、これらに、溶剤に対して下層＞上層＞
絶縁性保護膜の溶解性の関係を成立させ、この関係のも
とでエッチングを行った後に電極形成のための金属蒸着
を行うため、得られる半導体素子における電極は、絶縁
性保護膜の開口を充填する開口充填部と絶縁性保護膜の
開口端を被覆する被覆部を有するように形成されること
になり、従って、従来のように半導体層に露出部が生成
する恐れがなくなるので、露出部への不純物の入り込み
を原因とした素子特性の低下を未然に防止することがで
きる。
【図１】本発明による半導体素子およびその製造方法の
実施の形態を示す模擬図であり、（ａ）〜（ｄ）は製造
手順を示す。
実施の形態を示す模擬図であり、（ａ）〜（ｄ）は製造
手順を示す。
【図２】本発明の実施の形態において、実際の製品構造
を示す説明図であり、（ａ）は図１の（ｂ）、（ｂ）は
図１の（ｃ）に相当する。
を示す説明図であり、（ａ）は図１の（ｂ）、（ｂ）は
図１の（ｃ）に相当する。
【図３】本発明のレジスト層を単層とした場合の金属蒸
着構造を示す説明図。
着構造を示す説明図。
【図４】従来の半導体素子の製造方法を示す説明図であ
り、（ａ）〜（ｄ）は製造手順を示す。
り、（ａ）〜（ｄ）は製造手順を示す。
１ 基板 ２ 半導体層 ２′ 電極形成部分 ３ 絶縁性保護膜 ３ａ 開口 ４ レジスト層 ５ 下層 ６ 上層 ７ 電極 ７Ａ 開口充填部 ７Ｂ 被覆部 ７ａ、７ｂ、７ｃ 蒸着金属
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 AA04 BB02 BB11 BB15 CC01 DD09 DD10 DD12 DD13 DD20 DD34 DD64 DD68 DD71 EE09 EE18 FF06 FF13 FF21 HH20 5F041 AA44 CA74 CA83 CA84 CA98
Claims (4)
- 【請求項１】半導体基板、半絶縁性基板、絶縁性基板等
の基板上に形成された半導体層と、 絶縁性保護膜に形成された開口を通して前記半導体層に
接触する電極を備えた半導体素子において、 前記電極は、前記開口を充填する開口充填部と、 前記開口充填部と一体に形成されて前記絶縁性保護膜の
開口端を被覆する被覆部を有することを特徴とする半導
体素子。 - 【請求項２】前記開口充填部および前記被覆部は、Ａ
ｌ、ＡｕＧｅ、ＴｉまたはＮｉからなる蒸着層であるこ
とを特徴とする請求項１項記載の半導体素子。 - 【請求項３】半導体層の上に絶縁性保護膜とレジスト層
を順に形成し、前記レジスト層に電極形成のための所定
のパターンの露光と現像を行い、前記レジスト層の不要
部と前記不要部の下に位置する部分の前記絶縁性保護膜
を溶剤で溶解することにより前記半導体層の電極形成部
分を露出させ、露出した電極形成部分に金属の蒸着を行
った後、リフトオフ加工を施すことによって前記レジス
ト層とその上に付着した不要な蒸着金属を除去する半導
体素子の製造方法において、 前記レジスト層を下層と上層より構成し、前記下層と上
層および前記絶縁性保護膜の材料として、前記溶剤に対
する溶解性が下層＞上層＞絶縁性保護膜の関係が成立す
る材料を使用することを特徴とする半導体素子の製造方
法。 - 【請求項４】前記絶縁性保護膜は、ポリイミドであり、
前記溶剤はアリカリ性溶剤であり、前記レジスト層は、
アリカリ性溶剤に溶解することを特徴とする請求項３項
記載の半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11206899A JP2001035809A (ja) | 1999-07-21 | 1999-07-21 | 半導体素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11206899A JP2001035809A (ja) | 1999-07-21 | 1999-07-21 | 半導体素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001035809A true JP2001035809A (ja) | 2001-02-09 |
Family
ID=16530916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11206899A Pending JP2001035809A (ja) | 1999-07-21 | 1999-07-21 | 半導体素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001035809A (ja) |
-
1999
- 1999-07-21 JP JP11206899A patent/JP2001035809A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2018176766A1 (zh) | 显示基板的制备方法、阵列基板及显示装置 | |
| WO2017041485A1 (zh) | 薄膜晶体管及其制作方法、显示面板 | |
| JP2004172150A (ja) | 積層構造配線の製造方法 | |
| JP2001035809A (ja) | 半導体素子およびその製造方法 | |
| JP5087825B2 (ja) | アクティブ基板の製造方法 | |
| JP6318922B2 (ja) | 半導体装置の製造方法 | |
| JP4742295B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| JP3439593B2 (ja) | ＳｉＣ製ショットキーバリアダイオードの製造方法 | |
| JP2009016582A (ja) | パターン形成方法 | |
| JPH0837233A (ja) | 半導体装置の製造方法 | |
| JP2001176962A (ja) | 半導体装置及び製造方法 | |
| JPS60154539A (ja) | アルミ配線の形成方法 | |
| KR970007437B1 (ko) | 반도체소자의 제조방법 | |
| KR0137813B1 (ko) | 모스 트랜지스터(mosfet)의 금속 배선 형성 방법 | |
| KR100255156B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP2001176961A (ja) | 半導体装置及び製造方法 | |
| JPS5994820A (ja) | 半導体装置の製造方法 | |
| JPH01108726A (ja) | 半導体装置の製造方法 | |
| JPH0756898B2 (ja) | 磁電変換素子の製造方法 | |
| JP2000058481A (ja) | 化合物半導体の電極形成方法 | |
| JPS582451B2 (ja) | タソウハイセンコウゾウタイノ セイゾウホウホウ | |
| JPS6050334B2 (ja) | 半導体装置 | |
| JPS5885547A (ja) | 導電パタ−ンの形成方法 | |
| JP2000311914A (ja) | 半導体装置の製造方法 | |
| JPS6133257B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060411 |
|
| RD01 | Notification of change of attorney |
Effective date: 20060512 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
| A761 | Written withdrawal of application |
Effective date: 20070614 Free format text: JAPANESE INTERMEDIATE CODE: A761 |