KR100240025B1 - 반도체장치의 금속막형성방법 및 그에 따라 금속막이 형성되는 반도체장치 - Google Patents

반도체장치의 금속막형성방법 및 그에 따라 금속막이 형성되는 반도체장치 Download PDF

Info

Publication number
KR100240025B1
KR100240025B1 KR1019970026364A KR19970026364A KR100240025B1 KR 100240025 B1 KR100240025 B1 KR 100240025B1 KR 1019970026364 A KR1019970026364 A KR 1019970026364A KR 19970026364 A KR19970026364 A KR 19970026364A KR 100240025 B1 KR100240025 B1 KR 100240025B1
Authority
KR
South Korea
Prior art keywords
metal film
film
semiconductor device
forming
boundary
Prior art date
Application number
KR1019970026364A
Other languages
English (en)
Other versions
KR19990002686A (ko
Inventor
박종국
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970026364A priority Critical patent/KR100240025B1/ko
Publication of KR19990002686A publication Critical patent/KR19990002686A/ko
Application granted granted Critical
Publication of KR100240025B1 publication Critical patent/KR100240025B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체장치의 금속막형성방법 및 그에 따라 금속막이 형성되는 반도체장치에 관한 것이다.
본 발명은, 소자의 특성에 따라 패턴이 기 형성된 반도체 기판 상에 금속막을 형성시키기 위한 반도체장치의 금속막형성방법에 있어서, (1) 상기 반도체 기판 상에 경계막을 형성시키는 경계막형성단계; (2) 상기 (1)의 경계막형성단계의 수행으로 상기 반도체 기판 상에 형성된 경계막 상에 실리콘이 제 1 소정의 비율로 함유된 제 1 금속막을 형성시키는 제 1 금속막형성단계; 및 (3) 상기 (2)의 제 1 금속막형성단계의 수행으로 상기 반도체 기판 상에 형성된 제 1 금속막 상에 실리콘이 제 2 소정의 비율로 함유된 제 2 금속막을 형성시키는 제 2 금속막형성단계를 구비하여 이루어짐을 특징으로 한다.
따라서, 정션 스파이크 또는 노쥴 등의 방지로 불량을 제거하여 제품의 수율 및 생산성이 향상되는 효과가 있다.

Description

반도체장치의 금속막형성방법 및 그에 따라 금속막이 형성되는 반도체장치
본 발명은 반도체장치의 금속막형성방법 및 그에 따라 금속막이 형성되는 반도체장치에 관한 것으로서, 보다 상세하게는 반도체 기판 상에 각기 다른 비율로 실리콘(Si)이 함유된 제 1 금속막 및 제 2 금속막으로 이루어지는 금속막인 금속적층막을 순차적으로 형성시킨 반도체장치의 금속막형성방법 및 그에 따라 금속막이 형성되는 반도체장치에 관한 것이다.
일반적으로 반도체장치의 제조는 주로 실리콘으로 이루어지는 반도체 기판을 이용하여 사진공정, 식각공정, 불순물주입공정 및 금속공정 등을 수행하여 소자의 특성에 따른 패턴(Pattern)을 형성시킴으로써 이루어진다.
여기서 금속공정은 반도체장치의 제조공정 중 마지막 단계에서 이루어지는 공정으로써 소자들의 전기적인 접촉, 소자들의 전기적인 연결 또는 외부와의 전기적인 연결 등의 기능을 수행하는 금속막을 형성시키며, 상기 금속막은 주로 알루미늄(Al)으로 이루어진다.
이러한 금속공정은 주로 고온의 온도분위기 중에서 수행되고, 고온의 공정수행시, 반도체 기판 상에 형성되는 금속막이 안정화되기 위하여 상기 반도체 기판과 금속막의 계면에서는 반도체 기판을 이루고 있는 실리콘 원자들이 금속막으로 이동하는 물질이동이 일어났다.
이에 따라 상기 물질이동으로 인하여 반도체 기판에는 피팅(Pitting)현상이 일어나고, 상기 피팅현상에 의해 정션 스파이크(Junction Spike) 등의 불량이 발생하였다.
이러한 상기 불량을 방지하고저 최근에는 반도체 기판 상에 질화티타늄(TiN) 또는 텅스텐화티타늄(TiW) 등으로 이루어지는 경계막을 형성한 후, 그 상부에 금속막을 형성시켜 상기 경계막에 의해 물질이동이 일어나는 것을 방지하였다.
다른 방법으로는 실리콘이 소정의 비율 즉 약 1% 정도로 함유되는 금속을 사용하여 금속막을 형성시켜 물질이동이 일어나는 것을 방지하였다.
그러나 최근의 반도체장치가 미세화되어감에 따라 상기 금속공정의 온도분위기는 더욱 높아져 기존의 실리콘이 약 1% 정도로 함유된 금속막으로는 그 한계에 이르러 상기 실리콘의 함유량을 점차 줄여가는 추세로 약 0.2% 정도의 실리콘을 함유한 금속막을 이용하고 있다.
또한 미세화되어가는 최근의 반도체장치에서는 콘택 홀(Contact Hole) 등의 금속막의 형성시 충분한 스텝 커버리지(Step Coverage)를 확보해야되기 때문에 경계막 및 금속막의 두께를 점차 얇게 형성시켰다.
이에 따라 상기 경계막 및 금속막의 두께가 얇아지거나 또는 고온공정시 실리콘 함유랑이 0.2% 이상이 필요할 때에는 반도체 기판의 실리콘이 금속막으로 이동하는 물질이동이 일어나서 이로 인한 불량을 야기시켰다.
예를 들어 실리콘의 함유량이 낮은 금속막을 이용하는 공정에서는 고온공정으로 인하여 반도체 기판 상의 실리콘의 물질이동이 일어나서 정션 스파이크가 발생하였고, 또한 실리콘의 함유량이 높은 금속막을 이용하는 고온공정 후, 냉각으로 인하여 노쥴(Nodule)이 발생하였다.
따라서 종래의 반도체장치의 제조에서는 금속막의 형성시 물질이동 등으로 인하여 불량이 발생되어 제품의 수율 및 신뢰도가 저하되는 문제점이 있었다.
본 발명의 목적은, 실리콘의 함유량이 각기 다른 제 1 금속막 및 제 2 금속막을 순차적으로 형성시킴으로써 금속공정시 물질이동의 방지로 불량을 제거시켜 제품의 수율 및 신뢰도를 향상시키기 위한 반도체장치의 금속막형성방법 및 그에 따라 금속막이 형성되는 반도체장치를 제공하는 데 있다.
도1은 본 발명에 따른 반도체장치의 금속막형성방법에 따라 제조된 반도체장치를 나타내는 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체 기판 12 : 경계막
14 : 제 1 금속막 16 : 제 2 금속막
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 금속막형성방법은, 소자의 특성에 따라 패턴이 기 형성된 반도체 기판 상에 금속막을 형성시키기 위한 반도체장치의 금속막형성방법에 있어서, (1) 상기 반도체 기판 상에 경계막을 형성시키는 경계막형성단계; (2) 상기 (1)의 경계막형성단계의 수행으로 상기 반도체 기판 상에 형성된 경계막 상에 실리콘이 제 1 소정의 비율로 함유된 제 1 금속막을 형성시키는 제 1 금속막형성단계; 및 (3) 상기 (2)의 제 1 금속막형성단계의 수행으로 상기 반도체 기판 상에 형성된 제 1 금속막 상에 실리콘이 제 2 소정의 비율로 함유된 제 2 금속막을 형성시키는 제 2 금속막형성단계를 구비하여 이루어짐을 특징으로 한다.
상기 반도체 기판 상에 기 형성된 패턴은 콘택 홀을 포함하는 것이 바람직하다.
상기 (1)의 경계막은 그 재질이 질화티타늄 또는 텅스텐화티타늄인 것이 바람직하다.
상기 (2)의 제 1 금속막에 함유되는 실리콘의 제 1 소정의 비율은 0.9% 내지 1.1% 정도인 것이 바람직하다.
상기 (2)의 제 1 금속막은 2,800Å 내지 3,200Å 정도의 두께로 형성시키는 것이 바람직하다.
상기 (2)의 제 1 금속막은 190℃ 내지 210℃ 정도의 온도분위기 및 3mTorr 내지 5mTorr 정도의 압력분위기로 16초 내지 22초 정도의 시간으로 공정을 수행하는 것이 바람직하다.
상기 제 1 금속막은 스퍼터링을 이용하여 공정을 수행하는 것이 바람직하다.
상기 (1)의 제 1 금속막은 알루미늄으로 이루어지는 것이 바람직하다.
상기 (3)의 제 2 금속막에 함유되는 실리콘의 제 2 소정의 비율은 0.1% 내지 0.3% 정도인 것이 바람직하다.
상기 (3)의 제 2 금속막은 4,700Å 내지 5,300Å 정도의 두께로 형성시키는 것이 바람직하다.
상기 (3)의 제 2 금속막은 380℃ 내지 420℃ 정도의 온도분위기 및 3mTorr 내지 5mTorr 정도의 압력분위기로 58초 내지 66초 정도의 시간으로 공정을 수행하는 것이 바람직하다.
상기 제 2 금속막은 스퍼터링을 이용하여 공정을 수행하는 것이 바람직하다.
상기 (3)의 제 2 금속막은 소정의 비율의 구리가 함유된 알루미늄으로 이루어지는 것이 바람직하고, 상기 제 2 금속막에 함유되는 구리의 소정의 비율은 0.4% 내지 0.6% 정도인 것이 바람직하다.
본 발명에 따른 반도체장치의 금속막은, 소자의 특성에 따라 패턴이 기 형성된 반도체 기판 상에 형성되는 반도체장치의 금속막에 있어서, 상기 반도체 기판 상의 경계막 상에 형성되는 상기 금속막은 실리콘이 제 1 소정의 비율로 함유된 제 1 금속막 및 실리콘이 제 2 소정의 비울로 함유된 제 2 금속막이 순차적으로 형성되는 금속막으로 이루어짐을 특징으로 한다.
상기 경계막은 질화티타늄막 또는 텅스텐화티타늄막인 것이 바람직하다.
상기 제 1 금속막은 실리콘이 0.9% 내지 1.1% 정도로 함유되는 금속막인 것이 바람직하다.
상기 제 1 금속막은 2,800Å 내지 3,200Å 정도의 두께인 것이 바람직하다.
상기 제 1 금속막은 알루미늄막인 것이 바람직하다.
상기 제 2 금속막은 실리콘이 0.1% 내지 0.3% 정도로 함유되는 금속막인 것이 바람직하다.
상기 제 2 금속막은 4,700Å 내지 5,300Å 정도의 두께인 것이 바람직하다.
상기 제 2 금속막은 소정의 비율의 구리가 함유되는 알루미늄막이고, 상기 알루미늄막은 구리가 0.4% 내지 0.6% 정도로 함유되는 알루미늄막인 것이 바람직하다.
이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도1은 본 발명에 따른 반도체장치의 금속막형성방법에 따라 제조된 반도체장치를 나타내는 단면도이다.
먼저, 소자의 특성에 따른 패턴이 기 형성된 반도체 기판(10) 상에 경계막(12)이 형성되어 있고, 그 상부에 실리콘의 함유량이 각기 다른 제 1 금속막(14) 및 제 2 금속막(16)이 순차적으로 형성되어 있는 상태이다.
본 발명에서 상기 반도체 기판(10) 상에 기 형성된 패턴은 콘택 홀을 포함한다.
그리고 본 발명의 상기 경계막(12)은 질화티타늄을 이용하여 질화티타늄막(TiN Film)을 형성시킬 수 있고, 또는 텅스텐화티타늄을 이용하여 텅스텐화티타늄막(TiW Film)을 형성시킬 수 있으며, 실시예의 경계막은 질화티타늄막을 형성시킨다.
이러한 상기 경계막(12)은 반도체 기판(10)과 후속공정에서 형성시키는 금속막(14, 16)과의 접착력을 향상 및 물질이동을 방지하기 위하여 형성시킨다.
그리고 본 발명은 제 1 금속막(14) 및 제 2 금속막(16)이 순차적으로 형성되는 금속막인 금속적층막으로써, 먼저 제 1 금속막(14)에는 0.9% 내지 1.1% 정도의 실리콘이 함유될 수 있고, 제 2 금속막(16)에는 0.1% 내지 0.3% 정도의 실리콘이 함유될 수 있으며, 실시예에서는 제 1 금속막(14)에 1%의 실리콘을 제 2 금속막(16)에 0.2%의 실리콘을 함유하여 형성시킨다.
여기서 본 발명의 제 1 금속막(14)은 알루미늄막(Al Film)으로 이루어지고, 제 2 금속막(16)은 구리(Cu)가 0.4% 내지 0.6% 정도로 함유되는 알루미늄막으로 이루어진다.
또한 본 발명은 상기 제 1 금속막(14)을 2,800Å 내지 3,200Å 정도의 두께로, 제 2 금속막(16)을 4,700Å 내지 5,300Å 정도의 두께로 형성시킬 수 있고, 실시예에서는 제 1 금속막(14)을 3,000Å으로, 제 2 금속막(16)을 5,000Å으로 형성시킨다.
그리고 본 발명은 상기 제 1 금속막(14)을 190℃ 내지 210℃ 정도의 온도분위기 및 3mTorr 내지 5mTorr 정도의 압력분위기로 16초 내지 22초 정도의 시간으로 공정을 수행하여 형성시킬 수 있고, 실시예에서는 200℃, 4mTorr의 분위기로 19초동안 공정을 수행한다.
또한 본 발명은 상기 제 2 금속막(16)을 380℃ 내지 420℃ 정도의 온도분위기 및 3mTorr 내지 5mTorr 정도의 압력분위기로 58초 내지 66초 정도의 시간으로 공정을 수행하여 형성시킬 수 있고, 실시예에서는 400℃, 4mTorr의 분위기로 62초동안 공정을 수행한다.
이러한 본 발명의 제 1 금속막(14) 및 제 2 금속막916)은 스퍼터링(Sputtering)을 이용하여 형성시킨다.
전술한 구성으로 이루어지는 본 발명의 구체적인 실시예에 대한 작용 및 효과에 대하여 설명한다.
먼저, 콘택 홀을 포함하는 패턴이 기 형성된 반도체 기판(10) 상에 경계막(12)인 질화티타늄막을 형성시킨다.
여기서 상기 질화티타늄막은 반도체 기판(10)의 실리콘이 금속막(14, 16)으로 이동하는 것을 방지하고, 또한 금속막(14, 16)과의 접착력을 향상시키기 위하여 형성시킨다.
그리고 상기 경계막(12)이 형성된 상부에 실리콘이 1% 함유된 알루미늄막으로 이루어지는 제 1 금속막(14)을 3,000Å의 두께로 형성시킨다.
여기서 상기 제 1 금속막(14)은 3,000℃, 4mTorr의 공정조건으로 18초동안 스퍼터링을 이용하여 형성시킨다.
계속해서 상기 제 1 금속막(14)이 형성된 상부에 실리콘이 0.2%, 구리가 0.5% 함유된 알루미늄막으로 이루어지는 제 2 금속막(16)을 5,000Å의 두께로 형성시킨다.
그리고 제 2 금속막(16)에 함유되는 구리는 상기 금속막의 전압특성을 향상시키고, 쇼트(Short)가 되는 것을 방지한다.
여기서 상기 제 2 금속막(16)은 5,000℃, 4mTorr의 공정조건으로 62초동안 스퍼터링을 이용하여 형성시킨다.
이에 따라 본 발명은 각기 다른 비율로 실리콘이 함유된 제 1 금속막(14) 및 제 2 금속막(16)으로 이루어지는 금속막인 금속적층막을 형성시킨다.
이러한 구성의 본 발명은 반도체 기판(10) 상의 콘택 홀 영역에서는 충분한 스텝 커버리지를 확보하는 경계막(12)을 형성시킬 수 있고, 고온으로 이루어지는 금속공정수행시 제 1 금속막(14)에 함유되어 있는 실리콘이 제 2 금속막(16)으로 물질이동이 일어난다.
이에 따라 실리콘의 물질이동이 제 1 금속막(14)과 제 2 금속막(16)사이에만 이루어짐으로 인해 반도체 기판의 정션 스파이크를 방지할 수 있고, 또한 고온공정후, 냉각시 발생되는 노쥴을 방지할 수 있다.
따라서, 본 발명에 의하면 정션 스파이크 또는 노쥴 등의 방지로 불량을 제거하여 제품의 수율 및 생산성이 향상되는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (25)

  1. 소자의 특성에 따라 패턴이 기 형성된 반도체 기판 상에 금속막을 형성시키기 위한 반도체장치의 금속막형성방법에 있어서,
    (1) 상기 반도체 기판 상에 경계막을 형성시키는 경계막형성단계;
    (2) 상기 (1)의 경계막형성단계의 수행으로 상기 반도체 기판 상에 형성된 경계막 상에 실리콘(Si)이 제 1 소정의 비율로 함유된 제 1 금속막을 형성시키는 제 1 금속막형성단계;
    (3) 상기 (2)의 제 1 금속막형성단계의 수행으로 상기 반도체 기판 상에 형성된 제 1 금속막 상에 실리콘이 제 2 소정의 비율로 함유된 제 2 금속막을 형성시키는 제 2 금속막형성단계;
    를 구비하여 이루어짐을 특징으로 하는 반도체장치의 금속막형성방법.
  2. 제 1 항에 있어서, 상기 반도체 기판 상에 기 형성된 패턴은 콘택 홀(Contact Hole)을 포함함을 특징으로 하는 상기 반도체장치의 금속막형성방법.
  3. 제 1 항에 있어서, 상기 (1)의 경계막은 그 재질이 질화티타늄(TiN)임을 특징으로 하는 상기 반도체장치의 금속막형성방법.
  4. 제 1 항에 있어서, 상기 (1)의 경계막은 그 재질이 텅스텐화티타늄(TiW)임을 특징으로 하는 상기 반도체장치의 금속막형성방법.
  5. 제 1 항에 있어서, 상기 (2)의 제 1 금속막에 함유되는 실리콘의 제 1 소정의 비율은 0.9% 내지 1.1% 정도임을 특징으로 하는 상기 반도체장치의 금속막형성방법.
  6. 제 1 항에 있어서, 상기 (2)의 제 1 금속막은 2,800Å 내지 3,200Å 정도의 두께로 형성시킴을 특징으로 하는 상기 반도체장치의 금속막형성방법.
  7. 제 1 항에 있어서, 상기 (2)의 제 1 금속막은 190℃ 내지 210℃ 정도의 온도분위기 및 3mTorr 내지 5mTorr 정도의 압력분위기로 16초 내지 22초 정도의 시간으로 공정을 수행함을 특징으로 하는 상기 반도체장치의 금속막형성방법.
  8. 제 7 항에 있어서, 상기 제 1 금속막은 스퍼터링(Sputtering)을 이용하여 공정을 수행함을 특징으로 하는 상기 반도체장치의 금속막형성방법.
  9. 제 1 항에 있어서, 상기 (1)의 제 1 금속막은 알루미늄(Al)으로 이루어짐을 특징으로 하는 상기 반도체장치의 금속막형성방법.
  10. 제 1 항에 있어서, 상기 (3)의 제 2 금속막에 함유되는 실리콘의 제 2 소정의 비율은 0.1% 내지 0.3% 정도임을 특징으로 하는 상기 반도체장치의 금속막형성방법.
  11. 제 1 항에 있어서, 상기 (3)의 제 2 금속막은 4,700Å 내지 5,300Å 정도의 두께로 형성시킴을 특징으로 하는 상기 반도제장치의 금속막형성방법.
  12. 제 1 항에 있어서, 상기 (3)의 제 2 금속막은 380℃ 내지 420℃ 정도의 온도분위기 및 3mTorr 내지 5mTorr 정도의 압력분위기로 58초 내지 66초 정도의 시간으로 공정을 수행함을 특징으로 하는 상기 반도체장치의 금속막형성방법.
  13. 제 12 항에 있어서, 상기 제 2 금속막은 스퍼터링을 이용하여 공정을 수행함을 특징으로 하는 상기 반도체장치의 금속막형성방법.
  14. 제 1 항에 있어서, 상기 (3)의 제 2 금속막은 소정의 비율의 구리(Cu)가 함유된 알루미늄으로 이루어짐을 특징으로 하는 상기 반도체장치의 금속막형성방법.
  15. 제 14 항에 있어서, 상기 제 2 금속막에 함유되는 구리의 소정의 비율은 0.4% 내지 0.6% 정도임을 특징으로 하는 상기 반도체장치의 금속막형성방법.
  16. 소자의 특성에 따라 패턴이 기 형성된 반도체 기판 상에 형성되는 반도체장치의 금속막에 있어서, 상기 반도체 기판 상의 경계막 상에 형성되는 상기 금속막은 실리콘이 제 1 소정의 비율로 함유된 제 1 금속막 및 실리콘이 제 2 소정의 비울로 함유된 제 2 금속막이 순차적으로 형성되는 금속막으로 이루어짐을 특징으로 하는 반도체장치의 금속막.
  17. 제 16 항에 있어서, 상기 경계막은 질화티타늄막임을 특징으로 하는 상기 반도체장치의 금속막.
  18. 제 16 항에 있어서, 상기 경계막은 텅스텐화티타늄막임을 특징으로 하는 상기 반도체장치의 금속막.
  19. 제 16 항에 있어서, 상기 제 1 금속막은 실리콘이 0.9% 내지 1.1% 정도로 함유되는 금속막임을 특징으로 하는 상기 반도체장치의 금속막.
  20. 제 16 항에 있어서, 상기 제 1 금속막은 2,800Å 내지 3,200Å 정도의 두께임을 특징으로 하는 상기 반도체장치의 금속막.
  21. 제 16 항에 있어서, 상기 제 1 금속막은 알루미늄막임을 특징으로 하는 상기 반도체장치의 금속막.
  22. 제 16 항에 있어서, 상기 제 2 금속막은 실리콘이 0.1% 내지 0.3% 정도로 함유되는 금속막임을 특징으로 하는 상기 반도체장치의 금속막.
  23. 제 16 항에 있어서, 상기 제 2 금속막은 4,700Å 내지 5,300Å 정도의 두께임을 특징으로 하는 상기 반도체장치의 금속막.
  24. 제 16 항에 있어서, 상기 제 2 금속막은 소정의 비율의 구리가 함유되는 알루미늄막임을 특징으로 하는 상기 반도체장치의 금속막.
  25. 제 24 항에 있어서, 상기 알루미늄막은 구리가 0.4% 내지 0.6% 정도로 함유되는 알루미늄막임을 특징으로 하는 상기 반도체장치의 금속막.
KR1019970026364A 1997-06-21 1997-06-21 반도체장치의 금속막형성방법 및 그에 따라 금속막이 형성되는 반도체장치 KR100240025B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970026364A KR100240025B1 (ko) 1997-06-21 1997-06-21 반도체장치의 금속막형성방법 및 그에 따라 금속막이 형성되는 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970026364A KR100240025B1 (ko) 1997-06-21 1997-06-21 반도체장치의 금속막형성방법 및 그에 따라 금속막이 형성되는 반도체장치

Publications (2)

Publication Number Publication Date
KR19990002686A KR19990002686A (ko) 1999-01-15
KR100240025B1 true KR100240025B1 (ko) 2000-01-15

Family

ID=19510589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970026364A KR100240025B1 (ko) 1997-06-21 1997-06-21 반도체장치의 금속막형성방법 및 그에 따라 금속막이 형성되는 반도체장치

Country Status (1)

Country Link
KR (1) KR100240025B1 (ko)

Also Published As

Publication number Publication date
KR19990002686A (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
KR100365166B1 (ko) 금속화층을캐핑(capping)하는방법및장치
US5776826A (en) Crack stop formation for high-productivity processes
US4745089A (en) Self-aligned barrier metal and oxidation mask method
JPH06181212A (ja) 半導体装置の製造方法
US5528081A (en) High temperature refractory metal contact in silicon integrated circuits
KR100240025B1 (ko) 반도체장치의 금속막형성방법 및 그에 따라 금속막이 형성되는 반도체장치
KR960000948B1 (ko) 반도체장치의 제조방법
JPS6364057B2 (ko)
KR100220933B1 (ko) 반도체 소자의 금속배선 형성방법
US6414395B1 (en) Semiconductor device capable of preventing disconnection in a through hole
US5856238A (en) Method for fabricating metal wire of semiconductor device
KR100641475B1 (ko) 알루미늄 금속 배선 형성 방법
US5350711A (en) Method of fabricating high temperature refractory metal nitride contact and interconnect structure
KR20040093565A (ko) 반도체 소자의 제조방법
JP3572874B2 (ja) 半導体集積回路の製造方法
JPH08203896A (ja) 半導体装置の製造方法
US5461005A (en) Method of forming silicide in integrated circuit manufacture
KR100252915B1 (ko) 반도체소자의 배선구조 및 형성방법
US6214713B1 (en) Two step cap nitride deposition for forming gate electrodes
KR100352304B1 (ko) 반도체 장치 및 그 제조 방법
KR0139599B1 (ko) 반도체 장치의 금속배선 형성방법
KR100296708B1 (ko) 반도체소자의금속배선형성방법
JPH05299418A (ja) 半導体装置の製造方法
JP2001176872A (ja) 半導体装置の製造方法
KR100187675B1 (ko) 반도체 소자의 베리어 금속층 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071001

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee