JPS5913348A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5913348A JPS5913348A JP12312682A JP12312682A JPS5913348A JP S5913348 A JPS5913348 A JP S5913348A JP 12312682 A JP12312682 A JP 12312682A JP 12312682 A JP12312682 A JP 12312682A JP S5913348 A JPS5913348 A JP S5913348A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- etching
- lpcvd
- film
- thermal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は゛半導体集積回路装置に関し、特に、半導体基
板表面の段部における金属配線に関するものである。
板表面の段部における金属配線に関するものである。
半導体集積回路の微細化に伴ない、 ｋｌ 、 Ｍｏ
。
。
Ｍｏ５ｔｚ等の金属配線幅が細くなシ厚さも薄くなる傾
向にある。この結果、半導体拡散プロセス途中工程で形
成された酸化膜や基板の段部で配線が段切れを起こし、
製品歩留を大きく低下させる場合がある。
向にある。この結果、半導体拡散プロセス途中工程で形
成された酸化膜や基板の段部で配線が段切れを起こし、
製品歩留を大きく低下させる場合がある。
従来、この配線切れを防止するためには次の２つの方法
が周知である。すなわち、第１の方法はＣＶＤ法で形成
したｌ’ Ｓ Ｇ膜のりフローによ９段部の形状を清ら
かにする方法であシ、第２の方法は、Ｎ２．ＣＦ４等の
気体プラズマ処理により段部にテーパー角をつける方法
である。
が周知である。すなわち、第１の方法はＣＶＤ法で形成
したｌ’ Ｓ Ｇ膜のりフローによ９段部の形状を清ら
かにする方法であシ、第２の方法は、Ｎ２．ＣＦ４等の
気体プラズマ処理により段部にテーパー角をつける方法
である。
しかし、ｉ’ｓｃ＋膜のりフロー法では、段部を十分溝
らかにするためにＰＳＧ膜中のリン濃度を極めて高くし
なければならない。このため、す７０一時にリンがアウ
トディヲ一ジロンし、この結果、Ｐ十拡乾層上のコンタ
クト不良やＭｏ８ トランジスタの閾値電圧変動を引き
起し、さらに高み度Ｐ Ｓ Ｃ１膜上にアルミニウム等
の金属配線を形成するとエレクトロマイグレーシ冒ンを
起し易いなど゛′特性上又信頼性上多くの問題を有する
。一方、気体プラズマ処理＆Ｃよシ、テーパー角をつけ
る方法では、安定でかつ希望のテーパー角を得ることが
むずかしい欠点を有する。
らかにするためにＰＳＧ膜中のリン濃度を極めて高くし
なければならない。このため、す７０一時にリンがアウ
トディヲ一ジロンし、この結果、Ｐ十拡乾層上のコンタ
クト不良やＭｏ８ トランジスタの閾値電圧変動を引き
起し、さらに高み度Ｐ Ｓ Ｃ１膜上にアルミニウム等
の金属配線を形成するとエレクトロマイグレーシ冒ンを
起し易いなど゛′特性上又信頼性上多くの問題を有する
。一方、気体プラズマ処理＆Ｃよシ、テーパー角をつけ
る方法では、安定でかつ希望のテーパー角を得ることが
むずかしい欠点を有する。
本発明の目的は、段部において安定でかつ希望のテーパ
ー角を有する絶縁膜を簡単に形成できる方法を提供する
ことにある。
ー角を有する絶縁膜を簡単に形成できる方法を提供する
ことにある。
本発明による製造方法は、相異なる製造条件で少なくと
も二つの酸化絶縁層を形成し、これらの酸化絶縁層のエ
ツチングスピードの差を利用してエツチング部の段部を
テーパー状にすることを特徴とする。好ましくは、下層
の酸化絶縁層のテーパー角が上層の酸化絶縁層のそれよ
υも小さくなるように各製造条件を連設する。本発明に
よる酸化絶縁層は、熱酸化＋ＬＰＣＶＤ法（低圧気相成
長法）の組み合わせや、同じＬＰＣＶＤ法であって温度
の異なる組み合せが望ましい。オた。ＬＩ）ＣＶＤ法で
なく通常のＣＶＤ法でもよい。
も二つの酸化絶縁層を形成し、これらの酸化絶縁層のエ
ツチングスピードの差を利用してエツチング部の段部を
テーパー状にすることを特徴とする。好ましくは、下層
の酸化絶縁層のテーパー角が上層の酸化絶縁層のそれよ
υも小さくなるように各製造条件を連設する。本発明に
よる酸化絶縁層は、熱酸化＋ＬＰＣＶＤ法（低圧気相成
長法）の組み合わせや、同じＬＰＣＶＤ法であって温度
の異なる組み合せが望ましい。オた。ＬＩ）ＣＶＤ法で
なく通常のＣＶＤ法でもよい。
本発明によれば、半導体基板表面の絶縁膜の段部カテー
パー状になっているので、金属配線の段切れ、不良をな
くシ、良好な配線を容易に得ることができる。
パー状になっているので、金属配線の段切れ、不良をな
くシ、良好な配線を容易に得ることができる。
次釦、図面によシ本発明をよシ詳叫に説明する。
第１図絶縁膜にテーパーをつける方法の考え方を示すた
めの断面図である。第１図に示すＡ、Ｂの２／ａ酸化絶
縁層構造において、エツチングが湿式エツチングの場合
、エツチング後の断面形状は各Ａ、Ｂ膜のエツチングレ
ート、膜厚、オーノクーエッヂング時間およびエツチン
グ液液温に依存し、さらにその他にレジストとＡ層〃面
のエソグーングレー）、ＡＢ層界面のエツチングレート
、Ｂ層と基板界面のエツチングレートがエツチング後の
断面形状に影響を与える。従って、それぞれの界面にお
けるエツチングスピードがコントロールできれば、エツ
チング後の断面形状を自由に変化させることができる。
めの断面図である。第１図に示すＡ、Ｂの２／ａ酸化絶
縁層構造において、エツチングが湿式エツチングの場合
、エツチング後の断面形状は各Ａ、Ｂ膜のエツチングレ
ート、膜厚、オーノクーエッヂング時間およびエツチン
グ液液温に依存し、さらにその他にレジストとＡ層〃面
のエソグーングレー）、ＡＢ層界面のエツチングレート
、Ｂ層と基板界面のエツチングレートがエツチング後の
断面形状に影響を与える。従って、それぞれの界面にお
けるエツチングスピードがコントロールできれば、エツ
チング後の断面形状を自由に変化させることができる。
例えば、前述した従来の第２番目による気体プラズマ処
理によるテーノく一形成方法では、レジストとＡ層界面
での密着性を変化させ、該界面でのエツチングスピード
をコントロールしてテーパー角を形成している。本発明
はＡ。
理によるテーノく一形成方法では、レジストとＡ層界面
での密着性を変化させ、該界面でのエツチングスピード
をコントロールしてテーパー角を形成している。本発明
はＡ。
Ｂ層のエツチングレートをかえる事によってテーパー角
を形成することを基本とする。
を形成することを基本とする。
次に第２図乃至第４図の本発明の実施例について詳細に
説明する。第２図に示す如く、シリコン基板１上に熱酸
化膜２を約５００ ｏＡ影形成、この後１８１Ｈ２（Ｊ
２とＮ２０ガスを用い、圧力的０．６７ｏｒｒ＠成長温
度８５０℃〜９５０℃で熱酸化膜２上にＬＰＣＶＤ酸化
膜３を５０００Ｘ形成する。次に、フォトエツチング法
ビより熱酸化膜２およびＬＰＧＶＤ酸化膜３をフォトレ
ジストをマスクとして選択的にエツチングする。エツチ
ングには、例えばフッ化水素による湿式エツチング法を
用いる。エツチング後の断面形状を第２図に示すように
、熱酸化膜２には１０°のテーパー角が、一方、ＬＰＣ
ＶＤ酸化膜３には４５°のテーパー角が形成される。
説明する。第２図に示す如く、シリコン基板１上に熱酸
化膜２を約５００ ｏＡ影形成、この後１８１Ｈ２（Ｊ
２とＮ２０ガスを用い、圧力的０．６７ｏｒｒ＠成長温
度８５０℃〜９５０℃で熱酸化膜２上にＬＰＣＶＤ酸化
膜３を５０００Ｘ形成する。次に、フォトエツチング法
ビより熱酸化膜２およびＬＰＧＶＤ酸化膜３をフォトレ
ジストをマスクとして選択的にエツチングする。エツチ
ングには、例えばフッ化水素による湿式エツチング法を
用いる。エツチング後の断面形状を第２図に示すように
、熱酸化膜２には１０°のテーパー角が、一方、ＬＰＣ
ＶＤ酸化膜３には４５°のテーパー角が形成される。
尚、本実施例において熱酸化膜およびＬＰＧＶＤ酸化膜
の厚さは５０００Ａに限ったものではない。
の厚さは５０００Ａに限ったものではない。
次に第２の実施例について述べる。第３図に示すように
、５ＩＨ４と０２ガスを用いて圧力的０．６１−０．。
、５ＩＨ４と０２ガスを用いて圧力的０．６１−０．。
成長温度３５０〜４５０℃で半導体基板１上の熱酸化膜
２上にＬＰＣＶＤ酸化膜４を形成する。次に、フォトエ
ツチング法を用いて熱酸化膜２およびＬＰＣＶＤ酸化膜
４を選択的にエツチングする。エツチング後の断面形状
は第３図に示すようＫ、熱酸化膜２に３０°、一方、Ｌ
ＰＣＶＤ酸化膜４には８０゜のテーパー角が形成される
。このように、ＬＰＣＶＤ酸化股の酸化源度を適当に選
べば、熱酸化膜或いは、ＬＰＣＶＤ酸化膜に希望のテー
パー角をつけることができる。従って、ＬＰＧＶＤ酸化
膜成長温度は前記実施例の温度に限ったものではない。
２上にＬＰＣＶＤ酸化膜４を形成する。次に、フォトエ
ツチング法を用いて熱酸化膜２およびＬＰＣＶＤ酸化膜
４を選択的にエツチングする。エツチング後の断面形状
は第３図に示すようＫ、熱酸化膜２に３０°、一方、Ｌ
ＰＣＶＤ酸化膜４には８０゜のテーパー角が形成される
。このように、ＬＰＣＶＤ酸化股の酸化源度を適当に選
べば、熱酸化膜或いは、ＬＰＣＶＤ酸化膜に希望のテー
パー角をつけることができる。従って、ＬＰＧＶＤ酸化
膜成長温度は前記実施例の温度に限ったものではない。
本実施例ではエツチングに湿式エツチング法を用いたが
、ドライエツチング法を用いることも可能である。尚、
ドライエツチング法の場合は、物理エツチング性の強い
スパッタエツチングよりも化学エツチング性のあるプラ
ズマエツチングを用いる方がよい。また前記、第１．第
２の実施例は、熱酸化膜とＬＰＣＶＤ酸化膜との２層構
造のものであるが、第４図に示すような熱酸化膜２上に
温度の異なるＬＰＣＶＤ膜３，４を有する多層構造にお
いても本発明を適用することが可能である。
、ドライエツチング法を用いることも可能である。尚、
ドライエツチング法の場合は、物理エツチング性の強い
スパッタエツチングよりも化学エツチング性のあるプラ
ズマエツチングを用いる方がよい。また前記、第１．第
２の実施例は、熱酸化膜とＬＰＣＶＤ酸化膜との２層構
造のものであるが、第４図に示すような熱酸化膜２上に
温度の異なるＬＰＣＶＤ膜３，４を有する多層構造にお
いても本発明を適用することが可能である。
以上の説明では、温度が高いＬＰＧＶＤ膜３を温度が低
いＬＰＣＶＤ膜４の下層としたが、逆の場合には下層の
テーパー角が上層のそれよシも大きくなる。ただし、こ
の場合はテーパー角が８０°とかなル大きいので段切れ
の恐れが完全には解消されない。よって本来流側の方が
望ましい。また、基板１上に酸化膜をつくったが、多層
配線による層間絶縁層としてもよい。さらにまた、熱酸
化法十〇ＶＤ法によ石工つの酸化膜によシテーバーを形
成してもよい。下層と上層の酸化膜の厚さをほぼ同等と
する代シに、上層の酸化膜を薄くすればよシ小さい開孔
面積でテーパーが得られる。この場合、下層は５０００
乃至１００００Ａ、上層は５００乃至１０００Ａの厚さ
が好ましい。
いＬＰＣＶＤ膜４の下層としたが、逆の場合には下層の
テーパー角が上層のそれよシも大きくなる。ただし、こ
の場合はテーパー角が８０°とかなル大きいので段切れ
の恐れが完全には解消されない。よって本来流側の方が
望ましい。また、基板１上に酸化膜をつくったが、多層
配線による層間絶縁層としてもよい。さらにまた、熱酸
化法十〇ＶＤ法によ石工つの酸化膜によシテーバーを形
成してもよい。下層と上層の酸化膜の厚さをほぼ同等と
する代シに、上層の酸化膜を薄くすればよシ小さい開孔
面積でテーパーが得られる。この場合、下層は５０００
乃至１００００Ａ、上層は５００乃至１０００Ａの厚さ
が好ましい。
第１図は絶縁層にテーパー角をつける場合の考え方を説
明するための断面図である。第２図〜第４図は本発明の
実施例をそれぞれ説明するための断面図である。
明するための断面図である。第２図〜第４図は本発明の
実施例をそれぞれ説明するための断面図である。
Claims (1)
- 相異なる形成条件で少なくとも二層の酸化絶縁層を形成
することによシ互いのエツチングレートの差を利用して
テーパー状の段部を得ることを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12312682A JPS5913348A (ja) | 1982-07-15 | 1982-07-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12312682A JPS5913348A (ja) | 1982-07-15 | 1982-07-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5913348A true JPS5913348A (ja) | 1984-01-24 |
Family
ID=14852822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12312682A Pending JPS5913348A (ja) | 1982-07-15 | 1982-07-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5913348A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01232041A (ja) * | 1987-11-30 | 1989-09-18 | Toppan Printing Co Ltd | ポリエステル化粧板の製造方法 |
| US11867779B2 (en) | 2021-09-21 | 2024-01-09 | Tdk Corporation | Sensor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS498233A (ja) * | 1972-05-11 | 1974-01-24 | ||
| JPS4933431A (ja) * | 1972-07-26 | 1974-03-27 |
-
1982
- 1982-07-15 JP JP12312682A patent/JPS5913348A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS498233A (ja) * | 1972-05-11 | 1974-01-24 | ||
| JPS4933431A (ja) * | 1972-07-26 | 1974-03-27 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01232041A (ja) * | 1987-11-30 | 1989-09-18 | Toppan Printing Co Ltd | ポリエステル化粧板の製造方法 |
| JP2545929B2 (ja) * | 1987-11-30 | 1996-10-23 | 凸版印刷株式会社 | ポリエステル化粧板の製造方法 |
| US11867779B2 (en) | 2021-09-21 | 2024-01-09 | Tdk Corporation | Sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10189730A (ja) | 半導体装置及びその製造方法 | |
| JPS5913348A (ja) | 半導体装置の製造方法 | |
| JPS598065B2 (ja) | Ｍｏｓ集積回路の製造方法 | |
| JPS5933833A (ja) | 半導体装置の製造方法 | |
| JPH10256187A (ja) | 半導体装置及びその製造方法 | |
| JPS6033307B2 (ja) | 半導体装置の製造方法 | |
| JPH09213793A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS5966150A (ja) | 半導体装置およびその製造方法 | |
| JPH0342834A (ja) | 半導体装置 | |
| JPS6039849A (ja) | 半導体装置の製造方法 | |
| JPH06163721A (ja) | 半導体装置 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPS583252A (ja) | 半導体集積回路装置 | |
| JPS6068612A (ja) | 半導体素子の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH07135249A (ja) | 半導体装置及びその製造方法 | |
| JPS60110142A (ja) | 半導体装置の製造方法 | |
| JPH0245933A (ja) | 半導体装置の製造方法 | |
| JPS58219764A (ja) | 半導体集積回路の製造方法 | |
| JPH04326750A (ja) | 半導体装置の製造方法 | |
| JPS62124741A (ja) | 半導体装置の製造方法 | |
| JPH02184030A (ja) | 半導体装置の製造方法 | |
| JPS5889869A (ja) | 半導体装置の製造方法 | |
| JPS59130445A (ja) | 半導体集積回路装置の製造方法 | |
| JPH03120826A (ja) | 半導体装置の金属配線形成方法 |