JP2003068854A - 配線間接続方法、配線間接続部材及びその製造方法 - Google Patents

配線間接続方法、配線間接続部材及びその製造方法

Info

Publication number
JP2003068854A
JP2003068854A JP2001253471A JP2001253471A JP2003068854A JP 2003068854 A JP2003068854 A JP 2003068854A JP 2001253471 A JP2001253471 A JP 2001253471A JP 2001253471 A JP2001253471 A JP 2001253471A JP 2003068854 A JP2003068854 A JP 2003068854A
Authority
JP
Japan
Prior art keywords
insulating film
wiring
wiring layer
inter
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001253471A
Other languages
English (en)
Inventor
Tomoaki Komura
智昭 小村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001253471A priority Critical patent/JP2003068854A/ja
Publication of JP2003068854A publication Critical patent/JP2003068854A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 配線間を容易に接続できる配線間接続方法、
配線間接続部材及びその製造方法を提供する。 【解決手段】 本発明に係る配線間接続部材は、第1配
線2と第2配線6との間に絶縁膜3が配置された配線間
接続部材であって、この絶縁膜には第1配線と第2配線
との間に挟まれ薄膜化された領域が形成されている。こ
のように薄膜化された領域を形成しているため、配線の
素材や特性にかかわらず両配線に高電圧を印加する電気
力のみで該薄膜化された領域を短絡させることができ
る。従って、第1配線と第2配線との間を容易に接続す
ることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、配線間を容易に接
続できる配線間接続方法、配線間接続部材及びその製造
方法に関するものである。
【0002】
【従来の技術】近年、ICやLSIなどの半導体装置の
高度化、複雑化、高機能化は大変顕著である。これに伴
って、半導体装置の完成後のウエハ検査工程での検査結
果に基づく回路の変更や半導体装置の特性調整などの必
要性が増しつつある。
【0003】このような事情から、従来は、半導体回路
中にヒューズを配置し、このヒューズを切断することで
回路の配線経路を変化させて回路の変更などを行ってい
る。一般に、ヒューズは、ポリシリコン製の配線からな
り、ヒューズに高電圧、高電流を印加することで切断す
るものである。また、このような電気力でヒューズを切
断できない場合は別工程でレーザーカットにより切断す
る手法も行われている。
【0004】
【発明が解決しようとする課題】上述したように配線間
に配置したヒューズを切断して配線間を短絡させる方法
は比較的多く提案されている。しかしながら、これとは
逆に、互いに短絡している配線間を容易に接続する方法
については十分に提案されていないのが現状である。ま
た、半導体装置の完成後に回路の変更などを行う際に
は、配線間の短絡だけでなく配線間を接続する方法があ
れば便利である。
【0005】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、配線間を容易に接続でき
る配線間接続方法、配線間接続部材及びその製造方法を
提供することにある。
【0006】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る配線間接続部材は、第1配線と第2配
線との間に絶縁膜が配置された配線間接続部材であっ
て、この絶縁膜には第1配線と第2配線との間に挟まれ
薄膜化された領域が形成されていることを特徴とする。
【0007】上記配線間接続部材によれば、第1配線と
第2配線との間に配置した絶縁膜に、第1配線と第2配
線との間に挟まれ薄膜化された領域を形成しているた
め、配線の素材や特性にかかわらず両配線に高電圧を印
加する電気力のみで該薄膜化された領域を短絡させるこ
とができる。従って、第1配線と第2配線との間を容易
に接続することができる。
【0008】本発明に係る配線間接続方法は、第1配線
と第2配線との間に絶縁膜が配置された配線間接続部材
であって、この絶縁膜には第1配線と第2配線との間に
挟まれ薄膜化された領域が形成されている配線間接続部
材を準備し、第1配線と第2配線との間に高電圧を印加
することにより、上記薄膜化された領域を短絡させるこ
とを特徴とする。
【0009】本発明に係る配線間接続部材は、第1配線
層と、この第1配線層上に形成された凸部と、第1配線
層上に形成された絶縁膜と、この絶縁膜に形成された、
上記凸部上に位置するホールと、このホール内及び絶縁
膜上に形成された第2配線層と、を具備し、上記凸部上
に位置する絶縁膜の膜厚が他の部分の絶縁膜より薄く形
成されていることを特徴とする。
【0010】本発明に係る配線間接続部材は、第1配線
層と、この第1配線層上に形成された絶縁膜と、この絶
縁膜に形成されたホールと、このホール内及び絶縁膜上
に形成された第2配線層と、を具備し、上記ホール下に
位置する絶縁膜の膜厚が他の部分の絶縁膜より薄く形成
されていることを特徴とする。
【0011】また、本発明に係る配線間接続部材におい
て、上記ホールの内側面にはテーパーが形成されている
ことも可能である。
【0012】本発明に係る配線間接続部材は、第1配線
層と、この第1配線層上に形成された凸部と、第1配線
層上に形成され、平坦化された絶縁膜と、この絶縁膜上
に形成された第2配線層と、を具備し、上記凸部上に位
置する絶縁膜の膜厚が他の部分の絶縁膜より薄く形成さ
れていることを特徴とする。
【0013】また、本発明に係る配線間接続部材におい
て、上記凸部の側面にはテーパーが形成されていること
も可能である。
【0014】本発明に係る配線間接続部材の製造方法
は、第1配線層の上側を部分的にエッチングすることに
より、第1配線層に凸部を形成する工程と、第1配線層
上に絶縁膜を形成する工程と、この絶縁膜に、上記凸部
上に位置するホールを形成する工程と、このホール内及
び絶縁膜上に第2配線層を形成する工程と、を具備し、
上記凸部上に位置する絶縁膜の膜厚が他の部分の絶縁膜
より薄く形成されていることを特徴とする。
【0015】本発明に係る配線間接続部材の製造方法
は、第1配線層上に絶縁膜を形成する工程と、この絶縁
膜にホールを形成する工程と、このホール内及び絶縁膜
上に第2配線層を形成する工程と、を具備し、上記ホー
ル下に位置する絶縁膜の膜厚が他の部分の絶縁膜より薄
く形成されていることを特徴とする。
【0016】本発明に係る配線間接続部材の製造方法
は、第1配線層の上側を部分的にエッチングすることに
より、第1配線層に凸部を形成する工程と、第1配線層
上に、平坦化された絶縁膜を形成する工程と、この絶縁
膜上に第2配線層を形成する工程と、を具備し、上記凸
部上に位置する絶縁膜の膜厚が他の部分の絶縁膜より薄
く形成されていることを特徴とする。
【0017】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図1は、本発明に係る第1
の実施の形態による配線間接続部材を示す断面図であ
る。
【0018】シリコン基板(図示せず)の上方には第1
層間絶縁膜1が形成されており、第1層間絶縁膜1上に
は第1配線層2が形成されている。第1配線層2の接続
部2aには凸部が形成されており、この凸部の側面には
テーパーが付けられている。第2配線層2の上には第2
層間絶縁膜3が形成されており、第2層間絶縁膜3には
接続部2a上に位置するホールが形成されている。この
ホールの内側面にはテーパーが付けられている。このホ
ールと凸部によって接続部2a上に位置する第2層間絶
縁膜3の膜厚は他の部分より薄く形成されている。その
薄い部分の膜厚はゲート酸化膜の膜厚と同程度又はそれ
より薄いことが好ましい。第2層間絶縁膜3の上には第
2配線層6が形成されており、第2配線層6の上には第
3層間絶縁膜7が形成されている。
【0019】接続部2aにおいては、薄膜化している第
2層間絶縁膜3を第1配線層2と第2配線層6によって
挟み込む構造となっている。このため、第1配線層2と
第2配線層6との間に高電圧を印加すると、第2層間絶
縁膜3の薄膜化した部分が破壊されて第1配線層2と第
2配線層6を接続(短絡)することができる。
【0020】図2〜図5は、図1に示す配線間接続部材
の製造方法を示す断面図である。まず、図2に示すよう
に、シリコン基板(図示せず)の上方に第1層間絶縁膜
1を形成し、この第1層間絶縁膜1上にAl合金膜をス
パッタリングにより堆積する。次いで、このAl合金膜
をパターニングすることにより、第1層間絶縁膜1上に
はAl合金膜からなる第1配線層2が形成される。
【0021】次いで、第1配線層2及び第1層間絶縁膜
1の上にフォトレジスト膜を塗布し、このフォトレジス
ト膜を露光、現像することにより、後記接続部2a上が
覆われたレジストパターン4が形成される。
【0022】次に、図3に示すように、このレジストパ
ターン4をマスクとして第1配線層2の上側を部分的に
エッチングすることにより、接続部以外の第1配線層2
の厚さが薄くされ、その結果、第1配線層2には凸形状
の接続部2aが形成される。次いで、レジストパターン
4を剥離した後、第1配線層2及び第1層間絶縁膜1の
上にシリコン酸化膜などからなる第2層間絶縁膜3をC
VD(Chemical VaporDeposition)法により堆積する。次
いで、第2層間絶縁膜3の上にフォトレジスト膜を塗布
し、このフォトレジスト膜を露光、現像することによ
り、接続部2a上が開口されたレジストパターン5が形
成される。
【0023】この後、図4に示すように、このレジスト
パターン5をマスクとして第2層間絶縁膜3をエッチン
グすることにより、該第2層間絶縁膜3には接続部2a
上に位置するホールが形成され、このホールの内側面に
はテーパーが付けられる。次いで、レジストパターン5
を剥離する。
【0024】次に、図5に示すように、第2層間絶縁膜
3上にAl合金膜をスパッタリングにより堆積する。次
いで、このAl合金膜をパターニングすることにより、
第2層間絶縁膜3上にはAl合金膜からなる第2配線層
6が形成される。
【0025】次いで、第2配線層6上にはシリコン酸化
膜などからなる第3の層間絶縁膜7をCVD法により堆
積する。このようにして図2に示す配線間接続部材が形
成され、第2層間絶縁膜3における接続部2a上の膜厚
は他の部分の膜厚より薄く形成される。
【0026】図6は、図1に示す接続部を複数配置した
配線間接続部材を示す平面図である。この接続部の配置
は一例であり、これ以外の配置を適用することも可能で
ある。
【0027】図6に示す配線間接続部材の断面構造は図
1に示す配線間接続部材と同様である。第1配線層には
複数の接続部2aが形成されており、第1配線層上には
第2配線層6が形成されている。
【0028】上述したような配線間接続部材は、種々の
回路に適用することが可能であるが、例えば発振回路、
定電圧回路に適用することも可能である。半導体装置の
完成後のウエハ検査工程での検査結果において、発振周
波数が適正な周波数になっていないことが発見された場
合、第1配線層2と第2配線層6との間に高電圧を印加
することにより、第1配線層2と第2配線層6とを短絡
させて配線経路を変更する。これによって、発振周波数
を適正な周波数に調整することが可能となる。
【0029】上記第1の実施の形態によれば、接続部2
aで第2層間絶縁膜3の膜厚を薄く形成しているため、
配線の素材や特性にかかわらず電気力のみで接続部2a
を短絡させることができる。従って、半導体装置を完成
した後でも半導体装置の特性調整などが可能となる。す
なわち、発振機能あるいは定電圧機能などを有する半導
体装置において、プロセス技術では調整しきれない特性
をプローブ検査時の電気的な影響力で半導体装置の配線
間接続を行い、特性を調整することができる。
【0030】また、上記第1の実施の形態では、図6に
示すように第1配線層に複数の接続部2aを配置するこ
とにより、接続部を単数配置した場合に比べて第1配線
層2と第2配線層6をより確実に短絡させることができ
る。
【0031】尚、上記第1の実施の形態では、第2層間
絶縁膜3をシリコン酸化膜により形成しているが、接続
部を短絡させることができるものであれば、他の材質に
より第2層間絶縁膜を形成することも可能であり、例え
ば有機SOG(spin on glass)又はシリコン窒化膜によ
り第2層間絶縁膜を形成することも可能である。
【0032】図7(a)は、本発明に係る第2の実施の
形態による配線間接続部材を示す断面図であり、図1と
同一部分には同一符号を付し、異なる部分についてのみ
説明する。
【0033】第1層間絶縁膜1上には第1配線層12が
形成されており、第1配線層12の厚さはほぼ一定であ
る。つまり、第1配線層12において接続部12aの厚
さと他の部分の厚さがほぼ同じである。
【0034】第1配線層12上には第2層間絶縁膜13
が形成されており、第2層間絶縁膜13には接続部12
a上に位置するホールが形成されている。このホールは
その内側面にテーパーが形成されている。第2層間絶縁
膜13の上には第2配線層16が形成されている。第1
配線層12と第2配線層16との間に高電圧を印加した
場合、上記ホールの底部に電圧、電流が集中し、その部
分で短絡することになる。
【0035】次に、上記配線間接続部材の製造方法につ
いて説明するが、第1の実施の形態と同一部分の説明は
省略する。
【0036】第1層間絶縁膜1上にAl合金膜からなる
第1配線層12を形成した後、第1配線層12及び第1
層間絶縁膜1の上にシリコン酸化膜などからなる第2層
間絶縁膜13をCVD法により堆積する。次いで、第2
層間絶縁膜13の上に接続部12a上が開口されたレジ
ストパターンを形成し、このレジストパターンをマスク
として第2層間絶縁膜13をエッチングすることによ
り、該第2層間絶縁膜13には接続部12a上に位置す
るホールが形成され、このホールの内側面にはテーパー
が付けられる。次いで、レジストパターンを剥離する。
【0037】上記第2の実施の形態においても第1の実
施の形態と同様の効果を得ることができる。
【0038】図7(b)は、本発明に係る第3の実施の
形態による配線間接続部材を示す断面図であり、図1と
同一部分には同一符号を付し、異なる部分についてのみ
説明する。
【0039】第1層間絶縁膜1上には第1配線層22が
形成されており、第1配線層22の接続部22aには凸
部が形成されている。この凸部の側壁にはテーパーが形
成されている。第1配線層22上には第2層間絶縁膜2
3が形成されており、第2層間絶縁膜23の表面は平坦
化されており、接続部22a上に位置する第2層間絶縁
膜23の膜厚は他の部分の膜厚より薄く形成されてい
る。第2層間絶縁膜23の上には第2配線層26が形成
されている。第2配線層26の膜厚はほぼ一定である。
つまり、接続部22a上に位置する第2配線層26の膜
厚と他の部分の膜厚がほぼ同じである。第1配線層22
と第2配線層26との間に高電圧を印加した場合、上記
凸部の上部に電圧、電流が集中し、その部分で短絡する
ことになる。
【0040】次に、上記配線間接続部材の製造方法につ
いて説明するが、第1の実施の形態と同一部分の説明は
省略する。
【0041】第1配線層22及び第1層間絶縁膜1の上
にシリコン酸化膜などからなる第2層間絶縁膜23をC
VD法により堆積し、第2層間絶縁膜23を平坦化す
る。次いで、第2層間絶縁膜23上にAl合金膜をスパ
ッタリングにより堆積する。次いで、このAl合金膜を
パターニングすることにより、第2層間絶縁膜23上に
はAl合金膜からなる第2配線層26が形成される。
【0042】上記第3の実施の形態においても第1の実
施の形態と同様の効果を得ることができる。
【0043】図8(a)は、本発明に係る第4の実施の
形態による配線間接続部材を示す断面図であり、図1と
同一部分には同一符号を付し、異なる部分についてのみ
説明する。
【0044】第1層間絶縁膜1上には第1配線層32が
形成されており、第1配線層32の厚さはほぼ一定であ
る。つまり、第1配線層32において接続部32aの厚
さと他の部分の厚さがほぼ同じである。
【0045】第1配線層32上には第2層間絶縁膜33
が形成されており、第2層間絶縁膜33には接続部32
a上に位置するホールが形成されている。このホールは
その内側面が略円錐形状となっている。第2層間絶縁膜
33の上には第2配線層36が形成されている。第1配
線層32と第2配線層36との間に高電圧を印加した場
合、上記円錐形状の頂点に相当するホールの底部に電
圧、電流が集中し、その部分で短絡することになる。
【0046】次に、上記配線間接続部材の製造方法につ
いて説明するが、第1の実施の形態と同一部分の説明は
省略する。
【0047】第1層間絶縁膜1上にAl合金膜からなる
第1配線層32を形成した後、第1配線層32及び第1
層間絶縁膜1の上にシリコン酸化膜などからなる第2層
間絶縁膜33をCVD法により堆積する。次いで、第2
層間絶縁膜33の上に接続部32a上が開口されたレジ
ストパターンを形成し、このレジストパターンをマスク
として第2層間絶縁膜33をエッチングすることによ
り、該第2層間絶縁膜33には接続部32a上に位置す
るホールが形成され、このホールの内側面は略円錐形状
とされる。次いで、レジストパターンを剥離する。
【0048】上記第4の実施の形態においても第1の実
施の形態と同様の効果を得ることができる。
【0049】図8(b)は、本発明に係る第5の実施の
形態による配線間接続部材を示す断面図であり、図1と
同一部分には同一符号を付し、異なる部分についてのみ
説明する。
【0050】第1層間絶縁膜1上には第1配線層42が
形成されており、第1配線層42の接続部42aには凸
部が形成されている。この凸部は略円錐形状を有してい
る。第1配線層42上には第2層間絶縁膜43が形成さ
れており、第2層間絶縁膜43の表面は平坦化されてお
り、接続部42a上に位置する第2層間絶縁膜43の膜
厚は他の部分の膜厚より薄く形成されている。第2層間
絶縁膜43の上には第2配線層46が形成されている。
第2配線層46の膜厚はほぼ一定である。つまり、接続
部42a上に位置する第2配線層46の膜厚と他の部分
の膜厚がほぼ同じである。第1配線層42と第2配線層
46との間に高電圧を印加した場合、上記円錐形状の頂
点に電圧、電流が集中し、その部分で短絡することにな
る。
【0051】次に、上記配線間接続部材の製造方法につ
いて説明するが、第1の実施の形態と同一部分の説明は
省略する。
【0052】第1配線層42上に接続部42a上が覆わ
れたレジストパターンを形成し、このレジストパターン
をマスクとして第1配線層42の上側を部分的にエッチ
ングすることにより、接続部以外の第1配線層42の厚
さが薄くされ、その結果、第1配線層42には円錐形状
の接続部42aが形成される。次いで、レジストパター
ンを剥離した後、第1配線層42及び第1層間絶縁膜1
の上にシリコン酸化膜などからなる第2層間絶縁膜43
をCVD法により堆積し、第2層間絶縁膜43を平坦化
する。次いで、第2層間絶縁膜43上にAl合金膜をス
パッタリングにより堆積する。次いで、このAl合金膜
をパターニングすることにより、第2層間絶縁膜43上
にはAl合金膜からなる第2配線層46が形成される。
【0053】上記第5の実施の形態においても第1の実
施の形態と同様の効果を得ることができる。
【0054】図9(a)は、本発明に係る第6の実施の
形態による配線間接続部材を示す断面図であり、図1と
同一部分には同一符号を付し、異なる部分についてのみ
説明する。
【0055】第1層間絶縁膜1上には第1配線層52が
形成されており、第1配線層52の厚さはほぼ一定であ
る。つまり、第1配線層52において接続部52aの厚
さと他の部分の厚さがほぼ同じである。
【0056】第1配線層52上には第2層間絶縁膜53
が形成されており、第2層間絶縁膜53には接続部52
a上に位置するホールが形成されている。ホールの内側
面は略垂直に加工されている。第2層間絶縁膜53の上
には第2配線層56が形成されている。第1配線層52
と第2配線層56との間に高電圧を印加した場合、上記
ホールの底部に電圧、電流が集中し、その部分で短絡す
ることになる。
【0057】次に、上記配線間接続部材の製造方法につ
いて説明するが、第1の実施の形態と同一部分の説明は
省略する。
【0058】第1層間絶縁膜1上にAl合金膜からなる
第1配線層52を形成した後、第1配線層52及び第1
層間絶縁膜1の上にシリコン酸化膜などからなる第2層
間絶縁膜53をCVD法により堆積する。次いで、第2
層間絶縁膜53の上に接続部52a上が開口されたレジ
ストパターンを形成し、このレジストパターンをマスク
として第2層間絶縁膜53をエッチングすることによ
り、該第2層間絶縁膜53には接続部52a上に位置す
るホールが形成され、このホールの内側面は略垂直に形
成される。次いで、レジストパターンを剥離する。
【0059】上記第6の実施の形態においても第1の実
施の形態と同様の効果を得ることができる。
【0060】図9(b)は、本発明に係る第7の実施の
形態による配線間接続部材を示す断面図であり、図1と
同一部分には同一符号を付し、異なる部分についてのみ
説明する。
【0061】第1層間絶縁膜1上には第1配線層62が
形成されており、第1配線層62の接続部62aには凸
部が形成されている。この凸部の側壁はほぼ垂直に加工
されている。第1配線層62上には第2層間絶縁膜63
が形成されており、第2層間絶縁膜63の表面は平坦化
されており、接続部62a上に位置する第2層間絶縁膜
63の膜厚は他の部分の膜厚より薄く形成されている。
第2層間絶縁膜63の上には第2配線層66が形成され
ている。第2配線層66の膜厚はほぼ一定である。つま
り、接続部62a上に位置する第2配線層66の膜厚と
他の部分の膜厚がほぼ同じである。第1配線層62と第
2配線層66との間に高電圧を印加した場合、上記凸部
の上部に電圧、電流が集中し、その部分で短絡すること
になる。
【0062】次に、上記配線間接続部材の製造方法につ
いて説明するが、第1の実施の形態と同一部分の説明は
省略する。
【0063】第1配線層62上に接続部62a上が覆わ
れたレジストパターンを形成し、このレジストパターン
をマスクとして第1配線層62の上側を部分的にエッチ
ングすることにより、接続部以外の第1配線層62の厚
さが薄くされ、その結果、第1配線層62には円柱形状
の接続部62aが形成される。次いで、レジストパター
ンを剥離した後、第1配線層62及び第1層間絶縁膜1
の上にシリコン酸化膜などからなる第2層間絶縁膜63
をCVD法により堆積し、第2層間絶縁膜63を平坦化
する。次いで、第2層間絶縁膜63上にAl合金膜をス
パッタリングにより堆積する。次いで、このAl合金膜
をパターニングすることにより、第2層間絶縁膜63上
にはAl合金膜からなる第2配線層66が形成される。
【0064】上記第7の実施の形態においても第1の実
施の形態と同様の効果を得ることができる。
【0065】尚、本発明は上記実施の形態に限定され
ず、種々変更して実施することが可能である。例えば、
上記第1乃至第7の実施の形態では、接続部について種
々の形状を記載しているが、これらに限定されるもので
はなく、接続部での層間絶縁膜の膜厚を薄くできる形状
であれば他の形状を用いることも可能である。
【0066】また、上記実施の形態では、第1配線層を
第2配線層より下に配置しているが、第1配線と第2配
線を同一層に並べて配置することも可能である。つま
り、第1配線と第2配線との間に絶縁膜が配置され、こ
の絶縁膜に第1配線と第2配線との間に挟まれた薄膜化
された領域が形成されていれば、両配線を同一層に配置
することも可能である。
【0067】
【発明の効果】以上説明したように本発明によれば、第
1配線と第2配線との間に配置した絶縁膜に、第1配線
と第2配線との間に挟まれ薄膜化された領域を形成して
いる。したがって、配線間を容易に接続できる配線間接
続方法、配線間接続部材及びその製造方法を提供するこ
とができる。
【図面の簡単な説明】
【図1】本発明に係る第1の実施の形態による配線間接
続部材を示す断面図である。
【図2】図1に示す配線間接続部材の製造方法を示す断
面図である。
【図3】図1に示す配線間接続部材の製造方法を示すも
のであり、図2の次の工程を示す断面図である。
【図4】図1に示す配線間接続部材の製造方法を示すも
のであり、図3の次の工程を示す断面図である。
【図5】図1に示す配線間接続部材の製造方法を示すも
のであり、図4の次の工程を示す断面図である。
【図6】図1に示す接続部を複数配置した配線間接続部
材を示す平面図である。
【図7】(a)は、本発明に係る第2の実施の形態によ
る配線間接続部材を示す断面図であり、(b)は、本発
明に係る第3の実施の形態による配線間接続部材を示す
断面図である。
【図8】(a)は、本発明に係る第4の実施の形態によ
る配線間接続部材を示す断面図であり、(b)は、本発
明に係る第5の実施の形態による配線間接続部材を示す
断面図である。
【図9】(a)は、本発明に係る第6の実施の形態によ
る配線間接続部材を示す断面図であり、(b)は、本発
明に係る第7の実施の形態による配線間接続部材を示す
断面図である。
【符号の説明】
1…第1層間絶縁膜 2,12,22,32,42,52,62…第1配線層 2a,12a,22a,32a,42a,52a,62
a…接続部 3,13,23,33,43,53,63…第2層間絶
縁膜 4,5…レジストパターン 6,16,26,36,46,56,66…第2配線層 7…第3層間絶縁膜

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 第1配線と第2配線との間に絶縁膜が配
    置された配線間接続部材であって、 この絶縁膜には第1配線と第2配線との間に挟まれ薄膜
    化された領域が形成されていることを特徴とする配線間
    接続部材。
  2. 【請求項2】 第1配線と第2配線との間に絶縁膜が配
    置された配線間接続部材であって、この絶縁膜には第1
    配線と第2配線との間に挟まれ薄膜化された領域が形成
    されている配線間接続部材を準備し、 第1配線と第2配線との間に高電圧を印加することによ
    り、上記薄膜化された領域を短絡させることを特徴とす
    る配線間接続方法。
  3. 【請求項3】 第1配線層と、 この第1配線層上に形成された凸部と、 第1配線層上に形成された絶縁膜と、 この絶縁膜に形成された、上記凸部上に位置するホール
    と、 このホール内及び絶縁膜上に形成された第2配線層と、 を具備し、 上記凸部上に位置する絶縁膜の膜厚が他の部分の絶縁膜
    より薄く形成されていることを特徴とする配線間接続部
    材。
  4. 【請求項4】 第1配線層と、 この第1配線層上に形成された絶縁膜と、 この絶縁膜に形成されたホールと、 このホール内及び絶縁膜上に形成された第2配線層と、 を具備し、 上記ホール下に位置する絶縁膜の膜厚が他の部分の絶縁
    膜より薄く形成されていることを特徴とする配線間接続
    部材。
  5. 【請求項5】 上記ホールの内側面にはテーパーが形成
    されていることを特徴とする請求項3又は4に記載の配
    線間接続部材。
  6. 【請求項6】 第1配線層と、 この第1配線層上に形成された凸部と、 第1配線層上に形成され、平坦化された絶縁膜と、 この絶縁膜上に形成された第2配線層と、 を具備し、 上記凸部上に位置する絶縁膜の膜厚が他の部分の絶縁膜
    より薄く形成されていることを特徴とする配線間接続部
    材。
  7. 【請求項7】 上記凸部の側面にはテーパーが形成され
    ていることを特徴とする請求項3又は6に記載の配線間
    接続部材。
  8. 【請求項8】 第1配線層の上側を部分的にエッチング
    することにより、第1配線層に凸部を形成する工程と、 第1配線層上に絶縁膜を形成する工程と、 この絶縁膜に、上記凸部上に位置するホールを形成する
    工程と、 このホール内及び絶縁膜上に第2配線層を形成する工程
    と、 を具備し、 上記凸部上に位置する絶縁膜の膜厚が他の部分の絶縁膜
    より薄く形成されていることを特徴とする配線間接続部
    材の製造方法。
  9. 【請求項9】 第1配線層上に絶縁膜を形成する工程
    と、 この絶縁膜にホールを形成する工程と、 このホール内及び絶縁膜上に第2配線層を形成する工程
    と、 を具備し、 上記ホール下に位置する絶縁膜の膜厚が他の部分の絶縁
    膜より薄く形成されていることを特徴とする配線間接続
    部材の製造方法。
  10. 【請求項10】 第1配線層の上側を部分的にエッチン
    グすることにより、第1配線層に凸部を形成する工程
    と、 第1配線層上に、平坦化された絶縁膜を形成する工程
    と、 この絶縁膜上に第2配線層を形成する工程と、 を具備し、 上記凸部上に位置する絶縁膜の膜厚が他の部分の絶縁膜
    より薄く形成されていることを特徴とする配線間接続部
    材の製造方法。
JP2001253471A 2001-08-23 2001-08-23 配線間接続方法、配線間接続部材及びその製造方法 Withdrawn JP2003068854A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001253471A JP2003068854A (ja) 2001-08-23 2001-08-23 配線間接続方法、配線間接続部材及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001253471A JP2003068854A (ja) 2001-08-23 2001-08-23 配線間接続方法、配線間接続部材及びその製造方法

Publications (1)

Publication Number Publication Date
JP2003068854A true JP2003068854A (ja) 2003-03-07

Family

ID=19081792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001253471A Withdrawn JP2003068854A (ja) 2001-08-23 2001-08-23 配線間接続方法、配線間接続部材及びその製造方法

Country Status (1)

Country Link
JP (1) JP2003068854A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005041303A1 (ja) * 2003-10-23 2005-05-06 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子、その製造方法、その素子を含むメモリ、およびそのメモリの駆動方法
JP2006237593A (ja) * 2005-01-31 2006-09-07 Semiconductor Energy Lab Co Ltd 記憶装置および半導体装置
US7791141B2 (en) * 2004-07-09 2010-09-07 International Business Machines Corporation Field-enhanced programmable resistance memory cell
WO2011010702A1 (ja) * 2009-07-22 2011-01-27 株式会社村田製作所 アンチヒューズ素子

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005041303A1 (ja) * 2003-10-23 2005-05-06 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子、その製造方法、その素子を含むメモリ、およびそのメモリの駆動方法
US7167387B2 (en) 2003-10-23 2007-01-23 Matsushita Electric Industrial Co., Ltd. Variable resistance element, method of manufacturing the element, memory containing the element, and method of driving the memory
US7791141B2 (en) * 2004-07-09 2010-09-07 International Business Machines Corporation Field-enhanced programmable resistance memory cell
JP2006237593A (ja) * 2005-01-31 2006-09-07 Semiconductor Energy Lab Co Ltd 記憶装置および半導体装置
WO2011010702A1 (ja) * 2009-07-22 2011-01-27 株式会社村田製作所 アンチヒューズ素子
CN102473675A (zh) * 2009-07-22 2012-05-23 株式会社村田制作所 反熔丝元件
US8664744B2 (en) 2009-07-22 2014-03-04 Murata Manufacturing Co., Ltd. Anti-fuse element without defective opens
JP5467537B2 (ja) * 2009-07-22 2014-04-09 株式会社村田製作所 アンチヒューズ素子

Similar Documents

Publication Publication Date Title
KR100347656B1 (ko) 3차원회로를형성하기위한방법
US4536949A (en) Method for fabricating an integrated circuit with multi-layer wiring having opening for fuse
TWI514442B (zh) 單一光罩通道之方法與裝置
KR20040028566A (ko) 반도체 장치 및 그 제조 방법
JPH1022457A (ja) 容量装置及び半導体装置並びにそれらの製造方法
US20020135069A1 (en) Electroplating methods for fabricating microelectronic interconnects
JP2003068854A (ja) 配線間接続方法、配線間接続部材及びその製造方法
KR100345516B1 (ko) 고주파 집적회로 장치 및 그 제조 방법
KR100261826B1 (ko) 반도체 장치 및 그 제조 방법
JP2001176975A (ja) 半導体装置及びその製造方法
US7534668B2 (en) Method of fabricating etch-stopped SOI back-gate contact
JP3367490B2 (ja) 半導体装置の製造方法
JP3391321B2 (ja) 半導体集積回路およびその製造方法
JP2705111B2 (ja) 半導体集積回路の多層配線構造の製造方法
JPH0430471A (ja) 半導体装置及びその製造方法
US20220336373A1 (en) Scribe structure for memory device
JPH09260375A (ja) 半導体装置
JPH06163666A (ja) 半導体装置とその製造方法
JP2003023067A (ja) ビアメタル層の形成方法およびビアメタル層形成基板
JPS6039849A (ja) 半導体装置の製造方法
JPH0685068A (ja) 半導体装置の製造方法
KR100456394B1 (ko) 반도체제조장치및이를채용한반도체소자의배선형성방법
JPH06177255A (ja) 半導体集積回路装置の製造方法
JPH06224196A (ja) 半導体集積回路装置
JPH0595048A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081104