JP6212921B2

JP6212921B2 - 積層型インダクタ素子およびその製造方法

Info

Publication number: JP6212921B2
Application number: JP2013090242A
Authority: JP
Inventors: 一樹江島
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2013-04-23
Filing date: 2013-04-23
Publication date: 2017-10-18
Anticipated expiration: 2033-04-23
Also published as: JP2014216370A

Description

この発明は、積層型インダクタ素子に関し、特に、複数の磁性体層を積層してなる積層体と、積層体に埋め込まれたインダクタとを備える、積層型インダクタ素子に関する。

この発明はまた、このような積層型インダクタ素子を製造する製造方法に関する。

この種の積層型インダクタ素子およびその製造方向の一例が、特許文献１に開示されている。特許文献１によれば、カーボンペーストが印刷された内部導体パターンを各々が有する複数の磁性体シートが積層され、この積層体の上下に内部導体パターンを有しないダミーの磁性体シートがさらに積層される。積層されたこれらのシートは、圧着によって一体化された後に焼成される。カーボンペーストは焼成によって焼失し、これによって焼結体の内部に空洞層が形成される。

焼結体にはセラミックと導体との間の熱膨張率の相違に起因して応力が発生するところ、この応力は焼結体に形成された空洞層で緩和される。これによって、応力歪に起因する磁気特性の低下を回避することができる。

特開平８−６４４２１号公報（段落００４２，００５９参照）

しかし、カーボンペーストは導電性であるため、その一部が焼失することなく残渣として残ると、積層方向において隣り合う２つの内部導体パターンの間の距離が実質的に短縮される。このような距離の短縮は、インダクタの耐電性の低下ひいては素子の信頼性の低下を引き起こすおそれがある。

それゆえに、この発明の主たる目的は、素子の信頼性を確保することができる、積層型インダクタ素子およびその製造方法を提供することである。

この発明に従う積層型インダクタ素子(10：実施例で相当する参照符号。以下同じ)は、複数のコイル導体(CP1~CP5)がそれぞれ印刷されかつ少なくとも一部が磁性を有する複数のシート(SH1~SH5)を積層してなる積層体(12)と、積層体の一方主面に露出した両端を有するインダクタを複数のコイル導体とともになすべく積層体の積層方向に形成された複数のビア導体(VH1a~VH5a, VH1b~VH5b)と、複数のビア導体のうち積層体の一方主面に露出した２つのビア導体をそれぞれ覆うべく積層体の一方主面に形成された２つのパッド電極(14a, 14b)と、を有する積層型インダクタ素子(10)であって、積層体は、インダクタの延在方向に沿って充填された焼失材(CBP)の焼失によって形成され、インダクタの両端に相当する２つの位置で開口する空隙(SP1~SP5, HL1a~HL5a, HL1b~HL5b)を有し、２つのパッド電極は焼失材の焼失の後に形成された電極に相当する。

好ましくは、積層体の一方主面に露出した２つのビア導体の各々は貫通孔を有し、空隙の開口は貫通孔の端部に相当する。

好ましくは、インダクタは積層方向に延びる巻回軸を有する。

好ましくは、焼失材はカーボンペースト(CBP)に相当する。

この発明に従う積層型インダクタ素子(10)の製造方法は、少なくとも一部が磁性を有して積層される複数のシート(BS1~BS5)の各々に複数の第１孔(MH1a~MH5a, MH1b~MH5b)を形成する第１工程と、第２孔(HL1a~HL5a, HL1b~HL5b)を各々が有する複数のビア導体(VH1a~VH5a, VH1b~VH5b)を第１工程によって形成された複数の第１孔にそれぞれ形成する第２工程と、第２工程によって形成された複数のビア導体とともにインダクタをなすコイル導体(CP1~CP5)を複数のシートの各々に形成する第３工程と、インダクタの延在方向に延びかつインダクタの両端に相当する２つの位置で開口する空隙を焼成によって形成するべく焼失材(CBP)を複数のシートの各々に形成する第４工程と、第４工程の後に複数のシートを積層して作製される積層体(LB1)を焼成する第５工程と、第５工程によって焼成された積層体の一方主面にインダクタの両端として露出した２つのビア導体をそれぞれ覆う２つのパッド電極(14a, 14b)を形成する第６工程と、を有する。

好ましくは、第４工程は第３工程によって形成されたコイル導体の上に焼失材を形成する工程を含む。

さらに好ましくは、第４工程は第２工程によって形成された第２孔に焼失材を充填する工程をさらに含む。

好ましくは、第５工程によって形成された空隙(SP1~SP5, HL1a~HL5a, HL1b~HL5b)に残存する残渣を第６工程の前に排除する第７工程をさらに有する。

好ましくは、インダクタは複数のシートの積層方向に沿って延びる巻回軸を有する。

好ましくは、焼失材はカーボンペースト(CBP)に相当する。

この発明によれば、焼失材の焼失によって形成された空隙は、積層体の内部をインダクタの延在方向に延びて、インダクタの両端に相当する２つの位置で開口する。また、インダクタの両端として積層体の一方主面に露出した２つのビア導体をそれぞれ覆う２つのパッド電極は、焼失材の焼失の後に形成される。

積層体に空隙を形成することで、シートと導体との間の熱膨張係数の相違に起因する応力歪みが緩和され、ひいては積層体にクラックが発生する現象が回避される。また、空隙は開口を有するため、酸素不足に起因して空隙に残渣が残る事態が回避され、これによってインダクタの耐電性が向上する。さらに、開口をパッド電極で覆うことで、異物の進入が回避される。こうして、積層型インダクタ素子の信頼性が確保される。

この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。

この実施例の積層型インダクタ素子を分解した状態を示す分解図である。（Ａ）は積層型インダクタ素子を形成するセラミックシートＳＨ１の一例を示す平面図であり、（Ｂ）は積層型インダクタ素子を形成するセラミックシートＳＨ２の一例を示す平面図であり、（Ｃ）は積層型インダクタ素子を形成するセラミックシートＳＨ３の一例を示す平面図である。（Ａ）は積層型インダクタ素子を形成するセラミックシートＳＨ４の一例を示す平面図であり、（Ｂ）は積層型インダクタ素子を形成するセラミックシートＳＨ５の一例を示す平面図であり、（Ｃ）は積層型インダクタ素子を形成するセラミックシートＳＨ６の一例を示す平面図である。この実施例の積層型インダクタ素子の外観を示す斜視図である。図４に示す積層型インダクタ素子のＡ−Ａ断面図である。（Ａ）はセラミックシートＳＨ１の製造工程の一部を示す工程図であり、（Ｂ）はセラミックシートＳＨ１の製造工程の他の一部を示す工程図であり、（Ｃ）はセラミックシートＳＨ１の製造工程のその他の一部を示す工程図であり、（Ｄ）はセラミックシートＳＨ１の製造工程のさらにその他の一部を示す工程図である。（Ａ）はセラミックシートＳＨ１の製造工程の他の一部を示す工程図であり、（Ｂ）はセラミックシートＳＨ１の製造工程のその他の一部を示す工程図であり、（Ｃ）はセラミックシートＳＨ１の製造工程のさらにその他の一部を示す工程図である。（Ａ）はセラミックシートＳＨ２の製造工程の一部を示す工程図であり、（Ｂ）はセラミックシートＳＨ２の製造工程の他の一部を示す工程図であり、（Ｃ）はセラミックシートＳＨ２の製造工程のその他の一部を示す工程図であり、（Ｄ）はセラミックシートＳＨ２の製造工程のさらにその他の一部を示す工程図である。（Ａ）はセラミックシートＳＨ２の製造工程の他の一部を示す工程図であり、（Ｂ）はセラミックシートＳＨ２の製造工程のその他の一部を示す工程図であり、（Ｃ）はセラミックシートＳＨ２の製造工程のさらにその他の一部を示す工程図である。（Ａ）はセラミックシートＳＨ３の製造工程の一部を示す工程図であり、（Ｂ）はセラミックシートＳＨ３の製造工程の他の一部を示す工程図であり、（Ｃ）はセラミックシートＳＨ３の製造工程のその他の一部を示す工程図であり、（Ｄ）はセラミックシートＳＨ３の製造工程のさらにその他の一部を示す工程図である。（Ａ）はセラミックシートＳＨ３の製造工程の他の一部を示す工程図であり、（Ｂ）はセラミックシートＳＨ３の製造工程のその他の一部を示す工程図であり、（Ｃ）はセラミックシートＳＨ３の製造工程のさらにその他の一部を示す工程図である。（Ａ）はセラミックシートＳＨ４の製造工程の一部を示す工程図であり、（Ｂ）はセラミックシートＳＨ４の製造工程の他の一部を示す工程図であり、（Ｃ）はセラミックシートＳＨ４の製造工程のその他の一部を示す工程図であり、（Ｄ）はセラミックシートＳＨ４の製造工程のさらにその他の一部を示す工程図である。（Ａ）はセラミックシートＳＨ４の製造工程の他の一部を示す工程図であり、（Ｂ）はセラミックシートＳＨ４の製造工程のその他の一部を示す工程図であり、（Ｃ）はセラミックシートＳＨ４の製造工程のさらにその他の一部を示す工程図である。（Ａ）はセラミックシートＳＨ５の製造工程の一部を示す工程図であり、（Ｂ）はセラミックシートＳＨ５の製造工程の他の一部を示す工程図であり、（Ｃ）はセラミックシートＳＨ５の製造工程のその他の一部を示す工程図であり、（Ｄ）はセラミックシートＳＨ５の製造工程のさらにその他の一部を示す工程図である。（Ａ）はセラミックシートＳＨ５の製造工程の他の一部を示す工程図であり、（Ｂ）はセラミックシートＳＨ５の製造工程のその他の一部を示す工程図であり、（Ｃ）はセラミックシートＳＨ５の製造工程のさらにその他の一部を示す工程図である。積層型インダクタ素子の製造工程の一部を示す工程図である。積層型インダクタ素子の製造工程の他の一部を示す工程図である。積層型インダクタ素子の製造工程のその他の一部を示す工程図である。積層型インダクタ素子の製造工程のさらにその他の一部を示す工程図である。

図１を参照して、この実施例の積層型インダクタ素子１０は、１３．５６ＭＨｚ帯における無線通信用のアンテナ素子として利用され、各々の主面が正方形をなして積層されたセラミックシートＳＨ１〜ＳＨ６を含む。セラミックシートＳＨ１〜ＳＨ６の各々の主面のサイズは互いに一致し、セラミックシートＳＨ１およびＳＨ６は非磁性体を有する一方、セラミックシートＳＨ２〜ＳＨ５は磁性体を有する。

積層体１２は直方体をなし、セラミックシートＳＨ２〜ＳＨ５によって磁性層１２ａが形成され、セラミックシートＳＨ１によって非磁性層１２ｂが形成され、そしてセラミックシートＳＨ６によって非磁性層１２ｃが形成される。つまり、積層型インダクタ素子１０をなす積層体１２は、磁性体層１２ａが非磁性体層１２ｂおよび１２ｃによって挟持された積層構造を有する。積層体１２の主面（＝上面または下面）をなす正方形の各辺はＸ軸またはＹ軸に沿って延び、積層体１２の厚みはＺ軸に沿って増大する。

図２（Ａ）を参照して、セラミックシートＳＨ１の上面には、貫通孔ＨＬ１ａを有するビア導体ＶＨ１ａと、貫通孔ＨＬ１ｂを有するビア導体ＶＨ１ｂと、空隙ＳＰ１を有するコイル導体ＣＰ１とが形成される。ビア導体ＶＨ１ａはＸ軸方向において上面中央位置よりも負側の位置に設けられ、ビア導体ＶＨ１ｂはＸ軸方向において上面中央位置よりも正側の位置に設けられる。また、コイル導体ＣＰ１は、上面中央位置とビア導体ＶＨ１ｂの位置とを結ぶように形成される。なお、空隙ＳＰ１は、厳密にはセラミックシートＳＨ２の下面とコイル導体ＣＰ１の上面との間に形成される（詳細は後述）。

図２（Ｂ）を参照して、セラミックシートＳＨ２の上面には、貫通孔ＨＬ２ａを有するビア導体ＶＨ２ａと、貫通孔ＨＬ２ｂを有するビア導体ＶＨ２ｂと、空隙ＳＰ２を有するコイル導体ＣＰ２とが形成される。ビア導体ＶＨ２ａはＸ軸方向において上面中央位置よりも負側の位置に設けられ、ビア導体ＶＨ２ｂは上面中央位置に設けられる。また、コイル導体ＣＰ２は、Ｘ軸方向およびＹ軸方向の各々において上面中央位置よりも負側の位置からビア導体ＶＨ２ｂを囲むように延びて、ビア導体ＶＨ２ａの位置に達する。なお、空隙ＳＰ２は、厳密にはセラミックシートＳＨ３の下面とコイル導体ＣＰ２の上面との間に形成される（詳細は後述）。

図２（Ｃ）を参照して、セラミックシートＳＨ３の上面には、貫通孔ＨＬ３ａを有するビア導体ＶＨ３ａと、貫通孔ＨＬ３ｂを有するビア導体ＶＨ３ｂと、空隙ＳＰ３を有するコイル導体ＣＰ３とが形成される。ビア導体ＶＨ３ａはＸ軸方向およびＹ軸方向の各々において上面中央位置よりも負側の位置に設けられ、ビア導体ＶＨ３ｂは上面中央位置に設けられる。また、コイル導体ＣＰ３は、Ｙ軸方向において上面中央位置よりも負側の位置からビア導体ＶＨ３ｂを囲むように延びて、ビア導体ＶＨ３ａの位置に達する。なお、空隙ＳＰ３は、厳密にはセラミックシートＳＨ４の下面とコイル導体ＣＰ３の上面との間に形成される（詳細は後述）。

図３（Ａ）を参照して、セラミックシートＳＨ４の上面には、貫通孔ＨＬ４ａを有するビア導体ＶＨ４ａと、貫通孔ＨＬ４ｂを有するビア導体ＶＨ４ｂと、空隙ＳＰ４を有するコイル導体ＣＰ４とが形成される。ビア導体ＶＨ４ａはＹ軸方向において上面中央位置よりも負側の位置に設けられ、ビア導体ＶＨ４ｂは上面中央位置に設けられる。また、コイル導体ＣＰ４は、Ｘ軸方向において上面中央位置よりも正側でかつＹ軸方向において上面中央位置よりも負側の位置からビア導体ＶＨ４ｂを囲むように延びて、ビア導体ＶＨ４ａの位置に達する。なお、空隙ＳＰ４は、厳密にはセラミックシートＳＨ５の下面とコイル導体ＣＰ４の上面との間に形成される（詳細は後述）。

図３（Ｂ）を参照して、セラミックシートＳＨ５の上面には、貫通孔ＨＬ５ａを有するビア導体ＶＨ５ａと、貫通孔ＨＬ５ｂを有するビア導体ＶＨ５ｂと、空隙ＳＰ５を有するコイル導体ＣＰ５とが形成される。ビア導体ＶＨ５ａはＸ軸方向において上面中央位置よりも正側でかつＹ軸方向において上面中央位置よりも負側の位置に設けられ、ビア導体ＶＨ５ｂは上面中央位置に設けられる。また、コイル導体ＣＰ５は、ビア導体ＶＨ５ａの位置とビア導体ＶＨ５ｂの位置とを結ぶように形成される。なお、空隙ＳＰ５は、厳密にはセラミックシートＳＨ６の下面とコイル導体ＣＰ５の上面との間に形成される（詳細は後述）。なお、図３（Ｃ）に示すように、セラミックシートＳＨ６は貫通孔や導体を有しない。

セラミックシートＳＨ１〜ＳＨ６が上述のように構成されることから、図１に示す積層体１２をＺ軸方向から眺めたとき、ビア導体ＶＨ５ａはコイル導体ＣＰ４の一方端と重なり、ビア導体ＶＨ４ａはコイル導体ＣＰ３の一方端と重なり、ビア導体ＶＨ３ａはコイル導体ＣＰ２の一方端と重なり、ビア導体ＶＨ２ａはビア導体ＶＨ１ａと重なる。

この結果、コイル導体ＣＰ１〜ＣＰ５，ビア導体ＶＨ１ａ〜ＶＨ５ａ，ＶＨ１ｂ〜ＶＨ５ｂは螺旋状に接続され、これによってＺ軸を巻回軸とする巻回体が形成される。巻回体の内側および外側には磁性体が存在するため、巻回体はインダクタとして機能する。

また、空隙ＳＰ１〜ＳＰ５は、貫通孔ＨＬ１ａ〜ＨＬ５ａおよびＨＬ１ｂ〜ＨＬ５ｂと連通する。これによって、インダクタの両端に相当する２つの位置で積層体１２の下面に開口する単一の空隙が積層体１２の内部に形成される。

パッド電極１４ａは、ビア導体ＶＨ１ａよりも格段に大きいサイズを有して、ビア導体ＶＨ１ａを覆うように積層体１２の下面に形成される。また、パッド電極１４ｂは、ビア導体ＶＨ１ｂよりも格段に大きいサイズを有して、ビア導体ＶＨ１ｂを覆うように積層体１２の下面に形成される。ビア導体ＶＨ１ａはパッド電極１４ａと電気的に接続され、ビア導体ＶＨ１ｂはパッド電極１４ａと電気的に接続される。したがって、積層体１２の下面に形成された２つの開口は、パッド電極１４ａおよび１４ｂによってそれぞれ塞がれる。

こうして作製された積層体１２つまり積層型インダクタ素子１０は、図４に示す外観を有する。また、この積層型インダクタ素子１０のＡ−Ａ断面は図５に示す構造を有する。

なお、セラミックシートＳＨ１およびＳＨ６は非磁性（比透磁率：１）のフェライトを材料とし、熱膨張係数は“８．５”〜“９．０”の範囲の値を示す。また、セラミックシートＳＨ２〜ＳＨ５は磁性（比透磁率：１００〜１２０）のフェライトを材料とし、熱膨張係数は“９．０”〜“１０．０”の範囲の値を示す。さらに、パッド電極１４ａおよび１４ｂ，コイル導体ＣＰ１〜ＣＰ５，ビア導体ＶＨ１ａ〜ＶＨ５ａおよびＶＨ１ｂ〜ＶＨ５ｂは、銀を材料とし、熱膨張係数は“２０”を示す。

セラミックシートＳＨ１は、図６（Ａ）〜図６（Ｄ）および図７（Ａ）〜図７（Ｃ）に示す要領で作製される。まず、非磁性のフェライト材料からなるセラミックグリーンシートがマザーシートＢＳ１として用意される（図６（Ａ）参照）。ここで、Ｘ軸方向およびＹ軸方向に延びる複数の破線は切り出し位置を示す。この破線によって定義される複数の矩形の各々を“分割ユニット”と定義する。

次に、貫通孔ＭＨ１ａおよびＭＨ１ｂが分割ユニット毎にマザーシートＢＳ１に形成される（図６（Ｂ）参照）。各分割ユニットに注目したとき、貫通孔ＭＨ１ａはＸ軸方向において上面中央位置よりも負側の位置に設けられ、貫通孔ＭＨ１ｂはＸ軸方向において上面中央位置よりも正側の位置に設けられる。

続いて、導電ペーストＣＤＰが貫通孔ＭＨ１ａおよびＭＨ１ｂに充填され（図６（Ｃ）参照）、各分割ユニットの上面中央位置と貫通孔ＭＨ１ｂの位置とを結ぶように導電ペーストＣＤＰがマザーシートＢＳ１の上面に印刷される（図６（Ｄ）参照）。貫通孔ＭＨ１ａに充填された導電ペーストＣＤＳはビア導体ＶＨ１ａをなし、貫通孔ＭＨ１ｂに充填された導電ペーストＣＤＳはビア導体ＶＨ１ｂをなし、マザーシートＢＳ１の上面に印刷された導電ペーストＣＤＰはコイル導体ＣＰ１をなす。

導電ペーストＣＤＰの充填ないし印刷が完了すると、貫通孔ＨＬ１ａおよびＨＬ１ｂが分割ユニット毎に形成される（図７（Ａ）参照）。貫通孔ＨＬ１ａは貫通孔ＭＨ１ａに充填された導電ペーストＣＤＳを貫くように形成され、貫通孔ＨＬ１ｂは貫通孔ＭＨ１ｂに充填された導電ペーストＣＤＳを貫くように形成される。

続いて、カーボンペーストＣＢＰが貫通孔ＨＬ１ａおよびＨＬ１ｂに充填され（図７（Ｂ）参照）、同じカーボンペーストＣＢＰが導電ペーストＣＤＰの上に印刷される（図７（Ｃ）参照）。印刷されたカーボンペーストＣＢＰが描く線は、印刷された導電ペーストＣＤＰが描く線とほぼ同じ長さを有する。また、前者の線幅は後者の線幅よりも小さい。

セラミックシートＳＨ２は、図８（Ａ）〜図８（Ｄ）および図９（Ａ）〜図９（Ｃ）に示す要領で作製される。まず、磁性のフェライト材料からなるセラミックグリーンシートがマザーシートＢＳ２として用意される（図８（Ａ）参照）。ここで、Ｘ軸方向およびＹ軸方向に延びる複数の破線は切り出し位置を示す。

次に、貫通孔ＭＨ２ａおよびＭＨ２ｂが分割ユニット毎にマザーシートＢＳ２に形成される（図８（Ｂ）参照）。各分割ユニットに注目したとき、貫通孔ＭＨ２ａはＸ軸方向において上面中央位置よりも負側の位置に設けられ、貫通孔ＭＨ２ｂは上面中央位置に設けられる。

続いて、導電ペーストＣＤＰが貫通孔ＭＨ２ａおよびＭＨ２ｂに充填され（図８（Ｃ）参照）、同じ導電ペーストＣＤＰが各分割ユニットの上面に印刷される（図８（Ｄ）参照）。各分割ユニットに注目したとき、印刷された導電ペーストＣＤＰは、Ｘ軸方向およびＹ軸方向の各々において上面中央位置よりも負側の位置から貫通孔ＭＨ２ｂを囲むように延びて、貫通孔ＭＨ２ａの位置に達する。

貫通孔ＭＨ２ａに充填された導電ペーストＣＤＳはビア導体ＶＨ２ａをなし、貫通孔ＭＨ２ｂに充填された導電ペーストＣＤＳはビア導体ＶＨ２ｂをなし、マザーシートＢＳ２の上面に印刷された導電ペーストＣＤＰはコイル導体ＣＰ２をなす。

導電ペーストＣＤＰの充填ないし印刷が完了すると、貫通孔ＨＬ２ａおよびＨＬ２ｂが分割ユニット毎に形成される（図９（Ａ）参照）。貫通孔ＨＬ２ａは貫通孔ＭＨ２ａに充填された導電ペーストＣＤＳを貫くように形成され、貫通孔ＨＬ２ｂは貫通孔ＭＨ２ｂに充填された導電ペーストＣＤＳを貫くように形成される。

続いて、カーボンペーストＣＢＰが貫通孔ＨＬ２ａおよびＨＬ２ｂに充填され（図９（Ｂ）参照）、同じカーボンペーストＣＢＰが導電ペーストＣＤＰの上に印刷される（図９（Ｃ）参照）。印刷されたカーボンペーストＣＢＰが描く線は、印刷された導電ペーストＣＤＰが描く線とほぼ同じ長さを有する。また、前者の線幅は後者の線幅よりも小さい。

セラミックシートＳＨ３は、図１０（Ａ）〜図１０（Ｄ）および図１１（Ａ）〜図１１（Ｃ）に示す要領で作製される。まず、磁性のフェライト材料からなるセラミックグリーンシートがマザーシートＢＳ３として用意される（図１０（Ａ）参照）。ここで、Ｘ軸方向およびＹ軸方向に延びる複数の破線は切り出し位置を示す。

次に、貫通孔ＭＨ３ａおよびＭＨ３ｂが分割ユニット毎にマザーシートＢＳ３に形成される（図１０（Ｂ）参照）。各分割ユニットに注目したとき、貫通孔ＭＨ３ａはＸ軸方向およびＹ軸方向の各々において上面中央位置よりも負側の位置に設けられ、貫通孔ＭＨ３ｂは上面中央位置に設けられる。

続いて、導電ペーストＣＤＰが貫通孔ＭＨ３ａおよびＭＨ３ｂに充填され（図１０（Ｃ）参照）、同じ導電ペーストＣＤＰが各分割ユニットの上面に印刷される（図１０（Ｄ）参照）。各分割ユニットに注目したとき、印刷された導電ペーストＣＤＰは、Ｙ軸方向において上面中央位置よりも負側の位置から貫通孔ＭＨ３ｂを囲むように延びて、貫通孔ＭＨ３ａの位置に達する。

貫通孔ＭＨ３ａに充填された導電ペーストＣＤＳはビア導体ＶＨ３ａをなし、貫通孔ＭＨ３ｂに充填された導電ペーストＣＤＳはビア導体ＶＨ３ｂをなし、マザーシートＢＳ３の上面に印刷された導電ペーストＣＤＰはコイル導体ＣＰ３をなす。

導電ペーストＣＤＰの充填ないし印刷が完了すると、貫通孔ＨＬ３ａおよびＨＬ３ｂが分割ユニット毎に形成される（図１１（Ａ）参照）。貫通孔ＨＬ３ａは貫通孔ＭＨ３ａに充填された導電ペーストＣＤＳを貫くように形成され、貫通孔ＨＬ３ｂは貫通孔ＭＨ３ｂに充填された導電ペーストＣＤＳを貫くように形成される。

続いて、カーボンペーストＣＢＰが貫通孔ＨＬ３ａおよびＨＬ３ｂに充填され（図１１（Ｂ）参照）、同じカーボンペーストＣＢＰが導電ペーストＣＤＰの上に印刷される（図１１（Ｃ）参照）。印刷されたカーボンペーストＣＢＰが描く線は、印刷された導電ペーストＣＤＰが描く線とほぼ同じ長さを有する。また、前者の線幅は後者の線幅よりも小さい。

セラミックシートＳＨ４は、図１２（Ａ）〜図１２（Ｄ）および図１３（Ａ）〜図１３（Ｃ）に示す要領で作製される。まず、磁性のフェライト材料からなるセラミックグリーンシートがマザーシートＢＳ４として用意される（図１２（Ａ）参照）。ここで、Ｘ軸方向およびＹ軸方向に延びる複数の破線は切り出し位置を示す。

次に、貫通孔ＭＨ４ａおよびＭＨ４ｂが分割ユニット毎にマザーシートＢＳ４に形成される（図１２（Ｂ）参照）。各分割ユニットに注目したとき、貫通孔ＭＨ４ａはＹ軸方向において上面中央位置よりも負側の位置に設けられ、貫通孔ＭＨ４ｂは上面中央位置に設けられる。

続いて、導電ペーストＣＤＰが貫通孔ＭＨ４ａおよびＭＨ４ｂに充填され（図１２（Ｃ）参照）、同じ導電ペーストＣＤＰが各分割ユニットの上面に印刷される（図１２（Ｄ）参照）。各分割ユニットに注目したとき、印刷された導電ペーストＣＤＰは、Ｘ軸方向において上面中央位置よりも正側でかつＹ軸方向において上面中央位置よりも負側の位置から貫通孔ＭＨ４ｂを囲むように延びて、貫通孔ＭＨ４ａの位置に達する。

貫通孔ＭＨ４ａに充填された導電ペーストＣＤＳはビア導体ＶＨ４ａをなし、貫通孔ＭＨ４ｂに充填された導電ペーストＣＤＳはビア導体ＶＨ４ｂをなし、マザーシートＢＳ４の上面に印刷された導電ペーストＣＤＰはコイル導体ＣＰ４をなす。

導電ペーストＣＤＰの充填ないし印刷が完了すると、貫通孔ＨＬ４ａおよびＨＬ４ｂが分割ユニット毎に形成される（図１３（Ａ）参照）。貫通孔ＨＬ４ａは貫通孔ＭＨ４ａに充填された導電ペーストＣＤＳを貫くように形成され、貫通孔ＨＬ４ｂは貫通孔ＭＨ４ｂに充填された導電ペーストＣＤＳを貫くように形成される。

続いて、カーボンペーストＣＢＰが貫通孔ＨＬ４ａおよびＨＬ４ｂに充填され（図１３（Ｂ）参照）、同じカーボンペーストＣＢＰが導電ペーストＣＤＰの上に印刷される（図１３（Ｃ）参照）。印刷されたカーボンペーストＣＢＰが描く線は、印刷された導電ペーストＣＤＰが描く線とほぼ同じ長さを有する。また、前者の線幅は後者の線幅よりも小さい。

セラミックシートＳＨ５は、図１４（Ａ）〜図１４（Ｄ）および図１５（Ａ）〜図１５（Ｃ）に示す要領で作製される。まず、磁性のフェライト材料からなるセラミックグリーンシートがマザーシートＢＳ５として用意される（図１４（Ａ）参照）。ここで、Ｘ軸方向およびＹ軸方向に延びる複数の破線は切り出し位置を示す。

次に、貫通孔ＭＨ５ａおよびＭＨ５ｂが分割ユニット毎にマザーシートＢＳ５に形成される（図１４（Ｂ）参照）。各分割ユニットに注目したとき、貫通孔ＭＨ５ａはＸ軸方向において上面中央位置よりも正側でかつＹ軸方向において上面中央位置よりも負側の位置に設けられ、貫通孔ＭＨ５ｂは上面中央位置に設けられる。

続いて、導電ペーストＣＤＰが貫通孔ＭＨ５ａおよびＭＨ５ｂに充填され（図１４（Ｃ）参照）、貫通孔ＭＨ５ａの位置と貫通孔ＭＨ５ｂの位置とを結ぶように導電ペーストＣＤＰが各分割ユニットの上面に印刷される（図１４（Ｄ）参照）。貫通孔ＭＨ５ａに充填された導電ペーストＣＤＳはビア導体ＶＨ５ａをなし、貫通孔ＭＨ５ｂに充填された導電ペーストＣＤＳはビア導体ＶＨ５ｂをなし、マザーシートＢＳ５の上面に印刷された導電ペーストＣＤＰはコイル導体ＣＰ５をなす。

導電ペーストＣＤＰの充填ないし印刷が完了すると、貫通孔ＨＬ５ａおよびＨＬ５ｂが分割ユニット毎に形成される（図１５（Ａ）参照）。貫通孔ＨＬ５ａは貫通孔ＭＨ５ａに充填された導電ペーストＣＤＳを貫くように形成され、貫通孔ＨＬ５ｂは貫通孔ＭＨ５ｂに充填された導電ペーストＣＤＳを貫くように形成される。

続いて、カーボンペーストＣＢＰが貫通孔ＨＬ５ａおよびＨＬ５ｂに充填され（図１５（Ｂ）参照）、同じカーボンペーストＣＢＰが導電ペーストＣＤＰの上に印刷される（図１５（Ｃ）参照）。印刷されたカーボンペーストＣＢＰが描く線は、印刷された導電ペーストＣＤＰが描く線とほぼ同じ長さを有する。また、前者の線幅は後者の線幅よりも小さい。

上述の要領で作成されたマザーシートＢＳ１〜ＢＳ５および非磁性のフェライト材料からなるセラミックグリーンシートつまりマザーシートＢＳ６は、この順序で積層されかつ圧着される（図１６参照）。このとき、各シートの積層位置は、各シートに割り当てられた破線がＺ軸方向から眺めて重なるように調整される。これによって、図１７に示す積層体基板ＬＢ１が作製される。

作製された積層体基板ＬＢ１は、その後焼成される。カーボンペーストＣＢＰは積層体基板ＬＢ１の外部から供給される酸素と反応して気化（二酸化炭素に変化）し、気化した二酸化炭素は積層体基板ＬＢ１の外部に放出される。この結果、積層体基板ＬＢ１の下面に２つの開口を有する単一の空隙が分割ユニット毎に形成される（図１８参照）。焼成が完了すると、各分割ユニットに形成された２つの開口の一方から空気が注入される。空隙に残存した残渣は、他方の開口から外部に放出される。

残渣が排除されると、積層体基板ＬＢ１が上下方向において反転され、電極パッド１４ａおよび１４ｂが分割ユニット毎に積層体基板ＬＢ１の下面に形成される。電極パッド１４ａおよび１４ｂは、分割ユニット毎に設けられた２つの開口をそれぞれ覆うように形成される。積層体基板ＬＢ１は、電極パッド１４ａおよび１４ｂが形成された後に分割ユニット毎に個辺化され、これによって複数の積層型インダクタ素子１０，１０，…が得られる。

以上の説明から分かるように、積層体１２は、コイル導体ＣＰ２〜ＣＰ５がそれぞれ印刷された磁性のセラミックシートＳＨ２〜ＳＨ５と、コイル導体ＣＰ１が印刷された非磁性のセラミックシートＳＨ１と、何も印刷されていない非磁性のセラミックシートＳＨ６とを積層してなる。ビア導体ＶＨ１ａ〜ＶＨ５ａおよびＶＨ１ｂ〜ＶＨ５ｂは、積層体１２の一方主面に露出した両端を有するインダクタをコイル導体ＣＰ１〜ＣＰ５とともになすべく、積層体１２の積層方向に形成される。パッド電極１４ａおよび１４ｂは、積層体１２の下面に露出したビア導体ＶＨ１ａおよびＶＨ１ｂをそれぞれ覆うべく、積層体１２の下面に形成される。積層体１２の内部には、インダクタの延在方向に延びかつインダクタの両端に相当する２つの位置の各々に開口を有する単一の空隙が形成される。

このような構造を有する積層型インダクタ素子１０は、以下の要領で作製される。まず、貫通孔ＭＨ１ａおよびＭＨ１ｂが分割ユニット毎にマザーシートＢＳ１に形成され、貫通孔ＭＨ２ａおよびＭＨ２ｂが分割ユニット毎にマザーシートＢＳ２に形成され、貫通孔ＭＨ３ａおよびＭＨ３ｂが分割ユニット毎にマザーシートＢＳ３に形成され、貫通孔ＭＨ４ａおよびＭＨ４ｂが分割ユニット毎にマザーシートＢＳ４に形成され、そして貫通孔ＭＨ５ａおよびＭＨ５ｂが分割ユニット毎にマザーシートＢＳ５に形成される。

マザーシートＢＳ１の貫通孔ＭＨ１ａおよびＭＨ１ｂには貫通孔ＨＬ１ａおよびＨＬ１ｂを有するビア導体ＶＨ１ａおよびＶＨ１ｂが形成され、マザーシートＢＳ２の貫通孔ＭＨ２ａおよびＭＨ２ｂには貫通孔ＨＬ２ａおよびＨＬ２ｂを有するビア導体ＶＨ２ａおよびＶＨ２ｂが形成される。マザーシートＢＳ３の貫通孔ＭＨ３ａおよびＭＨ３ｂには貫通孔ＨＬ３ａおよびＨＬ３ｂを有するビア導体ＶＨ３ａおよびＶＨ３ｂが形成され、マザーシートＢＳ４の貫通孔ＭＨ４ａおよびＭＨ４ｂには貫通孔ＨＬ４ａおよびＨＬ４ｂを有するビア導体ＶＨ４ａおよびＶＨ４ｂが形成され、マザーシートＢＳ５の貫通孔ＭＨ５ａおよびＭＨ５ｂには貫通孔ＨＬ５ａおよびＨＬ５ｂを有するビア導体ＶＨ５ａおよびＶＨ５ｂが形成される。

コイル導体ＣＰ１〜ＣＰ５は、ビア導体ＶＨ１ａ〜ＶＨ５ａおよびＶＨ１ｂ〜ＶＨ５ｂとともにインダクタをなすべく、マザーシートＢＳ１〜ＢＳ５にそれぞれ印刷される。

焼失材ＣＢＰは、インダクタの両端に相当する２つの位置の各々に開口を有してインダクタの延在方向に延びる空隙を焼成によって形成するべく、貫通孔ＨＬ１ａ〜ＨＬ５ａおよびＨＬ１ｂ〜ＨＬ５ｂに充填され、かつコイル導体ＣＰ１〜ＣＰ５の上に印刷される。

これらの処理が完了すると、マザーシートＢＳ１〜ＢＳ５はマザーシートＢＳ６とともに積層され、これによって作製された積層体基板ＬＢ１が焼成される。パッド電極１４ａおよび１４ｂは、インダクタの両端として露出した２つのビア導体ＶＨ１ａおよびＶＮ１ｂを覆うべく、焼成された積層体基板ＬＢ１の下面に分割ユニット毎に形成される。積層体基板ＬＢ１はその後分割ユニット毎に個辺化され、これによって複数の積層型インダクタ素子１０，１０，…が得られる。

焼失材ＣＢＰは積層体基板ＬＢ１を焼成することで焼失し、これによって分割ユニット毎に形成された空隙はインダクタの両端に相当する２つの位置の各々に開口を有してインダクタの延在方向に延びる。また、インダクタの両端として積層体基板ＬＢ１の一方主面に露出した２つのビア導体をそれぞれ覆う２つのパッド電極１４ａおよび１４ｂは、積層体基板ＬＢ１の焼成の後に形成される。

積層体１２（積層体基板ＬＢ１）に空隙を形成することで、コイル導体ＣＰ１〜ＣＰ５またはビア導体ＶＨ１ａ〜ＶＨ５ａ，ＶＨ１ｂ〜ＶＨ５ｂとマザーシートＢＳ１〜ＢＳ６との間の熱膨張係数の相違に起因する応力歪みが緩和され、ひいては積層体１２にクラックが発生する現象が回避される。また、焼失材ＣＢＰの焼失によって形成される空隙は開口を有するため、酸素不足に起因して空隙に残渣が残る事態が回避され、これによってインダクタの耐電性が向上する。さらに、開口をパッド電極１４ａおよび１４ｂで覆うことで、異物の進入が回避される。こうして、積層型インダクタ素子１０の信頼性が確保される。

１０ …積層型インダクタ素子
ＳＨ１〜ＳＨ６ …セラミックシート
１２ …積層体
１４ａ，１４ｂ …パッド電極
ＣＰ１〜ＣＰ５ …コイル導体
ＳＰ１〜ＳＰ５ …空隙
ＶＨ１ａ〜ＶＨ５ａ，ＶＨ１ｂ〜ＶＨ５ｂ…ビア導体
ＨＬ１ａ〜ＨＬ５ａ，ＨＬ１ｂ〜ＨＬ５ｂ…貫通孔

Claims

複数のコイル導体がそれぞれ印刷されかつ少なくとも一部が磁性を有する複数のシートを積層してなる積層体と、
前記積層体の一方主面に露出した両端を有するインダクタを前記複数のコイル導体とともになすべく前記積層体の積層方向に形成された複数のビア導体と、
前記複数のビア導体のうち前記積層体の一方主面に露出した２つのビア導体をそれぞれ覆うべく前記積層体の一方主面に形成された２つのパッド電極と、
を有する積層型インダクタ素子であって、
前記積層体は、前記インダクタの延在方向に沿って充填された焼失材の焼失によって形成され、前記インダクタの両端に相当する２つの位置で開口する空隙を有し、
前記２つのパッド電極は前記焼失材の焼失の後に形成された電極に相当し、
前記積層体の一方主面に露出した２つのビア導体の各々は内側に貫通孔を有し、前記空隙の開口は前記貫通孔の端部に相当する、積層型インダクタ素子。
前記複数のコイル導体それぞれを接続するビア導体の各々は内側に貫通孔を有する、請求項１記載の積層型インダクタ素子。
前記インダクタは前記積層方向に延びる巻回軸を有する、請求項１または２記載の積層型インダクタ素子。
前記焼失材はカーボンペーストに相当する、請求項１ないし３のいずれかに記載の積層型インダクタ素子。
複数の分割ユニットを含み、少なくとも一部が磁性を有して積層される複数のシートの各々に前記分割ユニット毎に複数の第１孔を形成する第１工程と、
前記分割ユニット毎に前記複数の第１孔に導電性材料を充填して複数のビア導体を形成し、前記複数のビア導体の内側に第２孔をそれぞれ形成する第２工程と、
前記第２工程によって形成された複数のビア導体とともに前記分割ユニット毎にインダクタをなすコイル導体を前記複数のシートの各々に形成する第３工程と、
前記分割ユニット毎に前記インダクタの延在方向に延びかつ前記インダクタの両端に相当する２つの位置で開口する空隙を焼成によって形成するべく焼失材を前記複数のシートの各々に形成する第４工程と、
前記第４工程の後に前記複数のシートを積層して作製される積層体を焼成する第５工程と、
前記第５工程によって焼成された積層体の一方主面に前記分割ユニット毎に前記インダクタの両端として露出した２つのビア導体をそれぞれ覆う２つのパッド電極を形成する第６工程と、
それぞれが一つの積層型インダクタに対応する前記分割ユニット毎に個片化して、複数の積層型インダクタを得る第７工程と、
を有する、積層型インダクタ素子の製造方法。
前記第４工程は前記第３工程によって形成されたコイル導体の上に前記焼失材を形成する工程を含む、請求項５記載の積層型インダクタ素子の製造方法。
前記第４工程は前記第２工程によって形成された第２孔に前記焼失材を充填する工程をさらに含む、請求項６記載の積層型インダクタ素子の製造方法。
前記第５工程によって形成された空隙に残存する残渣を前記第６工程の前に排除する第７工程をさらに有する、請求項５ないし７のいずれかに記載の積層型インダクタ素子の製造方法。
前記インダクタは前記複数のシートの積層方向に沿って延びる巻回軸を有する、請求項５ないし８のいずれかに記載の積層型インダクタ素子の製造方法。
前記焼失材はカーボンペーストに相当する、請求項５ないし９のいずれかに記載の積層型インダクタ素子の製造方法。