JP2002289434A

JP2002289434A - チップ型インピーダンス素子

Info

Publication number: JP2002289434A
Application number: JP2001084800A
Authority: JP
Inventors: Hidekazu Ochiai; 英一落合; Shinji Wada; 信二和田; Koji Yasumura; 浩治安村; Kenzo Isozaki; 賢蔵磯▲崎▼
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2001-03-23
Filing date: 2001-03-23
Publication date: 2002-10-04

Abstract

(57)【要約】【課題】本発明は、ばらつきの少ない直流抵抗値，イ
ンピーダンス特性を有し、かつ安価で量産性に優れ、実
装性が向上するチップ型インピーダンス素子を提供する
ことを目的としている。【解決手段】結晶磁性体および誘電体等の基台１１の
内部に焼結時のひずみを緩和させるために導体の内部を
中空状に形成し、結晶磁性体および誘電体等のセラミッ
クの両端部に導体と電気的に接続された端子電極を設
け、さらに芯線に焼失する材料を用いたり、また導体の
内部に磁性体等を配置させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、各種電子回路に
使用される部品に用いられるチップ型インピーダンス素
子に関するものである。

【０００２】

【従来の技術】近年、ノイズ対策の要求が高まってお
り、ノイズ部品として安価でかつ小型化が要求されてい
る。

【０００３】そのなかで、ノイズ部品として特開平５−
１５２１３７号公報の様なものが提案されている。この
様な構成によってノイズ部品を安価にかつ小型化するこ
とができる。

【０００４】図１１は従来のチップ型インピーダンス素
子を示す斜視図である。図１１において、１は結晶磁性
体および誘電体等のセラミック（以下セラミックと記
す）、２はセラミックの中央部に設けられた導体、３は
導体２に電気的に接続された端子電極である。このよう
な電子部品は、フェライト焼結体の材料特性および銀線
の線径などを最適化することによって、所定の特性を得
ることができる。

【０００５】

【発明が解決しようとする課題】しかしながら前記従来
の構成では、セラミックの内部に金属導体を設置して所
定の形状に成形および切断して、セラミックを８００〜
１２００度で焼成することによって約１０〜２０％の焼
成収縮が発生するが金属導体は、ほとんど変化しないた
めにセラミックに応力が蓄積され、ひずみによる磁気特
性の劣化が発生して本来のセラミックの磁気特性を十分
得ることができないという問題点があった。また、その
ためにインピーダンス特性がばらつき、不良が発生する
という問題点があった。

【０００６】また、製造工程において未焼結で導体がセ
ラミックの内部に埋没している状態で、導体がセラミッ
クからずれることが発生し、焼成後に端子電極を取り付
けた時に端子電極と導体が接触できずに断線不良が発生
するという問題点があった。

【０００７】また、高インピーダンスを得るために導体
の線径を細くすることが必要とされるが、線形を細くす
ると製造過程おいて導体が切れるという問題があり、高
インピーダンスの特性を実現する事ができなかった。

【０００８】さらに、素子が小型化して行くに従って、
導体の線径を細くしないとセラミックと導体との境にお
いてクラックやデラミが発生してしまうことがあり、不
具合が生じていた。

【０００９】本発明は、上記従来の課題を解決するもの
で、製品の品質安定化ができかつ安価で小型のチップ型
インピーダンス素子を提供することを目的とする。

【００１０】

【課題を解決するための手段】本発明は、基台と、基台
中に設けられた導体と、基台の端面に設けられ、導体と
電気的に接続した端子電極とを備え、導体中に空隙部か
もしくは導体表面に開口を有する空隙部の少なくとも一
方を設けた。

【００１１】

【発明の実施の形態】請求項１記載の発明は、基台と、
前記基台中に設けられた導体と、前記基台の端面に設け
られ、前記導体と電気的に接続した端子電極とを備え、
前記導体中に空隙部かもしくは前記導体表面に開口を有
する空隙部の少なくとも一方を設けたことによって、基
台と導体との焼成ひずみを緩和することができ、基台の
本来持っている特性、磁性体材料であれば透磁率を劣化
させることなく引き出すことがでいこれによってインピ
ーダンス特性を向上させることができる。また、製品ご
とのひずみを安定させる事ができインピ−ダンスのばら
つきを小さくすることができる。また、製造工程におい
て焼成炉の温度分布のばらつきが与える影響におけるひ
ずみのばらつきも導体が緩和させてくれるので、安定し
た品質を確保する事ができる。

【００１２】請求項２記載の発明は、導体を管状に形成
し、前記導体に中空部を設けたことを特徴とする請求項
１記載のチップ型インピーダンス素子とすることで、基
台と導体との焼成ひずみを緩和することができ、基台の
本来持っている特性、磁性体材料であれば透磁率を劣化
させることなく引き出すことがでいこれによってインピ
ーダンス特性を向上させることができる。また、製品ご
とのひずみを安定させる事ができインピ−ダンスのばら
つきを小さくすることができる。また、製造工程におい
て焼成炉の温度分布のばらつきが与える影響におけるひ
ずみのばらつきも導体が緩和させてくれるので、安定し
た品質を確保する事ができる。

【００１３】請求項３記載の発明は、焼失線の周りに導
体を形成し、基台を焼成する際に前記焼失線を焼失させ
て空隙部を設けたことを特徴とする請求項１記載のチッ
プ型インピーダンス素子とすることで、前記導体との焼
成ひずみを緩和することができインピーダンス特性を向
上させることができる。さらに焼失する材料によって導
体を保持できるので製造工程における導体破損を防ぐこ
とができる。

【００１４】さらに、導体の外径を小さくすとことがで
きるので、製品の小型化が可能である。

【００１５】請求項４記載の発明は、基台と前記基台中
に設けられた導体と、前記基台の端面に設けられ、前記
導体と電気的に接続した端子電極とを備え、前記導体に
導体長方向とは異なった方向に少なくとも１つ以上貫通
孔を設けることによって、前記基台と前記導体との焼成
ひずみを緩和することができインピーダンス特性を向上
させることができる。さらに前記基台と前記導体が機械
的に保持されており前記導体が基台に対してずれる事を
防いでくれる。

【００１６】請求項５記載の発明は、導体の表面に凹凸
を形成していることを特徴とする請求項１〜４いずれか
１記載のチップ型インピ−ダンス素子とすることで、前
記基台と前記導体との焼成ひずみを緩和することができ
インピーダンス特性を向上させることができる。さらに
前記基台と前記導体が機械的に保持されており前記導体
が基台に対してずれる事を防いでくれる。

【００１７】以下、本発明におけるチップ型インピーダ
ンス素子及びそれを用いた適用例について説明する。

【００１８】図１，図２はそれぞれ本発明の一実施の形
態におけるチップ型インピーダンス素子を示す斜視図及
び断面図である。

【００１９】図１において、１１は絶縁材料などをプレ
ス加工，押し出し、またはシートによる積層工法等を施
して構成されている基台で、基台１１はセラミックなど
の材料で構成され、しかもそのセラミック材料としては
誘電材料やフェライト材料などが用いられる。１２は基
台１１の中に設けられている導体で、導体１２は、基台
に穴を設けてその穴に挿入したり、シートによる積層工
法であれば、積層する際に導体をシートの上において、
さらにその上にシートを乗せて加圧そして焼結を行こと
によって配置し固定する。

【００２０】また、押出し工法の場合は、導体１２とセ
ラミック材料を同時に押出し規定の寸法に切断そして焼
成、面取りを行う。

【００２１】１５，１６はそれぞれ端子電極で、端子電
極１５、１６は、導体と電気的に接続されている。

【００２２】また、本実施の形態のチップ型インピーダ
ンス素子は、チップ型インピーダンス素子の長さＬ１，
幅Ｌ２，高さＬ３は以下の通りとなっていることが好ま
しい。

【００２３】Ｌ１＝０．５〜２．１ｍｍ（好ましくは
０．６〜１．０ｍｍ）Ｌ２＝０．２〜１．３ｍｍ（好ましくは０．３〜０．６
ｍｍ）Ｌ３＝０．２〜１．３ｍｍ（好ましくは０．３〜０．６
ｍｍ）Ｌ１が０．５ｍｍ以下であると、自己共振周波数ｆ０が
下がってしまうとともにＱ値が低下してしまい、良好な
特性を得ることができない。また、Ｌ１が２．１ｍｍを
超えてしまうと、素子自体が大きくなってしまい、電子
回路等が形成された基板など（以下回路基板等と略す）
回路基板等の小型化ができず、ひいてはその回路基板等
を搭載した電子機器等の小型化を行うことができない。
また、Ｌ２，Ｌ３それぞれが０．２ｍｍ以下であると、
素子自体の機械的強度が弱くなりすぎてしまい、実装装
置などで、回路基板等に実装する場合に、素子折れ等が
発生することがある。また、Ｌ２，Ｌ３が１．３ｍｍ以
上となると、素子が大きくなりすぎて、回路基板等の小
型化、ひいては装置の小型化を行うことができない。

【００２４】以上の様に構成されたチップ型インピーダ
ンス素子について、以下各部の詳細な説明をする。

【００２５】以上の様に構成されたチップ型インピーダ
ンス素子について、以下各部の詳細な説明をする。以下
の説明は、セラミックを焼成後の素子であり、図３は本
発明の一実施の形態におけるチップ型インピーダンス素
子に用いられる導体を形成したセラミックの断面図、図
４（ａ）、（ｂ）は本発明の一実施の形態におけるチッ
プ型インピーダンス素子に用いられるセラミックミを示
す図である。

【００２６】まず、基台１１の形状について説明する。

【００２７】基台１１は、図３及び図４に示す様に、回
路基板等に実装しやすいように断面が四角形状の角柱状
となっている。断面四角形状としたが、五角形状や六角
形状などの多角形状でも良い。本実施の形態では、断面
四角形状にすることよって、回路基板等へのチップ型イ
ンピーダンス素子の装着性を良好にした。また１１ａ、
１１ｂは両端部である。

【００２８】なお、本実施の形態では、断面が四角形状
としたが、正五角形状等の正多角形状、および円形状と
しても良い。

【００２９】また、図４（ａ）に示す様に基台１１の端
部の高さＺ１及びＺ２は下記の条件を満たすことが好ま
しい。

【００３０】｜Ｚ１−Ｚ２｜≦８０μｍ（好ましくは５０μｍ）Ｚ１とＺ２の高さの違いが８０μｍ（好ましくは５０μ
ｍ以下）を超えると、素子を基板に実装し、半田等で回
路基板等に取り付ける場合、半田等の表面張力によって
素子が一方の端部に引っ張られて、素子が立ってしまう
というマンハッタン現象の発生する確率が非常に高くな
る。このマンハッタン現象を図５に示す。図５に示すよ
うに、基板２００の上にチップ型インピーダンス素子を
配置し、端子電極１５，１６のそれぞれと基板２００の
間に半田２０１，２０２が設けられているが、リフロー
などによって半田２０１，２０２を溶かすと、半田２０
１，２０２のそれぞれの塗布量の違いや、材質が異なる
ことによる融点の違いによって、溶融した半田２０１，
２０２の表面張力が端子電極１５と端子電極１６で異な
り、その結果、図５に示すように一方の端子電極（図５
の場合は端子電極１５）を中心に回転し、チップ型イン
ピーダンス素子が立ち上がってしまう。Ｚ１とＺ２の高
さの違いが８０μｍ（好ましくは５０μｍ以下）を超え
ると、素子が傾いた状態で基板２００に配置されること
となり、素子立ちを促進する。また、マンハッタン現象
は特に小型軽量のチップ型の電子部品（チップ型チップ
型インピーダンス素子を含む）において顕著に発生し、
しかもこのマンハッタン現象の発生要因の一つとして、
端子電極１５，１６の高さの違いによって素子が傾いて
基板２００に配置されることを着目した。この結果、Ｚ
１とＺ２の高さの差を８０μｍ以下（好ましくは５０μ
ｍ以下）となるように、基台１１を成形及びシート工法
時のプレス工程などで加工することによって、このマン
ハッタン現象の発生を大幅に抑えることができた。Ｚ１
とＺ２の高さの差を５０μｍ以下とすることによって、
ほぼ、マンハッタン現象の発生を抑えることができる。

【００３１】次に基台１１の面取りについて説明する。

【００３２】図６は本発明の一実施の形態におけるチッ
プ型インピーダンス素子に用いられるセラミックの斜視
図である。図６に示されるように、基台１１の端部１１
ａ，１１ｂそれぞれの角部１１ｅ，１１ｄには面取りが
施されており、その面取りした角部１１ｅ，１１ｄのそ
れぞれの曲率半径Ｒ１及び隣接する側面との交わる角部
１１ｆの曲率半径Ｒ２は以下の通りに形成されることが
好ましい。

【００３３】０．０３＜Ｒ１＜０．２０（ｍｍ）０．０３＜Ｒ２＜０．２０（ｍｍ）Ｒ１が０．０３ｍｍ以下であると、角部１１ｅ，１１ｄ
が尖った形状となっているので、ちょっとした衝撃など
によって角部１１ｅ，１１ｄに欠けなどが生じることが
あり、その欠けによって、特性の劣化等が発生したりす
る。また、Ｒ１が０．２０ｍｍ以上であると、角部１１
ｅ，１１ｄが丸くなりすぎて、前述のマンハッタン現象
を起こしやすくなり、不具合が生じる。更にＲ２が０．
０３ｍｍ以下であると、角部１１ｆにバリなどが発生し
やすく、後工程における搬送等においてカケ等が発生
し、素子特性のばらつきが大きくなる。また、Ｒ２が
０．２０ｍｍ以上であると、角部１１ｆが丸くなりすぎ
て、プリント基板に実装しにくく、不具合が生じる。

【００３４】次に基台１１の構成材料について説明す
る。基台１１の構成材料として下記の特性を満足してお
くことが好ましい。

【００３５】体積固有抵抗：１０¹³以上（好ましくは１０¹⁴以上）熱膨張係数：１０×１０^-4以下（好ましくは９×１０^-5
以下）［２０℃〜５００℃における熱膨張係数］誘電率：１ＭＨｚにおいて１２以下（好ましくは１０以
下）曲げ強度：１３００ｋｇ／ｃｍ²以上（好ましくは２０
００ｋｇ／ｃｍ²以上）密度：３〜７ｇ／ｃｍ³（好ましくは４〜６ｇ／ｃｍ³）基台１１の構成材料の体積固有抵抗が１０¹³以下である
と、導体１２とともに基台１１にも所定に電流が流れ始
めるので、並列回路が形成された状態となり、自己共振
周波数ｆ０が低くなってしまい、高周波用の素子として
は不向きである。

【００３６】また熱膨張係数が１０×１０^-4以上である
と、基台１１にヒートショック等でクラックなどが入る
ことがある。すなわち熱膨張係数が１０×１０^-4以上で
あると、上述の様に導体をシートにはさみ込み、加圧、
焼成した後に端部に銀ペーストを塗布し焼き付けするの
で、基台１１が高温になり、基台１１にクラックなどが
生じることあるが、上述の様な熱膨張係数を有すること
によって、大幅にクラック等の発生を抑止できる。

【００３７】また、誘電率が１ＭＨｚにおいて１２以上
であると、自己共振周波数ｆ０が低くなってしまい、高
周波用の素子としては不向きである。

【００３８】曲げ強度が１３００ｋｇ／ｃｍ²以下であ
ると、実装装置で回路基板等に実装する際に素子折れ等
が発生することがある。

【００３９】密度が３ｇ／ｃｍ³以下であると、基台１
１の吸水率が高くなり、基台１１の特性が著しく劣化
し、素子としての特性が悪くなる。また密度が７ｇ／ｃ
ｍ³以上になると、基台１１の重量が重くなり、実装性
などに問題が発生する。特に密度を上記範囲内に設定す
ると、吸水率も小さく、チップマウンタなどで基板に実
装する際にも問題は発生しない。

【００４０】この様に基台１１の体積固有抵抗，熱膨張
係数，誘電率，曲げ強度，密度を規定することによっ
て、自己共振周波数ｆ０が低下しないので、高周波用の
素子として用いることができ、ヒートショック等で基台
１１にクラック等が発生することを抑制できるので、不
良率を低減することができ、更には、機械的強度を向上
させることができるので、実装装置などを用いて回路基
板等に実装できるので、生産性が向上する等の優れた効
果を得ることができる。

【００４１】上記の諸特性を得る材料としては、セラミ
ック材料が挙げられるが、しかしながら、単にセラミッ
ク材料を用いても上記諸特性を得ることはできない。す
なわち、上記諸特性は、基台１１を作製する際のプレス
圧力や焼成温度及び添加物によって異なるので、作製条
件などを適宜調整しなければならない。具体的な作製条
件として、基台１１の加工時のプレス圧力を２〜５ｔ，
焼成温度を８５０〜９５０℃，焼成時間１〜３時間等の
条件が挙げられる。また、磁性体シート材料の具体的な
材料としては、Ｆｅ₂Ｏ₃が４０ｍｏｌ％以上，ＮｉＯ₂
が１５ｍｏｌ％以下，ＺｎＯが４０ｍｏｌ％以下，Ｃｕ
Ｏが１５ｍｏｌ％以下，Ｂｉ₂Ｏが１０重量％以下等が
挙げられる。

【００４２】なお、セラミック材料の中でも、特に加工
のしやすさや、コスト面から考慮すると、フェライト材
料が好ましい。また、フェライト材料であって、絶縁性
を有する材料が最も好ましい。これら具体的材料として
は、Ｍｎ−Ｚｎ系フェライト，Ｎｉ−Ｚｎ系フェライ
ト、Ｃｕ−Ｚｎ系フェライトなどの軟質強磁性の少なく
とも１で構成された材料が好ましい。

【００４３】次に導体１２について説明する。

【００４４】導体１２としては、抵抗率が２０℃におい
て１．６７×１０^-6Ωｃｍ以下で、しかもビッカース硬
さ（Ｈｖ）が３０〜１００のものが好ましい。この様な
特性の導体１２を得るためには、材料及び製法等を選択
しなければならない。

【００４５】以下具体的に導体１２について説明する。

【００４６】導体１２の構成材料としては、銅，銀，
金，ニッケル、白金、鉄などの金属導電材料が挙げられ
る。この銅，銀，金，ニッケル、白金、鉄等の材料に
は、耐候性等を向上させために所定の元素を添加しても
よい。また、導電材料と非金属材料等の合金を用いても
よい。構成材料としてコスト面や耐食性の面及び作り易
さの面から銀及びその合金がよく用いられる。

【００４７】また銀等を用いる場合には、まず、セラミ
ックシート上に銀線を配置し、その上にセラミックシー
トを重ねる。なお銀線の純度としては９９．０％以上が
望ましい。銀の純度が９９．０％以下になると導電率が
小さくなるために製品にした場合の直流抵抗が大きくな
り、定格電流も小さくなってしまう。回路に対する影響
としては回路の電圧を低下させ動作が不安定となる。

【００４８】また、導体の線径については、銀成分９９
％の場合において線方向の長さ２ｍｍの場合の時、線径
は０．１２ｍｍとすることによって直流抵抗値を１０ｍ
Ω以下にすることができる。

【００４９】なお、導体１２は束線で構成してもよい
が、単線の方が構造が単純で安価であるので好ましい。
さらに切断時の際に切断機の刃の消耗を抑えるために、
前処理として焼まなしを行ってビッカース硬さをさげて
もよい。

【００５０】単線を用いる場合は、基台との密着を取
り、導体のずれを防ぐために、図７に示すように導体の
表面に凹凸を設けることが有効である。たとえば、導体
の長て方向と垂直方向に溝１７を設けたり、または、ロ
ーレット加工等を導体表面に施すことができる。溝の深
さは、５〜１０μｍが望ましいが、線径によっては、も
っと深くすることが可能である。

【００５１】さらに平板状の導体１８を用いる場合は、
図８の示すように導体の一部に貫通穴１９を設けること
によって、基台との密着を取り、導体のずれを防ぐこと
ができる。平板状の導体を用いることによって、基台の
デラミの発生を抑えて製品の高さ方向を低くできる。ま
た直流抵抗を小さくすることが可能である。

【００５２】導体１２の構造としては、通常は、断面形
状が円形の導体を用いるが、中空状の構造にすることに
よって、セラミック焼成時に発生する焼成ひずみを低減
することができる。

【００５３】中空状の構造を形成するために、平板の導
体を長手方向に対して直角に巻いて中空部分を形成す
る。または、葉巻状に巻いてもよい。さらにリボン状の
導体をスパイラル状に巻いて中空部分を形成してもよ
い。導体の厚みは、数μｍから１５０μｍが望ましく。
また線径は、５０μｍから２００μｍが望ましい。な
お、導体の断面形状は、円形以外の形状でも同等の効果
が得られる。

【００５４】特に、薄膜の導体を用いるときは、芯材と
して焼失する材料を用い前記芯材の表面に導体を形成
し、焼成することによって前記導体に中空部を形成する
ことによって、製造工程中に導体の断線を防ぐことがで
きる。特に、導体の線径を細くしたい場合に有効であ
る。導体の形成方法としては、スパッタやメッキおよび
蒸着等によって導体を形成することによって、線径の細
い中空状の導体を形成することができる。なお、この場
合には最終の導体１２の形状としては、最も理想的な構
成は、中空状の導体１２が形成されることであるが、焼
成条件等の違いによって、導体１２に囲まれた空隙部
や、あるいは、空隙部の一部が導体１の表面に開口を持
つ空隙部の少なくとも一つが形成される場合があるが、
この様な構成においても、上述と同様の作用効果を得る
ことができる。

【００５５】また、芯材としてセラミックを用い前記芯
材の表面に導体を形成し、焼成することによって前記導
体の内部にセラミックを配置することによって、導体が
基台と内部のセラミックによって、はさみこまれた状態
となり、導体が基台からずれるのを防ぐことができる。

【００５６】導体の内部に用いるセラミックは、基台よ
りも焼成収縮率が同等かもしくは小さい方が望ましい。

【００５７】焼失する芯の材質としては、エナメル樹
脂、ポリウレタン樹脂、エポキシ樹脂、ポリイミド樹
脂、フッ素等があるがコストの面よりポリウレタン樹脂
が好ましい。なお以上の樹脂の中にセラミックの粉体お
よび金属粉体等を添加させることによって、焼結後にで
きる銀線とセラミックとの空間部分にセラミック及び金
属粉体が残ってインピーダンス特性を向上させることが
できる。

【００５８】また、導体１２と基台１１の密着強度は、
導体１２を形成した基台１１を４００℃の温度下に数秒
間放置した後に基台１１から導体１２が抜けない程度以
上であることが好ましい。素子を基板等に実装した際
に、素子には自己発熱や他の部材からの熱が加わること
によって、素子に２００℃以上の温度が加わることがあ
る。従って、４００℃で基台１１からの導体１２のはが
れが発生しない程度の密着強度であれば、たとえ素子に
熱が加わっても、素子の特性劣化等は発生しない。

【００５９】次に端子電極１５、１６について説明す
る。

【００６０】端子電極１５、１６は、銀のみでも十分に
機能するが、様々な環境条件等に順応させるために、多
層構造とすることが好ましい。

【００６１】図９は端子電極１５、１６の断面図であ
る。図９において、端子電極１５，１６は多層構造とな
っており、基台１１の端部１１ａの上に銀ペーストを塗
布焼成し、端部１１ａの基台１１端面に露出している導
体１２と電気的に接続する銀電極１４を形成する。しか
も銀電極１４の上には耐候性を有するニッケル，チタン
等の材料で構成される保護層３００が形成されており、
更に保護層３００の上にはすずメッキまたは半田メッキ
等で構成された接合層３０１が形成されている。保護層
３００は銀電極１４の耐候性を向上させることができ
る。本実施の形態では、保護層３００の構成材料とし
て、ニッケルかニッケル合金の少なくとも一方とし、接
合層３０１の構成材料としては半田を用いた。保護層３
００（ニッケル）の厚みは１〜７μｍが好ましく、１μ
ｍを下回ると耐候性が悪くなり、７μｍを上回ると保護
層３００（ニッケル）自体の電気抵抗が高くなり、素子
特性が大きく劣化する。また、接合層３０１（すずと半
田）の厚みは２μｍ〜１０μｍ程度が好ましく、２μｍ
を下回ると半田食われ現象が発生して素子と回路基板等
との良好な接合が期待できず、１０μｍを上回るとマン
ハッタン現象が発生し易くなり、実装性が非常に悪くな
る。

【００６２】以上の様に構成されたチップ型インピーダ
ンス素子は、特性劣化が無く、しかも，実装性及び生産
性が非常によい。

【００６３】以上の様に構成されたチップ型インピーダ
ンス素子について、以下その製造方法について図１０を
用いて説明する。

【００６４】まず、フェライト等の磁性体材料をシート
工法によって、フェライトシート２０を作製する。次に
そのフェライトシート２０の上に銀導体線２３を配置す
る。次に銀導体線２２の上にフェライトシート１１と同
じシート２１を積み重ねる。なお、導体がずれるのを防
ぐために導体にシラン等の摩擦係数の大きな材料を塗布
しても良い。次に積み重ねられたシートを加熱プレスし
て２枚のシートを圧着してブロック２３を作製する。次
にこのシートを切断機によって切断して素子単品２４と
してばらす。さらに素子２４を焼結させる。さらに焼結
した状態でバレルによって基台および導体の面取りをし
て乾燥させる。次に素体端面に銀ペーストを塗布して乾
燥、焼き付けを行う。

【００６５】なお、他の製造方法としては、フェライト
等の磁性体ペーストと導体とを同時に押出す押出し工法
がある。この製造方法においても本件の請求項における
同等の効果が得られる。

【００６６】この時点でも、製品は完成するが、特に端
子電極１５，１６にニッケル層やすず層および半田層を
積層して、耐候性や接合性を向上させることもある。

【００６７】なお、本実施の形態は、チップ型インピー
ダンス素子について説明したが、絶縁材料によって構成
されたセラミックスシートの中に導体を形成する電子部
品でも同様な効果を得ることができる。

【００６８】

【発明の効果】本発明は、基台と、基台中に設けられた
導体と、基台の端面に設けられ、導体と電気的に接続し
た端子電極とを備え、導体中に空隙部かもしくは導体表
面に開口を有する空隙部の少なくとも一方を設けたこと
によって、基台と導体との焼成ひずみを緩和することが
でき、基台の本来持っている特性、磁性体材料であれば
透磁率を劣化させることなく引き出すことがでいこれに
よってインピーダンス特性を向上させることができる。
また、製品ごとのひずみを安定させる事ができインピ−
ダンスのばらつきを小さくすることができる。また、製
造工程において焼成炉の温度分布のばらつきが与える影
響におけるひずみのばらつきも導体が緩和させてくれる
ので、安定した品質を確保する事ができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態におけるチップ型インピ
ーダンス素子を示す斜視図

【図２】本発明の一実施の形態におけるチップ型インピ
ーダンス素子を示す断面図

【図３】本発明の一実施の形態におけるチップ型インピ
ーダンス素子に用いられる導体を形成したセラミックの
断面図

【図４】本発明の一実施の形態におけるチップ型インピ
ーダンス素子に用いられるセラミックを示す図

【図５】マンハッタン現象を示す側面図

【図６】本発明の一実施の形態におけるチップ型インピ
ーダンス素子に用いられるセラミックの斜視図

【図７】本発明の一実施の形態におけるチップ型インピ
ーダンス素子に用いられる導体の斜視図

【図８】本発明の一実施の形態におけるチップ型インピ
ーダンス素子の斜視図

【図９】本発明の一実施の形態におけるチップ型インピ
ーダンス素子の端子電極の断面図

【図１０】本発明の一実施の形態における製造方法を示
す斜視図

【図１１】従来のチップ型インピーダンス素子を示す斜
視図

【符号の説明】

１フェライト２導体線３端子電極１１基台１１ａ，１１ｂ端部１１ｄ，１１ｅ，１１ｆ角部１２導体１４銀電極１５，１６端子電極１７溝１８平導体１９貫通穴２０，２１フェライトシート２２銀導体線２３ブロック２４素子単体２００基板２０１，２０２半田３００保護層３０１接合層

───────────────────────────────────────────────────── フロントページの続き (72)発明者安村浩治大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者磯▲崎▼ 賢蔵大阪府門真市大字門真1006番地松下電器産業株式会社内Ｆターム(参考） 5E070 AA05 AB03 BA01 CA01 EA01

Claims

【特許請求の範囲】

【請求項１】基台と、前記基台中に設けられた導体と、
前記基台の端面に設けられ、前記導体と電気的に接続し
た端子電極とを備え、前記導体中に空隙部かもしくは前
記導体表面に開口を有する空隙部の少なくとも一方を設
けたことを特徴とするチップ型インピ−ダンス素子。
【請求項２】導体を管状に形成し、前記導体に中空部を
設けたことを特徴とする請求項１記載のチップ型インピ
ーダンス素子。
【請求項３】焼失線の周りに導体を形成し、基台を焼成
する際に前記焼失線を焼失させて空隙部を設けたことを
特徴とする請求項１記載のチップ型インピーダンス素
子。
【請求項４】基台と前記基台中に設けられた導体と、前
記基台の端面に設けられ、前記導体と電気的に接続した
端子電極とを備え、前記導体に導体長方向とは異なった
方向に少なくとも１つ以上の貫通孔を設けることを特徴
とするチップ型インピ−ダンス素子。
【請求項５】導体の表面に凹凸を形成していることを特
徴とする請求項１〜４いずれか１記載のチップ型インピ
−ダンス素子。