KR20120072424A - 트랜스포머 - Google Patents

Abstract

본 발명은 두께를 최소화할 수 있는 트랜스포머에 관한 것이다.
이를 위한 본 발명에 따른 트랜스포머는 본 발명에 따른 트랜스포머는 절연층, 상기 절연층 상에서 동심을 갖도록 배치되는 제1 코일과 제2 코일을 포함하는 코일부를 포함하는 것을 특징으로 한다.

Description

트랜스포머{Transformer}

본 발명은 두께와 크기를 최소화할 수 있는 트랜스포머에 관한 것이다.

최근에는 전자기기의 소형 경량화와 디지털화에 따라 전자 부품이 기판상에 표면 실장이 가능한 칩형으로 전환되고 있으며, 이에 따라 저항, 콘덴서, 인덕터 등의 기본 소자뿐만 아니라 LC 복합 필터나 트랜스포머 등도 칩형으로 전환되고 있는 실정이다.

종래에 트랜스포머를 제조하는 방법으로는 자심 코어의 양측에 코일을 감은 형태가 주로 사용되었으나, 소형화가 진행되면서 칩 형태로 트랜스포머를 제조하는 방법이 연구되고 있다.

이러한 종래의 경우, 각각의 자성체 그린 시트상에 내부 전극 패턴을 인쇄하고, 이를 적층하여 트랜스포머를 구성하였다. 이때, 1차 코일과 2차 코일은 서로 다른 그린 시트상에 인쇄되어 적층되며, 적층된 트랜스포머의 내부에 형성되는 페라이트 자로에 의해 1차 코일과 2차 코일이 전자기 결합하도록 구성되었다.

그런데 이러한 종래의 트랜스포머는 일반적으로 1차 코일과 2차 코일이 전술한 바와 같이 서로 다른 층에 배치되도록 구성되기 때문에, 그 두께가 두껍게 형성된다는 단점이 있다.

본 발명의 목적은 두께를 최소화할 수 있는 칩형 트랜스포머를 제공하는 데에 있다.

또한 본 발명의 다른 목적은 하나의 트랜스포머를 통해 다양한 전압을 인출할 수 있는 적층형 트랜스포머를 제공하는 데에 있다.

본 발명에 따른 트랜스포머는 절연층, 상기 절연층 상에서 동심을 갖도록 배치되는 제1 코일과 제2 코일을 포함하는 코일부를 포함하는 것을 특징으로 한다.

본 발명의 실시예에 있어서 상기 절연층은, 자성체 그린 시트를 소성함에 따라 형성될 수 있다.

본 발명의 실시예에 따른 트랜스포머는, 상기 코일부가 배치된 다수의 상기 절연층이 적층되어 형성될 수 있다.

본 발명의 실시예에 있어서 다수의 상기 절연층은, 내부에 배치된 상기 코일부와, 인접한 다른 상기 절연층에 배치된 상기 코일부를 전기적으로 연결하기 위한 적어도 하나의 비아를 구비할 수 있다.

본 발명의 실시예에 있어서, 적층된 다수의 상기 절연층에 배치된 각각의 상기 코일부는 전기적으로 연결될 수 있다.

본 발명의 실시예에 있어서 상기 제1 코일 또는 상기 제2 코일 중 적어도 하나는, 연속적인 하나의 코일로 형성될 수 있다.

본 발명의 실시예에 있어서 상기 제1 코일 또는 상기 제2 코일 중 적어도 하나는, 독립된 다수의 코일을 포함할 수 있다.

본 발명의 실시예에 있어서 상기 제 2 코일은, 상기 제1 코일의 내부에 배치될 수 있다.

본 발명의 실시예에 따른 트랜스포머는, 상기 절연층의 하부면에 형성되며, 상기 코일부와 전기적으로 연결되는 다수의 노출 전극을 포함할 수 있다.

또한, 본 발명에 따른 트랜스포머는 다수의 절연층들이 적층되어 형성되는 코어부 및 다수의 상기 절연층 중 적어도 하나의 절연층 내에서 동심을 갖도록 배치되는 제1 코일과 제2 코일을 포함하는 코일부를 포함하는 것을 특징으로 한다.

본 발명의 실시예에 있어서, 상기 절연층들은 자성체 그린 시트로 형성되며, 상기 코어부는 적층된 상기 절연층들을 소성함에 따라 형성될 수 있다.

본 발명의 실시예에 있어서, 각각의 상기 절연층들 내에는 상기 제1 코일 또는 상기 제2 코일 중 적어도 하나가 배치될 수 있다.

본 발명에 따른 트랜스포머는 1차 코일과 2차 코일이 동일한 층에서 동심을 갖도록 배치된다. 따라서, 종래와 같이 다른 층에 배치되는 구조에 비해, 적층 수를 줄일 수 있으므로, 트랜스포머의 두께를 최소화할 수 있다.

또한, 본 발명에 따른 트랜스포머는 동일한 층에 1차 코일과 2차 코일이 배치되고 필요에 따라 여러 층을 적층할 수 있으므로, 설계자유도를 높다는 이점이 있으며, 트랜스포머로 구현하고자 하는 인덕턴스와 누설 인덕턴스를 용이하게 조절할 수 있다.

또한, 본 발명에 따른 트랜스포머는 1차 코일 또는 2차 코일이 다수의 코일 패턴으로 형성되도록 용이하게 구성할 수 있다. 따라서 하나의 트랜스포머만을 이용하여 필요에 따라 다양한 전압을 인출할 수 있다.

도 1은 본 발명의 실시예에 따른 트랜스포머를 개략적으로 나타내는 사시도.
도 2는 도 1에 도시된 트랜스포머의 A-A'에 따른 단면도.
도 3은 도 1에 도시된 트랜스포머의 분해 사시도.
도 4는 본 발명의 다른 실시예에 따른 트랜스포머를 개략적으로 도시한 단면도.
도 5a 및 도 5b는 본 발명의 또 다른 실시예에 따른 트랜스포머를 개략적으로 도시한 평면도.

본 발명의 상세한 설명에 앞서, 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시예에 불과할 뿐, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 이때, 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음을 유의해야 한다. 또한, 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다. 마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.

이하, 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.

도 1은 본 발명의 실시예에 따른 트랜스포머를 개략적으로 나타내는 사시도이고, 도 2는 도 1에 도시된 트랜스포머의 A-A'에 따른 단면도이다. 여기서 도 1에 도시된 트랜스포머의 상부면은 도 2의 B-B'에 따른 단면을 도시하고 있다. 또한 도 3은 도 1에 도시된 트랜스포머의 분해 사시도이다.

도 1 내지 도 3을 참조하면, 본 발명의 실시예에 따른 트랜스포머(100)는 자성체 그린 시트(green sheet) 상에 코일 패턴을 인쇄하여 형성되는 칩형 트랜스포머(100)로, 코일부(50) 및 코어부(40)를 포함하여 구성된다.

코일부(50)는 1차 코일(50a)과 2차 코일(50b)을 포함할 수 있다.

여기서, 전술한 바와 같이 본 실시예에 따른 트랜스포머(100)는 절연층인 자성체 그린 시트 내에 코일 패턴이 인쇄되어 코일부(50)를 형성한다. 이때, 본 실시예에 따른 트랜스포머(100)는 1차 코일(50a)과 2차 코일(50b)이 동일한 하나의 층에 함께 배치되는 것을 특징으로 한다. 또한, 상기한 1차 코일(50a)과 2차 코일(50b)이 동심(同心)을 갖도록 배치되는 것을 특징으로 한다.

본 실시예에 따른 코일부(50)는 내부에 1차 코일(50a)이 배치되고, 1차 코일(50a)을 수용하며 2차 코일(50b)이 1차 코일(50a)의 둘레를 따라 배치된다.

이때, 1차 코일(50a)과 2차 코일(50b)은 모두 나선을 그리도록 형성된다. 그리고 1차 코일(50a)과 2차 코일(50b)이 형성하는 나선은 동심(P)을 갖는다.

이러한 1차 코일(50a)과 2차 코일(50b)은 트랜스포머(100)의 하부면을 통해 외부와 전기적으로 연결될 수 있다. 따라서 트랜스포머(100)의 하부면에는 외부와 전기적으로 연결되기 위한 다수의 노출 전극(도시되지 않음)들이 형성될 수 있다. 물론, 노출 전극들은 1차 코일(50a) 및 2차 코일(50b)과 전기적으로 연결된다.

또한, 본 실시예에 따른 트랜스포머(100)는 자성체 그린 시트(10) 상에 코일 패턴(즉, 코일부)을 인쇄하여 트랜스포머(100)를 구성하므로, 코일부(50) 이외의 자성체 그린 시트(10)는 코어부(40)로 형성된다.

이러한 코어부(40)는 절연층인 다수의 자성체 그린 시트(10)들이 적층되어 형성된다. 따라서, 코어부(40)는 코일부(50)의 코일들 사이를 절연하는 역할을 수행하며, 동시에 자속이 형성되는 자로(F)를 제공하는 역할을 수행한다.

도 2를 참조하면, 본 실시예에 따른 트랜스포머(100)는 트랜스포머(100)의 상부면과 하부면 형성되는 코어부(40)와 1차 코일(50a)의 내부에 형성되는 코어부(40), 및 2차 코일(50b)의 외부에 형성되는 코어부(40)를 따라 폐자로(F)가 형성된다.

따라서, 본 실시예에 따른 트랜스포머(100)는 1차 코일(50a)에 전압이 인가될 때, 폐자로(F)를 따라 발생하는 자속의 변화에 의해 2차 코일(50b)에는 전압이 유도된다.

이러한 코어부(40)는 다른 재질에 비해 고투자율, 저손실, 높은 포화자속밀도, 안정성 및 낮은 생산 비용을 갖는 Mn-Zn계 페라이트(ferrite)로 형성될 수 있다. 즉, 본 실시예에 따른 자성체 그린 시트(10)는 페라이트 재질로 형성되는 것이 바람직하다. 그러나, 본 발명의 실시예에서 코어부(40)의 재질에 대해서 한정하는 것은 아니다.

이상과 같이 구성되는 본 실시예에 따른 트랜스포머(100)는 하나의 층(즉 자성체 그린 시트)에 1차 코일(50a)과 2차 코일(50b)이 모두 형성된다. 따라서, 1차 코일(50a)과 2차 코일(50b)이 각각 구별되는 다른 층에 형성되던 종래의 트랜스포머에 비해 그 두께를 최소화할 수 있다.

또한 도 3을 참조하면, 본 실시예에 따른 트랜스포머(100)는 다수의 자성체 그린 시트(10)가 적층되어 여러 층으로 형성된다. 이때, 적층되는 다수의 자성체 그린 시트들(10) 중 서로 접촉하는 상부 층과 하부 층은 코일부(50)가 서로 전기적으로 연결되어야 한다. 즉, 상부 층의 1차 코일(50a)은 하부 층의 1차 코일(50a)과 전기적으로 연결되어 하나의 코일 패턴을 형성해야 하며, 이는 2차 코일(50b)도 마찬가지이다.

이를 위해, 본 실시예에 따른 트랜스포머(100)를 구성하는 각각의 층들은 도전성 물질로 형성되는 다수의 비아(30)를 구비한다.

비아(30)는 1차 코일(50a)과 2차 코일(50b)을 각각 연속적인 하나의 코일 패턴으로 형성하기 위해 다양한 위치에 형성될 수 있다. 예를 들어, 도 3과 같이 하부 층에 형성된 1차 코일(50a)의 일단은 비아(30)를 통해 상부 층에 형성된 1차 코일(50a)의 타단과 전기적으로 연결될 수 있다. 이를 위해, 상부 층의 1차 코일(50a)은 타단은 하부 층의 1차 코일(50a) 일단과 수직하게 정렬되도록 형성되며, 이에 따라 상부 층 1차 코일(50a)의 타단에 형성되는 비아(30)는 하부 층의 1차 코일(50a) 일단과 전기적으로 연결된다.

그러나 본 발명은 이에 한정되지 않으며, 1차 코일(50a)과 2차 코일(50b)을 각각 하나의 코일 패턴으로 형성될 수 있다면 다양한 위치에서 다양한 방법으로 비아(30)가 형성될 수 있다.

이하에서는 도 1 내지 도 3을 참조하여, 본 실시예에 따른 트랜스포머(100)를 제조하는 방법에 대해 설명하기로 한다.

본 실시예에 따른 트랜스포머 제조 방법은, 먼저 자성체 그린 시트(10)를 준비하는 과정이 수행된다.

이어서, 자성체 그린 시트(10)에 다수의 관통 홀을 형성하는 과정이 수행된다. 이때 형성되는 관통 홀은 비아(30)를 형성하기 위한 것이다. 따라서 관통 홀은 비아(30)가 형성되는 위치에 대응하여 형성된다.

이어서, 자성체 그린 시트(10) 상에 코일부(50)를 형성하는 과정이 수행된다. 이때, 코일부(50)는 자성체 그린 시트(10) 상에 도전성 페이스트를 인쇄함으로써 형성될 수 있다.

여기서, 자성체 그린 시트(10)는 고투자율을 갖는 페라이트로 형성될 수 있다. 또한, 코일부(50)를 형성하는 도전성 페이스트는 면저항이 적고 자성체 그린 시트(10)와 동시 소결이 가능한 Ag, Cu, Au 등의 금속이 이용될 수 있다.

또한, 도전성 페이스트를 자성체 그린 시트(10) 상에 인쇄하는 과정에서 관통 홀에 도전성 페이스트가 충진된다. 이로 인해 자성체 그린 시트(10)에는, 적층 과정에서 상부 층의 코일부(50)와 하부 층의 코일부(50)를 전기적으로 연결하는 다수의 비아(30)가 형성된다.

이어서, 코일부(50)가 인쇄된 자성체 그린 시트(10)를 순서에 따라 적층하는 과정이 수행된다. 이에, 각각의 자성체 그린 시트(10)들은 적층되어 일체형으로 형성되며, 각 자성체 그린 시트(10) 상에 인쇄된 코일부들(50)은 비아(30)를 통해 전기적으로 연결되어 연속적인 하나의 1차 코일(50a)과 하나의 2차 코일(50b)을 형성하게 된다.

다음으로, 적층된 자성체 그린 시트(10)를 열간 가압하여 소결함으로써 일체화된 적층체를 형성한다.

그리고 소결된 적층체의 하부면에 노출 전극을 형성하는 과정을 수행한다. 노출 전극은 트랜스포머(100)의 하부면에 도전성 페이스트를 도포함으로써 형성할 수 있다.

이후, 노출 전극을 경화시킨 후, 필요에 따라 노출 전극의 표면에 도금층(예컨대, 니켈 도금층 또는 솔더 도금층 등)을 형성함으로써, 본 실시예에 따른 트랜스포머(100)를 완성하게 된다.

이상과 같이 구성되는 본 실시예에 따른 트랜스포머(100)는 전술한 실시예들에 한정되지 않으며, 보다 다양한 형태로 응용될 수 있다.

도 4는 본 발명의 다른 실시예에 따른 트랜스포머를 개략적으로 도시한 단면도이다. 여기서 도 4의 경우, 도 2에 도시된 도면과 대응하는 단면을 도시하고 있다.

도 4를 참조하면, 본 실시예에 따른 트랜스포머(200)는 전술된 실시예의 트랜스포머(도 2의 100)와 유사한 구조로 구성되며, 코일부(50)의 구성에 있어서만 차이를 갖는다. 따라서 동일한 구성요소들에 대한 상세한 설명은 생략하며 코일부(50)의 구성을 중심으로 하여 보다 상세하게 설명하기로 한다.

본 실시예에 따른 트랜스포머(200)는 하나의 코일 패턴으로 형성되는 1차 코일(50a)과, 독립적인 다수의 코일 패턴으로 형성되는 2차 코일(50b)을 포함한다.

즉, 본 실시예에 따른 코일부(50)는 하나의 1차 코일(50a)과, 이러한 1차 코일(50a)에 대응하는 다수의 2차 코일(50b, 50b', 50b'')로 구성된다.

이처럼 2차 코일(50b, 50b', 50b'')을 다수의 독립적인 코일 패턴으로 구성하는 경우, 하나의 1차 코일(50a)에 전압을 인가함으로써, 서로 다른 다수의 전압을 인출할 수 있게 된다. 따라서, 필요에 따라 원하는 전압을 용이하게 이용할 수 있다.

한편 본 실시예에서는 하나의 1차 코일(50a)과 다수의 2차 코일(50b, 50b', 50b'')로 코일부(50)가 구성되는 경우를 예로 들었으나, 본 발명은 이에 한정되지 않으며 그 반대의 구성도 가능하다. 즉, 2차 코일을 하나의 연속적인 코일 패턴으로 형성하고, 이에 대응하는 1차 코일을 독립적인 다수의 코일 패턴들로 형성할 수도 있다.

이 경우, 1차 코일을 구성하는 다수의 코일 패턴들 중 필요에 따라 특정 코일 패턴을 선택하여 전압을 인가할 수 있으며, 이에 따라 2차 코일을 통해 원하는 전압을 인출할 수 있다.

더하여, 1차 코일과 2차 코일을 모두 하나의 코일 패턴이 아닌 다수의 독립적인 코일 패턴으로 형성되도록 구성하는 등 다양한 응용이 가능하다.

도 5a 및 도 5b는 본 발명의 또 다른 실시예에 따른 트랜스포머를 개략적으로 도시한 평면도이다.

도 5a 및 도 5b는 1차 코일(50a)과 2차 코일(50b)의 다양한 배치 형태를 도시하고 있다.

먼저 도 5a를 참조하면, 본 실시예에 따른 코일부(50)는 2차 코일(50b)의 외부에 1차 코일(50a)이 더 형성되는 경우를 예로 들고 있다.

이처럼 본 발명에 따른 트랜스포머(300)는 필요에 따라 1차 코일(50a) 또는 2차 코일(50b)을 반복적으로 배치할 수 있으며, 이는 적층되는 다른 하부 층들에도 동일하게 적용될 수 있다.

또한 도 5b를 참조하면, 본 실시예에 따른 코일부(50)는 사각 형상으로 코일 패턴이 형성되며, 내부에 2차 코일(50b)이 배치되고, 2차 코일(50b)을 수용하며 2차 코일(50b)의 외부에 1차 코일(50a)이 배치된다.

이처럼 본 실시예에 따른 트랜스포머(400)는 코일부(50)가 원형(즉 나선형)으로 그 형상이 한정되지 않으며, 필요에 따라 다양한 형상으로 형성될 수 있다.

이상과 같이 구성되는 본 발명에 따른 트랜스포머는 1차 코일과 2차 코일이 동일한 층에서 동심을 갖도록 배치된다. 따라서, 종래와 같이 다른 층에 배치되는 구조에 비해, 적층 수를 줄일 수 있으므로, 트랜스포머의 두께를 최소화할 수 있다.

또한, 본 발명에 따른 트랜스포머는 동일한 층에 1차 코일과 2차 코일이 배치되고 필요에 따라 여러 층을 적층할 수 있으므로, 설계자유도를 높다는 이점이 있으며, 트랜스포머로 구현하고자 하는 인덕턴스와 누설 인덕턴스를 용이하게 조절할 수 있다.

또한, 본 발명에 따른 트랜스포머는 1차 코일 또는 2차 코일이 다수의 코일 패턴으로 형성되도록 용이하게 구성할 수 있다. 따라서 하나의 트랜스포머만을 이용하여 필요에 따라 다양한 전압을 인출할 수 있다.

한편, 이상에서 설명한 본 발명에 따른 칩형 트랜스포머는 전술한 실시예들에 한정되지 않으며, 다양한 응용이 가능하다.

예를 들어 전술한 실시예들에서는 모든 절연층 즉, 모든 자성체 그린 시트 상에 제1 코일과 제2 코일이 모두 배치되는 경우를 예로 들었다. 그러나 본 발명은 이에 한정되지 않는다.

즉, 적어도 하나의 절연층에만 제1 코일과 제2 코일을 배치하고, 다른 나머지 절연층에는 제1 코일과 제2 코일 중 적어도 하나만이 배치되도록 구성될 수 있다. 이때, 상기한 나머지 다른 절연층에 제1 코일만을 배치할 것인지, 제2 코일만을 배치할 것인지, 아니면 제1 코일과 제2 코일을 모두 배치할 것인지의 여부는 제조되는 트랜스포머의 특성에 따라 선택적으로 이루어질 수 있다.

또한, 본 실시예에서는 칩형으로 형성되는 트랜스포머를 예로 들어 설명하였으나, 이에 한정되지 않으며 동일한 층에 1차 코일과 2차 코일이 배치될 수 있다면 다양한 형태의 트랜스포머에 폭넓게 적용될 수 있다.

100, 200, 300, 400.....트랜스포머
10.....자성체 그린 시트
30.....비아
40.....코어 50.....코일
50a.....1차 코일 50b.....2차 코일

Claims (12)

1. 절연층; 및
   상기 절연층 상에서 동심을 갖도록 배치되는 제1 코일과 제2 코일을 포함하는 코일부;
   를 포함하는 트랜스포머.
2. 제 1 항에 있어서, 상기 절연층은,
   자성체 그린 시트를 소성함에 따라 형성되는 것을 특징으로 하는 트랜스포머.
3. 제 1 항에 있어서,
   상기 코일부가 배치된 다수의 상기 절연층이 적층되어 형성되는 것을 특징으로 하는 트랜스포머.
4. 제 3 항에 있어서, 다수의 상기 절연층은,
   내부에 배치된 상기 코일부와, 인접한 다른 상기 절연층에 배치된 상기 코일부를 전기적으로 연결하기 위한 적어도 하나의 비아를 구비하는 것을 특징으로 하는 트랜스포머.
5. 제 3 항에 있어서,
   적층된 다수의 상기 절연층에 배치된 각각의 상기 코일부는 전기적으로 연결되는 것을 특징으로 하는 트랜스포머.
6. 제 4 항에 있어서, 상기 제1 코일 또는 상기 제2 코일 중 적어도 하나는,
   연속적인 하나의 코일로 형성되는 것을 특징으로 하는 트랜스포머.
7. 제 4 항에 있어서, 상기 제1 코일 또는 상기 제2 코일 중 적어도 하나는,
   독립된 다수의 코일을 포함하는 것을 특징으로 하는 트랜스포머.
8. 제 1 항에 있어서, 상기 제 2 코일은,
   상기 제1 코일의 내부에 배치되는 것을 특징으로 하는 트랜스포머.
9. 제 1 항에 있어서,
   상기 절연층의 하부면에 형성되며, 상기 코일부와 전기적으로 연결되는 다수의 노출 전극을 포함하는 것을 특징으로 하는 트랜스포머.
10. 다수의 절연층들이 적층되어 형성되는 코어부; 및
    다수의 상기 절연층 중 적어도 하나의 절연층 내에서 동심을 갖도록 배치되는 제1 코일과 제2 코일을 포함하는 코일부;
    를 포함하는 트랜스포머.
11. 제 10 항에 있어서,
    상기 절연층들은 자성체 그린 시트로 형성되며, 상기 코어부는 적층된 상기 절연층들을 소성함에 따라 형성되는 것을 특징으로 하는 트랜스포머.
12. 제 10 항에 있어서,
    각각의 상기 절연층들 내에는 상기 제1 코일 또는 상기 제2 코일 중 적어도 하나가 배치되는 것을 특징으로 하는 트랜스포머.

Images