WO2013038752A1 - インダクタ素子およびその製造方法 - Google Patents

Abstract

　ビアホールによる層間接続を行いながらも、開磁路を実現することができるインダクタ素子およびその製造方法を提供する。　熱膨張係数の高い磁性体フェライト層（１３）を熱膨張係数の低い非磁性体フェライト層（１２）および非磁性体フェライト層（１４）で挟みこむことで、焼成降温時の収縮差による圧縮応力で、ビアホール（２１）の周囲にクラック（５１）を生じさせる。ビアホール（２１）の導体（銀）が最も熱膨張係数が高いため、当該ビアホール（２１）の周囲に最もクラックが生じやすい。そのため、ビアホール（２１）を磁性体フェライト層（１３）の端面に近い位置に形成しておけば、ビアホール（２１）と磁性体フェライト層（１３）の端面とを接続するようなクラック（５１）が生じる。すると、このクラック（５１）により、磁性体フェライト層（１３）の端面側を磁気的に無効とすることができ、実質的な開磁路を得ることができる。

Description

インダクタ素子およびその製造方法

　この発明は、複数のセラミックグリーンシートに導体パターンを形成して積層してなるインダクタ素子およびその製造方法に関するものである。

　従来、磁性体材料からなるセラミックグリーンシートに導体パターンを印刷し、積層してなるインダクタ素子が知られている（例えば特許文献１を参照）。

　特許文献１に示したインダクタ素子では、セラミックグリーンシートの積層前にパンチ孔を開けておき、積層後にパンチ孔の側面にメッキ電極を形成することで、積層体の天面と底面を電気的に接続する側面電極を形成する手法が採用されている。

特開平１１－３４５７１３号公報

　しかし、特許文献１の製造方法では、マザー積層体の状態でパンチ孔の側面において、非常に狭いギャップ内でメッキを行う必要があり、メッキが難しい（例えば、電極どうしがつながってしまう等）という課題がある。

　一方で、積層体の天面と底面をビアホールで電気的に接続することは容易であるが、閉磁路となってしまうため、開磁路が求められるものである（例えばインダクタ素子をアンテナコイルとして用いる）場合に、電磁波の伝搬距離が短くなるという課題が発生する。

　そこで、この発明は、ビアホールによる層間接続を行いながらも、開磁路を実現することができるインダクタ素子およびその製造方法を提供することを目的とする。

　本発明のインダクタ素子は、熱膨張係数が相対的に高い材料からなる第１のセラミックグリーンシートが、熱膨張係数が相対的に低い材料からなる複数の第２のセラミックグリーンシートによって挟持されてなるセラミック積層体と、前記第１のセラミックグリーンシートを挟持する、一方の第２のセラミックグリーンシート上に形成された第１の導体パターンと、前記第１のセラミックグリーンシートを挟持する、他方の第２のセラミックグリーンシート上に形成された第２の導体パターンと、前記第１の導体パターンと前記第２の導体パターンとの電気的接続を行うビアホールと、を備えている。

　そして、本発明のインダクタ素子は、前記ビアホールと前記セラミック積層体の端部との間の、前記第１のセラミックグリーンシートに、クラックが存在することを特徴とする。

　このようなクラックは、セラミック積層体とコイル導体を一体焼成する工程において、第１のセラミックグリーンシート、第２のセラミックグリーンシート、およびビアホール導体の熱膨張係数の差によって発生する応力により生じる。つまり、熱膨張係数の高い材料を熱膨張係数の低い材料で挟みこむことで、焼成降温時の収縮差による圧縮応力でクラックを生じさせる。ビアホール導体が最も熱膨張係数が高く、当該ビアホール周囲に最もクラックが生じやすいため、ビアホール導体を端面に近い位置に形成しておけば、当該クラックが端面につながる。すると、第１のセラミックグリーンシートが磁性体材料を含むものである場合、このクラックにより磁性体の端面側を磁気的に無効とすることができ、実質的な開磁路を得ることができる。よって、ビアホールによる層間接続を行いながらも、開磁路を実現することができる。

　実際には、第１のセラミックグリーンシートの熱膨張係数と第２のセラミックグリーンシート（非磁性体からなるもの）の熱膨張係数との差が、所定範囲内（例えば１～２ｐｐｍ／℃）であり、ビアホール導体が銀等の極端に熱膨張係数が高いものである（例えば第２のセラミックグリーンシートの熱膨張係数との差が１０ｐｐｍ／℃以上である）場合、ビアホール周囲にのみクラックが生じ、開磁路とすることができる。

　なお、インダクタ素子に樹脂を含浸させて、クラックによる強度低下を防ぐこともできる。

　この発明によれば、ビアホールによる層間接続を行いながらも、開磁路を実現することができる。

インダクタ素子を模式的に表した分解斜視図である。 インダクタ素子を模式的に表した断面図である。 磁性体フェライト層１３の上面図である。 他の例に係るインダクタ素子を模式的に表した断面図である。

　図１は、本発明の実施形態に係るインダクタ素子を模式的に表した分解斜視図である。図２は、インダクタ素子を模式的に表した断面図である。インダクタ素子は、磁性体および非磁性体のセラミックグリーンシートが積層されてなるセラミック積層体を有する。

　図１においては、焼成前の各セラミックグリーンシートの状態を示し、図２においては、積層、焼成後のセラミック積層体の状態を示す。また、図２の断面図は、紙面上側を積層型インダクタ素子の上面側とし、紙面下側を積層型インダクタ素子の下面側とする。

　積層型インダクタ素子は、最外層のうち上面側から下面側に向かって順に、非磁性体フェライト層１１、非磁性体フェライト層１２、磁性体フェライト層１３、非磁性体フェライト層１４、および非磁性体フェライト層１５が配置されている。

　すなわち、セラミック積層体は、磁性体フェライト層１３（本発明における第１のセラミックグリーンシート）を非磁性体フェライト層１２（本発明における一方の第２のセラミックグリーンシート）および非磁性体フェライト層１４（本発明における他方の第２のセラミックグリーンシート）で挟持されてなる。

　セラミック積層体を構成する一部のセラミックグリーンシート上には、内部配線が形成されている。同図においては、磁性体フェライト層１３上に導電性ペーストからなる導体パターン３１（本発明における第１の導体パターン）が形成されている。また、非磁性体フェライト層１４上に導電性ペーストからなる導体パターン３２（本発明における第２の導体パターン）が形成されている。

　導体パターン３１および導体パターン３２は、ビアホール２１により積層方向に電気的に接続される。ビアホール２１は、各セラミックグリーンシートについて、所定位置にパンチ孔を開け、積層後に表面にめっきを施すことによって形成される。これにより、磁性体フェライト層１３を挟んでらせん状に配線が施され、コイル導体を形成する。コイル導体の端部は、非磁性体フェライト層１５に設けられたビアホール２１により、最下面に露出する。この最下面に露出するコイル導体の端部を実装基板に実装し、コイル導体に給電することで、インダクタ素子は、コイルアンテナとして機能する。

　ビアホール２１は、セラミックグリーンシートの端面に露出しない位置で、かつ、できるだけ端面に近い位置に形成されている。ただし、プロセスのばらつきを考慮しても端面に露出しない程度の位置とする。

　なお、図１の例では、導体パターン３１は、磁性体フェライト層１３の上面に形成される例を示しているが、非磁性体フェライト層１２の下面に形成されていてもよい。また、導体パターン３２は、非磁性体フェライト層１４の上面ではなく、磁性体フェライト層１３の上面に形成されていてもよい。また、図４に示すように、非磁性体フェライト層１２の上面および非磁性体フェライト層１４の下面にも導体パターンを形成してビアホールで接続し、並列線路とすることで、コイル導体の直流抵抗成分を下げるようにしてもよい。

　ここで、本実施形態における非磁性体フェライト層１１、非磁性体フェライト層１２、非磁性体フェライト層１４、および非磁性体フェライト層１５は、磁性体フェライト層１３よりも熱収縮率が低くなっている。そのため、相対的に熱収縮率の高い磁性体フェライト層１３を、相対的に熱収縮率の低い非磁性体フェライト層１２、および非磁性体フェライト層１４で挟みこむことで、焼成により素子全体を圧縮して強度を向上させることができる。

　さらに、本実施形態におけるインダクタ素子は、非磁性体フェライト層１１、非磁性体フェライト層１２、非磁性体フェライト層１４、および非磁性体フェライト層１５の熱膨張係数と、磁性体フェライト層１３の熱膨張係数との差を所定範囲内（例えば１～２ｐｐｍ／℃）とし、ビアホール２１の導体（銀）は、極端に熱膨張係数を高くする（例えば磁性体フェライト層１３よりも１０ｐｐｍ／℃以上高い熱膨張係数を有する）ことで、図２に示すように、焼成時にビアホール２１の周囲にのみクラックを生じさせる。

　このクラックは、上述のように、熱膨張係数の高い材料である磁性体フェライト層１３を、熱膨張係数の低い材料である非磁性体フェライト層１２および非磁性体フェライト層１４で挟みこむことで、焼成降温時の収縮差による圧縮応力で生じさせる。

　図３は、磁性体フェライト層１３の上面図である。図３に示すように、ビアホール２１の導体（銀）が最も熱膨張係数が高いため、当該ビアホール２１の周囲に最もクラックが生じやすい。そのため、図３に示すように、ビアホール２１を磁性体フェライト層１３の端面に近い位置に形成しておけば、ビアホール２１と磁性体フェライト層１３の端面とを接続するようなクラック５１が生じる。

　すると、このクラック５１により、磁性体フェライト層１３の端面側を磁気的に無効とすることができ、実質的な開磁路を得ることができる。

　ただし、降温速度があまりにも遅い場合、導体パターン３１、導体パターン３２およびビアホール２１における銀が拡散し、メッキが異常析出する場合もあるため、ある程度の降温速度を確保する（例えば－７℃／ｍｉｎ以上とする）。

　なお、本実施形態では、磁性体フェライト層として、鉄、ニッケル、亜鉛、および銅を含むフェライトを用い、非磁性体フェライト層として、鉄、亜鉛、および銅を含むフェライトを用い、導体パターン３１、導体パターン３２、およびビアホール２１を含む内部配線として銀材料を用いる例を示している。これらの材料を異なるものとした場合、あるいは配合比率を異なるものとした場合、磁性体フェライト層、非磁性体フェライト層、および内部配線の熱膨張係数の差は、上記ビアホール２１と磁性体フェライト層１３の端面とを接続するクラック５１が生じる範囲内に、都度設定する。また、磁性体フェライト層および非磁性体フェライト層の厚みを変更した場合にも、磁性体フェライト層、非磁性体フェライト層、および内部配線の熱膨張係数の差は、上記ビアホール２１と磁性体フェライト層１３の端面とを接続するクラック５１が生じる範囲内に、都度設定する。

　以上の構造により、インダクタ素子は、ビアホールによる層間接続を行いながらも、開磁路を実現することができる。インダクタ素子は、ビアホールによる層間接続であるため、メッキ時に電極同士がつながってしまう恐れはなく、生産性が向上する。また、インダクタ素子をアンテナコイルとして用いた場合、閉磁路である場合よりも、伝搬距離を長くすることができる。

　次に、インダクタ素子の製造工程について説明する。インダクタ素子は、以下の工程により製造される。

　まず、磁性体フェライト層または非磁性体層フェライト層となるべきセラミックグリーンシート上に、それぞれ銀等が含まれる合金（導電性ペースト）が塗布され、導体パターン３１および導体パターン３２等の内部配線が形成される。

　そして、各セラミックグリーンシートについて、ビアホール２１となる箇所にパンチ孔を開ける。なお、導体パターン３１および導体パターン３２の形成は、ビアホール２１となるパンチ孔を開けた後であってもよい。

　次に、各セラミックグリーンシートが積層される。すなわち、上面側から順に、非磁性体フェライト層１１、非磁性体フェライト層１２、磁性体フェライト層１３、非磁性体フェライト層１４、および非磁性体フェライト層１５それぞれ積層され、仮圧着が行われる。これにより、焼成前のマザー積層体が形成される。

　そして、マザー積層体のビアホール２１表面にめっきが施される。めっき処理は、例えばマザー積層体をめっき液に浸漬させ、揺動させることによって行われる。

　最後に、焼成がなされる。これにより、焼成されたマザー積層体が得られる。この焼成時に、熱膨張係数の差によって磁性体フェライト層１３のうち、ビアホール２１の周囲にクラックが生じる。

　なお、焼成後に、マザー積層体に樹脂を含浸させてもよい。この場合、クラックによる強度低下を防ぐことができる。

　なお、ビアホール２１のパンチ孔の形状は、円形状に限らず、矩形や半円形等、他の形状であってもよい。

１１，１２，１４，１５…非磁性体フェライト層
１３…磁性体フェライト層
２１…ビアホール
３１，３２…導体パターン
５１…クラック

Claims (6)

1. 　熱膨張係数が相対的に高い材料からなる第１のセラミックグリーンシートが、熱膨張係数が相対的に低い材料からなる複数の第２のセラミックグリーンシートによって挟持されてなるセラミック積層体と、
   　前記第１のセラミックグリーンシートを挟持する一方の第２のセラミックグリーンシートと、前記第１のセラミックグリーンシートと、の間に形成された第１の導体パターンと、
   　前記第１のセラミックグリーンシートを挟持する他方の第２のセラミックグリーンシートと、前記第１のセラミックグリーンシートと、の間に形成された第２の導体パターンと、
   　前記第１の導体パターンと前記第２の導体パターンとの電気的接続を行うビアホールと、
   　を備えたインダクタ素子であって、
   　前記ビアホールと前記セラミック積層体の端部との間の、前記第１のセラミックグリーンシートに、クラックが存在することを特徴とするインダクタ素子。
2. 　前記第１のセラミックグリーンシートが磁性体を含むことを特徴とする請求項１に記載のインダクタ素子。
3. 　前記第２のセラミックグリーンシートが非磁性体からなることを特徴とする請求項１または請求項２に記載のインダクタ素子。
4. 　前記第１の導体パターン、前記第２の導体パターン、および前記ビアホールは、銀を主成分とする導電性ペーストからなることを特徴とする請求項１ないし請求項３のいずれかに記載のインダクタ素子。
5. 　前記インダクタ素子は、樹脂が含浸されていることを特徴とする請求項１ないし請求項４のいずれかに記載のインダクタ素子。
6. 　請求項１ないし請求項５のいずれかに記載のインダクタ素子の製造方法であって、
   　前記セラミック積層体を焼成する工程において、前記第１のセラミックグリーンシート、前記第２のセラミックグリーンシート、および前記ビアホールの熱膨張係数の差によって、前記クラックを生じさせることを特徴とするインダクタ素子の製造方法。

Images