JP5817954B1 - 部品内蔵基板 - Google Patents

部品内蔵基板 Download PDF

Info

Publication number
JP5817954B1
JP5817954B1 JP2015535925A JP2015535925A JP5817954B1 JP 5817954 B1 JP5817954 B1 JP 5817954B1 JP 2015535925 A JP2015535925 A JP 2015535925A JP 2015535925 A JP2015535925 A JP 2015535925A JP 5817954 B1 JP5817954 B1 JP 5817954B1
Authority
JP
Japan
Prior art keywords
conductor pattern
external terminal
component
individual conductor
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015535925A
Other languages
English (en)
Other versions
JPWO2015156021A1 (ja
Inventor
茂 多胡
茂 多胡
博史 品川
博史 品川
祐貴 若林
祐貴 若林
邦明 用水
邦明 用水
優輝 伊藤
優輝 伊藤
登志郎 足立
登志郎 足立
航 柳瀬
航 柳瀬
雅樹 川田
雅樹 川田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2015535925A priority Critical patent/JP5817954B1/ja
Application granted granted Critical
Publication of JP5817954B1 publication Critical patent/JP5817954B1/ja
Publication of JPWO2015156021A1 publication Critical patent/JPWO2015156021A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09072Hole or recess under component or special relationship between hole and component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

部品内蔵基板(10)は、積層体(90)と電子部品(80)を備える。電子部品(80)は、積層体(90)に内蔵されている。積層体(90)には、枠状の導体パターン(20)が配置されている。枠状の導体パターン(20)は、積層体(90)を積層方向に視て、電子部品(80)の略全周を囲むように配置されている。枠状の導体パターン(20)は、第1個別導体パターン(21)と第2個別導体パターン(22)とからなる。第1個別導体パターン(21)と第2個別導体パターン(22)とは分離されている。第1個別導体パターン(21)は、電子部品(80)の第1外部端子電極(821)に近接して配置されており、第2個別導体パターン(22)は、電子部品(80)の第2外部端子電極(822)に近接して配置されている。

Description

本発明は、基板内に電子部品を内蔵した部品内蔵基板に関する。
従来、特許文献1に記載されているように、絶縁体層を積層してなる積層体の内部に実装型の電子部品を内蔵した構成が各種考案されている。
従来の部品内蔵基板は、積層体を備える。積層体を平面視して、積層体の略中央には、電子部品が内蔵されている。電子部品は、直方体形状の本体と、本体の対向する端面(側面)にそれぞれ形成された第1、第2外部端子電極を備える。積層体内には、積層体を平面視して、電子部品を囲むように枠状電極が配置されている。枠状電極は、電子部品の全周に亘って配置されている。枠状電極は、電子部品から所定の間隔をおいて離間するように配置されている。
この構成により、電子部品を内蔵した状態で、熱可塑性樹脂からなる複数の絶縁体層を熱圧着して積層体を形成する時に、熱可塑性樹脂の流動に伴う電子部品の位置が所望の位置からずれることを抑制している。
国際公開第2012/046829号明細書
しかしながら、上述のように、電子部品の位置が所望の位置からずれることを抑制するために、枠状電極を配置していても、熱圧着時に電子部品が若干移動してしまう場合がある。この際、電子部品の対向する第1外部端子電極と第2外部端子電極とがともに、周囲に設けられた枠状電極に接続してしまうと、第1外部端子電極と第2外部端子電極が短絡してしまう。そして、このような短絡が生じると、部品内蔵基板を所望の電気特性にすることができなくなってしまう。
この電子部品の移動による枠状電極と第1、第2外部端子電極との短絡を抑制するには、枠状電極と電子部品との距離をより大きく離間することが考えられる。
しかしながら、電子部品と枠状電極との距離が大きくなると、電子部品と枠状電極との間の熱可塑性樹脂の量が多くなり、熱可塑性樹脂の流動による電子部品の移動の範囲が広くなってしまう。このため、電子部品が所望の位置から大きく位置ズレしてしまう可能性があり、この場合には、電子部品が接続すべき電極パターンに接続されない状態で、積層体内に内蔵、固定されてしまう。そして、このような位置ズレが生じると、元々の枠状電極の効果が得られなくなるとともに、部品内蔵基板を所望の電気特性にすることができなくなってしまう。
本発明の目的は、電子部品の位置ズレを抑制しながら、所望の電気特性を有する部品内蔵基板を容易に形成可能な積層体の構造を提供することにある。
この発明は、電子部品と積層体とからなる部品内蔵基板に関する。電子部品は、複数の外部端子電極を備える。積層体は、熱可塑性樹脂からなる複数の絶縁体層を積層してなる。積層体は、電子部品を内部に配置した状態で複数の絶縁体層を熱圧着してなる。この発明の部品内蔵基板は、積層体を積層方向に視て、電子部品の外周を略囲むように形成された枠状の導体パターンを備える。部品内蔵基板における枠状の導体パターンは、外部端子電極毎に対応した複数の個別導体パターンからなる。部品内蔵基板における各個別導体パターンは、それぞれに対応する外部端子電極に近接して配置されている。
この構成では、枠状の導体パターンを構成する各個別導体パターンが、それぞれに対応する外部端子電極に接触したり近接しても、外部端子電極間の短絡や個別導体パターンを介した容量結合に伴う特性の劣化や特性の変動が殆ど生じない。したがって、枠状の導体パターンを、電子部品にさらに近接して配置できる。これにより、熱可塑性樹脂の流動による電子部品の移動を、さらに抑制することができる。
また、この発明の部品内蔵基板では、個別導体パターンは、接続導体を介して、対応する外部端子電極に接続されていることが好ましい。この構成では、枠状の導体パターンとこれに近接する外部端子電極とを同電位に保つことができるようになり、枠状の導体パターンを配置することによる特性の劣化をさらに抑制できる。また、枠状の導体パターンと電子部品との位置関係が固定され、絶縁層を構成する熱可塑性樹脂の流動に伴う電子部品の移動をさらに抑制することができる。
また、この発明の部品内蔵基板では、次の構成であることが好ましい。枠状の導体パターンは、積層方向に複数の層で配置されている。少なくとも1層の枠状の導体パターンは、積層方向における電子部品が配置されている範囲内に配置されている。
この構成では、熱可塑性樹脂の流動による電子部品の移動をさらに抑制することができる。
また、この発明の部品内蔵基板では、次の構成であることが好ましい。電子部品は、積層体の内部に複数個配置されている。複数の電子部品は、積層方向の略同じ位置に配置されている。複数の電子部品における互いに同電位の複数の外部電極に対応する個別導体パターンは、一体化されている。
この構成では、積層体に複数の電子部品が内蔵される部品内蔵基板であっても、外部端子電極間の短絡による部品内蔵基板の特性の劣化や特性の変動を抑制することができる。また、個別導体パターンが一体化されることにより、電子部品毎に個別導体パターンを配置するよりも、個別導体パターンを配置する領域の省スペース化が可能である。したがって、より小型の部品内蔵基板を実現することができる。
また、この発明の部品内蔵基板では、次の構成であることが好ましい。複数の外部端子電極の第1外部端子電極に近接する第1個別導体パターンと、複数の外部端子電極の第2外部端子電極に近接する第2個別導体パターンとは、第1外部端子電極と第2外部端子電極とが並ぶ方向にギャップを介して配置されている。ギャップは、複数の電子部品の配列方向において複数個設けられている。複数個のギャップの少なくとも1つは、これらの内の他のギャップに対して、第1外部端子電極と第2外部端子電極とが並ぶ方向における位置が異なる。
この構成では、ギャップの位置が一直線上に並ばないので、樹脂流動をさらに抑制することができる。
また、この発明の部品内蔵基板では、次の構成であることが好ましい。第1個別導体パターンおよび第2個別導体パターンは、複数の絶縁体層にそれぞれ形成されている。複数の絶縁体層に形成された、電子部品の配列方向および積層方向に近接するギャップのうち少なくとも1つは、第1外部端子電極と第2外部端子電極とが並ぶ方向における位置が異なる。
この構成では、複数の絶縁体層に個別導体パターンを形成する態様を採用、さらにギャップの位置が異なるので、樹脂流動をさらに抑制することができる。
この発明によれば、所望の電気特性が実現可能な部品内蔵基板を、容易に実現できる。
本発明の第1の実施形態に係る部品内蔵基板の構造を示す平面図である。 本発明の第1の実施形態に係る部品内蔵基板の分解斜視図である。 本発明の第1の実施形態に係る部品内蔵基板の側面断面図である。 本発明の第2の実施形態に係る部品内蔵基板の構造を示す平面図である。 本発明の第3の実施形態に係る部品内蔵基板の構造を示す平面図である。 本発明の第4の実施形態に係る部品内蔵基板の側面断面図である。 本発明の第5の実施形態に係る部品内蔵基板の構造を示す平面図である。 本発明の第6の実施形態に係る部品内蔵基板の構造を示す平面図である。 本発明の第7の実施形態に係る部品内蔵基板の構造を示す部分分解斜視図である。
本発明の第1の実施形態に係る部品内蔵基板について、図を参照して説明する。図1は、本発明の第1の実施形態に係る部品内蔵基板の構造を示す平面図である。図2は、本発明の第1の実施形態に係る部品内蔵基板の分解斜視図である。図3は、本発明の第1の実施形態に係る部品内蔵基板の側面断面図である。
本発明の第1の実施形態に係る部品内蔵基板10は、図2に示すように、複数の絶縁体層901−907を積層した積層体90を備える。各絶縁体層901−907は、熱可塑性樹脂からなり、より具体的には、例えば液晶ポリマを主成分とした材料からなる。
積層体90には、電子部品80が内蔵されている。電子部品80は、図1に示すように、積層体90を積層方向に視て(平面視して)、略中央に配置されている。電子部品80は、図3に示すように、積層体90における積層方向の途中位置に配置されている。すなわち、電子部品80は、積層体90の内部に配置されている。
電子部品80は、直方体形状の本体81、第1外部端子電極821、および第2外部端子電極822を備える。第1外部端子電極821は、本体81の一方端に配置されており、第2外部端子電極822は、本体81の他方端に配置されている。電子部品80は、第1、第2外部端子電極821,822が配列する方向が、積層方向に直交するように、積層体90に内蔵されている。
図2に示すように、積層体90には、積層体90を積層方向に視て、電子部品80を略全周で囲むように、枠状の導体パターン20が配置されている。枠状の導体パターン20は、第1個別導体バターン21と第2個別導体パターン22とからなる。第1個別導体パターン21と第2個別導体パターン22とは、電気的に分離されている。
第1個別導体パターン21は、電子部品80の第1外部端子電極821に近接するように配置されている。より具体的には、図1、図2に示すように、積層体90を積層方向に視た状態で、第1個別導体バターン21は、電子部品80の第1外部端子電極821の外面のうち、積層体90の積層方向に平行な三面に近接する形状で配置されている。
第2個別導体パターン22は、電子部品80の第2外部端子電極822に近接するように配置されている。より具体的には、図1、図2に示すように、積層体90を積層方向に視た状態で、第2個別導体バターン22は、電子部品80の第2外部端子電極822の外面のうち、積層体90の積層方向に平行な三面に近接する形状で配置されている。
なお、本実施形態では、積層体90を積層方向に視た状態での第1個別導体パターン21と第2個別導体パターン22との離間距離は、電子部品80の第1外部端子電極821と第2外部端子電極822との間隔に略等しくなっている。しかしながら、第1個別導体パターン21と第2個別導体パターン22との離間距離は、これに限るものではなく、少なくとも、第1個別導体パターン21と第2個別導体パターン22とが電気的に分離されていればよい。この際、第1個別導体パターン21が第2個別導体パターン22よりも第1外部端子電極821に近くなり、第2個別導体パターン22が第1個別導体パターン21よりも第2外部端子電極822に近くなるように、同層の第1個別導体パターン21と第2個別導体パターン22は、配置されていればよい。
枠状の導体パターン20を構成する第1個別導体パターン21と第2個別導体パターン22は、図2、図3に示すように、積層体90の積層方向における複数層に形成されている。より具体的に、図2、図3の示す例では、積層体90が底面側から絶縁体層901,902,・・・,907の順に積層される構造からなる。この積層体90に対して、絶縁体層903,904間に第1個別導体パターン21(3)と第2個別導体パターン22(3)が形成されている。絶縁体層904,905間に第1個別導体パターン21(4)と第2個別導体パターン22(4)が形成されている。絶縁体層905,906間に第1個別導体パターン21(5)と第2個別導体パターン22(5)が形成されている。絶縁体層906,907間に第1個別導体パターン21(6)と第2個別導体パターン22(6)が形成されている。
第1個別導体パターン21(3),21(4),21(5),21(6)は、略同じ形状からなり、積層体90の積層方向に視て、導体パターンの略全体が重なるように配置されている。
第2個別導体パターン22(3),22(4),22(5),22(6)は、略同じ形状からなり、積層体90の積層方向に視て、導体パターンの略全体が重なるように配置されている。
第1個別導体パターン21(3),21(4),21(5),21(6)および第2個別導体パターン22(3),22(4),22(5),22(6)は、図2、図3に示すように、積層体90の積層方向において、電子部品80の配置される領域内になるように、配置されている。
図2、図3に示すように、第1個別導体パターン21(3),21(4),21(5),21(6)は、層間接続導体51によって接続されている。これら第1個別導体パターン21(3),21(4),21(5),21(6)は、これら第1個別導体パターン21(3),21(4),21(5),21(6)よりも積層体90の底面側となる絶縁体層902,903間に配置された引き回し導体パターン41に、層間接続導体51によって接続されている。引き回し導体パターン41は、層間接続導体61によって、電子部品80の第1外部端子電極821に接続されるとともに、積層体90の底面に配置された外部接続導体31に接続されている。
図2、図3に示すように、第2個別導体パターン22(3),22(4),22(5),22(6)は、層間接続導体52によって接続されている。これら第2個別導体パターン22(3),22(4),22(5),22(6)は、これら第2個別導体パターン22(3),22(4),22(5),22(6)よりも積層体90の底面側となる絶縁体層902,903間に配置された引き回し導体パターン42に、層間接続導体52によって接続されている。引き回し導体パターン42は、層間接続導体62によって、電子部品80の第2外部端子電極822に接続されるとともに、積層体90の底面に配置された外部接続導体32に接続されている。
このように、本実施形態の構成を備えることで、次に示す作用効果を得ることができる。まず、電子部品80を囲むように、枠状の導体パターン20を配置することで、絶縁体層901−907を熱圧着する時の熱可塑性樹脂の流動による電子部品80の移動を抑制でき、第1、第2外部端子電極821,822を層間接続導体61,62のそれぞれに、確実に接続することができる。
ここで、本実施形態の構成では、枠状の導体パターン20は、第1外部端子電極821に対応する個別導体パターン21と、第2外部端子電極822に対応する個別導体パターン22とに分離している。したがって、電子部品80が移動してしまい、第1外部端子電極821が第1個別導体パターン21に接続し、第2外部端子電極822が第2個別導体パターン22に接続しても、第1外部端子電極821と第2外部端子電極822が接続しない。したがって、部品内蔵基板10の電気特性の劣化を抑制することができる。
また、上記のように、第1外部端子電極821が第1個別導体パターン21に接続し、第2外部端子電極822が第2個別導体パターン22に接続しても、特性劣化が生じないので、第1、第2個別導体パターン21,22を、第1、第2外部端子電極821,822により近接させることができる。すなわち、枠状の導体パターン20と電子部品80との間隔をより狭くすることができる。これにより、枠状の導体パターン20と電子部品80との間に存在する熱可塑性樹脂を少なくすることができる。したがって、熱可塑性樹脂の流動による電子部品80の移動をさらに確実に抑制することができる。
例えば、従来の構成と比較して、枠状の導体パターン20と電子部品80との間隔を1/10程度にすることができる。より具体的には、製造工程のバラツキから、設計上、枠状の導体パターン20と電子部品80との間隔が200μm程度必要だったものが、20μm程度に小さくすることができる。これにより、部品内蔵基板10の形状をさらに小さくすることができる。また、部品内蔵基板10の形状を維持する態様では、部品内蔵基板10内に形成できる他の導体パターンや回路素子パターン(導体パターンによるインダクタやキャパシタ)をより多く形成することができる。
また、第1個別導体パターン21と第2個別導体パターン22を複数層の配置することで、さらに、電子部品80の移動を抑制できる。この際、積層方向における電子部品80と同じ領域に第1個別導体パターン21と第2個別導体パターン22が配置されることで、第1個別導体パターン21および第2個別導体パターン22と電子部品80との間の熱可塑性樹脂の流動がさらに抑制され、電子部品80の移動をさらに抑制することができる。なお、本実施形態では、全ての層の第1個別導体パターン21と第2個別導体パターン22が積層方向における電子部品80と同じ領域に配置されている。しかしながら、少なくとも1層の第1個別導体パターン21と第2個別導体パターン22が積層方向における電子部品80と同じ領域に配置されていれば、少なからず上述の作用効果を得ることができる。ただし、全ての層の第1個別導体パターン21と第2個別導体パターン22が積層方向における電子部品80と同じ領域に配置されていることにより、本願発明の作用効果をより効果的に得ることができる。
また、複数層に配置された第1個別導体パターン21、および、複数層に配置された第2個別導体パターン22がそれぞれに層間接続導体で接続されている。これにより、複数層に配置された第1個別導体パターン21、および複数層に配置された第2個別導体パターン22の移動が抑制される。これにより、電子部品80の移動をさらに抑制することができるとともに、第1個別導体パターン21と第2個別導体パターン22とが接触することをさらに抑制することができる。この際、複数層に配置された第1個別導体パターン21を接続する層間接続導体は、第1外部端子電極821を囲むように複数形成することが好ましい。この構成により、第1個別導体パターン21自体の樹脂の流動に伴う変形、位置変動を抑えられることができ、第2外部端子電極822に対応する第2個別導体パターン22に接触することを防げるようになるとともに、第1個別導体パターン21で覆われた領域で熱可塑性樹脂の流動をさらに抑制できるようになる。同様に、複数層に配置された第2個別導体パターン22を接続する層間接続導体は、第2外部端子電極822を囲むように複数形成することが好ましい。この構成により、第2個別導体パターン22自体の樹脂の流動に伴う変形、位置変動を抑えられることができ、第1外部端子電極821に対応する第1個別導体パターン21に接触することを防げるようになるとともに、第2個別導体パターン22で覆われた領域で熱可塑性樹脂の流動をさらに抑制できるようになる。
また、複数層に配置された第1個別導体パターン21が第1外部端子電極821に接続され、複数層に配置された第2個別導体パターン22が第2外部端子電極822に接続されている。これにより、第1個別導体パターン21および第2個別導体パターン22を配置したことによる特性の変化を抑制することができ、第1、第2外部端子電極821,822が第1、第2個別導体パターン21,22に接続しているか否かによる特性の微小な変化も抑制することができる。これにより、部品内蔵基板10の特性劣化をより確実に抑制することができる。
なお、本実施形態では、第1個別導体パターン21を第1外部端子電極821に接続し、第2個別導体パターン22を第2外部端子電極822に接続する態様を示したが、これらを接続しない態様であっても、同様の作用効果を得ることが可能である。また、本実施形態では複数層に第1個別導体パターン21と第2個別導体パターン22を配置する例を示したが、少なくとも1層あればよく、1層の場合には、積層方向において電子部品80と同じ領域に配置されていればよい。
このような部品内蔵基板10は、次に示すように製造される。
まず、両面銅貼りの絶縁性フィルムを複数枚用意する。絶縁性フィルムは、熱可塑性樹脂からなる。
各絶縁性フィルムに対してパターニング処理を行うことにより、枠状の導体パターン20、外部接続導体31,32、および引き回し導体パターン41,42を形成する。所定の絶縁性フィルムに対して、図2に示すような貫通穴914,915,916を形成する。枠状の導体パターン20は、貫通穴914,915,916をそれぞれに囲むように、配置されている。所定の絶縁性フィルムに電子部品80を載置し、複数の絶縁性フィルムを積層する。この際、電子部品80が、貫通穴914,915,916からなるキャビティ内に入るように、複数の絶縁性フィルムを積層する。
この積層体を加熱圧着し、各個片に切り分けることで、部品内蔵基板10が形成される。
次に、本発明の第2の実施形態に係る部品内蔵基板について、図を参照して説明する。図4は、本発明の第2の実施形態に係る部品内蔵基板の構造を示す平面図である。
本実施形態に係る部品内蔵基板10Aは、枠状の導体パターン20Aの構成が、第1の実施形態に係る部品内蔵基板10と異なる。他の構成は、第1の実施形態に係る部品内蔵基板10と同じである。
枠状の導体パターン20Aは、第1個別導体パターン21Aと第2個別導体パターン22Aとを備える。第1個別導体パターン21Aは、個片パターン211,212を備える。個片パターン211,212は、第1外部端子電極821における積層方向に平行な外部に露出する面を囲むように配置されている。個片パターン211,212は分離されている。
第2個別導体パターン22Aは、個片パターン221,222を備える。個片パターン221,222は、第2外部端子電極822における積層方向に平行な外部に露出する面を囲むように配置されている。個片パターン221,222は分離されている。
このような構成であっても、第1の実施形態に係る部品内蔵基板10と同様の作用効果を得ることができる。
なお、本実施形態に係る部品内蔵基板10Aでは、積層体90を積層方向に視て、個片パターン211,212,221,222によって、電子部品80の4つの角部を囲むようにしている。このような個片パターンの配置態様を用いることで、電子部品80の外部端子電極の配列する方向の移動および当該配列方向に直交する方向の移動の両方を抑制できる。
また、図4では、図示していないが、第1個別導体パターン21を構成する個片パターン211,212は、層間接続導体等を介して積層体90の他の層において電気的に接続されていても接続されていなくてもよいが、上述のように、接続されていることが好ましい。同様に、第2個別導体パターン22を構成する個片パターン221,222は、層間接続導体等を介して積層体90の他の層において電気的に接続されていても接続されていなくてもよいが、上述のように、接続されていることが好ましい。
次に、本発明の第3の実施形態に係る部品内蔵基板について、図を参照して説明する。図5は、本発明の第3の実施形態に係る部品内蔵基板の構造を示す平面図である。
上述の各実施形態では、外部端子電極が本体の端面に配置される電子部品を用いる部品内蔵基板を示したが、本実施形態に係る部品内蔵基板では、電子部品の外部端子電極が本体の底面に配列される場合を示している。
部品内蔵基板10Bは、電子部品80Bと、該電子部品80Bを内蔵する積層体90を備える。
電子部品80Bは、平板状の本体81Bを備える。本体81Bの底面には、外部端子電極821B,822B,823B,824B,825B,826Bが配置されている。
積層体90には、枠状の導体パターン20Bが配置されている。枠状の導体パターン20Bは、積層体90を積層方向に視て、電子部品80Bを囲むように配置されている。枠状の導体パターン20Bは、積層体90の積層方向において、電子部品80Bが配置される領域と同じ領域に配置されている。
枠状の導体パターン20Bは、個別導体パターン211B,212B,213B,221B,222B,223Bからなり、それぞれ分離されている。個別導体パターン211Bは、外部端子電極821Bに近接し、電気的に接続されている。個別導体パターン212Bは、外部端子電極823Bに近接し、電気的に接続されている。個別導体パターン213Bは、外部端子電極825Bに近接し、電気的に接続されている。個別導体パターン221Bは、外部端子電極822Bに近接し、電気的に接続されている。個別導体パターン222Bは、外部端子電極824Bに近接し、電気的に接続されている。個別導体パターン223Bは、外部端子電極826Bに近接し、電気的に接続されている。
このような構成であっても、上述の第1の実施形態と同様の作用効果を得ることができる。
次に、本発明の第4の実施形態に係る部品内蔵基板について、図を参照して説明する。図6は、本発明の第4の実施形態に係る部品内蔵基板の側面断面図である。
本実施形態に係る部品内蔵基板10Cは、枠状の導体パターンの層数が、第1の実施形態に係る部品内蔵基板10と異なる。他の構成は、第1の実施形態に係る部品内蔵基板10と同じである。
本実施形態の部品内蔵基板10Cでは、第1個別導体パターン21と第2個別導体パターン22とは5層からなる。これにより、枠状の導体パターンは、積層体90の積層方向において、電子部品80が配置される領域よりも広い領域に配置される。
このような構成とすることで、電子部品80の移動を、より確実に抑制することができる。
次に、本発明の第5の実施形態に係る部品内蔵基板について、図を参照して説明する。図7は、本発明の第5の実施形態に係る部品内蔵基板の構造を示す平面図である。
本実施形態に係る部品内蔵基板10Dは、積層体90Dに、複数の電子部品801,802,803,804,805が内蔵されている。本実施形態に係る部品内蔵基板10Dも、基本的な構造は、第1の実施形態に係る部品内蔵基板10と同様である。したがって、本実施形態に特徴的な部分のみを具体的に説明する。
電子部品801,802,803,804,805は、外部端子電極の配列方向に対して直交する方向に、間隔を空けて配列されている。この際、電子部品801,802,803,804,805は、同電位に接続される各外部端子電極が、電子部品801,802,803,804,805の配列方向に略平行に列ぶように配置されている。
個別導体パターン21Dは、電子部品801,802,803,804,805における同電位に接続される一方端の外部端子電極を囲むように配置されている。この際、個別導体パターン21Dは、電子部品801,802,803,804,805に対して、共通の一体化された導体パターンによって形成されている。
個別導体パターン22Dは、電子部品801,802における同電位に接続される他方端の外部端子電極を囲むように配置されている。この際、個別導体パターン22Dは、電子部品801,802に対して、共通の一体化された導体パターンによって形成されている。
個別導体パターン23Dは、電子部品803,804における同電位に接続される他方端の外部端子電極を囲むように配置されている。この際、個別導体パターン23Dは、電子部品803,804に対して、共通の一体化された導体パターンによって形成されている。
個別導体パターン24Dは、電子部品805における他方端の外部端子電極を囲むように配置されている。
このような構成を用いることで、第1の実施形態と同様の作用効果を得ることができる。
さらに、本実施形態の構成を用いることで、同電位に接続される複数の外部端子電極を囲む個別導体パターンが一体化されるので、それぞれの個別導体パターンを分離して形成する場合よりも、個別導体パターンの総面積を小面積にすることができる。これにより、部品内蔵基板10Dを小型化できる。さらに、隣り合う電子部品間の間隔を狭くできるので、部品内蔵基板10Dをさらに小型化できる。また、一体化することにより1つの大きな個別導体パターンを形成できるので、個別導体パターンが移動しにくくなるとともに、個別導体パターンで囲まれた領域における樹脂流動を効果的に抑制することができる。
次に、本発明の第6の実施形態に係る部品内蔵基板について、図を参照して説明する。図8は、本発明の第6の実施形態に係る部品内蔵基板の構造を示す平面図である。
本実施形態に係る部品内蔵基板10Eは、積層体90Eに設けられる個別導体パターン21E,22Eの構成が、第5の実施形態に係る部品内蔵基板と異なる。他の構成は、第5の実施形態に係る部品内蔵基板10Dと同じである。したがって、本実施形態に特徴的な部分のみを具体的に説明する。
部品内蔵基板10Eは、個別導体パターン21E,22Eを備える。
個別導体パターン21Eは、配列された電子部品801−805の一方端の外部端子電極に近接するように形成されている。個別導体パターン21Eは、電子部品801−805の配列方向に沿って延びる共通導体と、電子部品801−805の端面間を結ぶ方向に延びる複数の導体指とが一体形成されてなる。導体指は、各電子部品801−805を配列方向において挟むように配置されている。
個別導体パターン22Eは、配列された電子部品801−805の他方端の外部端子電極に近接するように形成されている。個別導体パターン22Eは、電子部品801−805の配列方向に沿って延びる共通導体と、電子部品の端面間を結ぶ方向に延びる複数の導体指とが一体形成されてなる。導体指は、各電子部品801−805を配列方向において挟むように配置されている。
個別導体パターン21Eの導体指と個別導体パターン22Eの導体指は、所定のギャップで離間されている。具体的には、電子部品801における電子部品802側と反対側に配置された個別導体パターン21Eの導体指と個別導体パターン22Eの導体指は、ギャップG21で離間されている。電子部品801と電子部品802との間に配置された個別導体パターン21Eの導体指と個別導体パターン22Eの導体指は、ギャップG22で離間されている。電子部品802と電子部品803との間に配置された個別導体パターン21Eの導体指と個別導体パターン22Eの導体指は、ギャップG23で離間されている。電子部品803と電子部品804の間に配置された個別導体パターン21Eの導体指と個別導体パターン22Eの導体指は、ギャップG24で離間されている。電子部品804と電子部品805の間に配置された個別導体パターン21Eの導体指と個別導体パターン22Eの導体指は、ギャップG25で離間されている。電子部品805における電子部品804側と反対側に配置された個別導体パターン21Eの導体指と個別導体パターン22Eの導体指は、ギャップG26で離間されている。
ギャップG21,G22,G23,G24,G25,G26の少なくとも1つは、電子部品の端面間を結ぶ方向において、異なる位置に配置されている。このような構成とすることによって、ギャップG21,G22,G23,G24,G25,G26が電子部品の端面間を結ぶ方向において同じ位置にある態様(一直線上に並ぶ態様)よりも、樹脂流動を抑制することができる。
なお、ギャップG21,G22,G23,G24,G25,G26は、電子部品の端面間を結ぶ方向において、それぞれに異なる位置であるとよりよい。
次に、本発明の第7の実施形態に係る部品内蔵基板について、図を参照して説明する。図9は、本発明の第7の実施形態に係る部品内蔵基板の構造を示す部分分解斜視図である。
本実施形態に係る部品内蔵基板10Fは、第6の実施形態に係る部品内蔵基板10Eの個別導体パターンを有する層を複数層積層した構成である。他の構成は、第6の実施形態に係る部品内蔵基板10Eと同じである。したがって、本実施形態に特徴的な部分のみを具体的に説明する。
部品内蔵基板10Fは、絶縁体層901F,902F,903Fを厚み方向に積層した構成を有する。
絶縁体層901Fには、開口911F,912F,913Fが設けられている。絶縁体層902Fには、開口921F,922F,923Fが設けられている。絶縁体層903Fには、開口931F,932F,933Fが設けられている。開口911F,921F,931Fからなる孔には、電子部品801が配置される。開口912F,922F,932Fからなる孔には、電子部品802が配置される。開口913F,923F,933Fからなる孔には、電子部品803が配置される。この構成により、電子部品801,802,803は、積層体90Fの一方向に沿って配列して配置される。
絶縁体層901Fには、個別導体パターン21F(1),22F(1)が形成されている。絶縁体層901Fを積層方向に視て、個別導体パターン21F(1),22F(1)は、電子部品801,802,803を囲むように形成されている。個別導体パターン21F(1),22F(1)は、電子部品の外部端子電極が並ぶ方向にギャップG21(1),G22(1),G23(1),G24(1)を介して配置されている。ギャップG21(1),G22(1),G23(1),G24(1)の少なくとも1つは、電子部品の外部端子電極が並ぶ方向において異なる位置に配置されている。
絶縁体層902Fには、個別導体パターン21F(2),22F(2)が形成されている。絶縁体層902Fを積層方向に視て、個別導体パターン21F(2),22F(2)は、電子部品801,802,803を囲むように形成されている。個別導体パターン21F(2),22F(2)は、電子部品の外部端子電極が並ぶ方向にギャップG21(2),G22(2),G23(2),G24(2)を介して配置されている。ギャップG21(2),G22(2),G23(2),G24(2)の少なくとも1つは、電子部品の外部端子電極が並ぶ方向において異なる位置に配置されている。
絶縁体層903Fには、個別導体パターン21F(3),22F(3)が形成されている。絶縁体層903Fを積層方向に視て、個別導体パターン21F(3),22F(3)は、電子部品801,802,803を囲むように形成されている。個別導体パターン21F(3),22F(3)は、電子部品の外部端子電極が並ぶ方向にギャップG21(3),G22(3),G23(3),G24(3)を介して配置されている。ギャップG21(3),G22(3),G23(3),G24(3)の少なくとも1つは、電子部品の外部端子電極が並ぶ方向において異なる位置に配置されている。
さらに、ギャップG21(1),G21(2),G21(3)の少なくとも1つは、電子部品の外部端子電極が並ぶ方向において異なる位置に配置されている。すなわち、電子部品の配列方向および絶縁体層の積層方向に近接するギャップG22(1),G22(2),G22(3)の少なくとも1つは、電子部品の外部端子電極が並ぶ方向において、これらの内の他のギャップと異なる位置に配置されている。
ギャップG23(1),G23(2),G23(3)の少なくとも1つは、電子部品の外部端子電極が並ぶ方向において異なる位置に配置されている。すなわち、電子部品の配列方向および絶縁体層の積層方向に近接するギャップG23(1),G23(2),G23(3)の少なくとも1つは、電子部品の外部端子電極が並ぶ方向において、これらの内の他のギャップと異なる位置に配置されている。
ギャップG24(1),G24(2),G24(3)の少なくとも1つは、電子部品の外部端子電極が並ぶ方向において異なる位置に配置されている。すなわち、電子部品の配列方向および絶縁体層の積層方向に近接するギャップG24(1),G24(2),G24(3)の少なくとも1つは、電子部品の外部端子電極が並ぶ方向において、これらの内の他のギャップと異なる位置に配置されている。
このような構成とすることによって、樹脂流動をさらに抑制することができる。
なお、全てのギャップが電子部品の外部端子電極が並ぶ方向において異なる位置に配置されていることが好ましく、この構成によって、樹脂流動をさらに抑制することができる。
10,10A,10B,10C,10D,10E,10F:部品内蔵基板
20,20A,20B:枠状の導体パターン
21,21A,21D:第1個別導体パターン
22,22A,22D:第2個別導体パターン
211,212,221,222:個片パターン
21D,22D,23D,24D,211B,212B,213B,214B,215B,216B,21E,22E,21F(1)−21F(3),22F(1)−22F(3):個別導体パターン
31,32:外部接続導体
41,42:引き回し導体パターン
51,52,61,62:層間接続導体
80,80B,801,802,803,804,805:電子部品
81,81B:本体
821:第1外部端子電極
822:第2外部端子電極
821B,822B,823B,824B,825B,826B:外部端子電極
90,90D,90E,90F:積層体
901−907,901F−903F:絶縁体層

Claims (6)

  1. 複数の外部端子電極を備える電子部品と、
    熱可塑性樹脂からなる複数の絶縁体層を積層し、前記電子部品を内部に配置した状態で前記複数の絶縁体層を熱圧着してなる積層体と、
    を備える部品内蔵基板であって、
    前記積層体の積層方向に視て、前記電子部品の外周を略囲むように形成された枠状の導体パターンを備え、
    前記枠状の導体パターンは、前記外部端子電極毎に対応した複数の個別導体パターンからなり、
    各個別導体パターンは、それぞれに対応する外部端子電極に近接して配置されている、
    部品内蔵基板。
  2. 前記個別導体パターンは、接続導体を介して、対応する前記外部端子電極に接続されている、
    請求項1に記載の部品内蔵基板。
  3. 前記枠状の導体パターンは、前記積層方向に複数の層で配置されており、
    少なくとも1層の前記枠状の導体パターンは、前記積層方向における前記電子部品が配置されている範囲内の層に配置されている、
    請求項1または請求項2に記載の部品内蔵基板。
  4. 前記電子部品は、前記積層体の内部に複数個配置されており、
    複数の電子部品は、前記積層方向の略同じ位置に配置されており、
    前記複数の電子部品における同電位の複数の外部電極に対応する個別導体パターンは、一体化されている、
    請求項1乃至請求項3のいずれかに記載の部品内蔵基板。
  5. 前記複数の外部端子電極の第1外部端子電極に近接する第1個別導体パターンと、前記複数の外部端子電極の第2外部端子電極に近接する第2個別導体パターンとは、前記第1外部端子電極と前記第2外部端子電極とが並ぶ電極配列方向にギャップを介して配置されており、
    前記ギャップは、前記複数の電子部品の部品配列方向であって、前記積層方向に直交し、前記電極配列方向とは異なる方向である部品配列方向において、複数個設けられており、
    前記複数個のギャップの少なくとも1つは、これらの内の他のギャップに対して、前記電極配列方向における位置が異なる、
    請求項4に記載の部品内蔵基板。
  6. 前記第1個別導体パターンおよび前記第2個別導体パターンは、前記複数の絶縁体層にそれぞれ形成されており、
    前記複数の絶縁体層に形成された、前記部品配列方向および前記積層方向に近接するギャップのうち少なくとも1つは、前記電極配列方向における位置が異なる、
    請求項5に記載の部品内蔵基板。
JP2015535925A 2014-04-10 2015-02-09 部品内蔵基板 Active JP5817954B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015535925A JP5817954B1 (ja) 2014-04-10 2015-02-09 部品内蔵基板

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2014081192 2014-04-10
JP2014081192 2014-04-10
JP2014263755 2014-12-26
JP2014263755 2014-12-26
JP2015535925A JP5817954B1 (ja) 2014-04-10 2015-02-09 部品内蔵基板
PCT/JP2015/053468 WO2015156021A1 (ja) 2014-04-10 2015-02-09 部品内蔵基板

Publications (2)

Publication Number Publication Date
JP5817954B1 true JP5817954B1 (ja) 2015-11-18
JPWO2015156021A1 JPWO2015156021A1 (ja) 2017-04-13

Family

ID=54287602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015535925A Active JP5817954B1 (ja) 2014-04-10 2015-02-09 部品内蔵基板

Country Status (4)

Country Link
US (1) US9974185B2 (ja)
JP (1) JP5817954B1 (ja)
CN (1) CN205266048U (ja)
WO (1) WO2015156021A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD760230S1 (en) * 2014-09-16 2016-06-28 Daishinku Corporation Piezoelectric vibration device
JP6393566B2 (ja) * 2014-09-17 2018-09-19 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6388097B2 (ja) * 2016-05-18 2018-09-12 株式会社村田製作所 部品内蔵基板の製造方法
JP7005186B2 (ja) * 2017-06-28 2022-01-21 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210870A (ja) * 2004-12-28 2006-08-10 Matsushita Electric Ind Co Ltd 部品内蔵モジュール及びその製造方法
JP2008147254A (ja) * 2006-12-06 2008-06-26 Denso Corp 多層基板及び多層基板の製造方法
JP2013055109A (ja) * 2011-09-01 2013-03-21 Fujikura Ltd 部品内蔵基板およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006046461A1 (ja) * 2004-10-29 2006-05-04 Murata Manufacturing Co., Ltd. チップ型電子部品を内蔵した多層基板及びその製造方法
JP4876173B2 (ja) * 2008-01-25 2012-02-15 イビデン株式会社 多層配線板およびその製造方法
WO2012046829A1 (ja) 2010-10-08 2012-04-12 株式会社村田製作所 部品内蔵基板およびその製造方法
CN103460822B (zh) * 2011-04-04 2016-08-10 株式会社村田制作所 芯片元器件内置树脂多层基板及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210870A (ja) * 2004-12-28 2006-08-10 Matsushita Electric Ind Co Ltd 部品内蔵モジュール及びその製造方法
JP2008147254A (ja) * 2006-12-06 2008-06-26 Denso Corp 多層基板及び多層基板の製造方法
JP2013055109A (ja) * 2011-09-01 2013-03-21 Fujikura Ltd 部品内蔵基板およびその製造方法

Also Published As

Publication number Publication date
JPWO2015156021A1 (ja) 2017-04-13
WO2015156021A1 (ja) 2015-10-15
US20160157354A1 (en) 2016-06-02
CN205266048U (zh) 2016-05-25
US9974185B2 (en) 2018-05-15

Similar Documents

Publication Publication Date Title
CN103578743B (zh) 电容器部件及电容器部件安装结构体
JP5817954B1 (ja) 部品内蔵基板
US10622146B2 (en) Multilayer capacitor and electronic component device
JP6687115B2 (ja) Esd保護機能付き実装型複合部品
KR20120122590A (ko) 칩형 코일 부품
JP6528075B2 (ja) 積層コイル部品
JP2009130219A (ja) 積層コンデンサ
JP6273672B2 (ja) 積層貫通コンデンサ
JP2018056195A (ja) 電子部品
US20150136464A1 (en) Electronic Device
JP6102770B2 (ja) 高周波モジュール
JP6304376B2 (ja) 部品内蔵多層基板
JP2015046463A (ja) フレキシブル配線基板
JP2014207407A (ja) 積層コンデンサアレイ
US9101074B2 (en) Capacitor and multilayer circuit board using same
JP2009224502A (ja) 貫通コンデンサ
JP2013073951A (ja) 貫通コンデンサ内蔵多層基板及び貫通コンデンサ内蔵多層基板の実装構造
KR102183422B1 (ko) 적층 세라믹 커패시터
JP2020021754A (ja) 積層電子部品
US8802995B2 (en) Electronic component including multilayer substrate
JP2006128523A (ja) 複合コンデンサ
KR102627620B1 (ko) 캐패시터 및 이를 포함하는 회로기판
JP6701923B2 (ja) 可変インダクタンス回路
US20100309608A1 (en) Buried Capacitor Structure
JP5857871B2 (ja) 積層コンデンサ

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20150826

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150914

R150 Certificate of patent or registration of utility model

Ref document number: 5817954

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150