CN110739301B - 一种扩散电阻的版图结构 - Google Patents

一种扩散电阻的版图结构 Download PDF

Info

Publication number
CN110739301B
CN110739301B CN201910858061.4A CN201910858061A CN110739301B CN 110739301 B CN110739301 B CN 110739301B CN 201910858061 A CN201910858061 A CN 201910858061A CN 110739301 B CN110739301 B CN 110739301B
Authority
CN
China
Prior art keywords
diffusion
resistor
mos transistor
layout structure
diffusion resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910858061.4A
Other languages
English (en)
Other versions
CN110739301A (zh
Inventor
熊俊
朱敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Elownipmicroelectronics Beijing Co ltd
Original Assignee
Elownipmicroelectronics Beijing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elownipmicroelectronics Beijing Co ltd filed Critical Elownipmicroelectronics Beijing Co ltd
Priority to CN201910858061.4A priority Critical patent/CN110739301B/zh
Publication of CN110739301A publication Critical patent/CN110739301A/zh
Application granted granted Critical
Publication of CN110739301B publication Critical patent/CN110739301B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种扩散电阻的版图结构，版图结构包括：阱、位于阱内的扩散区和多叉指MOS晶体管，多叉指MOS晶体管包括：多个平行分布的条状栅极、多个源极和多个漏极，多个条状栅极将扩散区隔成多个扩散区域，多个源极和多个漏极交替分布于多个扩散区域内；多叉指MOS晶体管的相邻两个栅极中间的扩散区域构成一个电阻单元，所有电阻单元通过金属导线连接构成扩散电阻；多叉指MOS晶体管的栅极连接高/低电位，用以使多叉指MOS晶体管工作在截止区。本发明的扩散电阻的版图结构，可以减小扩散电阻的版图面积，进而减小芯片面积降低芯片成本。

Description

一种扩散电阻的版图结构
技术领域
本发明涉及集成电路领域，具体涉及一种扩散电阻的版图结构。
背景技术
在集成电路中，电阻是一种无源器件，它的阻值通过以下公式计算得到：(电阻长度/电阻宽度)*方块阻值。当PMOS/NMOS工作在截止区，用PMOS/NMOS的源端和漏端来实现扩散电阻的功能；扩散电阻的长度就是PMOS/NMOS的宽度减去两端接触孔的高度，扩散电阻的宽度就是PMOS/NMOS的两个相邻栅极之间的间距，扩散电阻的方块阻值是由制造过程中注入的材料和浓度来决定的，该参数由晶圆代工厂提供。
在集成电路中，扩散电阻有两种形式，P型扩散电阻和N型扩散电阻；P型扩散电阻是在N阱里面，p扩散电阻覆盖p型注入，两端用接触孔接出来，电阻的有效部分是两端接触孔间的部分；N型扩散电阻是在P阱里面，n扩散电阻覆盖n型注入，两端用接触孔接出来，电阻的有效部分是两端接触孔间的部分；一般电阻的左右两端还会加上假的单元用来提高器件的匹配。
由于是扩散电阻，所以制作的时候会产生比较大的误差，而且在版图上面需要的面积比较大，从而导致芯片面积较大，进而导致芯片成本较高。因此，研究一种能减小芯片面积降低芯片成本的电阻的新型版图结构在集成电路领域具有重要意义。
发明内容
针对现有技术中存在的缺陷，本发明的目的在于提供一种扩散电阻的版图结构，减小扩散电阻的版图面积，进而减小芯片面积降低芯片成本。
为实现上述目的，本发明采用的技术方案如下：
一种扩散电阻的版图结构，所述版图结构包括：阱、位于所述阱内的扩散区和多叉指MOS晶体管，所述多叉指MOS晶体管包括：多个平行分布的条状栅极、多个源极和多个漏极，所述多个条状栅极将所述扩散区隔成多个扩散区域，所述多个源极和所述多个漏极交替分布于所述多个扩散区域内；
所述多叉指MOS晶体管的相邻两个栅极中间的扩散区域构成一个电阻单元，所有电阻单元通过金属导线连接构成扩散电阻；
所述多叉指MOS晶体管的栅极连接高/低电位，用以使所述多叉指MOS晶体管工作在截止区，所述多叉指MOS晶体管的源极和漏极两端均设置有接触孔；
所述多叉指MOS晶体管两端的接触孔通过金属导线连接出来作为所述扩散电阻的两端，所述阱为所述扩散电阻的第三端且连接高/低电位。
进一步，如上所述的一种扩散电阻的版图结构，所述多个扩散区域中最左边和最右边的两个扩散区域用于作为所述扩散电阻的假电阻单元。
进一步，如上所述的一种扩散电阻的版图结构，所述版图结构还包括：覆盖所述多叉指MOS晶体管的电阻识别层，所述电阻识别层的高度为所述扩散电阻的长度，用于计算所述扩散电阻的阻值。
进一步，如上所述的一种扩散电阻的版图结构，所述扩散单元的长度为所述多叉指MOS晶体管的源极/漏极两端的接触孔之间的距离，所述电阻单元的宽度为所述多叉指MOS晶体管的相邻两个栅极之间的距离。
进一步，如上所述的一种扩散电阻的版图结构，若所述多叉指MOS晶体管为PMOS晶体管，则所述多叉指MOS晶体管的栅极连接高电位，所述阱为N阱且作为所述扩散电阻的第三端连接高电位。
进一步，如上所述的一种扩散电阻的版图结构，若所述多叉指MOS晶体管为NMOS晶体管，则所述多叉指MOS晶体管的栅极连接低电位，所述阱为P阱且作为所述扩散电阻的第三端连接低电位。
进一步，如上所述的一种扩散电阻的版图结构，当所述多叉指MOS晶体管的叉指数为2n时，n为正整数，2n个平行分布条状栅极将所述扩散区隔成2n+1个扩散区域，源极和漏极交替分布于2n+1个扩散区域内，2n个栅极连接高电位，中间的2n-1个扩散区域构成2n-1个电阻单元，2n-1个电阻单元通过金属导线连接构成扩散电阻，最左边和最右边呈对角分布的两个接触孔通过金属导线连接出来作为所述扩散电阻的两端，所述阱为所述扩散电阻的第三端且连接高/低电位。
进一步，如上所述的一种扩散电阻的版图结构，最左边和最右边的扩散区域内均为源极且作为假电阻单元。
进一步，如上所述的一种扩散电阻的版图结构，当所述多叉指MOS晶体管的叉指数为2n+1时，n为正整数，2n+1个平行分布条状栅极将所述扩散区隔成2n+2个扩散区域，源极和漏极交替分布于2n+2个扩散区域内，2n+1个栅极连接低电位，中间的2n个扩散区域构成2n个电阻单元，2n个电阻单元通过金属导线连接构成扩散电阻，最左边和最右边呈对角分布的两个接触孔通过金属导线连接出来作为所述扩散电阻的两端，所述阱为所述扩散电阻的第三端且连接高/低电位。
进一步，如上所述的一种扩散电阻的版图结构，最左边的扩散区域内为源极，最右边的扩散区域内为漏极，均作为假电阻单元。
本发明的有益效果在于：本发明采用自对准工艺的MOS晶体管，用finger＝n这种形式排列的MOS管可以很精准的控制扩散电阻的宽度，可以显著的提高由于工艺制造引起的器件匹配。本发明的扩散电阻是由MOS晶体管工作在截止区形成的，因此两个扩散电阻之间的间距是由MOS管的长度来决定的，随着目前工艺的提升，MOS晶体管的长度可以做到越来越小，而且不用担心由于扩散电阻之间空间太小而引起DRC错误，可以很显著的减小扩散电阻的面积，从而减小整个芯片的面积。本发明的扩散电阻的方块阻值比较大，且不用像POLY电阻那样需要增加额外的光罩，所以在特定的电路条件下使用扩散电阻可以降低芯片的成本，提高芯片的性能。
附图说明
图1为本发明实施例中提供的现有的扩散电阻版图结构示意图；
图2为本发明实施例中提供的一种扩散电阻的版图结构示意图；
图3为本发明实施例中提供的标准N型扩散电阻版图与图2的N型扩散电阻版图的对比图。
图1中：①-假电阻单元，②-扩散区，③-P阱，④-N阱，⑤-接触孔，⑥-N型注入，⑦-P型注入；
图2中：1-源极，2-栅极，3-漏极，4-接触孔，5-金属导线，6-扩散区，7-电阻识别层，8-扩散电阻的第三端。
具体实施方式
下面结合说明书附图与具体实施方式对本发明做进一步的详细说明。
在集成电路中，扩散电阻有两种形式，P型扩散电阻和N型扩散电阻。如图1所示，左边是N型扩散电阻的画法，右图为P型扩散电阻的画法。P型扩散电阻是在N阱④里面，p扩散电阻覆盖p型注入⑦，两端用接触孔接出来，电阻的有效部分是两端接触孔间的部分。N型扩散电阻是在P阱③里面，n扩散电阻覆盖n型注入⑥，两端用接触孔⑤接出来，电阻的有效部分是扩散区②内两端接触孔间的部分。一般电阻的左右两端还会加上dummy(假电阻单元①)用来提高器件的匹配。
在模拟集成电路中，芯片的成本是一个很重要的因素，成本低的芯片在市场上的竞争优势很大。要降低芯片的成本，一是减小芯片的面积，二是降低制造硅片的成本(减少使用的光罩数量)。本发明提供一种扩散电阻的版图结构及构建方法，可以很显著的减小扩散电阻的面积，从而减小整个芯片的面积，由于扩散电阻的方块阻值比较大，且不用像POLY电阻那样需要增加额外的光罩，所以在特定的电路条件下用扩散电阻可以降低芯片的成本。
如图2所示，一种扩散电阻的版图结构，版图结构包括：阱、位于阱内的扩散区和多叉指MOS晶体管，多叉指MOS晶体管包括：多个平行分布的条状栅极、多个源极和多个漏极，多个条状栅极将扩散区隔成多个扩散区域，多个源极和多个漏极交替分布于多个扩散区域内；
多叉指MOS晶体管的相邻两个栅极中间的扩散区域构成一个电阻单元，所有电阻单元通过金属导线连接构成扩散电阻；
多叉指MOS晶体管的栅极连接高/低电位，用以使多叉指MOS晶体管工作在截止区，多叉指MOS晶体管的源极和漏极两端均设置有接触孔；
多叉指MOS晶体管两端的接触孔通过金属导线连接出来作为扩散电阻的两端，阱为扩散电阻的第三端且连接高/低电位。
多个扩散区域中最左边和最右边的两个扩散区域用于作为扩散电阻的假电阻单元。
版图结构还包括：覆盖多叉指MOS晶体管的电阻识别层，电阻识别层的高度为扩散电阻的长度，用于计算扩散电阻的阻值。
扩散单元的长度为多叉指MOS晶体管的源极/漏极两端的接触孔之间的距离，电阻单元的宽度为多叉指MOS晶体管的相邻两个栅极之间的距离。
若多叉指MOS晶体管为PMOS晶体管，则多叉指MOS晶体管的栅极连接高电位，阱为N阱且作为扩散电阻的第三端连接高电位。
若多叉指MOS晶体管为NMOS晶体管，则多叉指MOS晶体管的栅极连接低电位，阱为P阱且作为扩散电阻的第三端连接低电位。
当所述多叉指MOS晶体管的叉指数为2n时，n为正整数，2n个平行分布条状栅极将所述扩散区隔成2n+1个扩散区域，源极和漏极交替分布于2n+1个扩散区域内，2n个栅极连接高电位，中间的2n-1个扩散区域构成2n-1个电阻单元，2n-1个电阻单元通过金属导线连接构成扩散电阻，最左边和最右边呈对角分布的两个接触孔通过金属导线连接出来作为所述扩散电阻的两端，所述阱为所述扩散电阻的第三端且连接高/低电位。最左边和最右边的扩散区域内均为源极且作为假电阻单元。
当所述多叉指MOS晶体管的叉指数为2n+1时，n为正整数，2n+1个平行分布条状栅极将所述扩散区隔成2n+2个扩散区域，源极和漏极交替分布于2n+2个扩散区域内，2n+1个栅极连接低电位，中间的2n个扩散区域构成2n个电阻单元，2n个电阻单元通过金属导线连接构成扩散电阻，最左边和最右边呈对角分布的两个接触孔通过金属导线连接出来作为所述扩散电阻的两端，所述阱为所述扩散电阻的第三端且连接高/低电位。最左边的扩散区域内为源极，最右边的扩散区域内为漏极，均作为假电阻单元。
本发明采用的MOS管制造时采用的是自对准工艺，是目前最标准的工艺流程，所以用finger＝n这种形式排列的多叉指MOS管就可以很精准的控制扩散电阻的宽度，可以显著的提高由于工艺制造引起的器件匹配。由于该电阻是由MOS管工作在截止区来形成的，因此两个扩散电阻单元之间的间距是由MOS管的长度来决定的，随着目前工艺的提升，MOS管的长度可以做到越来越小，而且不用担心由于扩散电阻之间空间太小而引起DRC(设计规则检查)错误，这样就可以很显著的减小扩散电阻的面积，从而减小整个芯片的面积。由于扩散电阻的方块阻值比较大，且不用像POLY电阻那样需要增加额外的光罩，所以在特定的电路条件下用扩散电阻可以降低芯片的成本，提高芯片的性能。
实施例一
本发明的扩散电阻是在MOS晶体管上面形成的，而MOS晶体管是一种四端器件，由栅、源、漏、衬底组成，MOS晶体管包括PMOS和NMOS两种类型。将PMOS(NMOS)晶体管的栅极接到高(低)电位，可以使得PMOS(NMOS)晶体管工作在截止区，这时PMOS(NMOS)晶体管的栅极下面就不会形成沟道，源极和漏极就可以独立用来作为扩散电阻。由于MOS晶体管的一致性比较高，因此可以提高该扩散电阻的制造精度。
如图2所示，在MOS晶体管的源极1和漏极3的两端放置接触孔4，用金属导线5连接出来作为扩散电阻的两端。扩散电阻的长度L就是MOS晶体管的源极/漏极两端接触孔4之间的距离，用电阻识别层7覆盖，电阻识别层7的高度就是该扩散电阻的长度L，电阻识别层7用于提取扩散电阻的L参数，计算电阻阻值。扩散电阻由多个电阻单元连接组成，一个电阻单元的长度就是扩散电阻的长度L，一个电阻单元的宽度W就是MOS晶体管的相邻两个栅极2之间的间距。一个电阻单元的阻值为：(L/W)*方块阻值；当n(n为正整数)个电阻串联时，总电阻阻值为：一个电阻单元的阻值*n；当n个电阻并联时，总电阻阻值为：一个电阻单元的阻值/n。该扩散电阻属于三端电阻，用金属导线5将扩散电阻的两端的接触孔4连接出来作为扩散电阻的两端，N阱/P阱就是扩散电阻的第三端8，如果采用PMOS晶体管，则扩散电阻的第三端8是N阱，需要连接到高电位，如果采用NMOS晶体管，则扩散电阻的第三端8是P阱，需要连接到低电位，这样就会形成一个反偏的二极管，从而对扩散电阻起到隔离的作用。由于扩散电阻之间的间距比较小，因而可以提高电阻的匹配性能。在对电阻阻值要求比较大的电路中，本发明的扩散电阻比较实用。
如图2所示，图中是SEGMENT＝19的一个扩散电阻(19个电阻单元串联)，要得到一个SEGMENT＝19的扩散电阻，需要用一个叉指数是20的MOS晶体管来形成该电阻。由于该扩散电阻是利用MOS晶体管的源极和漏极形成的，因此就必须运用MOS晶体管的叉指结构来实现。图中总共有20个叉指(即20个栅极)，这样就可以将扩散区6分成21个扩散区域，源极1栅极2漏极3的排列方式如图2中标示，从左到右分别是源极1、栅极2、漏极3、栅极2、源极1……栅极2、漏极3、栅极2、源极1(当叉指数为奇数时，该电阻最左边和最右边用作dummy假电阻单元的分别是源极1、漏极3；当叉指数为偶数时，该电阻最左边和最右边用作dummy假电阻单元的分别是源极1、源极1)，其中两根栅极2中间的扩散区域(源极或者漏极)就可以形成一个电阻单元，最左边和最右边的两个源极1(考虑到匹配和精度问题)用来做另外19个电阻单元的dummy假电阻单元，剩下的19个电阻单元就可以通过金属导线5连接起来形成一个大的扩散电阻(如果电阻阻值需求更大的话可以将MOS晶体管的叉指数增加)，这个大的扩散电阻的两端分别接到A和B。
需要说明的是，本发明的电阻可以通过金属导线5的连接实现电阻串联和并联等不同的连接方式。
如图3所示，上半部分是标准N型扩散电阻版图，下半部分是采用图2所示的版图设计的N型扩散电阻版图。两个电阻都是扩散区6A内的19个宽度和长度相同的电阻单元串联而成，通过对比可以明显看出，本发明的版图面积比标准版图面积小了近50％，采用本发明的版图结构能够有效减少版图面积，从而减少芯片面积和芯片成本。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其同等技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种扩散电阻的版图结构，其特征在于，所述版图结构包括：阱、位于所述阱内的扩散区和多叉指MOS晶体管，所述多叉指MOS晶体管包括：多个平行分布的条状栅极、多个源极和多个漏极，所述多个平行分布的条状栅极将所述扩散区隔成多个扩散区域，所述多个源极和所述多个漏极交替分布于所述多个扩散区域内；
所述多叉指MOS晶体管的相邻两个栅极中间的扩散区域构成一个电阻单元，所有电阻单元通过金属导线连接构成扩散电阻；
所述多叉指MOS晶体管的栅极连接高电位或低电位，用以使所述多叉指MOS晶体管工作在截止区，所述多叉指MOS晶体管的源极和漏极两端均设置有接触孔；
所述多叉指MOS晶体管两端的接触孔通过金属导线连接出来作为所述扩散电阻的两端，所述阱为所述扩散电阻的第三端且连接相应的高电位或低电位。
2.根据权利要求1所述的一种扩散电阻的版图结构，其特征在于，所述多个扩散区域中最左边和最右边的两个扩散区域用于作为所述扩散电阻的假电阻单元。
3.根据权利要求1所述的一种扩散电阻的版图结构，其特征在于，所述版图结构还包括：覆盖所述多叉指MOS晶体管的电阻识别层，所述电阻识别层的高度为所述扩散电阻的长度，用于计算所述扩散电阻的阻值。
4.根据权利要求3所述的一种扩散电阻的版图结构，其特征在于，所述扩散电阻的长度为所述多叉指MOS晶体管的源极/漏极两端的接触孔之间的距离，所述电阻单元的宽度为所述多叉指MOS晶体管的相邻两个栅极之间的距离。
5.根据权利要求3所述的一种扩散电阻的版图结构，其特征在于，若所述多叉指MOS晶体管为PMOS晶体管，则所述多叉指MOS晶体管的栅极连接高电位，所述阱为N阱且作为所述扩散电阻的第三端连接高电位。
6.根据权利要求3所述的一种扩散电阻的版图结构，其特征在于，若所述多叉指MOS晶体管为NMOS晶体管，则所述多叉指MOS晶体管的栅极连接低电位，所述阱为P阱且作为所述扩散电阻的第三端连接低电位。
7.根据权利要求1-6任一项所述的一种扩散电阻的版图结构，其特征在于，当所述多叉指MOS晶体管的叉指数为2n时，n为正整数，2n个平行分布条状栅极将所述扩散区隔成2n+1个扩散区域，源极和漏极交替分布于2n+1个扩散区域内，2n个栅极连接高电位，中间的2n-1个扩散区域构成2n-1个电阻单元，2n-1个电阻单元通过金属导线连接构成扩散电阻，最左边和最右边呈对角分布的两个接触孔通过金属导线连接出来作为所述扩散电阻的两端，所述阱为所述扩散电阻的第三端且连接高/低电位。
8.根据权利要求7所述的一种扩散电阻的版图结构，其特征在于，最左边和最右边的扩散区域内均为源极且作为假电阻单元。
9.根据权利要求1-6任一项所述的一种扩散电阻的版图结构，其特征在于，当所述多叉指MOS晶体管的叉指数为2n+1时，n为正整数，2n+1个平行分布条状栅极将所述扩散区隔成2n+2个扩散区域，源极和漏极交替分布于2n+2个扩散区域内，2n+1个栅极连接低电位，中间的2n个扩散区域构成2n个电阻单元，2n个电阻单元通过金属导线连接构成扩散电阻，最左边和最右边呈对角分布的两个接触孔通过金属导线连接出来作为所述扩散电阻的两端，所述阱为所述扩散电阻的第三端且连接高/低电位。
10.根据权利要求9所述的一种扩散电阻的版图结构，其特征在于，最左边的扩散区域内为源极，最右边的扩散区域内为漏极，均作为假电阻单元。
CN201910858061.4A 2019-09-11 2019-09-11 一种扩散电阻的版图结构 Active CN110739301B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910858061.4A CN110739301B (zh) 2019-09-11 2019-09-11 一种扩散电阻的版图结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910858061.4A CN110739301B (zh) 2019-09-11 2019-09-11 一种扩散电阻的版图结构

Publications (2)

Publication Number Publication Date
CN110739301A CN110739301A (zh) 2020-01-31
CN110739301B true CN110739301B (zh) 2021-11-16

Family

ID=69267583

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910858061.4A Active CN110739301B (zh) 2019-09-11 2019-09-11 一种扩散电阻的版图结构

Country Status (1)

Country Link
CN (1) CN110739301B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60244058A (ja) * 1984-05-18 1985-12-03 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
CN1505144A (zh) * 2002-11-29 2004-06-16 华邦电子股份有限公司 电源总线静电放电保护装置与方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4982921B2 (ja) * 2001-03-05 2012-07-25 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2007242660A (ja) * 2006-03-06 2007-09-20 Renesas Technology Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60244058A (ja) * 1984-05-18 1985-12-03 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
CN1505144A (zh) * 2002-11-29 2004-06-16 华邦电子股份有限公司 电源总线静电放电保护装置与方法

Also Published As

Publication number Publication date
CN110739301A (zh) 2020-01-31

Similar Documents

Publication Publication Date Title
EP0006958B1 (en) Complementary mis-semiconductor integrated circuits
CN100461413C (zh) 横向双极结型晶体管
CN102779806B (zh) 为拼接单元加入去耦功能
JP5092263B2 (ja) デカップリングコンデンサ及び半導体集積回路装置
CN105390492B (zh) 半导体器件
US6767779B2 (en) Asymmetrical MOSFET layout for high currents and high speed operation
US9379098B2 (en) Electrostatic discharge protection circuit including a distributed diode string
US4701777A (en) Gate array type semiconductor integrated circuit device
JPH0334659B2 (zh)
US8373255B2 (en) Diode for adjusting pin resistance of a semiconductor device
CN110739301B (zh) 一种扩散电阻的版图结构
US6713820B2 (en) Semiconductor device
US4237472A (en) High performance electrically alterable read only memory (EAROM)
CN106952946B (zh) 一种过渡区结构
US7847324B2 (en) MOS transistor and semiconductor integrated circuit
DE3924930C2 (de) MOS Halbleitervorrichtung
JPH01211945A (ja) 半導体装置
CN113964195A (zh) 去耦合电容电路结构版图
CN112614824A (zh) 电阻单元及采用该电阻单元的高精度电阻和采样电路
DE4341170A1 (de) ESD-Schutzstruktur für integrierte Schaltungen
WO2004030106A2 (en) A semiconductor device with sense structure
KR0175402B1 (ko) 전력반도체 소자 및 그 제조방법
CN201213133Y (zh) 一种更均匀导通的电容耦合静电放电防护器件
CN215578579U (zh) 一种用于集成电路的新型蛇形mos器件
CN110534512B (zh) 一种抗闩锁版图结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant