KR100607806B1 - 직류 컨버터의 출력 이득 균일도 개선 방법 - Google Patents
직류 컨버터의 출력 이득 균일도 개선 방법 Download PDFInfo
- Publication number
- KR100607806B1 KR100607806B1 KR1020040118255A KR20040118255A KR100607806B1 KR 100607806 B1 KR100607806 B1 KR 100607806B1 KR 1020040118255 A KR1020040118255 A KR 1020040118255A KR 20040118255 A KR20040118255 A KR 20040118255A KR 100607806 B1 KR100607806 B1 KR 100607806B1
- Authority
- KR
- South Korea
- Prior art keywords
- converter
- output gain
- isolation layer
- uniformity
- improving
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
Abstract
본 발명은 직류 컨버터의 출력 이득 균일도 개선 방법에 관한 것이다.
본 발명의 직류 컨버터의 출력 이득 균일도 개선 방법은 출력 이득의 균일도를 개선하기 위한 저항의 배치 방법에 있어서, 실리콘 기판상에 저항 R1, R2, 소자분리층 및 능동 더미 형성 영역을 정의하는 단계; 상기 실리콘 기판 상에 상기 소자분리층을 형성할 영역 사이에 능동 마스크로 능동 더미 패턴을 형성하는 단계; 상기 실리콘 기판 상에 소자분리층을 형성하는 단계; 상기 소자분리층 상부에 폴리 저항 R1 및 R2를 형성하는 단계를 포함하여 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 직류 컨버터의 출력 이득 균일도 개선 방법은 저항과 저항사이의 공간에 소자분리층 깊이 이상의 스페이스를 가지는 능동 더미(Active Dummy)를 적용함으로써 저항의 폭 균일도가 개선되는 장점이 있고, 이로 인한 DC 컨버터 출력 이득이 균일해지는 효과가 있으며, 소자의 신뢰성이 향상되고 제품의 수율이 향상되는 효과가 있다.
능동더미, 직류컨버터, 출력이득, 균일도
Description
도 1은 종래의 DC-DC 컨버터의 저항 배치도.
도 2는 종래의 DC-DC 컨버터의 저항 단면도.
도 3은 본 발명의 저항 배치도.
도 4는 본 발명의 저항 형성 단면도.
도 5는 본 발명의 저항 형성 단면도.
본 발명은 직류 컨버터의 출력 이득 균일도 개선 방법에 관한 것으로, 보다 자세하게는 DC 컨버터의 저항과 저항사이의 공간에 소자분리층 깊이 이상의 스페이스를 가지는 능동 더미(Active Dummy)를 적용하여 DC 컨버터 저항의 폭 균일도를 개선하고, 이로 인한 DC 컨버터 출력 이득이 균일해지도록 하는 직류 컨버터의 출력 이득 균일도 개선 방법에 관한 것이다.
일반적으로 수동소자를 제조함에 있어 아날로그 소자의 잡음(Noise) 마진(Margin)을 증가 시키기 위하여 넓은 STI(Shallow trench isolation) 상부에 배치하게 되는데, 이 때 STI 공정과정 중 STI 화학기계적연마(Chemical mechanical planarisation; 이하 CMP라 칭함)시 디싱(Dishing)이 발생하게 되고, 이로 인하여 상부에 형성되는 수동소자의 특성을 결정하는 라인(Line)의 폭(Width)이 변하게 되어 그 특성이 목표치(target)와 차이를 보이게 되어 원하는 회로(Circuit)의 특성에 문제를 야기하게 된다.
DC 컨버터(converter)의 경우 도 1과 같이 출력 이득(Output Gain)을 R1저항과 R2 저하의 비율에 의해서 결정되는데, 이득(Gain)은 (R1+R2)/R2와 같으며, 여기에 사용되는 수동소자 저항(Resistor)은 잡음 영향(Noise effect)을 제거하기 위하여 STI 상부에 위치하게 된다. 그런데, STI 공정(Process) 과정 중 STI 공정에서 넓은 STI의 경우 CMP 디싱이 도 2와 같이 발생하게 되고 이후 저항을 정의하는 과정에서 R1지역과 R2 지역의 저항 폭이 달라지면서 R1과 R2의 비율이 달라져서 결국 DC 컨버터의 출력 이득이 목표치와 달라지게 되고 또한 웨이퍼 내부에서의 디싱 정도에 따라서 이득 변동이 발생하게 된다.
본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, DC 컨버터의 저항과 저항사이의 공간에 소자분리층 깊이 이상의 스페이스를 가지는 능동 더미(Active Dummy)를 적용하여 DC 컨버터 저항의 폭 균일도를 개선하 고, 이로 인한 DC 컨버터 출력 이득이 균일해지도록 하는 직류 컨버터의 출력 이득 균일도 개선 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 출력 이득의 균일도를 개선하기 위한 저항의 배치 방법에 있어서, 실리콘 기판상에 저항 R1, R2, 소자분리층 및 능동 더미 형성 영역을 정의하는 단계; 상기 실리콘 기판 상에 상기 소자분리층을 형성할 영역 사이에 능동 마스크로 능동 더미 패턴을 형성하는 단계; 상기 실리콘 기판 상에 소자분리층을 형성하는 단계; 상기 소자분리층 상부에 폴리 저항 R1 및 R2를 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 직류 컨버터의 출력 이득 균일도 개선 방법을 포함하여 이루어진 직류 컨버터의 출력 이득 균일도 개선 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 3은 본 발명의 저항 배치도를 나타낸 것이다. 즉, DC 컨버터의 수동소자로 사용되는 저항(100)을 형성하기 위한 배치도이다. 상기 배치는 STI CMP시 디싱을 방지하기 위하여 저항(100)과 저항(100)사이에 능동 더미(Active Dummy)(110) 패턴(Pattern)을 형성하게 하는 것이다. 이때 능동 더미(110)와 저항 (100)사이의 스페이스(space)(S)는 최소한 STI 깊이(Depth)보다는 크게 배치를 하여 능동 더미에 의한 커플링 잡음(Coupling noise)으로 인한 문제를 해결하는 것이 바람직하다.
도 4는 본 발명의 저항 형성 단면도를 나타낸 것이다. 즉, 도 4는 도 3에 도시된 능동 더미(110)를 포함한 능동 마스크(Active mask)를 이용하여 STI 공정을 완료한 후의 단면도이다. 이때 수동소자가 형성되는 넓은 STI 지역은 능동 더미(110)로 인하여 CMP 디싱 현상이 발생하지 않게 된다.
도 5는 본 발명의 저항 형성 단면도로서, 도 4의 STI(130)상부위에 폴리(Poly) 저항(140) R1 및 R2를 형성한 후의 단면도이다. 이때 형성되는 폴리 저항은 STI(130)와의 겹침(Overlap)(S) 간격(Spacing)이 STI 깊이(Depth)(D)보다 크거나 같게 하여 수동소자가 능동 더미(110)로 인한 잡음을 줄여주는 것이 바람직하다.
본 발명의 직류 컨버터의 출력 이득 균일도 개선 방법은 다음과 같은 절차로 수행된다. 우선, 실리콘 기판상에 저항 R1, R2, 소자분리층 및 능동 더미 형성 영역을 정의하고, 상기 실리콘 기판 상에 상기 소자분리층을 형성할 영역 사이에 능동 마스크로 능동 더미 패턴을 형성하게 된다. 다음으로 상기 실리콘 기판 상에 소자분리층을 STI 공정을 통해 형성하게 된다. 마지막으로 상기 소자분리층 상부에 폴리 저항 R1 및 R2를 형성하는 단계를 거쳐 STI 공정과정 중 STI 화학기계적연마(CMP)시 디싱(Dishing)이 발생하게 되고, 이로 인하여 상부에 형성되는 수동소자의 특성을 결정하는 라인(Line)의 폭(Width)이 변동을 막아 저항 선폭의 균일도 및 그로 인한 출력의 균일도를 개선하게 된다.
상기와 같은 과정을 통해 수동소자의 선폭을 일정하게 하여 R1과 R2의 비율을 일정하게 하고, 이는 DC 컨버터의 출력 이득을 목표치에 맞추게 된다. 또한 웨이퍼 내부에서의 저항의 선폭 균일도를 개선함으로써 출력 이득의 균일도도 개선되 게 된다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
본 발명의 직류 컨버터의 출력 이득 균일도 개선 방법은 저항과 저항사이의 공간에 소자분리층 깊이 이상의 스페이스를 가지는 능동 더미(Active Dummy)를 적용함으로써 저항의 폭 균일도가 개선되는 장점이 있고, 이로 인한 DC 컨버터 출력 이득이 균일해지는 효과가 있으며, 소자의 신뢰성이 향상되고 제품의 수율이 향상되는 효과가 있다.
Claims (2)
- 출력 이득의 균일도를 개선하기 위한 저항의 배치 방법에 있어서,실리콘 기판상에 저항 R1, R2, 소자분리층 및 능동 더미 형성 영역을 정의하는 단계;상기 실리콘 기판 상에 상기 소자분리층을 형성할 영역 사이에 능동 마스크로 능동 더미 패턴을 형성하는 단계;상기 실리콘 기판 상에 소자분리층을 형성하는 단계;상기 소자분리층 상부에 폴리 저항 R1 및 R2를 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 직류 컨버터의 출력 이득 균일도 개선 방법.
- 제 1항에 있어서,상기 능동 더미와 상기 폴리 저항사이의 간격은 상기 소자분리층의 깊이와 같은 것을 특징으로 하는 직류 컨버터의 출력 이득 균일도 개선 방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040118255A KR100607806B1 (ko) | 2004-12-31 | 2004-12-31 | 직류 컨버터의 출력 이득 균일도 개선 방법 |
US11/320,979 US20060148189A1 (en) | 2004-12-31 | 2005-12-30 | Method for forming resistors in semiconductor integrated circuit devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040118255A KR100607806B1 (ko) | 2004-12-31 | 2004-12-31 | 직류 컨버터의 출력 이득 균일도 개선 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060078993A KR20060078993A (ko) | 2006-07-05 |
KR100607806B1 true KR100607806B1 (ko) | 2006-08-02 |
Family
ID=36641064
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040118255A KR100607806B1 (ko) | 2004-12-31 | 2004-12-31 | 직류 컨버터의 출력 이득 균일도 개선 방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20060148189A1 (ko) |
KR (1) | KR100607806B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11545480B2 (en) * | 2018-06-29 | 2023-01-03 | Texas Instruments Incorporated | Integrated circuit with single level routing |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990012133A (ko) * | 1997-07-28 | 1999-02-25 | 문정환 | 반도체소자의 격리영역 형성방법 |
KR20000000933A (ko) * | 1998-06-05 | 2000-01-15 | 김영환 | 반도체 소자에서의 소자격리구조 및 그 격리방법 |
KR20010096353A (ko) * | 2000-04-18 | 2001-11-07 | 박종섭 | 활성영역을 이용한 저항 형성구조 |
KR20020031491A (ko) * | 2000-10-20 | 2002-05-02 | 윤종용 | 더미패턴을 이용한 더미 커패시터 및 그 형성방법 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6238993B1 (en) * | 1999-04-27 | 2001-05-29 | Taiwan Semiconductor Manufacturing Company | Polysilicon load for 4T SRAM operation at cold temperatures |
JP4982921B2 (ja) * | 2001-03-05 | 2012-07-25 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
US7141485B2 (en) * | 2003-06-13 | 2006-11-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Shallow trench isolation structure with low sidewall capacitance for high speed integrated circuits |
-
2004
- 2004-12-31 KR KR1020040118255A patent/KR100607806B1/ko not_active IP Right Cessation
-
2005
- 2005-12-30 US US11/320,979 patent/US20060148189A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990012133A (ko) * | 1997-07-28 | 1999-02-25 | 문정환 | 반도체소자의 격리영역 형성방법 |
KR20000000933A (ko) * | 1998-06-05 | 2000-01-15 | 김영환 | 반도체 소자에서의 소자격리구조 및 그 격리방법 |
KR20010096353A (ko) * | 2000-04-18 | 2001-11-07 | 박종섭 | 활성영역을 이용한 저항 형성구조 |
KR20020031491A (ko) * | 2000-10-20 | 2002-05-02 | 윤종용 | 더미패턴을 이용한 더미 커패시터 및 그 형성방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20060078993A (ko) | 2006-07-05 |
US20060148189A1 (en) | 2006-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6576558B1 (en) | High aspect ratio shallow trench using silicon implanted oxide | |
KR100546161B1 (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
JPH04253322A (ja) | 3つのレジスト層を利用した平坦化方法 | |
JP2002261244A (ja) | 半導体装置及びその製造方法 | |
JPH09107028A (ja) | 半導体装置の素子分離方法 | |
JP2008517457A (ja) | 表面側コンタクト及び垂直トレンチ分離を有する半導体装置及びその製造方法 | |
JPH07249626A (ja) | 半導体装置の製造方法 | |
KR100607806B1 (ko) | 직류 컨버터의 출력 이득 균일도 개선 방법 | |
US6660599B2 (en) | Semiconductor device having trench isolation layer and method for manufacturing the same | |
US20090161291A1 (en) | Capacitor for Semiconductor Device and Method of Manufacturing the Same | |
JP4744103B2 (ja) | 抵抗素子を含む半導体装置及びその製造方法 | |
KR20050003758A (ko) | 반도체 소자의 얕은 트랜치 소자분리막 형성방법 | |
KR20100079575A (ko) | 바이폴라 트랜지스터 및 그 제조 방법 | |
KR101183640B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
KR20010107707A (ko) | Sti 구조를 갖는 반도체 장치를 제조하기 위한 방법 | |
JP2004343041A (ja) | 半導体素子の高抵抗領域の形成方法 | |
JPH09260485A (ja) | 半導体装置の製造方法 | |
KR100525300B1 (ko) | 소자분리막 형성 방법 | |
JP2017535075A (ja) | フォトリソグラフィを用いない自己整合逆活性エッチングのための方法 | |
KR100649056B1 (ko) | 반도체 소자의 저항과 그의 제조방법 | |
KR100576438B1 (ko) | 반도체 소자 제조 방법 | |
US20070202679A1 (en) | Method for fabricating contact plug of semiconductor device | |
KR0185636B1 (ko) | 단차특성이 개선된 반도체 메모리 장치의 커패시터 제조방법 | |
KR100973130B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
KR100609229B1 (ko) | 반도체 소자의 sti 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120619 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |