KR100474853B1 - 디씨 옵셋을 줄이기 위한 원칩화된 다이렉트 컨버젼송수신기 및 그 제조방법 - Google Patents

디씨 옵셋을 줄이기 위한 원칩화된 다이렉트 컨버젼송수신기 및 그 제조방법 Download PDF

Info

Publication number
KR100474853B1
KR100474853B1 KR10-2003-0005929A KR20030005929A KR100474853B1 KR 100474853 B1 KR100474853 B1 KR 100474853B1 KR 20030005929 A KR20030005929 A KR 20030005929A KR 100474853 B1 KR100474853 B1 KR 100474853B1
Authority
KR
South Korea
Prior art keywords
mixer
local oscillator
substrate
signal
ground plane
Prior art date
Application number
KR10-2003-0005929A
Other languages
English (en)
Other versions
KR20040069507A (ko
Inventor
우상현
박종애
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0005929A priority Critical patent/KR100474853B1/ko
Priority to EP04250492A priority patent/EP1443662B1/en
Priority to JP2004022003A priority patent/JP4475563B2/ja
Priority to US10/767,089 priority patent/US7099647B2/en
Priority to CNB2004100302385A priority patent/CN1298113C/zh
Priority to DE602004019716T priority patent/DE602004019716D1/de
Publication of KR20040069507A publication Critical patent/KR20040069507A/ko
Application granted granted Critical
Publication of KR100474853B1 publication Critical patent/KR100474853B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/08—Constructional details, e.g. cabinet

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structure Of Receivers (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

본 발명에 의한 원칩화된 다이렉트 컨버젼 송수신기는, 믹서부와 지역 발진기가 회로로서 구비된 기판; 믹서부에서 방사되는 신호 및 지역 발진기에서 방사되는 신호 누설의 영향을 차폐시키도록, 기판내에서 믹서부와 지역 발진기 사이에 소정 폭과 소정 깊이로 형성되고 그 내부가 도전성 플러그로 채워진 포지티브 홀; 기판 상부에 마련되어, 안테나를 통해 수신된 신호가 믹서로 입력되는 과정에서 발생된 신호 누설 및 지역 발진기로부터 믹서로 기준 신호가 입력되는 과정에서 발생된 신호 누설을 차단하는 차폐 접지면; 차폐 접지면 상부에 마련되어, 믹서부 및 지역 발진기를 연결하는 제1 배선; 및 기판과 차폐 접지면 사이, 및 차폐 접지면 상부에서 제1 배선을 덮도록 적층된 유전층이 원칩화되어 포함된 것을 특징으로 한다. 따라서, 대부분의 신호 누설이 차폐 접지면과 포지티브 홀에 의해 효과적으로 차단되어 디씨 옵셋의 발생이 근본적으로 억제될 수 있고, 기존의 디씨 옵셋을 줄이기 위한 회로가 추가된 구조보다 크기, 소비 전력 및 제조 비용을 줄일 수 있다. 또한 본 발명은 원칩화된 구조로서 신호누설에 의한 자체 믹싱을 근본적으로 방지하므로, 변조방식과 주파수 대역에 관계없이 사용될 수 있다. 또한 CMOS, SiGe, GaAs와 같은 기판특성에 무관하게 디씨 옵셋을 현저히 줄일 수 있다.

Description

디씨 옵셋을 줄이기 위한 원칩화된 다이렉트 컨버젼 송수신기 및 그 제조방법{One-chipped direct conversion transceiver for reducing DC offset and method making the same}
본 발명은 다이렉트 컨버젼 송수신기에 관한 것으로써, 자세하게는 디씨 옵셋(DC offset)을 감소시킨 다이렉트 컨버젼 송수신기에 관한 것이다.
현재의 무선휴대 단말기는 개발 초기에 비해 크기 및 소비전력이 작아졌고 비용도 현저히 낮아졌지만, 여전히 무선휴대 단말기 전체의 크기 및 소비전력을 줄이는 것과 제조 비용 등을 낮추는 것은 보다 양질의 무선휴대 단말기를 제조함에 있어 해결해야할 문제로 대두되고 있다.
다이렉트 컨버젼 아키텍쳐(Direct Conversion Architecture)는 이미지 리젝션(image rejection) 필터가 제거된 구조로서, 부품수를 감소시켜서 단말기 전체 크기 및 소비전력을 감소시키는 이점이 있다.
하지만, 이러한 이점에도 불구하고 다이렉트 컨버젼 아키텍쳐를 무선휴대 단말기에 적용하기 위해서는, 믹싱(mixing)과정에서 디씨 옵셋(DC offset)이 발생하는 문제를 개선해야 한다. 디씨 옵셋은 실제 신호와의 구분이 어렵고, 믹서(mixer)의 다음 단에 구비된 증폭기를 포화시킨다.
이러한 디씨 옵셋 문제를 개선하기 위해 여러 방안이 제시되었고, 현재도 새로운 방안이 계속 연구되고 있다. 도 1 및 도 2는 각각 현재까지 제시된 상기 방안의 일 예 및 다른 예를 나타낸 것이다.
도 1을 참조하면, 안테나(10)를 통해 수신되는 신호는 제1 증폭기(12)에 의해 증폭되고, 제1 및 제2 믹서(14, 16)에서 지역 발진기(local oscillator, 34)에서 발생되는 기준 신호와 합쳐지게 된다. 이 과정에서 상기 신호 중에서 캐리어 신호가 제거된다. 제1 및 제2 믹서(14, 16)로부터 출력되는 캐리어 신호가 제거된 신호들은 각각 제1 및 제2 저역 통과 필터(LPF:Low Pass Filter)(18, 20)를 거치면서 고주파 성분이 제거된다. 제1 및 제2 저역 통과 필터(18, 20)로부터 출력되는 신호들은 각각 제2 및 제3 증폭기(26, 30)에 의해 증폭된다. 참조번호 36은 지역 발진기(34)로부터 발생되는 기준 신호의 위상을 90° 이동시키는 위상 쉬프터(phase shifter)이다.
한편, 도 3에 도시한 바와 같이 지역 발진기(미도시)로부터 제1 믹서(14)에 기준 신호(cos WLOt)가 입력되는 과정에서 기판 커플링(substrate coupling)과 본드 와이어 커플링(bond wire coupling)에 의해 발진기 신호 누설(50)이 발생된다. 또한, 도 4에 도시한 바와 같이 안테나(10)를 통해 수신된 신호가 제1 증폭기(12)에 의해 증폭되는 과정에서 기판 커플링(substrate coupling)과 본드 와이어 커플링(bond wire coupling)에 의해 큰 간섭 누설(large interfere leakage)(52)이 발생된다. 이러한 누설 신호들은 다시 지역 발진기로부터 발생되는 기준 신호와 예컨대 다음 수학식 1과 같이 자체 믹싱(self mixing)되며, 그 결과 디씨 옵셋이 발생된다.
수학식 1에서 1/2 에 해당하는 디씨 옵셋은, 제1 믹서(14) 다음 단에 구비된 제2 증폭기(26)를 포화시킬 뿐만 아니라, 안테나(10)에 의해 신호가 방사되고 또한 반사되어 다시 수신되는 과정을 거치면서 불규칙하게 되고 실제 수신된 신호와의 구분이 어렵게 된다.
도 1에 도시된 종래 기술의 경우, 이러한 디씨 옵셋을 제거하기 위해 제1 저역 통과 필터(18)와 제2 증폭기(26)사이에 제1 커패시터(22)를, 제2 저역 통과 필터(20)와 제3 증폭기(30)사이에는 제2 커패시터(24)를 구비한다.
그러나, 이러한 방안은 제1 및 제2 커패시터(22, 24)의 부피가 크고 충전 및 방전을 위한 별도의 접지(28, 32)가 필요하기 때문에 회로의 크기가 증가될 뿐만 아니라 적용이 시분할다중접속(Time Division Multiple Access)으로 한정된다.
도 2는 일본공개특허공보 특개평 3-220823에 개시된 다이렉트 컨버젼 수신기를 도시한 것이다. 도 2는 제2 증폭기(26)와 데이터 프로세싱 회로(data processing circuit)(44)사이에 제1 아날로그/디지털 컨버터(A/D Converter) (40)를, 제2 증폭기(30)와 데이터 프로세싱 회로(44)사이에는 제2 아날로그/디지털 컨버터(42)를 구비하고, 제1 믹서(14)와 데이터 프로세싱 회로(44)사이에 데이터 프로세싱 회로(44)로부터 출력되는 소정의 디지털 신호를 아날로그 신호로 변환하여 제1 믹서(14)로 피드 백(feed back)시키는 제1 디지털/아날로그 컨버터(D/A Converter)(46)를, 제2 믹서(16)와 데이터 프로세싱 회로(44)사이에는 상기 소정의 디지털 신호를 아날로그 신호로 변환하여 제2 믹서(16)로 피드 백(feed back)시키는 제2 디지털/아날로그 컨버터(48)를 구비하는 네가티브 피드 백 루프(negative feed back loop)를 통해 상기한 디씨 옵셋을 제거하는 방안을 나타낸 것이다. 그러나 폐쇄 루프를 사용하기 때문에 루프 컨버젼스(loop convergence) 시간이 제한된다. 그러므로 무선휴대단말기에와 같이 타임 슬롯(time slot)이 짧은 기기에 적용하기는 어렵다.
또한 미국특허 US6,175,728에는 델타-시그마 변조회로와 스위칭 회로를 포함하여, 디씨 옵셋을 실시간으로 제거할 수 있는 다이렉트 컨버젼 수신기가 개시되어 있다. 그러나, 스위칭 시간이 소요되기 때문에 그 적용이 시분할다중접속(Time Division Multiple Access)으로 한정되고, 회로의 크기가 증가된다.
따라서, 본 발명이 이루고자하는 기술적 과제는, 상술한 종래 기술의 문제점을 개선하기 위한 것으로서, 디씨 옵셋을 제거하기 위한 수단이 내장된 원칩(one chip)화된 다이렉트 컨버젼 송수신기를 제공하는 것이다.
또한 본 발명이 이루고자 하는 다른 기술적 과제는, 상기 원칩화된 다이렉트 컨버전 송수신기를 제조하는 방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여, 안테나를 통해 수신되는 신호를 증폭하여 출력하는 제1 증폭기, 입력되는 소정의 기준 신호를 이용하여 상기 제1 증폭기로부터 출력되는 신호로부터 캐리어 신호를 분리시켜 출력하는 믹서(mixer), 상기 믹서로부터 출력되는 신호에서 고주파 성분을 제거하는 저역 통과 필터, 및 상기 저역 통과 필터로부터 출력되는 신호를 증폭하는 제2 증폭기를 포함하는 믹서부; 및 상기 믹서에 상기 기준 신호를 제공하는 지역 발진기(local oscillator)를 포함하는 본 발명에 의한 원칩화된 다이렉트 컨버젼 송수신기는, 상기 믹서부와 상기 지역 발진기가 회로로서 구비된 기판; 상기 믹서부에서 방사되는 신호 및 상기 지역 발진기에서 방사되는 신호 누설의 영향을 차폐시키도록, 상기 기판내에서 상기 믹서부와 상기 지역 발진기 사이에 소정 폭과 소정 깊이로 형성되고 그 내부가 도전성 플러그로 채워진 포지티브 홀; 상기 기판 상부에 마련되어, 상기 안테나를 통해 수신된 상기 신호가 상기 믹서로 입력되는 과정에서 발생된 신호 누설 및 상기 지역 발진기로부터 상기 믹서로 기준 신호가 입력되는 과정에서 발생된 신호 누설을 차단하는 차폐 접지면; 상기 차폐 접지면 상부에 마련되어, 상기 믹서부 및 상기 지역 발진기를 연결하는 제1 배선; 및 상기 기판과 상기 차폐 접지면 사이와, 상기 차폐 접지면 상부에서 상기 제1 배선을 덮도록 적층된 유전층이 원칩화되어 포함된 것을 특징으로 한다.
본 발명에 있어서, 상기 지역 발진기의 일부 수동 소자 및 상기 수동 소자를 연결하는 제2 배선이 상기 차폐 접지면 상부에 마련될 수 있다.
본 발명에 있어서, 상기 차폐 접지면의 두께는, 상기 신호 누설의 표면 침투 깊이보다 수배 이상일 수 있다.
본 발명에 있어서, 상기 포지티브 홀의 폭은, 상기 신호 누설의 표면 침투 깊이보다 수배 이상일 수 있다.
본 발명에 있어서, 상기 도전성 플러그는 구리일 수 있다.
본 발명에 있어서, 상기 포지티브 홀은 상기 기판에 습식 식각에 의해 형성될 수 있다.
또한 상기 다른 기술적 과제를 달성하기 위하여, 본 발명에 의한 원칩화된 다이렉트 컨버젼 송수신기의 제조방법은, 기판의 소정 영역에 딥 트렌치를 형성하고, 상기 딥 트렌치를 도전성 플러그로 채우는 단계; 상기 기판의 상기 딥 트렌치의 좌우에 믹서부 및 지역 발진기를 형성하는 단계; 상기 딥 트랜치와 상기 믹서부와 상기 지역 발진기가 형성된 상기 기판 상부에 제1 유전층과 차폐 접지면을 형성하는 단계; 상기 차폐 접지면을 덮는 제2 유전층을 형성하는 단계; 상기 제1 유전층과 상기 차폐접지면에 제1 및 제2 비어홀을 형성하고 형성된 상기 제1 및 제2 비어홀에 제1 및 제2 도전성 플러그를 채우는 단계; 상기 제2 유전층 상에 제1 배선을 형성하는 단계; 상기 배선이 형성된 제2 유전층 상부에 적어도 1이상의 유전층을 형성하고 상기 유전층 사이에 도전층을 형성하는 단계; 및 상기 기판의 저면을 화학ㆍ기계적 연마를 이용하여 상기 도전성 플러그가 노출될 때까지 연마하여 포지티브 홀을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 딥 트렌치는 상기 기판에 습식 식각에 의해 형성될 수 있다.
본 발명에 있어서, 상기 도전성 플러그는 구리일 수 있다.
이와 같은 원칩화된 다이렉트 컨버젼 송수신기 구조에 의하면, 대부분의 믹서부와 지역 발진기로부터 발생하는 신호 누설이 차폐 접지면과 도전성 플러그가 채워진 포지티브 홀에 의해 효과적으로 차단되여 디씨 옵셋의 발생이 근본적으로 억제될 수 있다.
이하, 본 발명의 실시예에 의한 원칩화된 다이렉트 컨버젼 송수신기를 첨부된 도면들을 참조하여 상세하게 설명한다.
먼저, 도 5를 참조하여 본 발명의 실시예에 의한 다이렉트 컨버젼 송수신기 개념을 설명한다.
믹서(74)는 안테나(70)를 통해 수신된 신호를 증폭시키는 제1 증폭기(72)로부터 출력되는 신호와 소정의 기준 신호를 믹싱하여 제1 증폭기(72)로부터 출력되는 신호로부터 캐리어 신호를 제거하는 기능을 하고, 지역 발진기(80)는 상기 신호로부터 상기 캐리어 신호를 분리하는데 사용되는 소정의 기준 신호를 믹서(74)에 제공한다. 믹서(74)와 지역 발진기(80)사이에 차폐 접지면(82)이 구비되어 있다. 지역 발진기(80) 측에서 출력된 신호는 차폐 접지면(82)에 의해 제한된 영역을 통해서 믹서(74)에 전달된다. 믹서(74)에서 출력되는 캐리어 신호가 제거된 신호들은 각각 저역 통과 필터(76)를 거치면서 고주파 성분이 제거된다. 저역 통과 필터(76)로부터 출력되는 신호는 제2 증폭기(78)에 의해 증폭된다. 안테나(70)를 통해 수신된 신호를 처리하는 과정에서 지역 발진기(80) 및 믹서(74)로부터 각각 발생되는 신호 누설(A2) 및 간섭 누설(A1)은 대부분이 차폐 접지면(82)에 흡수되어 차단된다. 충분한 차폐 효과를 얻기 위하여, 차폐 접지면(82)의 두께는 신호 누설의 표면 침투 깊이(skin depth)의 3배 이상인 것이 바람직하다.
이와 같이 믹서(74)와 지역 발진기(80) 사이에 마련된 차폐 접지면(82)에 의해, 전술한 신호 누설이 지역 발진기(80)로부터 발생되는 기준 신호와 자체 믹싱(self mixing)되는 것이 방지되므로, 디씨 옵셋은 최소화된다.
본 발명의 실시예에 의한 다이렉트 컨버젼 송수신기를 다음과 같이 보다 구체적으로 설명한다.
도 6은 도 5의 개념을 바탕으로 구현한 본 발명의 실시예에 의한 원칩화된 다이렉트 컨버젼 송수신기의 단면도이다.
도 6을 참조하면, 기판(100)상에 제1 ~ 제5 유전층(140, 142, 144, 146, 148)이 차례로 적층되어 있다. 제2 ~ 제5 유전층(142, 144, 146, 148) 사이에 제1 ~ 제3 도전층(141, 143, 145)이 마련된다. 기판(100)은 예컨대 실리콘(Si) 기판이다. 제1 ~ 제5 유전층(140, 142, 144, 146, 148) 재질로는 저항률이 크고 유전체의 손실 탄젠트(loss tangent)가 작은 물질 예컨대 BCB(Bisbenzo Cyclo Butene)가 사용될 수 있다.
이하에서는, 도 5에 도시된, 제1 증폭기(72), 믹서(74), 저역 통과 필터(76), 제2 증폭기(78) 등 믹서를 포함하는 부재를 믹서부(110)로 칭한다.
기판(100)에는, 믹서부(110), 지역 발진기(120) 및 도전성 플러그를 포함하는 포지티브 홀(130a)이 형성된다.
도 6을 참조하면, 기판(100)의 중앙부를 관통하여 포지티브 홀(positive hole, 130a)이 형성되어 있다. 포지티브 홀(130a)은 도전성 플러그(130), 예컨대 구리로 채워져 있다. 포지티브 홀(130a)은 기판에 회로로 구성된 믹서부(110) 및 지역 발진기(120)에서 방사되는 신호 누설을 차폐시키도록 소정 폭(width)과 소정 깊이(depth)로 형성한다. 충분한 차폐 효과를 얻기 위하여, 포지티브 홀(130a)의 폭은 신호 누설의 표면 침투 깊이의 3배 이상인 것이 바람직하다.
포지티브 홀(130a)을 중심으로 기판(100)의 일측에 믹서부(110)가, 타측에 지역 발진기(120)가 구비되어 있다. 믹서부(110), 지역 발진기(120) 및 도전성 플러그(130)는 제1 유전층(140)의 저면과 접촉된다.
기판(100) 위로 제1 유전층(140), 차폐 접지면(150), 제2 유전층(142)이 차례로 적층되어 있다.
제1 유전층(140)과 제2 유전층(142)을 관통하여 믹서부(110)가 노출되는 제1 비어홀(h1)과, 지역 발진기(120)가 노출되는 제2 비어홀(h2)이 형성되어 있다. 제1 및 제2 비어홀(h1, h2)은 각각 제1 및 제2 도전성 플러그(c1, c2)로 채워져 있다. 제1 유전층(140)과 제2 유전층(142)의 제1 및 제2 비어홀(h1, h2) 사이 및 그 둘레에 소정 두께(a)를 갖는 차폐 접지면(150)이 형성되어 있다. 차폐 접지면(150)은 예컨대 구리(Cu)판으로서, 제1 유전층(140) 위에 TiCu, CrAu 등의 씨드층(seed layer)을 증착하고 그 위에 구리(Cu)를 전기 도금함으로써, 원하는 두께로 형성될 수 있다.
제2 유전층(142)상에 제1 및 제2 도전성 플러그(c1, c2)를 연결하는 제1 배선(160)이 형성되어 있다.
결국 믹서부(110)와 지역 발진기(120)는 제1 도전성 플러그(c1), 제1 배선(160) 및 제2 도전성 플러그(c2)에 의해 연결되어 있다.
제2 유전층(142) 상에 제1 배선(160)을 덮는 제3 유전층(144)과 제4, 제5 유전층(146, 148)이 순차적으로 적층되어 있다.
도 7은 도 6에 도시된 본 발명의 실시예에 의한 원칩화된 다이렉트 컨버젼 송수신기의 제조 공정을 설명하기 위한 단면도이다. 도 7을 참조하여, 본 발명에 의한 원칩화된 다이렉트 컨버젼 송수신기의 제조 공정 순서들을 다음과 같이 예시적으로 설명한다.
먼저 기판(100)의 소정 영역을 습식 식각(wet etching)하여 딥 트렌치(deep trench, 130b)를 형성하고, 딥 트렌치(130b)를 도전성 플러그(130) 예를 들면 구리 플러그로 채운다.
이어서, 기판(100)에서 딥 트렌치(130b)의 좌우에 믹서부(110) 및 지역 발진기(120)를 형성하는 공정, 딥 트랜치(130b)와 믹서부(110)와 지역 발진기(120)가 형성된 기판(100) 상부에 제1 유전층(140)과 차폐 접지면(150)을 형성하는 공정, 차폐 접지면(150)을 덮는 제2 유전층(142)을 형성하는 공정, 제1 유전층에 제1 및 제2 비어홀(h1, h2)을 형성하는 공정, 제1 및 제2 도전성 플러그(c1, c2)를 채우는 공정, 제2 유전층(142) 상에 제1 배선(160)을 형성하는 공정, 제1 배선(160)이 형성된 제2 유전층(142) 상부에 적어도 1이상의 유전층을 형성하고 상기 유전층 사이에 도전층을 형성하는 공정 즉 제3 ~ 제5 유전층(144, 146, 148) 및 제1 ~ 제 3 도전층(141, 143, 145)을 형성하는 공정이 계속된다.
이어서, 기판(100)의 저면을 화학ㆍ기계적 연마(CMP, Chemical Mechanical Polishing)를 이용하여 도전성 플러그(130)가 노출될 때까지 연마하여, 도 6에 도시된 포지티브 홀(130a)을 형성한다.
전술한 공정들은 순서를 바꾸어, 기판(100)에 믹서부(110) 및 지역 발진기(120)를 형성하는 공정, 딥 트렌치(130b)를 형성하고 도전성 플러그(130)를 채우는 공정, 기판(100)의 저면을 CMP에 연마하는 공정, 기타 유전층(140, 142, 144, 146, 148, 150) 및 차폐 접지면(150)을 형성하는 공정 순서로 진행될 수도 있다.
또한 전술할 공정들은, 기판(100)에 믹서부(110) 및 지역 발진기(120)를 형성하는 공정, 딥 트렌치(130b)를 형성하고 도전성 플러그(130)를 채우는 공정, 유전층(140, 142, 144, 146, 148, 150) 및 차폐 접지면(150) 등을 형성하는 공정, 기판(100)의 저면을 CMP에 연마하는 공정 순서로 진행될 수도 있다.
한편, 지역 발진기(120)의 일부 수동 소자(170) 예컨대, 커패시터(A), 인덕터(174) 등을 제4 및 제5 유전층(146, 148)에 형성하면, 지역 발진기의 양호도(Q-factor)가 향상되어 기판으로 인한 신호의 방사(radiation)량이 작아지게 된다. 도 8을 참조하면, 커패시터(A)는 상부전극(171), 하부전극(172) 및 이들 사이에 마련된 제5 유전층(148)에 의해 구성된다. 또한 인덕터(174)와 하부전극(172)은 제2 배선(173)에 의해 연결된다.
도 8에서는 지역 발진기의 수동 소자들이 제4 및 제5 유전층(146, 148)에 형성되어 있으나, 차폐 접지면(150) 위의 유전층(142, 144, 146, 148)의 소정 영역에 구비되어도 무방하다.
도 9는 믹서부(110) 및 지역 발진기(120)에서 발생되는 신호 누설을 설명하기 위한 도면이다. 도 9를 참조하면, 믹서부(110) 및 지역 발진기(120) 사이의 신호 누설 대부분은 제1 배선(160)으로부터 발생되나, 제1 배선(160)은 차폐 접지면(150) 위쪽에 형성되어 있기 때문에 신호 누설은 차폐 접지면(150)에 대부분이 흡수되어 차단된다. 충분한 차폐 효과를 얻기 위해, 차폐 접지면(150)의 두께(a) 및 도전성 플러그(130)가 채워진 포지티브 홀(130a)의 폭은, 신호 누설의 침투 깊이(skin depth)보다 수배 이상, 적어도 3배 이상인 것이 바람직하다. 여기서 침투 깊이는 다음 수학식 2에 의해 구해질 수 있다.
여기서, ρ는 저항률(resistivity)로서 구리(Cu)의 경우 3.59 이고, μ 는 투자율(permeability)로서 구리의 경우 1이다. 따라서, f= 5.8GHz 이고 차폐 접지면(150)이 구리(Cu)일 때, 침투깊이는 약 14μm 이다. 이에 따라, 차폐 접지면(150)의 두께(a) 및 도전성 플러그(130)가 채워진 포지티브 홀(130a)의 폭은 14μm 의 3배 이상으로서, 예컨대 50μm 로 형성될 수 있다.
신호 누설은 지역 발진기(120)로부터 기준 신호가 출력되는 제2 도전성 플러그(c2), 기준 신호를 믹서부(110)로 입력하는 제1 도전성 플러그(c1) 등으로부터 발생된다. 이들 제1 및 제2 도전성 플러그(c1, c2)는 길이가 매우 짧다. 따라서, 신호 누설이 배선의 길이에 비례하는 것을 고려하면, 믹서부(110) 및 지역 발진기(120) 사이에서 발생되는 신호 누설은, 차폐 접지면(150)에 의하여 대부분 차단된다고 볼 수 있다.
또한 기판(100) 내부에서, 믹서부(110)와 지역 발진기(120)의 방사에 의한 신호 누설은 도전성 플러그(130)가 채워진 포지티브 홀(130a)에 의해 대부분 흡수된다. 때문에, 신호 누설이 지역 발진기(120)로부터 발생되는 기준 신호와 믹싱되어 발생되는 디씨 옵셋은 최소화된다.
도 10a 및 도 10b는 차폐 접지면 유무에 따라 믹서(200) 및 지역 발진기(210)에서 방사되는 신호 누설을 측정기(230)에 의해 측정하는 예를 보여준다. 도 10a를 참조하면, 차폐 접지면 없이 믹서(200)와 지역 발진기(210)가 와이어본딩(240)에 의해 연결된 경우, 5~6 GHz 대역에서 약 -30dB 의 신호 누설이 발생한다.
한편, 도 10b에 도시한 바와 같이, 차폐 접지면(250)에 의하여 믹서(200)와 지역 발진기(210)가 차폐된 경우, 5~6GHz 대역에서 약 -70dB 의 신호 누설이 발생한다. 결국 차폐 접지면(250)에 의해 약 40dB 의 차폐 효과를 얻을 수 있다.
일반적으로 믹서와 지역 발진기 사이에서 요구되는 신호 누설의 차폐 정도가 약 50dB이고, 믹서 자체에서 30dB 정도의 신호 누설을 차폐한다는 점을 고려하면, 본 발명에 의한 차폐 효과는 만족스러운 결과이다.
상술한 바와 같이, 본 발명에 따른 원칩화된 다이렉트 컨버젼 송수신기의 경우, 믹서부와 지역 발진기 사이에 도전성 플러그가 채워진 포지티브 홀이 존재하고, 양자를 연결하는 배선이 차폐 접지면 위쪽에 존재한다. 따라서, 대부분의 신호 누설이 차폐 접지면 및 도전성 플러그가 채워진 포지티브 홀에 의해 효과적으로 차단되어 디씨 옵셋의 발생이 근본적으로 억제될 수 있다. 때문에, 기존의 디씨 옵셋을 줄이기 위한 회로가 추가된 구조보다 크기 및 소비 전력을 줄일 수 있고, 제조 비용도 낮출 수 있다.
또한 본 발명은 원칩화된 구조로서 신호누설에 의한 자체 믹싱을 근본적으로 방지하므로, 시분할다중접속(TDMA), 코드분할다중접속(CDMA), 주파수분할다중접속 (FDMA) 등 모든 변조방식에 대한 다이렉트 컨버젼 송수신기에 적용될 수 있고, 주파수 대역에도 관계없이 적용될 수 있다.
또한 본 발명에 의하면 CMOS, SiGe, GaAs와 같은 기판특성에 영향을 받지 않으며, 특히 CMOS와 같이 방사특성이 큰 기판에서도 디씨 옵셋을 현저히 줄일 수 있다.
본 발명은 이상에서 설명되고 도면에 예시된 것에 의해 한정되는 것은 아니며, 다음에 기재되는 청구의 범위 내에서 더 많은 변형 및 변용예가 가능한 것임은 물론이다.
도 1 및 도 2는 각각 종래 기술에 의한 다이렉트 컨버젼 송수신기의 디씨 옵셋을 감소시키는 방법들에 대한 회로 블록도이다.
도 3은 종래 기술에 의한 다이렉트 컨버젼 송수신기에서 발진기 신호 누설의 발생을 설명하기 위한 회로 볼록도이다.
도 4는 종래 기술에 의한 다이렉트 컨버젼 송수신기에서 저잡음 증폭기의 간섭누설의 발생을 설명하기 위한 회로 블록도이다.
도 5는 본 발명의 실시예에 의한 디씨 옵셋(DC offset)을 감소시킨 다이렉트 컨버젼 송수신기에서 믹서와 지역 발진기 사이에 차폐접지면이 구비된 것을 개념적으로 나타낸 회로 블록도이다.
도 6은 도 5의 개념을 바탕으로 구현한 본 발명의 실시예에 의한 원칩화된 다이렉트 컨버젼 송수신기의 부분 단면도이다.
도 7은 도 6에 도시된 본 발명의 실시예에 의한 원칩화된 다이렉트 컨버젼 송수신기의 제조 공정을 설명하기 위한 단면도이다.
도 8은 지역 발진기의 일부 수동 소자가 차폐 접지면 위쪽의 유전층에 구비되는 본 발명의 실시예에 의한 원칩화된 다이렉트 컨버젼 송수신기의 부분 단면도이다.
도 9는 믹서부 및 지역 발진기에서 발생되는 신호 누설을 설명하기 위한 부분 단면도이다.
도 10a 및 도 10b는 차폐 접지면 유무에 따라 믹서부 및 지역 발진기에서 방사되는 신호 누설을 측정하는 예를 보여준다.
*도면의 주요 부분에 대한 부호설명*
70......안테나
72, 78......제1 및 제2 증폭기
74......믹서(mixer)
76......저역 통과 필터
80, 120......지역 발진기(local oscillator)
82, 150......차폐접지면
100......기판
110......믹서부
130a......포지티브 홀
130......포지티브 홀에 채워지는 도전성 플러그
140, 142, 144, 146, 148......제1 내지 제5 유전층
141, 143, 145......제1 내지 제3 도전층
160, 173......제1 및 제2 배선
170......지역 발진기의 수동 소자
171......상부 전극
172......하부 전극
174......인덕터
A......커패시터
A1......증폭기의 간섭 누설을 나타내는 화살표
A2......발진기의 신호 누설을 나타내는 화살표
h1 내지 h5......제1 내지 제5 비어홀
c1 내지 c5......제1 내지 제5 도전성 플러그

Claims (9)

  1. 안테나를 통해 수신되는 신호를 증폭하여 출력하는 제1 증폭기, 입력되는 소정의 기준 신호를 이용하여 상기 제1 증폭기로부터 출력되는 신호로부터 캐리어 신호를 분리시켜 출력하는 믹서(mixer), 상기 믹서로부터 출력되는 신호에서 고주파 성분을 제거하는 저역 통과 필터, 및 상기 저역 통과 필터로부터 출력되는 신호를 증폭하는 제2 증폭기를 포함하는 믹서부; 및 상기 믹서에 상기 기준 신호를 제공하는 지역 발진기(local oscillator)를 포함하는 다이렉트 컨버젼 송수신기에 있어서,
    상기 믹서부와 상기 지역 발진기가 회로로서 구비된 기판;
    상기 믹서부에서 방사되는 신호 및 상기 지역 발진기에서 방사되는 신호 누설의 영향을 차폐시키도록, 상기 기판내에서 상기 믹서부와 상기 지역 발진기 사이에 소정 폭과 소정 깊이로 형성되고 그 내부가 도전성 플러그로 채워진 포지티브 홀;
    상기 기판 상부에 마련되어, 상기 안테나를 통해 수신된 상기 신호가 상기 믹서로 입력되는 과정에서 발생된 신호 누설 및 상기 지역 발진기로부터 상기 믹서로 기준 신호가 입력되는 과정에서 발생된 신호 누설을 차단하는 차폐 접지면;
    상기 차폐 접지면 상부에 마련되어, 상기 믹서부 및 상기 지역 발진기를 연결하는 제1 배선; 및
    상기 기판과 상기 차폐 접지면 사이, 및 상기 차폐 접지면 상부에서 상기 제1 배선을 덮도록 적층된 유전층이 원칩화 되어 포함된 것을 특징으로 하는 원칩화된 다이렉트 컨버젼 송수신기.
  2. 제1항에 있어서,
    상기 지역 발진기의 일부 수동 소자 및 상기 수동 소자를 연결하는 제2 배선이 상기 차폐 접지면 상부에 마련된 것을 특징으로 하는 원칩화된 다이렉트 컨버젼 송수신기.
  3. 제1항에 있어서, 상기 차폐 접지면의 두께는,
    상기 신호 누설의 표면 침투 깊이보다 수배 이상인 것을 특징으로 하는 원칩화된 다이렉트 컨버젼 송수신기.
  4. 제1항에 있어서, 상기 포지티브 홀의 폭은,
    상기 신호 누설의 표면 침투 깊이보다 수배 이상인 것을 특징으로 하는 원칩화된 다이렉트 컨버젼 송수신기.
  5. 제1항에 있어서,
    상기 도전성 플러그는 구리인 것을 특징으로 하는 원칩화된 다이렉트 컨버젼 송수신기.
  6. 제1항에 있어서,
    상기 포지티브 홀은 상기 기판에 습식 식각에 의해 형성된 것을 특징으로 하는 원칩화된 다이렉트 컨버젼 송수신기.
  7. 기판의 소정 영역에 딥 트렌치를 형성하고, 상기 딥 트렌치를 도전성 플러그로 채우는 단계;.
    상기 기판의 상기 딥 트렌치의 좌우에 믹서부 및 지역 발진기를 형성하는 단계;
    상기 딥 트랜치와 상기 믹서부와 상기 지역 발진기가 형성된 상기 기판 상부에 제1 유전층과 차폐 접지면을 형성하는 단계;
    상기 차폐 접지면을 덮는 제2 유전층을 형성하는 단계;
    상기 제1 유전층과 상기 차폐접지면에 제1 및 제2 비어홀을 형성하고 형성된 상기 제1 및 제2 비어홀에 제1 및 제2 도전성 플러그를 채우는 단계;
    상기 제2 유전층 상에 제1 배선을 형성하는 단계;
    상기 배선이 형성된 제2 유전층 상부에 적어도 1이상의 유전층을 형성하고 상기 유전층 사이에 도전층을 형성하는 단계; 및
    상기 기판의 저면을 화학ㆍ기계적 연마를 이용하여 상기 도전성 플러그가 노출될 때까지 연마하여 포지티브 홀을 형성하는 단계를 포함하는 것을 특징으로 하는 원칩화된 다이렉트 컨버젼 송수신기의 제조방법.
  8. 제7항에 있어서, 상기 딥 트렌치는 상기 기판에 습식 식각에 의해 형성된 것을 특징으로 하는 원칩화된 다이렉트 컨버젼 송수신기 제조방법.
  9. 제7항에 있어서,
    상기 도전성 플러그는 구리인 것을 특징으로 하는 원칩화된 다이렉트 컨버젼 송수신기의 제조방법.
KR10-2003-0005929A 2003-01-29 2003-01-29 디씨 옵셋을 줄이기 위한 원칩화된 다이렉트 컨버젼송수신기 및 그 제조방법 KR100474853B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR10-2003-0005929A KR100474853B1 (ko) 2003-01-29 2003-01-29 디씨 옵셋을 줄이기 위한 원칩화된 다이렉트 컨버젼송수신기 및 그 제조방법
EP04250492A EP1443662B1 (en) 2003-01-29 2004-01-29 One chipped-direct conversion transceiver for reducing dc offset and a method of manufacturing the same
JP2004022003A JP4475563B2 (ja) 2003-01-29 2004-01-29 Ｄｃオフセットを減らすための単一チップ化されたダイレクトコンバージョン送受信機およびその製造方法
US10/767,089 US7099647B2 (en) 2003-01-29 2004-01-29 Single chip direct conversion transceiver for reducing DC offset and method of manufacturing the same
CNB2004100302385A CN1298113C (zh) 2003-01-29 2004-01-29 单片直接变换式收发信机及其制造方法
DE602004019716T DE602004019716D1 (de) 2003-01-29 2004-01-29 Monolithischer Sender-Empfänger mit Direktkonversion und Gleichspannungsoffset-Kompensation und Verfahren zu dessen Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0005929A KR100474853B1 (ko) 2003-01-29 2003-01-29 디씨 옵셋을 줄이기 위한 원칩화된 다이렉트 컨버젼송수신기 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20040069507A KR20040069507A (ko) 2004-08-06
KR100474853B1 true KR100474853B1 (ko) 2005-03-10

Family

ID=32653312

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0005929A KR100474853B1 (ko) 2003-01-29 2003-01-29 디씨 옵셋을 줄이기 위한 원칩화된 다이렉트 컨버젼송수신기 및 그 제조방법

Country Status (6)

Country Link
US (1) US7099647B2 (ko)
EP (1) EP1443662B1 (ko)
JP (1) JP4475563B2 (ko)
KR (1) KR100474853B1 (ko)
CN (1) CN1298113C (ko)
DE (1) DE602004019716D1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102305642B1 (ko) 2020-10-06 2021-09-27 유철 공기조화기용 디퓨저

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7668132B2 (en) * 2003-03-12 2010-02-23 Interdigital Technology Corporation System and method for received channel power indicator (RCPI) measurement
KR100766746B1 (ko) * 2004-10-19 2007-10-18 인티그런트 테크놀로지즈(주) 디지털 멀티미디어 방송 수신기용 다이버시티 싱글 칩.
KR100783622B1 (ko) * 2005-05-12 2007-12-10 인티그런트 테크놀로지즈(주) 다이버시티 위성 디지털 멀티미디어 방송용 수신 칩.
US7420365B2 (en) * 2006-03-15 2008-09-02 Honeywell International Inc. Single chip MR sensor integrated with an RF transceiver
US20080001262A1 (en) * 2006-06-29 2008-01-03 Telesphor Kamgaing Silicon level solution for mitigation of substrate noise
US7525372B2 (en) * 2007-03-08 2009-04-28 Newport Media, Inc. Noise shaped n th order filter
JP5306705B2 (ja) * 2008-05-23 2013-10-02 株式会社半導体エネルギー研究所 半導体装置
EP2745406B1 (en) * 2011-11-10 2019-05-15 Telefonaktiebolaget LM Ericsson (publ) Method for controlling performance in a radio base station arranged for communication in tdd mode, and radio base station
US9729215B2 (en) 2014-06-23 2017-08-08 Samsung Electronics Co., Ltd. OFDM signal compression
US9391370B2 (en) * 2014-06-30 2016-07-12 Samsung Electronics Co., Ltd. Antenna feed integrated on multi-layer PCB
US9622181B2 (en) * 2014-11-06 2017-04-11 GM Global Technology Operations LLC Power efficient, variable sampling rate delta-sigma data converters for flexible radio communication systems
CN104901714B (zh) * 2015-06-17 2018-02-06 成都前锋电子仪器有限责任公司 一种射频本振组件结构
CN110113865A (zh) * 2019-05-28 2019-08-09 苏州福莱盈电子有限公司 一种防止高频信号泄露的线路板结构及其制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0652771B2 (ja) * 1988-07-12 1994-07-06 三洋電機株式会社 リニア半導体集積回路
JPH0666414B2 (ja) * 1988-07-12 1994-08-24 三洋電機株式会社 半導体集積回路
JPH03220823A (ja) 1990-01-25 1991-09-30 Japan Radio Co Ltd ダイレクトコンバージョン受信機
JPH06275626A (ja) * 1993-03-23 1994-09-30 Nippon Steel Corp 半導体集積回路
US6175728B1 (en) * 1997-03-05 2001-01-16 Nec Corporation Direct conversion receiver capable of canceling DC offset voltages
JP3360004B2 (ja) * 1997-03-20 2002-12-24 松下電器産業株式会社 無線受信装置
JPH11186733A (ja) * 1997-12-25 1999-07-09 Kyocera Corp 高周波複合回路ブロック
US6360087B1 (en) * 1999-03-02 2002-03-19 Conexant Systems, Inc Direct conversion receiver
US6569757B1 (en) * 1999-10-28 2003-05-27 Philips Electronics North America Corporation Methods for forming co-axial interconnect lines in a CMOS process for high speed applications
JP2001197475A (ja) * 2000-01-14 2001-07-19 Maspro Denkoh Corp 棟内ｃａｔｖシステム用アップコンバータ
JP3576465B2 (ja) * 2000-06-02 2004-10-13 シャープ株式会社 高周波半導体装置およびそれを用いた携帯用通信機器
CN2453647Y (zh) * 2000-10-17 2001-10-10 林德政 印刷电路板的电磁辐射屏蔽结构
JP4803898B2 (ja) * 2001-05-17 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置
KR100403814B1 (ko) * 2001-08-13 2003-10-30 삼성전자주식회사 멀티칩 모듈을 이용하여 디.씨 옵셋을 감소시킨 다이렉트컨버젼 수신기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102305642B1 (ko) 2020-10-06 2021-09-27 유철 공기조화기용 디퓨저

Also Published As

Publication number Publication date
US20040185811A1 (en) 2004-09-23
KR20040069507A (ko) 2004-08-06
EP1443662A2 (en) 2004-08-04
CN1531216A (zh) 2004-09-22
EP1443662A3 (en) 2006-01-11
DE602004019716D1 (de) 2009-04-16
EP1443662B1 (en) 2009-03-04
JP2004236330A (ja) 2004-08-19
JP4475563B2 (ja) 2010-06-09
CN1298113C (zh) 2007-01-31
US7099647B2 (en) 2006-08-29

Similar Documents

Publication Publication Date Title
KR100474853B1 (ko) 디씨 옵셋을 줄이기 위한 원칩화된 다이렉트 컨버젼송수신기 및 그 제조방법
US9166765B2 (en) High-frequency circuit module
US7608922B2 (en) Semiconductor device including amplifier and frequency converter
US6649998B2 (en) Passive devices and modules for transceiver
EP1387369A1 (en) High-frequency module device
US11056800B2 (en) Antenna arrays integrated into an electromagnetic transparent metallic surface
DE10138812A1 (de) Duplexervorrichtung
JP4527570B2 (ja) 高周波モジュ−ル及びそれを搭載した無線通信装置
US4188584A (en) Mixer
US6373350B1 (en) Branching filter with saw-resonator transmitting and receiving filters in separate packages and receiving-branch lines in both packages
JP2010068079A (ja) アンテナ共用器、高周波回路及び無線通信装置
KR100403814B1 (ko) 멀티칩 모듈을 이용하여 디.씨 옵셋을 감소시킨 다이렉트컨버젼 수신기
US11190158B2 (en) Low frequency shield solutions with sputtered/sprayed absorber materials and/or absorber materials mixed in mold compound
JPH09252191A (ja) 回路基板装置
JP2661570B2 (ja) 高周波装置
JP2006135835A (ja) 高周波信号処理用電子部品および無線通信システム
KR20030083503A (ko) 고주파 반도체 소자
KR20060100167A (ko) 프론트 엔드 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130115

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140124

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee