KR100766746B1 - 디지털 멀티미디어 방송 수신기용 다이버시티 싱글 칩. - Google Patents

디지털 멀티미디어 방송 수신기용 다이버시티 싱글 칩. Download PDF

Info

Publication number
KR100766746B1
KR100766746B1 KR1020050032514A KR20050032514A KR100766746B1 KR 100766746 B1 KR100766746 B1 KR 100766746B1 KR 1020050032514 A KR1020050032514 A KR 1020050032514A KR 20050032514 A KR20050032514 A KR 20050032514A KR 100766746 B1 KR100766746 B1 KR 100766746B1
Authority
KR
South Korea
Prior art keywords
connection
digital multimedia
multimedia broadcasting
chip
connection terminals
Prior art date
Application number
KR1020050032514A
Other languages
English (en)
Other versions
KR20060047237A (ko
Inventor
정민수
Original Assignee
인티그런트 테크놀로지즈(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인티그런트 테크놀로지즈(주) filed Critical 인티그런트 테크놀로지즈(주)
Publication of KR20060047237A publication Critical patent/KR20060047237A/ko
Application granted granted Critical
Publication of KR100766746B1 publication Critical patent/KR100766746B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/08—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station
    • H04B7/0802—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using antenna selection
    • H04B7/0817—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using antenna selection with multiple receivers and antenna path selection
    • H04B7/082—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using antenna selection with multiple receivers and antenna path selection selecting best antenna path
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H2201/00—Aspects of broadcast communication
    • H04H2201/10—Aspects of broadcast communication characterised by the type of broadcast system
    • H04H2201/11—Aspects of broadcast communication characterised by the type of broadcast system digital multimedia broadcasting [DMB]

Abstract

본 발명은 반도체 칩(chip)에 관한 것으로, 더욱 상세하게는 수신 성능을 향상시키기 위한 다이버시티(diversity) 기법을 이용하여 디지털 멀티미디어 방송(Digital Multimedia Broadcasting; DMB)용 수신기에 사용되는 싱글칩에 관한 것이다.
본 발명에 따른 다이버시티를 이용한 디지털 멀티미디어 방송 수신기를 위한 싱글 칩은 다이, 다이 상에 형성된 제1반도체 칩 및 제2반도체 칩, 제1반도체 칩 상에 형성되고 순차적으로 배열된 연결단자들을 포함하는 제1접속부, 제1접속부와 인접하여 형성되고 제1접속부의 연결단자들의 배열순서와 반대로 배열된 연결단자들을 포함하는 제2접속부, 제2반도체 칩 상에 형성되고 순차적으로 배열된 연결단자들을 포함하는 제3접속부 및 제3접속부와 인접하여 형성되고 제3접속부의 연결단자들의 배열순서와 반대로 배열된 연결단자들을 포함하는 제4접속부를 포함한다.
디지털 멀티미디어 방송, 다이버시티, 단일칩, 싱글칩, 온칩, 원칩

Description

디지털 멀티미디어 방송 수신기용 다이버시티 싱글 칩. {DIVERSITY SINGLE CHIP FOR DIGITAL MULTIMEDIA BROADCASTING RECEIVER}
도 1은 종래의 디지털 멀티미디어 방송을 다이버시티 기법을 이용하여 수신하기 위한 수신기의 구성 블럭도이다.
도 2는 종래의 CSP 본딩을 위한 반도체간 연결시 상호 교차를 방지하는 접속도이다.
도 3은 본 발명의 일실시예에 따른 다이버시티 기능을 가지는 디지털 멀티미디어 방송 수신칩의 본딩을 설명하기 위해 도시한 것이다.
도 4는 도 3에서 반도체를 교차 없이 상호 연결하기 위한 외부연결단자의 배열을 도시한 것이다.
도 5는 본 발명의 다른 실시예에 따른 반도체를 교차 없이 상호 연결하기 위한 방법을 도시한 것이다.
도 6은 본 발명에 따른 또 다른 실시예로 다이버시티 기능을 수행하기 위한 2개의 수신 블럭이 동일한 물질 상에 싱글 칩으로 구성되는 것을 설명하기 위해 도시한 것이다.
도 7은 도 6에 도시된 싱글 칩을 좀 더 구체화하여 구현한 블럭도이다.
본 발명은 반도체 칩(chip)에 관한 것으로, 더욱 상세하게는 수신 성능을 향상시키기 위한 다이버시티(diversity) 디지털 멀티미디어 방송(Digital Multimedia Broadcasting; DMB)용 수신기에 사용되는 싱글칩에 관한 것이다.
다이버시티 기법의 기본 개념은 수신 단에서 2개의 수신 안테나를 이용하는 것이다.
예를 들어 송신기와 수신기를 출발지와 목적지에, 그리고 전송경로를 도로에 비유하면 이해하기 쉽다.
즉, 재해로 도로가 불통이 될 수가 있지만 양 지점의 사이에 복수의 도로가 있다면, 한 개의 도로가 불통이 돼도 다른 길을 통해서 무사히 목적지에 도착할 수가 있다.
이 경우 재해의 영향을 동시에 받지 않기 위해서는 좀 떨어진 도로를 이용할 필요가 있다.
다이버시티 수신에 있어서 복수의 페이딩(fading) 파를 얻는 것은 송신기와 수신기와의 사이에 독립적인 전송경로를 만드는 것 외에 없다.
즉, 두 개의 수신안테나에 수신되는 신호가 완전히 서로 다른 신호를 수신하면 되는 것이다.
이렇게 되면 한쪽 안테나에 수신되는 신호에 깊은 페이딩 현상이 발생하더라 도 다른 한쪽 안테나에 수신되는 신호는 작은 페이딩 현상이 발생하게 되므로 적은 페이딩 신호를 선택하여 신호를 재생하면 좋은 질의 통화를 제공하게 되는 것이다.
즉, 다이버시티 기법은 서로 독립적인 패이딩의 영향을 받는 여러 개의 신호를 수신하여 적절히 결합하는 방법으로 패이딩을 극복하기 위한 기법을 지칭하는 것으로, 디지털 멀티미디어 방송 수신을 위하여 이동체의 다중경로(multi-path)로 인한 패이딩의 대책으로 다이버시티 기법이 사용된 것이다.
도 1은 종래의 디지털 멀티미디어 방송을 다이버시티 기법을 이용하여 수신하기 위한 수신기의 구성 블럭 도이다.
도시된 바와 같이, 종래의 디지털 멀티미디어 방송을 다이버시티 기법을 이용하여 수신하기 위한 수신기는 디지털 멀티미디어 방송 수신을 위한 제1 디지털 멀티미디어 방송 수신칩(110)과 제2 디지털 멀티미디어 방송 수신칩(120)를 포함하여 구성된다.
여기서, 각각의 수신 칩(110, 120)은 단일 반도체로 구성되어 인쇄회로기판(Printed Circuit Board; PCB)위에 장착되는 구조이다.
결국, 이렇게 다중적으로 입력 경로를 다원화하는 다이버시티 기법을 이용하여 디지털 멀티미디어 방송의 이동체에서 수신율이 향상되는 것이다.
그러나, 종래의 다이버시티 기법을 구현하기 위하여 디지털 멀티미디어 방송 수신 칩 2개를 이용하여 구성하게 되면 전반적으로 디지털 멀티미디어 방송을 수신하기 위한 수신기의 크기가 커지고, 공정의 수가 증가하고, 공정의 복잡도가 증가하여 수신기의 불량률이 증가하고, 전반적으로 생산 단가가 증가하는 단점이 존재 하게 된다.
이러한 단점을 극복하고자 기존의 반도체 부품을 소형화하는 기술로 칩을 수지나 플라스틱 패키지로 봉입하지 않고 그대로 기판에 장착하는 베어칩 기술이 있었다.
그러나, 패키지로 보호되지 않기 때문에 어렵고 신뢰성 면에서도 문제가 된다.
이를 보완 할 수 있는 새로운 기술이 CSP(Chip Sized Package 또는 Chip Scale Package)이며 CSP는 반도체 부품의 실장 면적을 한 칩 크기로 소형화하려는 기술로 웨이퍼 형태에서 커팅된 칩을 패키지 할 때 초박막 패키지를 사용하여 베어칩에 가까운 크기를 얻을 수 있다.
또한, 반도체 칩의 본래 크기와 패키지의 크기가 거의 차이가 없을 정도로 얇고 작으며 칩크기 형태로 바로 사용할 수 있는 장점이 있다.
M2CSP(Multi-die CSP 또는 Multi-die Chip Scale Package)는 두 개의 칩을 하나로 합쳐 조립하는 멀티 다이 패키지 형태로 기존 패키지보다 PCB(Printed Circuit Board) 면적을 절반 수준으로 줄일 수 있는 멀티 다이(Multi-die) CSP 기술을 말한다.
M2CSP는 TSOP(Thin Small Outline Package)형 제품 2개를 겹쳐 사용할 경우 기존에는 3백7㎟의 PCB 면적이 요구되는 데 반해 이 기술은 이의 절반 수준인 1백54㎟의 면적만으로 PCB 마운팅이 가능하다.
M2CSP는 두 개의 메모리 및 로직 제품은 물론 메모리와 로직, 그리고 로직 및 아날로그 디바이스 등 서로 다른 종류의 칩도 함께 패키징할 수 있다.
그러나, 이러한 구조는 칩을 연결하기 위한 본딩부가 많을 경우와 각각의 칩을 연결하기 위한 공정상에 추가적인 작업이 수행돼야 했다.
도 2는 종래의 CSP 본딩을 위한 반도체간 연결 시 상호 교차를 방지하기 위한 방법을 도시한 그림이다.
도시한 바와 같이, 다층으로 구성된 절연층(201)과 각 층의 반도체 칩간 연결을 형성하기 위한 회로(202)로 구성된다.
여기서, 와이어 본딩, TAB(Tape Automated Bonding) 및 플립칩 본딩(Flip Chip Bonding)인 경우를 도시한 것이다.
절연층(201)을 다층으로 구성하여 회로(202)적으로 구분되어 연결되도록 하고, 이러한 방법을 이용하여 회로적으로 교차되는 일이 없도록 구성하게 된다.
그러나, 절연층(201)을 다층으로 구성하는 방법은 공정상 회로를 형성하기 위한 공정이 추가되어 생산 단가의 상승 및 생산 시간이 증가하게 되며, 다이버시키 기능을 구현하기 위한 방법으로 칩간 연결을 수행하는데 적합하지 못하였다.
상술한 문제점을 해결하기 위한 본 발명의 목적은, 디지털 멀티미디어 방송 수신기의 전반적인 소형화, 전력소모 감소, 전체 공정의 수 감소, 생산단가 감소 및 불량률 감소를 위하여 다이버시티 디지털 멀티미디어 방송 수신기를 싱글 칩으로 구현하고자 한다.
본 발명의 다른 목적은, 둘 이상의 반도체를 하나의 다이에 패키지 하고자 할 경우 반도체 간 상호 연결을 위한 접속점을 두 가지 이상의 형태로 배열하여 반도체 간 상호 연결이 용이한 단일 패키지 칩을 제공하는 데 있다.
본 발명의 또 다른 목적은, 단일 패키지 칩을 제공함에 따라 IC 칩의 최소화를 구현하고 비용을 절감하는 데 있다.
상술한 과제를 해결하기 위한 본 발명에 따른 다이버시티를 이용한 디지털 멀티미디어 방송 수신기를 위한 싱글 칩은 다이, 상기 다이 상에 형성된 제1반도체 칩 및 제2반도체 칩, 상기 제1반도체 칩 상에 형성되고, 순차적으로 배열된 연결단자들을 포함하는 제1접속부, 상기 제1접속부와 인접하여 형성되고, 상기 제1접속부의 연결단자들의 배열순서와 반대로 배열된 연결단자들을 포함하는 제2접속부, 상기 제2반도체 칩 상에 형성되고, 순차적으로 배열된 연결단자들을 포함하는 제3접속부 및 상기 제3접속부와 인접하여 형성되고, 상기 제3접속부의 연결단자들의 배열순서와 반대로 배열된 연결단자들을 포함하는 제4접속부를 포함한다.
여기서, 상기 제1 접속부의 연결단자들과 상기 제4 접속부의 연결단자들과 연결되어 각 연결단자간 서로 연결선이 교차되어 연결되지 않는 것이 바람직하다.
여기서, 상기 제2 접속부의 연결단자들과 상기 제3 접속부의 연결단자들과 연결되어 각 연결단자간 서로 연결선이 교차되어 연결되지 않는 것이 바람직하다.
여기서, 상기 제1 접속부와 상기 제2 접속부간의 간격은 상기 디지털 멀티미디어 방송 수신기용 다이버시티 싱글 칩의 핀간 간격보다 작은 것이 바람직하다.
여기서, 상기 제1반도체 칩과 상기 제2반도체 칩은 동일한 반도체 칩인 것이 바람직하다.
여기서, 상기 제1반도체 칩과 상기 제2반도체 칩은 동일한 디지털 위성방송 수신칩(Digital Multimedia Broadcasting; DMB)인 것이 바람직하다.
여기서, 상기 제1반도체 칩과 상기 제2반도체 칩은 서로 90도 또는 180도로 위치하여 각 연결단자간 서로 연결선이 교차되어 연결되지 않는 것이 바람직하다.
여기서, 상기 제1접속부의 연결단자들 중 첫 번째 연결단자는 상기 제2접속부의 연결단자들 중 마지막 연결단자와 동일한 특성을 가지고, 상기 제3접속부의 연결단자들 중 첫 번째 연결단자는 상기 제4접속부의 연결단자들 중 마지막 연결단자와 동일한 특성을 가지는 것이 바람직하다.
또한, 본 발명에 따른 다이버시티를 이용한 디지털 멀티미디어 방송 수신기를 위한 싱글 칩은 디지털 멀티미디어 방송을 수신하기 위한 수신칩에 있어서, 상기 방송을 입력으로 받아 신호를 처리하여 출력하는 제1 디지털 멀티미디어 방송 수신 블럭과 상기 방송을 입력으로 받아 신호를 처리하여 출력하는 제2 디지털 멀티미디어 방송 수신 블럭을 포함하되, 상기 제1 및 제2 디지털 멀티미디어 방송 수신 블럭의 기능을 모두 동일 물질 상에 온-칩(on-chip)화 하는 구조로 디지털 멀티미디어 방송의 다이버시티 기능을 구현하는 것을 특징으로 한다.
여기서, 상기 제1 디지털 멀티미디어 방송 수신 블럭과 제2 디지털 멀티미디어 방송 수신 블럭에 수신되는 신호 대역은 동일 대역인 것이 바람직하다.
여기서, 상기 제1 및 제2 디지털 멀티미디어 방송 수신 블록 각각은 안테나에서 수신된 신호를 잡음을 억제하며 증폭하는 제1 증폭기, 신호를 기저대역(baseband)로 변환하기 위해 주파수를 발진하여 믹서에 공급하는 전압제어 발진기, 상기 증폭기로부터 출력된 신호와 상기 전압제어 발진기로부터 공급된 신호를 혼합하여 기저대역 주파수 신호로 변환하는 믹서, 상기 믹서에서 출력되는 주파수 신호 중 선택적으로 원하는 주파수 대역의 신호만 필터링 하는 필터 및 상기 필터로부터 출력된 신호를 이득을 가변 또는 제어하며 증폭하여 출력하는 제2 증폭기를 포함하는 것이 바람직하다.
여기서, 제2 증폭기는 프로그래머블 이득 증폭기(Programmable Gain Amplifier; PGA) 또는 가변이득 증폭기(Variable Gain Amplifier; VGA)인 것이 바람직하다.
본 발명에 따른 반도체 칩은 순차적으로 배열된 연결단자들을 포함하는 제1접속부 및 상기 제1접속부와 인접하여 형성되고 상기 제1접속부의 연결단자들의 배열순서와 반대로 배열된 연결단자들을 포함하는 제2접속부를 포함한다.
여기서, 상기 제1접속부의 연결단자들 중 첫 번째 연결단자는 상기 제2접속부의 연결단자들 중 마지막 연결단자와 동일한 특성을 가지는 것이 바람직하다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술 되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
<투-다이(TWO DIE)를 이용한 다이버시티 DMB 싱글 칩의 구현>
도 3은 본 발명의 일실시예에 따른 다이버시티 기능을 가지는 디지털 멀티미디어 방송 수신칩의 본딩을 설명하기 위해 도시한 것이다.
도시된 바와 같이, 다이버시티 기능을 가지는 디지털 멀티미디어 방송 수신칩을 서로 연결하기 위하여 리드 프레임과 와이어를 연결할 수 있는 소자내의 금속 공간인 패드(301), 패키지를 하기 위한 특성이 같은 제1 반도체(302a)와 제2 반도 체(302b); 제1 반도체를 연결하기 위한 제1 본딩부의 제1 접속부(303a)와 제2 접속부(304a), 제2 반도체를 연결하기 위한 제2 본딩부의 제3 접속부(303b)와 제4 접속부(304b), 각각의 반도체를 연결하기 위한 연결선(305)으로 구성된다.
또한, 각 접속부(303a, 303b, 304a 및 304b)는 복수개의 연결단자를 구비한다.
제1 반도체의 제1 본딩부의 제1 접속부(303a)와 제2 접속부(304a), 제2 반도체의 제2 본딩부의 제3 접속부(303b)와 제4 접속부(304b)가 존재하여 반도체간 연결을 한다.
제1 반도체(302a)와 제2 반도체(302b)는 서로 180도 회전되어 패드(301)에 위치한다.
제1 반도체의 제1 접속부(303a)와 제2 접속부(304a)와는 서로 배열의 순서가 역순으로 되고, 제2 반도체의 제3 접속부(303b)와 제4 접속부(304b)와는 서로 배열의 순서가 역순으로 되어 반도체(302a 및 302b)간 연결선이 교차하지 않고 연결할 수 있다.
즉, 제1 반도체의 제1 접속부(303a)와 제2 반도체의 제4 접속부(304b)는 연결시 연결선이 교차하지 않으며 제1 반도체의 제2 접속부(304a)와 제2 반도체의 제3 접속부(303b)는 서로 연결시 교차하지 않는다.
여기서, 이 연결에 대한 자세한 설명은 도 4에서 설명한다.
도 4는 도 3에서 반도체를 교차 없이 상호 연결하기 위한 외부연결단자의 배열을 도시한 것이다.
도시된 바와 같이, 반도체를 교차 없이 상호 연결하기 위한 외부연결단자는 도 3에서 제1 반도체를 연결하기 위한 제1 접속부(303a)는 도 4에서 제 1접속부(401a)로 대치되고, 도 3에서 제2 접속부(304a)는 도 4에서 제 2접속부(402a)로 대치되어, 도 4에서 제1 접속부(401a)와 제2 접속부(402a)는 서로 역순으로 배열된다.
또한, 도 3에서 제2 반도체를 연결하기 위한 제3 접속부(303b)는 도 4에서 제 3접속부(401b)로 대치되고, 도 3에서 제4 접속부(304b)는 도 4에서 제 4접속부(402b)로 대치되어, 도 4에서 제3 접속부(401b)와 제4 접속부(402b)는 서로 역순으로 배열된다.
즉, 도 4에서 제1 반도체의 제1 접속부(401a)의 연결단자 F는 제2 반도체의 제4 접속부(402b)의 연결단자 F와 연결되고, 제1 반도체의 제1 접속부(401a)의 연결단자 E는 제2 반도체의 제4 접속부(402b)의 연결단자 E와 연결되어 결국 각 본딩을 위한 연결선은 교차하지 않고 연결이 가능하다.
또한, 반대의 경우 제1 반도체의 제2 접속부(402a)의 연결단자 A는 제2 반도체의 제3 접속부(401b)의 연결단자 A와 연결되고, 제1 반도체의 제2 접속부(402a)의 연결단자 B는 제2 반도체의 제3 접속부(401b)의 연결단자 B와 연결되어 결국 각 본딩을 위한 연결선은 교차하지 않고 연결이 가능하다.
결국, 상술한 구조에 의하여 디지털 멀티미디어 방송 수신에 다이버시티 기법을 이용하기 위하여 동일한 수신칩을 하나의 다이에 올려서 칩간 연결을 추사적인 공정이 필요 없이 수월하게 이루어지는 것으로 공정의 간략화, 불량률의 감소 생산 단가의 감소를 추구할 수 있게 된다.
도 5는 본 발명의 다른 실시예에 따른 반도체를 교차 없이 상호 연결하기 위한 방법을 도시한 것이다.
도 3에서 설명한 바와 같이, 단일 패키지(500)는 제1 반도체(501) 및 제2 반도체(502)로 구성되며, 제1 반도체(501)와 제2 반도체(502)는 서로 90도로 배열되어 결국 각 외부연결단자은 교차하지 않고 연결이 가능하다.
삭제
결국, 특성이 같은 반도체 연결시 연결선의 교차함이 없이 구조가 간단하게 구성할 수 있다.
<두개의 블럭으로 온칩화하여 구현한 다이버시티 DMB 싱글 칩>
도 6은 본 발명에 따른 또 다른 실시예로 다이버시티 기능을 수행하기 위한 2개의 수신 블럭이 동일한 물질 상에 싱글 칩으로 구성되는 것을 설명하기 위해 도시한 것이다.
도시된 바와 같이, 다이버시티 기능을 수행하기 위한 2개의 수신 블럭이 동일한 물질 상에 온칩화되어 싱글 칩으로 구현된 수신칩은 디지털 멀티미디어 방송을 수신함에 있어 다이버시티 기능을 이용할 수 있도록 최초 설계시부터 고려되어야 한다.
즉, 다이버시티 디지털 멀티미디어 방송용 싱글 칩은 제1 디지털 멀티미디어 방송 수신 블럭(610), 제2 디지털 멀티미디어 방송 수신 블럭(620), 제1 또는 제2 디지털 멀티미디어 방송 수신 블럭(610, 620)에서 수신된 신호 중 데이터만 축출하 기 위한 통신부(640), 통신부(640) 및 제1 또는 제2 디지털 멀티미디어 방송 수신 블럭(610, 620)의 바이어싱을 위한 바이어스부(650), 통신부(640), 바이어스부(650) 및 제1 또는 제2 디지털 멀티미디어 방송 수신 블럭(610, 620)의 신호 및 데이터를 제어하기 위한 디지털 제어부(660), 및 제1 또는 제2 디지털 멀티미디어 방송 수신 블럭(610, 620), 통신부(640), 바이어스부(650) 및 디지털 제어부(660)에 주파수를 공급하기 위한 주파수 발생부(630)를 포함한다.
여기서, 주파수 발생부(630), 통신부(640), 바이어스부(650), 디지털 제어부(660)는 제1 디지털 멀티미디어 수신 블럭(610)과 제2 디지털 멀티미디어 수신 블럭(620)에 공통으로 적용되도록 구현된 것을 설명하지만, 제1 디지털 멀티미디어 수신 블럭(610)과 제2 디지털 멀티미디어 수신 블럭(620)에 대하여 주파수 발생부(630), 통신부(640), 바이어스부(650), 디지털 제어부(660)는 각각의 수신 블록에 독립적으로 구현할 수 있음은 당연하다.
도 7은 도 6에 도시된 싱글 칩을 좀 더 구체화하여 구현한 블럭도이다.
도시된 바와 같이, 다이버시티 기능을 수행하기 위한 2개의 수신 블럭을 하나의 칩에 구현한 다이버시티 싱글 칩(700)은 제1 디지털 멀티미디어 방송 수신 블럭(710), 제2 디지털 멀티미디어 방송 수신 블럭(720), 위상고정루프(Phase Locked Loop; PLL)(731), 국부발진기(Local Oscillator; LO)(732) 및 위상국부발진기(Phase Local Oscillator; PLO)(733)를 포함한다.
여기서는, 위상고정루프(731), 국부발진기(732) 및 위상국부발진기(733)를 하나로 구현하여 공통으로 사용되는 것으로 하였지만, 각각의 수신블럭에 대하여 독립적으로 구현하는 것도 가능하다.
제1 디지털 멀티미디어 방송 수신 블럭(710)은 제1 저잡음 증폭기(Low-Noise Amplifier; LNA)(711), 제1 믹서(mixer)(712a), 제2 믹서(712b), 제1 저대역통과필터(Low-Pass Filter; LPF)(713a), 제2 LPF(713b), 제2 LNA(714a), 제3 LNA(714b), 제1 이득제어기(715) 및 제1 수신신호강도 검출기(Received Signal Strength Indication; RSSI)(716)를 포함한다.
제2 디지털 멀티미디어 방송 수신 블럭(720)은 제4 LNA(721), 제3 믹서(722a), 제4 믹서(722b), 제3 LPF(723a), 제4 LPF(723b), 제5 LNA(724a), 제6 LNA(724b), 제2 이득제어기(725) 및 제2 RSSI(726)를 포함한다.
제1 디지털 멀티미디어 방송 수신 블럭(710)과 제2 디지털 멀티미디어 방송 수신 블럭(720)의 내부 구성 및 동작은 다이버시티 특성상 동일하므로 이하에서는 제1 디지털 멀티미디어 방송 수신 블럭(710)에 대해서만 설명하고자 한다.
제1 LNA(711)은 위성 안테나에서 수신된 미약한 신호(IN1)를 잡음까지 증폭되는 것을 최대한 억제하면서 신호를 증폭하여 제1 디지털 멀티미디어 방송 수신 블럭(710)의 제1 믹서(712a)와 제2 믹서(712b)에 신호를 전달한다.
PLL(731)은 LO(732)의 출력 주파수가 흔들리지 않고 일정한 주파수에서 고정될 수 있도록 하고, LO(732)에서 사용되는 전압제어 발진기(Voltage Control Oscillator; VCO)의 전압을 조절하여 LO(732)의 출력 주파수를 원하는 주파수로 이동하고 고정시켜 준다.
또한, PLL(731)은 도시하지는 않았지만, 주파수 조합기와 VCO로 구성되며 VCO는 DMB-S 주파수 범위를 처리할 수 있다.
여기서, 조합기는 20-bit sigma-delta fractional-N 아키택처로 구성되어 고속 스위칭, 초고해상도 주파수 및 광대역에 따른 잡음특성이 좋은 특성을 가지고 있다.
LO(732)는 위성 신호를 기저대역(baseband)로 변환하기 위한 주파수를 발진하여 믹서(712a, 712b)에 공급한다.
여기서, LO(732)는 외부 LC 탱크 회로가 제거되는 구조로서, 외부에서 추가적인 30V정도의 고전압을 인가할 필요 없이 구현이 가능하다.
PLO(733)는 동위상(In-Phase) 또는 90° 위상(Quadrature-Phase)의 주파수를 발생한다.
제1 믹서(712a)는 하향변환(Down-Conversion)으로 작용하며, 위성 안테나 및 LNA(711)를 거쳐 증폭된 신호와 PLL(731), LO(732) 및 PLO(733)를 거친 주파수를 혼합하여 입력된 위성 주파수를 기저대역 주파수 신호로 변환한다.
제1 LPF(713a)는 제1 믹서(712a)에서 출력되는 주파수 신호 중 선택적으로 원하는 주파수 대역의 신호만 필터링 한다.
제2 LNA(714a)는 프로그래머블 이득제어(Programmable Gain Amplifier; PGA) 또는 가변이득 증폭기(Variable Gain Amplifier; VGA)로 구성될 수 있다.
제2 LNA(714a)을 통하여 출력되는 주파수 신호는 위성주파수 신호를 기저밴드로 변환된 주파수 신호로 I1 채널을 형성한다.
제1 RSSI(716)는 제2 LNA(714a)에서 출력된 수신신호강도를 측정한다.
제1 이득제어기(715)는 제1 RSSI(716)에서 검출된 수신신호강도의 이득을 조절하기 위해 제1 RSSI(716)로 제어신호를 보내게 된다.
여기서, 제1 RSSI(716)는 제2 LNA(714a)의 출력 신호를 보상하게 된다.
앞서 설명한 바와 동일한 동작으로, 제2 믹서(712b)는 하향변환으로 작용하며, LNA(711)를 거쳐 증폭된 신호와 PLL(731), LO(732) 및 PLO(733)를 거친 주파수를 혼합하여 입력된 위성 주파수를 기저대역 주파수 신호로 변환한다.
제2 LPF(713b)는 제2 믹서(712b)에서 출력되는 주파수 신호 중 선택적으로 원하는 주파수 대역의 신호만 골라내는 역할을 하며, 제3 LNA(714b)을 통하여 출력되는 주파수 신호는 위성주파수 신호를 기저밴드로 변환된 주파수 신호로 Q1 채널을 형성한다.
제1 RSSI(716)는 제2 LNA(714a)에서 출력된 신호의 강도를 측정하며, 제1 이득제어기(715)는 제1 RSSI(716)의 검출을 위한 이득을 조절하게 된다.
여기서, 제1 RSSI(716)는 검출된 신호를 바탕으로 제3 LNA(714b)의 출력 신호를 보상하게 된다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다 는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
상술한 본 발명의 구성에 따르면, 디지털 멀티미디어 방송 수신기에서 다이버시티 기능을 싱글 칩으로 구현하여 디지털 멀티미디어 방송 수신기의 전반적인 소형화, 전력소모 감소, 전체 공정의 수 감소, 생산단가 감소 및 불량률 감소에 그 효과가 있다.
또한, 둘 이상의 반도체를 하나의 다이에 패키지 하고자 할 경우 반도체 간 상호 연결을 위한 접속점을 두 가지 이상의 형태로 배열하여 반도체 간 상호 연결이 용이한 단일 패키지 칩을 제공하는 것이 가능하게 된다.
또한, 단일 패키지 칩을 제공함에 따라 IC 칩의 최소화를 구현하여 비용을 절감하는 것이 가능하게 된다.

Claims (14)

  1. 다이;
    상기 다이 상에 형성된 제1반도체 칩 및 제2반도체 칩;
    상기 제1반도체 칩 상에 형성되고, 순차적으로 배열된 연결단자들을 포함하는 제1접속부;
    상기 제1접속부와 인접하여 형성되고, 상기 제1접속부의 연결단자들의 배열순서와 반대로 배열된 연결단자들을 포함하는 제2접속부;
    상기 제2반도체 칩 상에 형성되고, 순차적으로 배열된 연결단자들을 포함하는 제3접속부; 및
    상기 제3접속부와 인접하여 형성되고, 상기 제3접속부의 연결단자들의 배열순서와 반대로 배열된 연결단자들을 포함하는 제4접속부
    를 포함하는, 디지털 멀티미디어 방송 수신기용 다이버시티 싱글 칩.
  2. 제1항에 있어서,
    상기 제1 접속부의 연결단자들과 상기 제4 접속부의 연결단자들과 연결되어 각 연결단자간 서로 연결선이 교차되어 연결되지 않는, 디지털 멀티미디어 방송 수신기용 다이버시티 싱글 칩.
  3. 제1항에 있어서,
    상기 제2 접속부의 연결단자들과 상기 제3 접속부의 연결단자들과 연결되어 각 연결단자간 서로 연결선이 교차되어 연결되지 않는, 디지털 멀티미디어 방송 수신기용 다이버시티 싱글 칩.
  4. 제1항에 있어서,
    상기 제1 접속부와 상기 제2 접속부간의 간격은 상기 디지털 멀티미디어 방송 다이버시티 싱글 칩의 핀간 간격보다 작은, 디지털 멀티미디어 방송 수신기용 다이버시티 싱글 칩.
  5. 제1항에 있어서,
    상기 제1반도체 칩과 상기 제2반도체 칩은 동일한 반도체 칩인, 디지털 멀티미디어 방송 수신기용 다이버시티 싱글 칩.
  6. 제1항에 있어서,
    상기 제1반도체 칩과 상기 제2반도체 칩은 동일한 디지털 위성방송 수신칩(Digital Multimedia Broadcasting; DMB)인, 디지털 멀티미디어 방송 수신기용 다이버시티 싱글 칩.
  7. 제1항에 있어서,
    상기 제1반도체 칩과 상기 제2반도체 칩은 서로 90도 또는 180도로 위치하여 각 연결단자간 서로 연결선이 교차되어 연결되지 않는, 디지털 멀티미디어 방송 수신기용 다이버시티 싱글 칩.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 제1항에 있어서,
    상기 제1접속부의 연결단자들 중 첫 번째 연결단자는 상기 제2접속부의 연결단자들 중 마지막 연결단자와 동일한 특성을 가지고, 상기 제3접속부의 연결단자들 중 첫 번째 연결단자는 상기 제4접속부의 연결단자들 중 마지막 연결단자와 동일한 특성을 가지는, 디지털 멀티미디어 방송 수신기용 다이버시티 싱글 칩.
  13. 순차적으로 배열된 연결단자들을 포함하는 제1접속부; 및
    상기 제1접속부와 인접하여 형성되고, 상기 제1접속부의 연결단자들의 배열순서와 반대로 배열된 연결단자들을 포함하는 제2접속부
    를 포함하는, 반도체 칩.
  14. 제13항에 있어서,
    상기 제1접속부의 연결단자들 중 첫 번째 연결단자는 상기 제2접속부의 연결단자들 중 마지막 연결단자와 동일한 특성을 가지는, 반도체 칩.
KR1020050032514A 2004-10-19 2005-04-19 디지털 멀티미디어 방송 수신기용 다이버시티 싱글 칩. KR100766746B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040083616 2004-10-19
KR20040083616 2004-10-19

Publications (2)

Publication Number Publication Date
KR20060047237A KR20060047237A (ko) 2006-05-18
KR100766746B1 true KR100766746B1 (ko) 2007-10-18

Family

ID=37149759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050032514A KR100766746B1 (ko) 2004-10-19 2005-04-19 디지털 멀티미디어 방송 수신기용 다이버시티 싱글 칩.

Country Status (1)

Country Link
KR (1) KR100766746B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5701031A (en) * 1990-04-26 1997-12-23 Hitachi, Ltd. Sealed stacked arrangement of semiconductor devices
KR19980058604A (ko) * 1996-12-30 1998-10-07 황인길 확장형 반도체패키지
KR20020022114A (ko) * 2000-07-05 2002-03-23 요트.게.아. 롤페즈 안테나 다이버시티 수신기
KR20030009627A (ko) * 2001-07-23 2003-02-05 삼성전자주식회사 수평 이중 실장한 반도체 칩 패키지
KR20040069507A (ko) * 2003-01-29 2004-08-06 삼성전자주식회사 디씨 옵셋을 줄이기 위한 원칩화된 다이렉트 컨버젼송수신기 및 그 제조방법
KR100675007B1 (ko) 2006-01-27 2007-01-29 삼성전자주식회사 소켓을 사용하지 않는 평판형 반도체 모듈

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5701031A (en) * 1990-04-26 1997-12-23 Hitachi, Ltd. Sealed stacked arrangement of semiconductor devices
KR19980058604A (ko) * 1996-12-30 1998-10-07 황인길 확장형 반도체패키지
KR20020022114A (ko) * 2000-07-05 2002-03-23 요트.게.아. 롤페즈 안테나 다이버시티 수신기
KR20030009627A (ko) * 2001-07-23 2003-02-05 삼성전자주식회사 수평 이중 실장한 반도체 칩 패키지
KR20040069507A (ko) * 2003-01-29 2004-08-06 삼성전자주식회사 디씨 옵셋을 줄이기 위한 원칩화된 다이렉트 컨버젼송수신기 및 그 제조방법
KR100675007B1 (ko) 2006-01-27 2007-01-29 삼성전자주식회사 소켓을 사용하지 않는 평판형 반도체 모듈

Also Published As

Publication number Publication date
KR20060047237A (ko) 2006-05-18

Similar Documents

Publication Publication Date Title
Reynolds et al. A silicon 60-GHz receiver and transmitter chipset for broadband communications
US7515879B2 (en) Radio frequency circuit module
Rahn et al. A fully integrated multiband MIMO WLAN transceiver RFIC
US7636554B2 (en) Multiple-input multiple-output radio transceiver
US20060128322A1 (en) Transceiver apparatus and module
US11496097B2 (en) Apparatus and methods for power amplifiers with positive envelope feedback
US7132900B2 (en) High frequency semiconductor integrated circuit device, wireless electric unit and wireless communication system
US20090280768A1 (en) Method And System For Inter IC Communications Utilizing A Spatial Multi-Link Repeater
US7945228B2 (en) Receiver and electronic apparatus using the same
KR100643461B1 (ko) 프론트앤드모듈의 기판 구조
Glisic et al. Fully integrated 60 GHz transceiver in SiGe BiCMOS, RF modules, and 3.6 Gbit/s OFDM data transmission
KR100766746B1 (ko) 디지털 멀티미디어 방송 수신기용 다이버시티 싱글 칩.
US20070126083A1 (en) Semiconductor device
KR100864639B1 (ko) 반도체 집적 회로
US7212794B2 (en) Receiver with a crystal oscillator having a natural-oscillation frequency set so that a fundamental component and its harmonics are outside the range of a receiving band of a modulated wave signal
US7245655B1 (en) Dual antenna receiver
KR100756909B1 (ko) 다이버시티 기법을 이용한 휴대용 디지털 비디오 방송 수신칩
KR100783622B1 (ko) 다이버시티 위성 디지털 멀티미디어 방송용 수신 칩.
Shaheen et al. A 45nm CMOS SOI, four element phased array receiver supporting two MIMO channels for 5G
JP2003179521A (ja) 半導体装置
Wu et al. Antennas in silicon integrated circuits
KR20080019761A (ko) 프론트 엔드 모듈
JP2006135835A (ja) 高周波信号処理用電子部品および無線通信システム
Zhang et al. Mm‐Wave Broadband Wireless Systems and Enabling MMIC Technologies
JP2007243553A (ja) 高周波信号受信装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130926

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee