JP2004236330A - Ｄｃオフセットを減らすための単一チップ化されたダイレクトコンバージョン送受信機およびその製造方法 - Google Patents

Abstract

【課題】 ＤＣオフセットを減らすための単一チップ化されたＤＣ送受信機およびその製造方法を提供する。
【解決手段】 ミキサー部と局部発振器とが回路として具備された基板と、ミキサー部および局部発振器で放射される信号漏れの影響を遮蔽させるポジティブホールと、基板の上部に備えられ、アンテナから信号がミキサー部に入力される過程で発生する信号漏れおよび局部発振器からミキサー部に基準信号が入力される過程で発生する信号漏れを遮断する遮蔽接地面と、遮蔽接地面上部に備えられ、ミキサー部および局部発振器を連結する第１配線と、基板と遮蔽接地面の間、および遮蔽接地面の上部で第１配線を覆うように積層された誘電層が単一チップ化されて含まれるＤＣ送受信機およびその製造方法。
【選択図】 図６

Description

本発明は、ダイレクトコンバージョン（Ｄｉｒｅｃｔ Ｃｏｎｖｅｒｓｉｏｎ：以下、ＤＣ）送受信機に係り、詳しくは、ＤＣオフセットを減少させたＤＣ送受信機に関する。

現在の無線携帯端末機は、開発初期に比べてサイズおよび消費電力が小さくなり、コストも大幅に低下したが、依然として無線携帯端末機全体のサイズおよび消費電力を減らし、コストを低下させてより良質の無線携帯端末機を製造する必要がある。

ＤＣアーキテクチャーは、イメージリジェクションフィルタ（ｉｍａｇｅ ｒｅｊｅｃｔｉｏｎ ｆｉｌｔｅｒ）が除去された構造であって、部品数を減少させて端末機全体のサイズおよび消費電力を減少させる利点がある。

しかし、こういう利点にもかかわらず、ＤＣアーキテクチャーを無線携帯端末機に適用するためには、ミキシング過程でＤＣオフセットが発生する問題を改善しなければならない。ＤＣオフセットは、実信号との区別が難しく、ミキサーの次の段に具備された増幅器を飽和させる。

こうしたＤＣオフセット問題を改善するために、様々な方策が提案され、現在で新しい方策の研究が続けられている。図１および図２は、それぞれ現在まで提示された前記方策の一例および他の例を示した図である。

図１に示すとおり、アンテナ１０を通じて受信される信号は、第１増幅器１２によって増幅され、第１ミキサー１４および第２ミキサー１６で、局部発振器（ｌｏｃａｌ ｏｓｃｉｌｌａｔｏｒ）３４で発生する基準信号と合わせられる。この過程で、前記信号からキャリア信号が除去される。第１ミキサー１４および第２ミキサー１６から出力されるキャリア信号が除去された信号は、それぞれ第１低域通過フィルタ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ：ＬＰＦ）１８および第２低域通過フィルタ２０を通過して高周波成分が除去される。第１低域通過フィルタ１８および第２低域通過フィルタ２０から出力される信号は、それぞれ第２増幅器２６および第３増幅器３０によって増幅される。３６は局部発振器３４から発生する基準信号の位相を９０°移動させる位相シフターである。

一方、図３に示したように、局部発振器（図示せず）から第１ミキサー１４に基準信号ｃｏｓ Ｗ_OLｔが入力される過程で、基板カップリング（ｓｕｂｓｔｒａｔｅ ｃｏｕｐｌｉｎｇ）とボンドワイヤカップリング（ｂｏｎｄ ｗｉｒｅ ｃｏｕｐｌｉｎｇ）とによって発振器信号漏れ５０が発生する。また、図４に示したように、アンテナ１０を通じて受信された信号が第１増幅器１２によって増幅される過程で、基板カップリングとボンドワイヤカップリングとによって大きな干渉漏れ５２が発生する。こういう漏れ信号は、さらに局部発振器から発生する基準信号と、例えば、次の数式１のように自己ミキシングされ、その結果、ＤＣオフセットが発生する。

数式１で、１／２に該当するＤＣオフセットは、第１ミキサー１４の次の段に具備された第２増幅器２６を飽和させるだけでなく、アンテナ１０によって信号が放射され、再反射され、さらに受信される過程を経ながら不規則になり、実際に受信された信号との区別が難しくなる。

図１に図示された従来技術の場合、このようなＤＣオフセットを除去するために、第１低域通過フィルタ（ＬＰＦ）１８と第２増幅器２６の間に第１キャパシタ２２が、第２低域通過フィルタ（ＬＰＦ）２０と第３増幅器３０の間に第２キャパシタ２４が備えられる。

しかし、こういう方策は、第１キャパシタ２２および第２キャパシタ２４の体積が大きく、充電および放電のための別途の接地２８、３２が必要であるために、回路のサイズが大きくなり、単一のチップに作り難いだけでなく適用が時分割多重接続（ＴＤＭＡ）に限定される。

図２は、特許文献１に開示されたＤＣ受信機を示した図である。図２は、負帰還ループ（ｎｅｇａｔｉｖｅ ｆｅｅｄｂａｃｋ ｌｏｏｐ）を通じて、前記したＤＣオフセットを除去する方策を示した図である。この負帰還ループは、第２増幅器２６とデータプロセッシング回路４４の間に第１アナログ／デジタルコンバータ４０を、第２増幅器３０とデータプロセシング回路４４間には第２アナログ／デジタルコンバータ（Ａ／Ｄコンバータ）４２を具備し、第１ミキサー１４とデータプロセッシング回路４４の間にデータプロセシング回路４４から出力される所定のデジタル信号をアナログ信号に変換して第１ミキサー１４にフィードバックさせる第１デジタル／アナログコンバータ（Ｄ／Ａコンバータ）４６を、第２ミキサー１６とデータプロセッシング回路４４の間には前記所定のデジタル信号をアナログ信号に変換して第２ミキサー１６にフィードバッグさせる第２デジタル／アナログコンバータ４８を具備する。しかし、閉鎖ループを使用するためにループ収束（ｌｏｏｐ ｃｏｎｖｅｒｇｅｎｃｅ）時間が制限される。それによって、無線携帯端末機でのようにタイムスロットの短い機器に適用し難い。

また、特許文献２には、デルタ−シグマ変調回路とスイッチング回路とを含み、ＤＣオフセットをリアルタイムで除去できるＤＣ受信機が開示されている。しかし、スイッチング時間がかかるためにその適用が時分割多重接続に限定され、回路のサイズが大きくなる。
特開平３−２２０８２３号公報 米国特許第６,１７５,７２８号公報

本発明が解決しようとする技術的課題は、前述した従来技術の問題点を改善するためのものであって、ＤＣオフセットを除去するための手段が内蔵された、単一チップ化されたＤＣ送受信機を提供するものである。

また、本発明が解決しようとする他の技術的課題は、前記の単一チップ化されたＤＣ送受信機を製造する方法を提供するところにある。

前記技術的課題を達成するために、本発明の単一チップ化されたＤＣ送受信機は、アンテナを通じて受信される信号を増幅して出力する第１増幅器と、入力される所定の基準信号を利用して前記第１増幅器から出力される信号からキャリア信号を除去して出力するミキサー部と、前記ミキサー部から出力される信号から高周波成分を除去する低域通過フィルタと、前記低域通過フィルタから出力される信号を増幅する第２増幅器とを含むＤＣ送受信機において、前記ミキサー部に前記基準信号を提供する局部発振器と、前記ミキサー部と前記局部発振器とが回路として具備された基板と、前記ミキサー部から放射される信号漏れおよび前記局部発振器から放射される信号漏れを遮蔽させるように、前記基板内で前記ミキサー部と前記局部発振器の間に所定の幅と所定の深さに形成され、その内部が導電性プラグで満たされたポジティブホールと、前記基板の上部に備えられ、前記アンテナを通じて受信された前記信号が前記ミキサー部に入力される過程で発生する信号漏れおよび前記局部発振器から前記ミキサー部に基準信号が入力される過程で発生する信号漏れを遮断する遮蔽接地面と、前記遮蔽接地面の上部に設けられ、前記ミキサー部および前記局部発振器を連結する第１配線と、前記基板と前記遮蔽接地面の間に積層された誘電層と、前記遮蔽接地面の上部で前記第１配線を覆うように積層された誘電層と、を含むことを特徴とする。

本発明において、前記局部発振器の少なくとも一部の受動素子および前記少なくとも一部の受動素子を連結する第２配線が前記遮蔽接地面の上部の誘電層に形成されていることが好ましい。

本発明において、前記遮蔽接地面の厚さは、前記信号漏れの表面浸透深さより３倍以上であることが好ましい。

本発明において、前記ポジティブホールの幅は、前記信号漏れの表面浸透深さより３倍以上であることが好ましい。

本発明において、前記導電性プラグは銅で形成されていてもよい。
本発明において、前記ポジティブホールは前記基板にウェットエッチングによって形成できる。

また前記他の技術的課題を達成するために、本発明による単一チップ化されたＤＣ送受信機の製造方法は、基板の所定領域にトレンチを形成し、前記トレンチを導電性プラグで満たす段階と、前記基板の前記トレンチの左右にミキサー部および局部発振器を形成する段階と、前記基板の上部に第１誘電層を形成する段階と、前記第１誘電層を覆う遮蔽接地面を形成する段階と、前記遮蔽接地面を覆う第２誘電層を形成する段階と、前記第１誘電層と前記遮蔽接地面とに第１ビヤホールおよび第２ビヤホールを形成し、形成された前記第１ビヤホールおよび第２ビヤホールに第１導電性プラグおよび第２導電性プラグを満たす段階と、前記第２誘電層の上に前記ミキサー部と前記局部発振器とを連結する第１配線を形成する段階と、前記第２誘電層を覆う少なくとも１つ以上の誘電層を形成する段階と、前記第２誘電層と前記少なくとも１つ以上の誘電層の間に導電層を形成する段階と、前記基板の底面を前記導電性プラグが露出されるまで研摩してポジティブホールを形成する段階と、を含むことを特徴とする。

本発明において、前記トレンチは前記基板にウェットエッチングによって形成できる。
本発明において、前記導電性プラグは銅で形成してもよい。

本発明において、前記基板の底面は化学・機械的研摩を利用して研摩できる。
本発明において、前記局部発振器の少なくとも一部の受動素子および前記少なくとも一部の受動素子を連結する第２配線を前記遮蔽接地面の上部に形成することが好ましい。

本発明において、前記遮蔽接地面の厚さは、前記信号漏れの表面浸透深さより３倍以上であることが好ましい。

本発明において、前記ポジティブホールの幅は、前記信号漏れの表面浸透深さより３倍以上であることが好ましい。

このような単一チップ化されたＤＣ送受信機構造によれば、大部分のミキサー部と局部発振器とから発生する信号漏れが、遮蔽接地面と導電性プラグが満たされたポジティブホールによって効果的に遮断されてＤＣオフセットの発生が根本的に抑制できる。

本発明による単一チップ化されたＤＣ送受信機の場合、ミキサー部と局部発振器の間に導電性プラグが満たされたポジティブホールが存在し、ミキサー部と局部発振器を連結する配線が遮蔽接地面の上側に存在する。したがって、大部分の信号漏れが、遮蔽接地面および導電性プラグが満たされたポジティブホールによって効果的に遮断されて、ＤＣオフセットの発生が根本的に抑制できる。それゆえに、既存のＤＣオフセットを減らすための回路が追加された構造よりサイズおよび消費電力を低減することができ、コストも下げられる。

また、本発明は、単一チップ化された構造であって、信号漏れによる自己ミキシングを根本的に防止するので、時分割多重接続（ＴＤＭＡ）、コード分割多重接続（ＣＤＭＡ）、周波数分割多重接続（ＦＤＭＡ）などあらゆる変調方式に対するＤＣ送受信機に適用でき、周波数帯域にも関係なく適用できる。

また、本発明によれば、ＣＭＯＳ、ＧａＡｓのような基板特性に影響されず、特に、シリコン基板のように放射特性の大きい基板でもＤＣオフセットを大幅に減らすことができる。

以下、本発明の実施形態による単一チップ化されたＤＣ送受信機を添付された図面を参照して詳細に説明する。

まず、図５を参照して本発明の実施形態によるＤＣ送受信機の概念を説明する。
ミキサー７４は、アンテナ７０を通じて受信され、第１増幅器７２によって増幅された信号を、局部発振器８０から供給される所定の基準信号とミキシングする。その結果、第１増幅器７２の出力信号からキャリア信号が除去される。局部発振器８０は、アンテナ７０および第１増幅器７２を通じて受信された信号から、キャリア信号を分離するのに使われる所定の基準信号をミキサー７４に提供する。ミキサー７４と局部発振器８０の間に遮蔽接地面８２が設けられている。局部発振器８０からの出力信号は、遮蔽接地面８２によって制限された領域を通じてミキサー７４に伝えられる。ミキサー７４から出力されるキャリア信号が除去された信号は、低域通過フィルタ（ＬＰＦ）７６によって高周波成分が除去される。低域通過フィルタ７６から出力される信号は、第２増幅器７８によって増幅される。アンテナ７０を通じて受信された信号を処理する過程で、局部発振器８０およびミキサー７４からそれぞれ発生する信号漏れＡ２および干渉漏れＡ１は、その大部分が遮蔽接地面８２に吸収されて遮断される。十分な遮蔽効果を得るために、遮蔽接地面８２の厚さは、信号漏れの表面浸透深さの３倍以上であることが望ましい。

なお、遮蔽接地面８２によって、干渉漏れＡ１および信号漏れＡ２と、局部発振器８０から発生する基準信号とが、自己ミキシングされることが防止される。結局、ミキサー７４と局部発振器８０の間に設けられる遮蔽接地面８２は、ＤＣオフセットを最小化する役割を有する。

本発明の実施形態によるＤＣ送受信機を次のようにより具体的に説明する。
図６は、図５に示す概念に基づいて具現した本発明の実施形態による単一チップ化されたＤＣ送受信機の部分断面図である。
図６に示すとおり、基板１００上に、第１誘電層１４０、第２誘電層１４２、第３誘電層１４４、第４誘電層１４６および第５誘電層１４８が順に積層されている。第２誘電層１４２と第３誘電層１４４の間、第３誘電層１４４と第４誘電層１４６の間、および第４誘電層１４６と第５誘電層１４８の間に、それぞれ第１導電層１４１、第２導電層１４３および第３導電層１４５が設けられる。基板１００は、例えば、シリコン基板である。第１誘電層１４０、第２誘電層１４２、第３誘電層１４４、第４誘電層１４６および第５誘電層１４８の材質としては、抵抗率が大きく、誘電体の損失タンジェントが小さい物質、例えば、ＢＣＢ（Ｂｉｓｂｅｎｚｏ Ｃｙｃｌｏ Ｂｕｔｅｎｅ）を用いることができる。

以下では、図５に図示された、第１増幅器７２、ミキサー７４、低域通過フィルタ７６、第２増幅器７８を含む部材をミキサー部１１０という。
基板１００には、ミキサー部１１０、局部発振器１２０および導電性プラグを含むポジティブホール１３０ａが形成される。ここで、局部発振器１２０は、図５に図示された局部発振器８０と同じ機能を有する。

図６に示すとおり、基板１００の中央部を貫通してポジティブホール１３０ａが形成されている。ポジティブホール１３０ａは、（例えば、銅からなる）導電性プラグ１３０で満たされている。ポジティブホール１３０ａは、基板に回路で形成されたミキサー部１１０から放射される信号漏れと、局部発振器１２０から放射される信号漏れと、を遮蔽するように、所定の幅と所定の深さに形成される。十分な遮蔽効果を得るために、ポジティブホール１３０ａの幅は、信号漏れの表面浸透深さの３倍以上であることが望ましい。

ポジティブホール１３０ａを中心として基板１００の一側にミキサー部１１０が、他側に局部発振器１２０が設けられている。ミキサー部１１０、局部発振器１２０および導電性プラグ１３０は、第１誘電層１４０の底面と接触する。
基板１００上に、第１誘電層１４０、遮蔽接地面１５０、第２誘電層１４２が順に積層されている。

第１誘電層１４０と第２誘電層１４２とを貫通して、ミキサー部１１０を露出する第１ビヤホ―ルｈ１と、局部発振器１２０を露出する第２ビヤホ―ルｈ２とが形成されている。第１ビヤホ―ルｈ１および第２ビヤホ―ルｈ２は、それぞれ第１導電性プラグＣ１および第２導電性プラグＣ２で満たされている。第１誘電層１４０と第２誘電層１４２の第１ビヤホ―ルｈ１および第２ビヤホ―ルｈ２の間およびその縁に、所定厚さａを有する遮蔽接地面１５０が形成されている。遮蔽接地面１５０は、例えば、銅板であって、第１誘電層１４０上にＴｉＣｕ、ＣｒＡｕなどのシード層を蒸着し、その上に銅を電気メッキすることによって、所望の厚さに形成できる。遮蔽接地面１５０は、図５に図示された遮蔽接地面８２と同じ機能を有する。

第２誘電層１４２の上には、第１導電性プラグＣ１および第２導電性プラグＣ２を連結する第１配線１６０が形成されている。

結局、ミキサー部１１０と局部発振器１２０とは、第１導電性プラグＣ１、第１配線１６０および第２導電性プラグＣ２によって連結されている。

第２誘電層１４２の上に、第１配線１６０を覆う第３誘電層１４４と、第４誘電層１４６および第５誘電層１４８とが、順次、積層されている。

図７は、図６に図示された本発明の実施形態による単一チップ化されたＤＣ送受信機の製造工程を説明するための断面図である。図７を参照して、本発明による単一チップ化されたＤＣ送受信機の製造工程順序を次のように例示的に説明する。

図７に示すとおり、まず、基板１００の所定領域をウェットエッチングしてディープトレンチ（ｄｅｅｐ ｔｒｅｎｃｈ）１３０ｂを形成し、ディープトレンチ１３０ｂを導電性プラグ１３０、例えば、銅プラグで満たす。

次いで、基板１００において、ディープトレンチ１３０ｂの左右にミキサー部１１０および局部発振器１２０を形成する工程、ディープトレンチ１３０ｂとミキサー部１１０と局部発振器１２０とが形成された基板１００の上部に、第１誘電層１４０と遮蔽接地面１５０とを形成する工程、遮蔽接地面１５０を覆う第２誘電層１４２を形成する工程、第１誘電層に第１ビヤホ―ルｈ１および第２ビヤホ―ルｈ２を形成する工程、第１ビヤホ―ルｈ１および第２ビヤホ―ルｈ２に第１導電性プラグＣ１および第２導電性プラグＣ２を満たす工程、第２誘電層１４２の上に第１配線１６０を形成する工程、第１配線１６０が形成された第２誘電層１４２の上部に少なくとも１以上の誘電層を形成し、各誘電層の間に導電層を形成する工程、すなわち、第２誘電層１４２と第３誘電層１４４の間、第２誘電層１４４と第３誘電層１４４の間、および第４誘電層と第５誘電層１４８の間に、それぞれ第１導電層１４１、第２導電層１４３および第３導電層１４５を形成する工程が続く。

次いで、基板１００の底面を、化学・機械的研摩（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）を利用して、導電性プラグ１３０が露出されるまで研摩し、図６に図示されたポジティブホール１３０ａを形成する。

前述した工程は、順序を変えて、基板１００にミキサー部１１０および局部発振器１２０を形成する工程、ディープトレンチ１３０ｂを形成して導電性プラグ１３０を満たす工程、基板１００の底面をＣＭＰで研摩する工程、その他誘電層１４０、１４２、１４４、１４６、１４８、１５０および遮蔽接地面１５０を形成する工程の順序で進行してもよい。

また、前述する工程は、基板１００にミキサー部１１０および局部発振器１２０を形成する工程、ディープトレンチ１３０ｂを形成して導電性プラグ１３０を満たす工程、誘電層１４０、１４２、１４４、１４６、１４８、１５０および遮蔽接地面１５０などを形成する工程、基板１００の底面をＣＭＰで研摩する工程の順序で進行してもよい。

一方、局部発振器１２０の一部受動素子１７０、例えば、キャパシタＡ、インダクタ１７４などを第４誘電層１４６および第５誘電層１４８に形成すれば、局部発振器の良好度（Ｑ−ｆａｃｔｏｒ）が向上して基板による信号の放射量が小さくなる。図８において、キャパシタＡは、上部電極１７１、下部電極１７２およびこれらの間に設けられた第５誘電層１４８によって形成される。また、インダクタ１７４と下部電極１７２とは、第２配線１７３によって連結される。

図８では、局部発振器の受動素子が、第４誘電層１４６および第５誘電層１４８に形成されているが、遮蔽接地面１５０上の誘電層１４２、１４４、１４６、１４８の所定領域に形成されてもよい。

図９は、ミキサー部１１０および局部発振器１２０で発生する信号漏れを説明するための部分断面図である。図９に示すとおり、第１配線１６０から発生する信号漏れが、ミキサー部１１０と局部発振器１２０の間で発生する信号漏れの大部分を占める。しかし、第１配線１６０が遮蔽接地１５０の上側に形成されているために、第１配線１６０から発生する信号漏れは遮蔽接地面１５０に大部分が吸収されて遮断される。十分な遮蔽効果を得るために、遮蔽接地面１５０の厚さａおよび導電性プラグ１３０が満たされたポジティブホール１３０ａの幅は、信号漏れの浸透深さより数倍以上、少なくとも３倍以上であることが望ましい。ここで、浸透深さは次の数式２によって求めることができる。

ここで、ρは、抵抗率であって、銅の場合、３.５９であり、μは、透磁率であって、銅の場合、１である。したがって、ｆ＝５.８ＧＨｚであり、遮蔽接地面１５０が銅である時、浸透深さは、約１４μｍである。これによって、遮蔽接地面１５０の厚さａおよび導電性プラグ１３０が満たされたポジティブホール１３０ａの幅は、１４μｍの３倍以上であって、例えば、５０μｍに形成される。

局部発振器１２０は、アンテナを通じて受信された信号からキャリア信号を分離するために使われる所定の基準信号をミキサー部１１０に提供する。信号漏れは、局部発振器１２０から基準信号が出力される第２導電性プラグＣ２、基準信号をミキサー部１１０に入力する第１導電性プラグＣ１などから発生する。これらの第１導電性プラグＣ１および第２導電性プラグＣ２は長さが非常に短い。したがって、信号漏れが配線の長さに比例することを考慮すれば、ミキサー部１１０と局部発振器１２０の間で発生する信号漏れは、遮蔽接地面１５０によって大部分が遮断されると見られる。

また、基板１００の内部で、ミキサー部１１０と局部発振器１２０との放射による信号漏れは、導電性プラグ１３０が満たされたポジティブホール１３０ａによって大部分が吸収される。それゆえに、信号漏れが局部発振器１２０から発生する基準信号とミキシングされて発生するＤＣオフセットは最小化される。

図１０Ａおよび図１０Ｂは、遮蔽接地面の有無によってミキサー２００および局部発振器２１０から放射される信号漏れを測定機２３０によって測定する例を示す。図１０Ａの場合、遮蔽接地面なしにミキサー２００と局部発振器２１０がワイヤボンディング２４０によって連結された場合、５〜６ＧＨｚの中心周波数で約−３０ｄＢの信号漏れが発生する。

一方、図１０Ｂに示したように、遮蔽接地面２５０によってミキサー２００と局部発振器２１０とが遮蔽されている場合、５〜６ＧＨｚの中心周波数で約−７０ｄＢの信号漏れが発生する。結局、遮蔽接地面２５０によって約４０ｄＢの遮蔽効果が得られる。

一般的にミキサーと局部発振器間で要求される信号漏れの遮蔽程度は約５０ｄＢであり、ミキサー自体で３０ｄＢ程度の信号漏れが遮蔽されるという点を考慮すれば、本発明による遮蔽効果は満足する結果である。

本発明は、以上で説明されて図面に例示されたものに限定されるものではなく、請求の範囲内でさらに多くの変形および変容例が可能であることはいうまでもない。

本発明は、ＤＣオフセットを減らすための単一チップ化されたＤＣ送受信機に関する。本発明のＤＣ送受信機の単一チップ化された構造は、遮蔽接地面およびポジティブホールによって信号漏れを遮断することによって、ＤＣ送受信機の信号漏れによる自己ミキシングを根本的に防止する。本発明による単一チップ化されたＤＣ送受信機は、時分割多重接続（ＴＤＭＡ）、コード分割多重接続（ＣＤＭＡ）、周波数分割多重接続（ＦＤＭＡ）等変調方式に関係なく、また、周波数帯域にも関係なく利用できる。

従来技術によるＤＣ送受信機のＤＣオフセットを減少させる方法に対する回路ブロック図である。 従来技術によるＤＣ送受信機のＤＣオフセットを減少させる方法に対する回路ブロック図である。 従来技術によるＤＣ送受信機における発振器信号漏れの発生を説明するための回路ブロック図である。 従来技術によるＤＣ送受信機における低雑音増幅器の干渉漏れの発生を説明するための回路ブロック図である。 本発明の実施形態によるＤＣオフセットを減少させたＤＣ送受信機におけるミキサーと局部発振器の間に遮蔽接地面が設けることを概念的に示す回路ブロック図である。 図５の概念に基づいて具現した本発明の実施形態による単一チップ化されたＤＣ送受信機の部分断面図である。 図６に示された本発明の実施形態による単一チップ化されたＤＣ送受信機の製造工程を説明するための断面図である。 局部発振器の一部受動素子が遮蔽接地面の上側の誘電層に設けられた、本発明の実施形態による単一チップ化されたＤＣ送受信機の部分断面図である。 ミキサー部および局部発振器で発生する信号漏れを説明するための部分断面図である。 遮蔽接地面の有無によってミキサー部および局部発振器で放射される信号漏れを測定する例を示す図である。 遮蔽接地面の有無によってミキサー部および局部発振器で放射される信号漏れを測定する例を示す図である。

符号の説明

１００ 基板
１１０ ミキサー部
１２０ 局部発振器
１３０ 導電性プラグ
１３０ａ ポジティブホール
１４０、１４２、１４４、１４６、１４８ 第１〜第５誘電層
１４１、１４３、１４５ 第１〜第３導電層
１５０ 遮蔽接地面
１６０ 第１配線
ｈ１ 第１ビヤホ―ル
ｈ２ 第２ビヤホ―ル
Ｃ１、Ｃ２ 第１および第２導電性プラグ
ａ 所定厚さ

Claims (13)

1. アンテナを通じて受信される信号を増幅して出力する第１増幅器と、入力される所定の基準信号を利用して前記第１増幅器から出力される信号からキャリア信号を除去して出力するミキサー部と、前記ミキサー部から出力される信号から高周波成分を除去する低域通過フィルタと、前記低域通過フィルタから出力される信号を増幅する第２増幅器と、を含むダイレクトコンバージョン送受信機において、
   前記ミキサー部に前記基準信号を提供する局部発振器と、
   前記ミキサー部と前記局部発振器とが回路として具備された基板と、
   前記ミキサー部から放射される信号漏れおよび前記局部発振器から放射される信号漏れを遮蔽させるように、前記基板内で前記ミキサー部と前記局部発振器の間に所定の幅と所定の深さに形成され、その内部が導電性プラグで満たされたポジティブホールと、
   前記基板の上部に備えられ、前記アンテナを通じて受信された前記信号が前記ミキサー部に入力される過程で発生する信号漏れおよび前記局部発振器から前記ミキサー部に基準信号が入力される過程で発生する信号漏れを遮断する遮蔽接地面と、
   前記遮蔽接地面の上部に設けられ、前記ミキサー部および前記局部発振器を連結する第１配線と、
   前記基板と前記遮蔽接地面の間に積層された誘電層と、
   前記遮蔽接地面の上部で前記第１配線を覆うように積層された誘電層とを含むことを特徴とする単一チップ化されたダイレクトコンバージョン送受信機。
2. 前記局部発振器の少なくとも一部の受動素子および前記少なくとも一部の受動素子を連結する第２配線が、前記遮蔽接地面の上部の誘電層に設けられたことを特徴とする請求項１に記載の単一チップ化されたダイレクトコンバージョン送受信機。
3. 前記遮蔽接地面の厚さは、前記信号漏れの表面浸透深さの３倍以上であることを特徴とする請求項１に記載の単一チップ化されたダイレクトコンバージョン送受信機。
4. 前記ポジティブホールの幅は、前記信号漏れの表面浸透深さの３倍以上であることを特徴とする請求項１に記載の単一チップ化されたダイレクトコンバージョン送受信機。
5. 前記導電性プラグは、銅で形成されていることを特徴とする請求項１に記載の単一チップ化されたダイレクトコンバージョン送受信機。
6. 前記ポジティブホールは、前記基板にウェットエッチングによって形成されていることを特徴とする請求項１に記載の単一チップ化されたダイレクトコンバージョン送受信機。
7. 基板の所定領域にトレンチを形成し、前記トレンチを導電性プラグで満たす段階と、
   前記基板の前記トレンチの左右にミキサー部および局部発振器を形成する段階と、
   前記基板の上部に第１誘電層を形成する段階と、
   前記第１誘電層を覆う遮蔽接地面を形成する段階と、
   前記遮蔽接地面を覆う第２誘電層を形成する段階と、
   前記第１誘電層と前記遮蔽接地面とに第１ビヤホールおよび第２ビヤホールを形成し、形成された前記第１ビヤホールおよび第２ビヤホールに第１導電性プラグおよび第２導電性プラグを満たす段階と、
   前記第２誘電層の上に前記ミキサー部と前記局部発振器とを連結する第１配線を形成する段階と、
   前記第２誘電層を覆う少なくとも１つ以上の誘電層を形成する段階と、
   前記第２誘電層と前記少なくとも１つ以上の誘電層の間に導電層を形成する段階と、
   前記基板の底面を前記導電性プラグが露出されるまで研摩して前記導電性プラグが露出されるまで研摩してポジティブホールを形成する段階と、を含むことを特徴とする単一チップ化されたダイレクトコンバージョン送受信機の製造方法。
8. 前記トレンチは前記基板にウェットエッチングによって形成されることを特徴とする請求項７に記載の単一チップ化されたダイレクトコンバージョン送受信機の製造方法。
9. 前記導電性プラグは、銅で形成されることを特徴とする請求項７に記載の単一チップ化されたダイレクトコンバージョン送受信機の製造方法。
10. 前記基板の底面は、化学・機械的研摩を利用して研摩されることを特徴とする単一チップ化された請求項７に記載のダイレクトコンバージョン送受信機の製造方法。
11. 前記局部発振器の少なくとも一部の受動素子および前記少なくとも一部の受動素子を連結する第２配線が、前記遮蔽接地面の上部に形成されることを特徴とする請求項７に記載の単一化されたダイレクトコンバージョン送受信機の製造方法。
12. 前記遮蔽接地面の厚さは、前記信号漏れの表面浸透深さの３倍以上であることを特徴とする請求項７に記載の単一チップ化されたダイレクトコンバージョン送受信機の製造方法。
13. 前記ポジティブホールの幅は、前記信号漏れの表面浸透深さの３倍以上であることを特徴とする単一チップ化された請求項７に記載のダイレクトコンバージョン送受信機の製造方法。

Images