JPH09260582A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09260582A JPH09260582A JP6834796A JP6834796A JPH09260582A JP H09260582 A JPH09260582 A JP H09260582A JP 6834796 A JP6834796 A JP 6834796A JP 6834796 A JP6834796 A JP 6834796A JP H09260582 A JPH09260582 A JP H09260582A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring layer
- mmic
- ground wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73257—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】
【課題】 高周波回路を有する半導体基板を小型化する
際に不要輻射を遮蔽できるようにする。 【解決手段】 表面部接地配線層１５及び内部接地配線
層１６を有する絶縁性基板１４上に、高周波回路がそれ
ぞれ形成された第１のＭＭＩＣ基板１１と第２のＭＭＩ
Ｃ基板１２とがそれぞれバンプ１８を介して実装されて
いる。第１のＭＭＩＣ基板１１及び第２のＭＭＩＣ基板
１２の各裏面には裏面グランド金属膜１３がそれぞれ形
成されており、各裏面グランド金属膜１３は絶縁性基板
１４の内部接地配線層１６にそれぞれ電気的に接続され
ている。また、内部接地配線層１６は第１のＭＭＩＣ基
板１１及び第２のＭＭＩＣ基板１２が実装される領域全
体にわたって配置されている。
際に不要輻射を遮蔽できるようにする。 【解決手段】 表面部接地配線層１５及び内部接地配線
層１６を有する絶縁性基板１４上に、高周波回路がそれ
ぞれ形成された第１のＭＭＩＣ基板１１と第２のＭＭＩ
Ｃ基板１２とがそれぞれバンプ１８を介して実装されて
いる。第１のＭＭＩＣ基板１１及び第２のＭＭＩＣ基板
１２の各裏面には裏面グランド金属膜１３がそれぞれ形
成されており、各裏面グランド金属膜１３は絶縁性基板
１４の内部接地配線層１６にそれぞれ電気的に接続され
ている。また、内部接地配線層１６は第１のＭＭＩＣ基
板１１及び第２のＭＭＩＣ基板１２が実装される領域全
体にわたって配置されている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に高周波無線回路からなる小型化に適した半導体
装置に関する。
し、特に高周波無線回路からなる小型化に適した半導体
装置に関する。
【０００２】
【従来の技術】近年、携帯電話やＰＨＳを初めとする移
動体通信用の携帯無線機器の普及が急速に進んでいる
が、さらなる普及に伴い、機器のより一層の小型化が求
められている。小型化を目指す技術のなかでは、高周波
無線部（＝ＲＦ部）の小型化が最も困難であり、単純な
回路の集積化又は高密度化では容易に実現できない。こ
れはＲＦ部に特有の問題である回路間の電波の漏れや不
要輻射等が存在するためである。
動体通信用の携帯無線機器の普及が急速に進んでいる
が、さらなる普及に伴い、機器のより一層の小型化が求
められている。小型化を目指す技術のなかでは、高周波
無線部（＝ＲＦ部）の小型化が最も困難であり、単純な
回路の集積化又は高密度化では容易に実現できない。こ
れはＲＦ部に特有の問題である回路間の電波の漏れや不
要輻射等が存在するためである。
【０００３】以下、従来の半導体装置に採用されている
遮蔽技術を図面を参照しながら説明する。
遮蔽技術を図面を参照しながら説明する。
【０００４】図５は従来のセルラー携帯電話のＲＦ基板
の平面図の一例である。図５に示すようにＲＦ基板は、
送信部、受信部１、受信部２及びＩＦ部の各ブロックに
より構成されており、各ブロックごとの境界にグランド
配線１００が配置されている。図６は図５に示すＲＦ基
板を上から覆うシールドケース１１０を示した斜視図で
あって、ＲＦ基板に接触する側における図である。図５
に示すＲＦ基板上のブロック境界に配置されたグランド
配線１００と接触するように区切られたブロックで構成
され、表面には金属膜が塗布されており、図６に示すシ
ールドケース１１０に付したａ点及びｂ点を図５に示す
ＲＦ基板に付したａ点及びｂ点にそれぞれ一致させるよ
うに被せることによってＲＦ基板のグランド配線１００
とシールドケース１１０の各ブロックの下端部とが接触
して、結果的に各ブロックが別々の金属膜からなる蓋に
よって電磁的に遮蔽される。
の平面図の一例である。図５に示すようにＲＦ基板は、
送信部、受信部１、受信部２及びＩＦ部の各ブロックに
より構成されており、各ブロックごとの境界にグランド
配線１００が配置されている。図６は図５に示すＲＦ基
板を上から覆うシールドケース１１０を示した斜視図で
あって、ＲＦ基板に接触する側における図である。図５
に示すＲＦ基板上のブロック境界に配置されたグランド
配線１００と接触するように区切られたブロックで構成
され、表面には金属膜が塗布されており、図６に示すシ
ールドケース１１０に付したａ点及びｂ点を図５に示す
ＲＦ基板に付したａ点及びｂ点にそれぞれ一致させるよ
うに被せることによってＲＦ基板のグランド配線１００
とシールドケース１１０の各ブロックの下端部とが接触
して、結果的に各ブロックが別々の金属膜からなる蓋に
よって電磁的に遮蔽される。
【０００５】
【発明が解決しようとする課題】しかしながら、前記従
来の半導体装置は、さらに小型化を図るために送信回路
と受信回路とを一体化としたり、半導体基板を同一の絶
縁性基板上にフリップチップ実装したりしたものが試作
されてきているが、これらの新しい方法は従来の遮蔽方
法が使用できず、小型化に際して障害となる問題を有し
ていた。
来の半導体装置は、さらに小型化を図るために送信回路
と受信回路とを一体化としたり、半導体基板を同一の絶
縁性基板上にフリップチップ実装したりしたものが試作
されてきているが、これらの新しい方法は従来の遮蔽方
法が使用できず、小型化に際して障害となる問題を有し
ていた。
【０００６】本発明は前記従来の問題を解決し、高周波
回路を有する半導体基板を小型化する際に不要輻射を遮
蔽できるようにすることを目的とする。
回路を有する半導体基板を小型化する際に不要輻射を遮
蔽できるようにすることを目的とする。
【０００７】
【課題を解決するための手段】前記の目的を達成するた
め本発明は、高周波回路を有する半導体基板の裏面に形
成された導電性膜を電気的に接地するものである。
め本発明は、高周波回路を有する半導体基板の裏面に形
成された導電性膜を電気的に接地するものである。
【０００８】請求項１の発明が具体的に講じた解決手段
は、半導体装置を、表面部又は内部に接地配線層を有す
る絶縁性基板と、一面に設けられたバンプを介して前記
絶縁性基板に実装され、高周波回路を有する半導体基板
と、該半導体基板の他面に形成されている導電性膜とを
備え、前記導電性膜は前記絶縁性基板の接地配線層に電
気的に接続されている構成とするものである。
は、半導体装置を、表面部又は内部に接地配線層を有す
る絶縁性基板と、一面に設けられたバンプを介して前記
絶縁性基板に実装され、高周波回路を有する半導体基板
と、該半導体基板の他面に形成されている導電性膜とを
備え、前記導電性膜は前記絶縁性基板の接地配線層に電
気的に接続されている構成とするものである。
【０００９】請求項１の構成により、半導体基板の一面
に形成された高周波回路は、半導体基板の他面に形成さ
れた導電性膜が絶縁性基板の接地配線層に電気的に接続
されているため、接地レベルの閉ループによって囲まれ
ることになる。
に形成された高周波回路は、半導体基板の他面に形成さ
れた導電性膜が絶縁性基板の接地配線層に電気的に接続
されているため、接地レベルの閉ループによって囲まれ
ることになる。
【００１０】請求項２の発明は、請求項１の構成に、前
記接地配線層は前記絶縁性基板における前記半導体基板
が実装される領域に設けられている構成を付加するもの
である。
記接地配線層は前記絶縁性基板における前記半導体基板
が実装される領域に設けられている構成を付加するもの
である。
【００１１】請求項３の発明は、請求項１の構成に、前
記導電性膜と前記接地配線層とはワイヤをにより接続さ
れている構成を付加するものである。
記導電性膜と前記接地配線層とはワイヤをにより接続さ
れている構成を付加するものである。
【００１２】請求項４の発明は、請求項１の構成に、前
記半導体基板を覆うように設けられ、少なくとも内面が
導電性を有するケースと、該ケースの内面に前記半導体
基板側に延びるように設けられた弾性を有する導電性部
材とをさらに備え、前記導電性部材の前記半導体基板側
の端部は該半導体基板の導電性膜に弾性力により圧接さ
れており、前記導電性部材の前記ケース側の端部は該ケ
ースの内面を介して接地されている構成を付加するもの
である。
記半導体基板を覆うように設けられ、少なくとも内面が
導電性を有するケースと、該ケースの内面に前記半導体
基板側に延びるように設けられた弾性を有する導電性部
材とをさらに備え、前記導電性部材の前記半導体基板側
の端部は該半導体基板の導電性膜に弾性力により圧接さ
れており、前記導電性部材の前記ケース側の端部は該ケ
ースの内面を介して接地されている構成を付加するもの
である。
【００１３】請求項５の発明は、請求項１の構成に、前
記導電性膜には前記高周波回路から放出される輻射をほ
とんど通過させない大きさの開口部が多数設けられてい
る構成を付加するものである。
記導電性膜には前記高周波回路から放出される輻射をほ
とんど通過させない大きさの開口部が多数設けられてい
る構成を付加するものである。
【００１４】請求項６の発明は、請求項１の構成に、前
記接地配線層には前記高周波回路から放出される電磁輻
射をほとんど通過させない大きさの開口部が多数設けら
れている構成を付加するものである。
記接地配線層には前記高周波回路から放出される電磁輻
射をほとんど通過させない大きさの開口部が多数設けら
れている構成を付加するものである。
【００１５】請求項７の発明は、請求項１の構成に、前
記高周波回路は複数の機能ブロック回路からなり、隣り
合う前記機能ブロック同士の間に電磁輻射を遮蔽する遮
蔽用バンプが設けられ、前記遮蔽用バンプは接地されて
いる構成を付加するものである。
記高周波回路は複数の機能ブロック回路からなり、隣り
合う前記機能ブロック同士の間に電磁輻射を遮蔽する遮
蔽用バンプが設けられ、前記遮蔽用バンプは接地されて
いる構成を付加するものである。
【００１６】
（第１の実施形態）本発明の第１の実施形態に係る半導
体装置を図面を参照しながら説明する。
体装置を図面を参照しながら説明する。
【００１７】図１は本発明の第１の実施形態に係る送信
回路及び受信回路にＧａＡｓよりなるＩＣ基板を用いた
半導体装置の断面図である。図１において、１１は表面
に送信用増幅器が形成された半導体基板としての第１の
ＭＭＩＣ（Monolithic Microwave Integrated Circuit)
基板、１２は表面に受信用低雑音増幅器(LNA) が形成さ
れた半導体基板としての第２のＭＭＩＣ基板、１３は第
１のＭＭＩＣ基板１１及び第２のＭＭＩＣ基板１２の各
裏面にそれぞれ形成された導電性膜としての裏面グラン
ド金属膜、１４は表面部接地配線層１５と内部接地配線
層１６とを有し、第１のＭＭＩＣ基板１１及び第２のＭ
ＭＩＣ基板１２を実装する多層配線層を有する絶縁性基
板、１７は表面部接地配線層１５と内部接地配線層１６
とを接続するコンタクト、１８は第１のＭＭＩＣ基板１
１及び第２のＭＭＩＣ基板１２を絶縁性基板１４に実装
する接続電極であるバンプ、１９は各裏面グランド金属
膜１３と表面部接地配線層１５とをそれぞれ電気的に接
続するワイヤである。なお、１１ａは第１のＭＭＩＣ基
板１１の表面部に形成されている増幅素子としてのパワ
ーＦＥＴが形成されている場所を表わしている。内部接
地配線層１６は第１のＭＭＩＣ基板１１及び第２のＭＭ
ＩＣ基板１２がそれぞれ実装される領域全体にわたって
配置されている。
回路及び受信回路にＧａＡｓよりなるＩＣ基板を用いた
半導体装置の断面図である。図１において、１１は表面
に送信用増幅器が形成された半導体基板としての第１の
ＭＭＩＣ（Monolithic Microwave Integrated Circuit)
基板、１２は表面に受信用低雑音増幅器(LNA) が形成さ
れた半導体基板としての第２のＭＭＩＣ基板、１３は第
１のＭＭＩＣ基板１１及び第２のＭＭＩＣ基板１２の各
裏面にそれぞれ形成された導電性膜としての裏面グラン
ド金属膜、１４は表面部接地配線層１５と内部接地配線
層１６とを有し、第１のＭＭＩＣ基板１１及び第２のＭ
ＭＩＣ基板１２を実装する多層配線層を有する絶縁性基
板、１７は表面部接地配線層１５と内部接地配線層１６
とを接続するコンタクト、１８は第１のＭＭＩＣ基板１
１及び第２のＭＭＩＣ基板１２を絶縁性基板１４に実装
する接続電極であるバンプ、１９は各裏面グランド金属
膜１３と表面部接地配線層１５とをそれぞれ電気的に接
続するワイヤである。なお、１１ａは第１のＭＭＩＣ基
板１１の表面部に形成されている増幅素子としてのパワ
ーＦＥＴが形成されている場所を表わしている。内部接
地配線層１６は第１のＭＭＩＣ基板１１及び第２のＭＭ
ＩＣ基板１２がそれぞれ実装される領域全体にわたって
配置されている。
【００１８】以下、前記のように構成された半導体装置
の電磁波の遮蔽動作を説明する。通常、第１のＭＭＩＣ
基板１１上のパワーＦＥＴ１１ａが所定の信号を増幅す
る際に、パワーＦＥＴ１１ａは不要な電磁波を放出す
る。
の電磁波の遮蔽動作を説明する。通常、第１のＭＭＩＣ
基板１１上のパワーＦＥＴ１１ａが所定の信号を増幅す
る際に、パワーＦＥＴ１１ａは不要な電磁波を放出す
る。
【００１９】本実施形態によると、例えば、図１に示す
パワーＦＥＴ１１ａが電磁波を放出したとしても、第１
のＭＭＩＣ基板１１側に放出された電磁波は第１のＭＭ
ＩＣ基板１１の裏面に形成されている接地された裏面グ
ランド金属膜１３によって遮蔽されると共に、絶縁性基
板１４側に放出された電磁波は絶縁性基板１４の内部に
形成された内部接地配線層１６によって遮蔽されるた
め、第１のＭＭＩＣ基板１１に隣接する第２のＭＭＩＣ
基板１２に形成されている受信用低雑音増幅器等に影響
を及ぼさない。
パワーＦＥＴ１１ａが電磁波を放出したとしても、第１
のＭＭＩＣ基板１１側に放出された電磁波は第１のＭＭ
ＩＣ基板１１の裏面に形成されている接地された裏面グ
ランド金属膜１３によって遮蔽されると共に、絶縁性基
板１４側に放出された電磁波は絶縁性基板１４の内部に
形成された内部接地配線層１６によって遮蔽されるた
め、第１のＭＭＩＣ基板１１に隣接する第２のＭＭＩＣ
基板１２に形成されている受信用低雑音増幅器等に影響
を及ぼさない。
【００２０】また、図１において左右に放出された電磁
波はバンプ１８の高さを放出された電磁波の波長に対し
て十分に小さくしておくと、第１のＭＭＩＣ基板１１と
絶縁性基板１４との隙間から電磁波が漏れることはな
い。
波はバンプ１８の高さを放出された電磁波の波長に対し
て十分に小さくしておくと、第１のＭＭＩＣ基板１１と
絶縁性基板１４との隙間から電磁波が漏れることはな
い。
【００２１】このように、ＭＭＩＣ基板から放出される
不要な電磁波を完全に遮蔽することができる。
不要な電磁波を完全に遮蔽することができる。
【００２２】（第２の実施形態）以下、本発明の第２の
実施形態に係る半導体装置を図面を参照しながら説明す
る。
実施形態に係る半導体装置を図面を参照しながら説明す
る。
【００２３】図２は本発明の第２の実施形態に係る送信
回路及び受信回路にＧａＡｓよりなるＩＣ基板を用いた
半導体装置の断面図である。図２において、２１は表面
に送信用増幅器が形成された半導体基板としての第１の
ＭＭＩＣ基板、２２は表面に受信用低雑音増幅器(LNA)
が形成された半導体基板としての第２のＭＭＩＣ基板、
２３は第１のＭＭＩＣ基板２１及び第２のＭＭＩＣ基板
２２の各裏面にそれぞれ形成された導電性膜としての裏
面グランド金属膜、２４は表面部接地配線層２５と内部
接地配線層２６とを有し、第１のＭＭＩＣ基板２１及び
第２のＭＭＩＣ基板２２を実装する多層配線層を有する
絶縁性基板、２７は表面部接地配線層２５と内部接地配
線層２６とを接続するコンタクト、２８は第１のＭＭＩ
Ｃ基板２１及び第２のＭＭＩＣ基板２２を絶縁性基板２
４に実装する接続電極であるバンプ、２９は各裏面グラ
ンド金属膜２３とケース３０の内面とをそれぞれ電気的
に接続する弾性を有する導電性部材としての金属線、３
０は内面に導電性を有し、金属線２９と表面部接地配線
層２５とを電気的に接続するケースであり、２１ａは第
１のＭＭＩＣ基板２１の表面部に形成されている増幅素
子としてのパワーＦＥＴが形成されている場所を表わし
ている。内部接地配線層２６は第１のＭＭＩＣ基板２１
及び第２のＭＭＩＣ基板２２が実装される領域全体にわ
たって配置されている。
回路及び受信回路にＧａＡｓよりなるＩＣ基板を用いた
半導体装置の断面図である。図２において、２１は表面
に送信用増幅器が形成された半導体基板としての第１の
ＭＭＩＣ基板、２２は表面に受信用低雑音増幅器(LNA)
が形成された半導体基板としての第２のＭＭＩＣ基板、
２３は第１のＭＭＩＣ基板２１及び第２のＭＭＩＣ基板
２２の各裏面にそれぞれ形成された導電性膜としての裏
面グランド金属膜、２４は表面部接地配線層２５と内部
接地配線層２６とを有し、第１のＭＭＩＣ基板２１及び
第２のＭＭＩＣ基板２２を実装する多層配線層を有する
絶縁性基板、２７は表面部接地配線層２５と内部接地配
線層２６とを接続するコンタクト、２８は第１のＭＭＩ
Ｃ基板２１及び第２のＭＭＩＣ基板２２を絶縁性基板２
４に実装する接続電極であるバンプ、２９は各裏面グラ
ンド金属膜２３とケース３０の内面とをそれぞれ電気的
に接続する弾性を有する導電性部材としての金属線、３
０は内面に導電性を有し、金属線２９と表面部接地配線
層２５とを電気的に接続するケースであり、２１ａは第
１のＭＭＩＣ基板２１の表面部に形成されている増幅素
子としてのパワーＦＥＴが形成されている場所を表わし
ている。内部接地配線層２６は第１のＭＭＩＣ基板２１
及び第２のＭＭＩＣ基板２２が実装される領域全体にわ
たって配置されている。
【００２４】本実施形態において、例えば、図２に示す
第１のＭＭＩＣ基板２１上のパワーＦＥＴ２１ａが電磁
波を放出したとしても、上方に放出された電磁波は第１
のＭＭＩＣ基板２１の裏面に形成されている接地された
裏面グランド金属膜２３が遮蔽すると共に、下方に放出
された電磁波は絶縁性基板２４の内部に形成された内部
接地配線層２６が遮蔽するという効果は、第１の実施形
態と同様である。
第１のＭＭＩＣ基板２１上のパワーＦＥＴ２１ａが電磁
波を放出したとしても、上方に放出された電磁波は第１
のＭＭＩＣ基板２１の裏面に形成されている接地された
裏面グランド金属膜２３が遮蔽すると共に、下方に放出
された電磁波は絶縁性基板２４の内部に形成された内部
接地配線層２６が遮蔽するという効果は、第１の実施形
態と同様である。
【００２５】さらに、第１の実施形態における裏面グラ
ンド金属膜のようにワイヤを用いて接続する必要がない
ため、実装上の工程が簡略化されるので、歩留まりが向
上し、ひいては低価格を実現できることとなる。
ンド金属膜のようにワイヤを用いて接続する必要がない
ため、実装上の工程が簡略化されるので、歩留まりが向
上し、ひいては低価格を実現できることとなる。
【００２６】（第３の実施形態）以下、本発明の第３の
実施形態に係る半導体装置を図面を参照しながら説明す
る。
実施形態に係る半導体装置を図面を参照しながら説明す
る。
【００２７】図３（ａ）は本発明の第３の実施形態に係
る送信回路及び受信回路を一体化したＧａＡｓよりなる
ＭＭＩＣ基板の裏面における平面図である。図３（ｂ）
は本発明の第３の実施形態に係る半導体装置の断面図で
あって、（ａ）に示すＭＭＩＣ基板を実装した図であ
る。図３（ｂ）において、３１は送受信回路が形成され
た半導体基板としてのＭＭＩＣ基板、３２はＭＭＩＣ基
板３１の裏面に形成された不要輻射をほぼ通過させない
大きさの網の目状の開口部を有する導電性膜としての裏
面グランド金属膜、３３は表面部接地配線層３４と内部
接地配線層３５とを有し、ＭＭＩＣ基板３１を実装する
多層配線層を有する絶縁性基板、３６は表面部接地配線
層３４と内部接地配線層３５とを接続するコンタクト、
３７はＭＭＩＣ基板３１を絶縁性基板３３に実装する接
続電極であるバンプ、３８は裏面グランド金属膜３２と
表面部接地配線層３４とを接続するワイヤである。３１
ａはＭＭＩＣ基板３１の表面部に形成されている増幅素
子としてのパワーＦＥＴが形成されている場所を表わし
ている。内部接地配線層３５はＭＭＩＣ基板３１が実装
される領域全体にわたって配置されている。
る送信回路及び受信回路を一体化したＧａＡｓよりなる
ＭＭＩＣ基板の裏面における平面図である。図３（ｂ）
は本発明の第３の実施形態に係る半導体装置の断面図で
あって、（ａ）に示すＭＭＩＣ基板を実装した図であ
る。図３（ｂ）において、３１は送受信回路が形成され
た半導体基板としてのＭＭＩＣ基板、３２はＭＭＩＣ基
板３１の裏面に形成された不要輻射をほぼ通過させない
大きさの網の目状の開口部を有する導電性膜としての裏
面グランド金属膜、３３は表面部接地配線層３４と内部
接地配線層３５とを有し、ＭＭＩＣ基板３１を実装する
多層配線層を有する絶縁性基板、３６は表面部接地配線
層３４と内部接地配線層３５とを接続するコンタクト、
３７はＭＭＩＣ基板３１を絶縁性基板３３に実装する接
続電極であるバンプ、３８は裏面グランド金属膜３２と
表面部接地配線層３４とを接続するワイヤである。３１
ａはＭＭＩＣ基板３１の表面部に形成されている増幅素
子としてのパワーＦＥＴが形成されている場所を表わし
ている。内部接地配線層３５はＭＭＩＣ基板３１が実装
される領域全体にわたって配置されている。
【００２８】なお、図３（ａ）に示すように裏面グラン
ド金属膜３２は網の目状の開口パターンを有しており、
内部接地配線層３５におけるＭＭＩＣ基板３１が実装さ
れている領域にも、同様の網の目状の開口パターンを有
している。
ド金属膜３２は網の目状の開口パターンを有しており、
内部接地配線層３５におけるＭＭＩＣ基板３１が実装さ
れている領域にも、同様の網の目状の開口パターンを有
している。
【００２９】以下、前記のように構成された半導体装置
の電磁波の遮蔽動作を説明する。第１の実施形態におい
ても説明したように、通常、パワーＦＥＴ３１ａは動作
時に不要な電磁波を放出する。
の電磁波の遮蔽動作を説明する。第１の実施形態におい
ても説明したように、通常、パワーＦＥＴ３１ａは動作
時に不要な電磁波を放出する。
【００３０】本実施形態によると、接地された裏面グラ
ンド金属膜３２及び内部接地配線層３５を網の目状のパ
ターンが、不要輻射をほとんど通過させない大きさの多
数の開口部を有しているため不要輻射が遮蔽されると共
に、パワーＦＥＴ３１ａ等の半導体素子と裏面グランド
金属膜３２との間又は該半導体素子と内部接地配線層３
５との間に生じる寄生容量をそれぞれ減らすことができ
るため、高周波回路の性能を損なうことなく不要輻射を
遮蔽することができる。
ンド金属膜３２及び内部接地配線層３５を網の目状のパ
ターンが、不要輻射をほとんど通過させない大きさの多
数の開口部を有しているため不要輻射が遮蔽されると共
に、パワーＦＥＴ３１ａ等の半導体素子と裏面グランド
金属膜３２との間又は該半導体素子と内部接地配線層３
５との間に生じる寄生容量をそれぞれ減らすことができ
るため、高周波回路の性能を損なうことなく不要輻射を
遮蔽することができる。
【００３１】また、裏面グランド金属膜３２は、多数の
開口部を有するため、裏面グランド金属膜３２のＭＭＩ
Ｃ基板３１に対する接着面積が減少すると共にＭＭＩＣ
基板３１の裏面の凹凸の影響を受けにくくなるので、Ｍ
ＭＩＣ基板３１との密着性が高くなる。
開口部を有するため、裏面グランド金属膜３２のＭＭＩ
Ｃ基板３１に対する接着面積が減少すると共にＭＭＩＣ
基板３１の裏面の凹凸の影響を受けにくくなるので、Ｍ
ＭＩＣ基板３１との密着性が高くなる。
【００３２】（第４の実施形態）以下、本発明の第４の
実施形態に係る半導体装置を図面を参照しながら説明す
る。
実施形態に係る半導体装置を図面を参照しながら説明す
る。
【００３３】図４（ａ）は本発明の第４の実施形態に係
る送信回路及び受信回路を一体化したＧａＡｓよりなる
ＭＭＩＣ基板の平面図であり、図４（ｂ）は本発明の第
４の実施形態に係る半導体装置の断面図であって、
（ａ）に示すＭＭＩＣ基板を実装した図である。図４
（ａ）に示すように、４１は半導体基板としてのＭＭＩ
Ｃ基板であって、該基板上に機能ブロックとしての送信
回路４１ａ及び受信回路４１ｂと、送信回路４１ａと受
信回路４１ｂとの間に各回路４１ａ，４１ｂ同士を電磁
的に遮蔽する程度の高さを有する遮蔽用バンプ４２とが
形成されている。図４（ｂ）において、４３はＭＭＩＣ
基板４１の裏面に形成された導電性膜としての裏面グラ
ンド金属膜、４４は表面部接地配線層４５と内部接地配
線層４６とを有し、ＭＭＩＣ基板４１を実装する多層配
線層を有する絶縁性基板、４７は表面部接地配線層４５
と内部接地配線層４６とを接続する第１のコンタクト、
４８は遮蔽用バンプ４２と内部接地配線層４６とを接続
する第２のコンタクト、４９はＭＭＩＣ基板４１を絶縁
性基板４４に実装する接続電極であるバンプ、５０は裏
面グランド金属膜４３と表面部接地配線層４５とを接続
するワイヤである。内部接地配線層４６はＭＭＩＣ基板
４１が実装される領域全体にわたって配置されている。
４１ｃは送信回路４１ａにおける増幅素子としてのパワ
ーＦＥＴが形成されている場所を表わしている。
る送信回路及び受信回路を一体化したＧａＡｓよりなる
ＭＭＩＣ基板の平面図であり、図４（ｂ）は本発明の第
４の実施形態に係る半導体装置の断面図であって、
（ａ）に示すＭＭＩＣ基板を実装した図である。図４
（ａ）に示すように、４１は半導体基板としてのＭＭＩ
Ｃ基板であって、該基板上に機能ブロックとしての送信
回路４１ａ及び受信回路４１ｂと、送信回路４１ａと受
信回路４１ｂとの間に各回路４１ａ，４１ｂ同士を電磁
的に遮蔽する程度の高さを有する遮蔽用バンプ４２とが
形成されている。図４（ｂ）において、４３はＭＭＩＣ
基板４１の裏面に形成された導電性膜としての裏面グラ
ンド金属膜、４４は表面部接地配線層４５と内部接地配
線層４６とを有し、ＭＭＩＣ基板４１を実装する多層配
線層を有する絶縁性基板、４７は表面部接地配線層４５
と内部接地配線層４６とを接続する第１のコンタクト、
４８は遮蔽用バンプ４２と内部接地配線層４６とを接続
する第２のコンタクト、４９はＭＭＩＣ基板４１を絶縁
性基板４４に実装する接続電極であるバンプ、５０は裏
面グランド金属膜４３と表面部接地配線層４５とを接続
するワイヤである。内部接地配線層４６はＭＭＩＣ基板
４１が実装される領域全体にわたって配置されている。
４１ｃは送信回路４１ａにおける増幅素子としてのパワ
ーＦＥＴが形成されている場所を表わしている。
【００３４】以下、前記のように構成された半導体装置
の電磁波の遮蔽動作を説明する。第１の実施形態におい
ても説明したように、通常、高周波回路のパワーＦＥＴ
４１ｃは動作時に不要な電磁波を放出している。
の電磁波の遮蔽動作を説明する。第１の実施形態におい
ても説明したように、通常、高周波回路のパワーＦＥＴ
４１ｃは動作時に不要な電磁波を放出している。
【００３５】本実施形態によると、上方への不要な電磁
波は裏面グランド金属膜４３によって遮蔽され、下方へ
の不要な電磁波は内部接地配線層４６によって遮蔽さ
れ、送信回路４１ａ及び受信回路４１ｂの間の不要な電
磁波は遮蔽用バンプ４２によって遮蔽され、各回路４１
ａ及び４１ｂは接地レベルの閉ループにそれぞれ封じ込
められることになるので、不要な電磁波は完全に遮蔽さ
れる。
波は裏面グランド金属膜４３によって遮蔽され、下方へ
の不要な電磁波は内部接地配線層４６によって遮蔽さ
れ、送信回路４１ａ及び受信回路４１ｂの間の不要な電
磁波は遮蔽用バンプ４２によって遮蔽され、各回路４１
ａ及び４１ｂは接地レベルの閉ループにそれぞれ封じ込
められることになるので、不要な電磁波は完全に遮蔽さ
れる。
【００３６】従って、送信回路４１ａ及び受信回路４１
ｂのように各機能ブロックを１チップ化したＭＭＩＣ基
板を実装した場合においても、各機能ブロックから放出
される不要な電磁波を完全に遮蔽することができる。
ｂのように各機能ブロックを１チップ化したＭＭＩＣ基
板を実装した場合においても、各機能ブロックから放出
される不要な電磁波を完全に遮蔽することができる。
【００３７】なお、図３（ａ）に示したのと同様に、内
部接地配線層４６におけるＭＭＩＣ基板４１が実装され
ている領域又は裏面グランド金属膜４３が不要輻射をほ
ぼ通過させない大きさの網の目状の開口パターンを有す
る場合は、パワーＦＥＴ４１ｃ等の半導体素子と裏面グ
ランド金属膜４３又は内部接地配線層４６との間にそれ
ぞれ生じる寄生容量を減らすことができるため、高周波
回路の性能を損なうことなく不要輻射を遮蔽することが
できる。
部接地配線層４６におけるＭＭＩＣ基板４１が実装され
ている領域又は裏面グランド金属膜４３が不要輻射をほ
ぼ通過させない大きさの網の目状の開口パターンを有す
る場合は、パワーＦＥＴ４１ｃ等の半導体素子と裏面グ
ランド金属膜４３又は内部接地配線層４６との間にそれ
ぞれ生じる寄生容量を減らすことができるため、高周波
回路の性能を損なうことなく不要輻射を遮蔽することが
できる。
【００３８】
【発明の効果】請求項１の発明に係る半導体装置による
と、半導体基板に形成された高周波回路は、接地レベル
の閉ループによって囲まれており、高周波回路から半導
体基板側に放出された電磁波は該半導体基板の裏面に形
成されている導電膜によって遮蔽されると共に、高周波
回路から絶縁性基板側に放出された電磁波は絶縁性基板
に形成された接地配線層によって遮蔽されるため、不要
輻射を遮蔽することができる。
と、半導体基板に形成された高周波回路は、接地レベル
の閉ループによって囲まれており、高周波回路から半導
体基板側に放出された電磁波は該半導体基板の裏面に形
成されている導電膜によって遮蔽されると共に、高周波
回路から絶縁性基板側に放出された電磁波は絶縁性基板
に形成された接地配線層によって遮蔽されるため、不要
輻射を遮蔽することができる。
【００３９】また、半導体基板の裏面に接地されるよう
に導電膜を形成するため、半導体基板の小型化に対して
常に対応することができる。
に導電膜を形成するため、半導体基板の小型化に対して
常に対応することができる。
【００４０】請求項２の発明に係る半導体装置による
と、絶縁性基板における半導体基板が実装される領域に
接地配線層が設けられているため、高周波回路から絶縁
性基板側に放出される不要輻射を確実に遮蔽することが
できる。
と、絶縁性基板における半導体基板が実装される領域に
接地配線層が設けられているため、高周波回路から絶縁
性基板側に放出される不要輻射を確実に遮蔽することが
できる。
【００４１】請求項３の発明に係る半導体装置による
と、半導体基板の裏面に形成された導電性膜と絶縁性基
板の接地配線層とはワイヤを介して接続されているた
め、前記導電性膜は確実に接地されることになる。
と、半導体基板の裏面に形成された導電性膜と絶縁性基
板の接地配線層とはワイヤを介して接続されているた
め、前記導電性膜は確実に接地されることになる。
【００４２】請求項４の発明に係る半導体装置による
と、半導体基板を覆うように設けられた少なくとも内面
が導電性を有するケースの内面には、弾性を有する導電
性部材が半導体基板側に延びるように設けられており、
導電性部材の半導体基板側の端部は半導体基板の導電性
膜に弾性力により圧接されており、導電性部材のケース
側の端部は該ケースの内面を介して接地されているた
め、高周波回路を閉じ込める接地レベルの閉ループを簡
易かつ確実に形成することができる。
と、半導体基板を覆うように設けられた少なくとも内面
が導電性を有するケースの内面には、弾性を有する導電
性部材が半導体基板側に延びるように設けられており、
導電性部材の半導体基板側の端部は半導体基板の導電性
膜に弾性力により圧接されており、導電性部材のケース
側の端部は該ケースの内面を介して接地されているた
め、高周波回路を閉じ込める接地レベルの閉ループを簡
易かつ確実に形成することができる。
【００４３】請求項５の発明に係る半導体装置による
と、半導体基板の裏面に形成された導電性膜は、高周波
回路から放出される輻射をほとんど通過させない大きさ
の開口部が多数設けられているため、不要輻射を遮蔽す
ると共に、高周波回路を構成する半導体素子と導電性膜
との間に生じる寄生容量を減らすことができるため、高
周波回路の性能を損なうことがない。
と、半導体基板の裏面に形成された導電性膜は、高周波
回路から放出される輻射をほとんど通過させない大きさ
の開口部が多数設けられているため、不要輻射を遮蔽す
ると共に、高周波回路を構成する半導体素子と導電性膜
との間に生じる寄生容量を減らすことができるため、高
周波回路の性能を損なうことがない。
【００４４】また、半導体基板の裏面に形成された導電
性膜は、多数の開口部を有するため、導電性膜の半導体
基板に対する接着面積が減少すると共に、半導体基板の
裏面の凹凸の影響を受けにくくなるので、導電性膜と半
導体基板との密着性が高くなる。
性膜は、多数の開口部を有するため、導電性膜の半導体
基板に対する接着面積が減少すると共に、半導体基板の
裏面の凹凸の影響を受けにくくなるので、導電性膜と半
導体基板との密着性が高くなる。
【００４５】請求項６の発明に係る半導体装置による
と、絶縁性基板に形成された接地配線層は、高周波回路
から放出される輻射をほとんど通過させない大きさの開
口部が多数設けられているため、不要輻射を遮蔽すると
共に、高周波回路を構成する半導体素子と接地配線層と
の間に生じる寄生容量を減らすことができるため、高周
波回路の性能を損なうことがない。
と、絶縁性基板に形成された接地配線層は、高周波回路
から放出される輻射をほとんど通過させない大きさの開
口部が多数設けられているため、不要輻射を遮蔽すると
共に、高周波回路を構成する半導体素子と接地配線層と
の間に生じる寄生容量を減らすことができるため、高周
波回路の性能を損なうことがない。
【００４６】請求項７の発明に係る半導体装置による
と、同一の半導体基板上に形成された複数の機能ブロッ
ク回路において、隣り合う機能ブロック同士の間に電磁
輻射を遮蔽する遮蔽用バンプを設けて、さらに該遮蔽用
バンプを接地しているため、同一の半導体基板上の各機
能ブロックごとに接地レベルの閉ループを形成すること
ができるので、各機能ブロックごとに不要輻射を遮蔽す
ることができる。
と、同一の半導体基板上に形成された複数の機能ブロッ
ク回路において、隣り合う機能ブロック同士の間に電磁
輻射を遮蔽する遮蔽用バンプを設けて、さらに該遮蔽用
バンプを接地しているため、同一の半導体基板上の各機
能ブロックごとに接地レベルの閉ループを形成すること
ができるので、各機能ブロックごとに不要輻射を遮蔽す
ることができる。
【図１】本発明の第１の実施形態に係る半導体装置の断
面図である。
面図である。
【図２】本発明の第２の実施形態に係る半導体装置の断
面図である。
面図である。
【図３】本発明の第３の実施形態に係る半導体装置を示
す図であって、（ａ）は半導体基板の裏面における平面
図であり、（ｂ）は半導体装置の断面図である。
す図であって、（ａ）は半導体基板の裏面における平面
図であり、（ｂ）は半導体装置の断面図である。
【図４】本発明の第４の実施形態に係る半導体装置を示
す図であって、（ａ）は半導体基板の表面における平面
図であり、（ｂ）は半導体装置の断面図である。
す図であって、（ａ）は半導体基板の表面における平面
図であり、（ｂ）は半導体装置の断面図である。
【図５】従来のセルラー携帯電話のＲＦ基板の平面図で
ある。
ある。
【図６】従来のＲＦ基板のシールドケースを示す斜視図
である。
である。
１１ 第１のＭＭＩＣ基板 １１ａ パワーＦＥＴ １２ 第２のＭＭＩＣ基板 １３ 裏面グランド金属膜 １４ 絶縁性基板 １５ 表面部接地配線層 １６ 内部接地配線層 １７ コンタクト １８ バンプ １９ ワイヤ ２１ 第１のＭＭＩＣ基板 ２１ａ パワーＦＥＴ ２２ 第２のＭＭＩＣ基板 ２３ 裏面グランド金属膜 ２４ 絶縁性基板 ２５ 表面部接地配線層 ２６ 内部接地配線層 ２７ コンタクト ２８ バンプ ２９ 金属線 ３０ ケース ３１ ＭＭＩＣ基板 ３１ａ パワーＦＥＴ ３２ 裏面グランド金属膜 ３３ 絶縁性基板 ３４ 表面部接地配線層 ３５ 内部接地配線層 ３６ コンタクト ３７ バンプ ３８ ワイヤ ４１ ＭＭＩＣ基板 ４１ａ 送信回路 ４１ｂ 送信回路 ４１ｃ パワーＦＥＴ ４２ 遮蔽用バンプ ４３ 裏面グランド金属膜 ４４ 絶縁性基板 ４５ 表面部接地配線層 ４６ 内部接地配線層 ４７ 第１のコンタクト ４８ 第２のコンタクト ４９ バンプ ５０ ワイヤ
Claims (7)
- 【請求項１】 表面部又は内部に接地配線層を有する絶
縁性基板と、一面に設けられたバンプを介して前記絶縁
性基板に実装され、高周波回路を有する半導体基板と、
該半導体基板の他面に形成されている導電性膜とを備
え、 前記導電性膜は前記絶縁性基板の接地配線層に電気的に
接続されていることを特徴とする半導体装置。 - 【請求項２】 前記接地配線層は前記絶縁性基板におけ
る前記半導体基板が実装される領域に設けられているこ
とを特徴とする請求項１に記載の半導体装置。 - 【請求項３】 前記導電性膜と前記接地配線層とはワイ
ヤにより接続されていることを特徴とする請求項１に記
載の半導体装置。 - 【請求項４】 前記半導体基板を覆うように設けられ、
少なくとも内面が導電性を有するケースと、 該ケースの内面に前記半導体基板側に延びるように設け
られた弾性を有する導電性部材とをさらに備え、 前記導電性部材の前記半導体基板側の端部は該半導体基
板の導電性膜に弾性力により圧接されており、前記導電
性部材の前記ケース側の端部は該ケースの内面を介して
接地されていることを特徴とする請求項１に記載の半導
体装置。 - 【請求項５】 前記導電性膜には前記高周波回路から放
出される輻射をほとんど通過させない大きさの開口部が
多数設けられていることを特徴とする請求項１に記載の
半導体装置。 - 【請求項６】 前記接地配線層には前記高周波回路から
放出される電磁輻射をほとんど通過させない大きさの開
口部が多数設けられていることを特徴とする請求項１に
記載の半導体装置。 - 【請求項７】 前記高周波回路は複数の機能ブロック回
路からなり、隣り合う前記機能ブロック同士の間に電磁
輻射を遮蔽する遮蔽用バンプが設けられ、 前記遮蔽用バンプは接地されていることを特徴とする請
求項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6834796A JPH09260582A (ja) | 1996-03-25 | 1996-03-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6834796A JPH09260582A (ja) | 1996-03-25 | 1996-03-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09260582A true JPH09260582A (ja) | 1997-10-03 |
Family
ID=13371217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6834796A Pending JPH09260582A (ja) | 1996-03-25 | 1996-03-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09260582A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007318060A (ja) * | 2006-04-26 | 2007-12-06 | Sony Corp | 半導体装置及びその製造方法 |
| WO2018118048A1 (en) * | 2016-12-21 | 2018-06-28 | Intel Corporation | Ultra low loss microelectronic devices having insulating substrates with optional air cavity structures |
-
1996
- 1996-03-25 JP JP6834796A patent/JPH09260582A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007318060A (ja) * | 2006-04-26 | 2007-12-06 | Sony Corp | 半導体装置及びその製造方法 |
| WO2018118048A1 (en) * | 2016-12-21 | 2018-06-28 | Intel Corporation | Ultra low loss microelectronic devices having insulating substrates with optional air cavity structures |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3863464B2 (ja) | フィルタ内蔵アンテナ | |
| US7445968B2 (en) | Methods for integrated circuit module packaging and integrated circuit module packages | |
| JP3973402B2 (ja) | 高周波回路モジュール | |
| JP3378435B2 (ja) | 超高周波帯無線通信装置 | |
| JP3649168B2 (ja) | Ｒｆ回路一体型アンテナおよびそれを用いたアンテナモジュールおよびそれを備えた通信機 | |
| US6617686B2 (en) | Semiconductor device and method of isolating circuit regions | |
| JP2004342949A (ja) | 電子部品モジュール | |
| US10403540B2 (en) | Integrated circuit | |
| JP2001085569A (ja) | 高周波回路装置 | |
| JP3818864B2 (ja) | 高周波半導体装置 | |
| JP3495135B2 (ja) | 無線機へのアンテナ要素装着 | |
| JPH09260582A (ja) | 半導体装置 | |
| US20140312978A1 (en) | High-frequency module | |
| TW200845605A (en) | Sending/receiving circuit module | |
| JP2010200221A (ja) | 電子部品、デュープレクサ、通信モジュール、通信装置、および電子部品の製造方法 | |
| JP3576465B2 (ja) | 高周波半導体装置およびそれを用いた携帯用通信機器 | |
| JP2003101320A (ja) | 半導体集積回路 | |
| JP3760877B2 (ja) | 高周波複合部品 | |
| JPH1168029A (ja) | 半導体装置 | |
| US10172230B1 (en) | Surface mount technology device | |
| JP2008263360A (ja) | 高周波基板装置 | |
| JPH09252191A (ja) | 回路基板装置 | |
| JP2008124167A (ja) | 高周波モジュールと、これを用いた電子機器 | |
| JP2000133765A (ja) | 高周波集積回路装置 | |
| JPH08274248A (ja) | 超広帯域集積回路装置 |