KR102620534B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR102620534B1
KR102620534B1 KR1020190017873A KR20190017873A KR102620534B1 KR 102620534 B1 KR102620534 B1 KR 102620534B1 KR 1020190017873 A KR1020190017873 A KR 1020190017873A KR 20190017873 A KR20190017873 A KR 20190017873A KR 102620534 B1 KR102620534 B1 KR 102620534B1
Authority
KR
South Korea
Prior art keywords
disposed
semiconductor chip
semiconductor
layer
connection pad
Prior art date
Application number
KR1020190017873A
Other languages
English (en)
Other versions
KR20200099806A (ko
Inventor
심정호
김한
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020190017873A priority Critical patent/KR102620534B1/ko
Publication of KR20200099806A publication Critical patent/KR20200099806A/ko
Application granted granted Critical
Publication of KR102620534B1 publication Critical patent/KR102620534B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 개시는 관통부를 갖는 프레임, 프레임의 관통부에 배치되며, 제1 접속패드가 배치된 제1 면 및 제2 접속패드가 배치된 제2 면을 갖고, 제1 접속패드와 제2 접속패드를 연결하는 관통 비아를 포함하는 제1 반도체 칩, 프레임의 관통부에서 제1 반도체 칩의 제1 면 상에 배치되며, 제3 접속패드가 배치된 활성면이 제1 반도체 칩을 향하도록 배치되는 제2 반도체 칩, 제1 접속패드와 제3 접속패드의 사이에 배치되는 도전성의 본딩층, 및 제1 반도체 칩의 제2 면 상에 배치되며, 제1 접속패드 및 제3 접속패드와 전기적으로 연결된 재배선층을 포함하는 연결구조체를 포함하고, 제3 접속패드는 관통 비아를 통하여 재배선층과 전기적으로 연결되는 반도체 패키지에 관한 것이다.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}
본 개시는 반도체 패키지, 예를 들어, 팬-아웃 반도체 패키지에 관한 것이다.
최근 스마트 전자기기들이 발전함 따라 이에 사용되는 부품들의 사양도 높아져 가고 있다. 예를 들면, 스마트 전자기기의 핵심 부품인 어플리케이션 프로세서(AP: Application Process)의 사양은 급격하게 발전하고 있다. AP의 성능을 향상시키기 위해 여러 방법들을 적용하고 있는데, 그 방법들 중 최근에 적용하고 있는 방법이 AP의 기능별 분할(partition) 방식이다. 예를 들면, 기능별로 다이(die)를 분할하여 최적의 공정 및 특성에 맞도록 각각의 반도체 칩으로 설계하여 패키징하게 되면, 기존의 단일 AP 보다 더 우수한 성능을 구현할 수 있다. 다만, 이 경우 높은 수준의 패키징 방법이 요구된다. 따라서, 분할된 복수의 반도체 칩을 최적의 신호 특성을 가지도록 패키징할 수 있는 패키지 구조가 요구되고 있다.
본 개시의 여러 목적 중 하나는 복수의 반도체 칩을 최적의 전기적 특성을 가지도록 패키징할 수 있는, 새로운 형태의 패키지 구조를 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 반도체 패키지에 있어서, 반도체 칩을 관통하는 관통 비아를 통해 상부의 반도체 칩과 신호를 전달하도록 구성하는 것이다.
예를 들면, 본 개시에서 제안하는 일례에 따른 반도체 패키지는, 관통부를 갖는 프레임, 상기 프레임의 관통부에 배치되며, 제1 접속패드가 배치된 제1 면 및 상기 제1 면의 반대측이며 제2 접속패드가 배치된 제2 면을 갖고, 상기 제1 접속패드와 상기 제2 접속패드를 연결하는 관통 비아를 포함하는 제1 반도체 칩,상기 프레임의 관통부에서 상기 제1 반도체 칩의 제1 면 상에 배치되며, 제3 접속패드가 배치된 활성면이 상기 제1 반도체 칩을 향하도록 배치되는 제2 반도체 칩, 상기 제1 반도체 칩의 제1 접속패드와 상기 제2 반도체 칩의 제3 접속패드의 사이에 배치되는 도전성의 본딩층, 및 상기 제1 반도체 칩의 제2 면 상에 배치되며, 상기 제1 반도체 칩의 제1 접속패드 및 상기 제2 반도체 칩의 제3 접속패드와 전기적으로 연결된 재배선층을 포함하는 연결구조체를 포함하고, 상기 제2 반도체 칩의 제3 접속패드는 상기 관통 비아를 통하여 상기 재배선층과 전기적으로 연결된다.
본 개시의 여러 효과 중 일 효과로서 복수의 반도체 칩을 최적의 전기적 특성을 가지도록 패키징할 수 있는 패키지 구조를 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도이다.
도 3a 및 도 3b는 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도이다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도이다.
도 5는 팬-인 반도체 패키지가 인터포저 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도이다.
도 6은 팬-인 반도체 패키지가 인터포저 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도이다.
도 7은 팬-아웃 반도체 패키지의 개략적인 모습을 나타낸 단면도이다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도이다.
도 9는 반도체 패키지의 일례를 개략적으로 나타낸 단면도이다.
도 10은 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도이다.
도 11은 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도이다.
도 12는 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도이다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동부품 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 다른 부품의 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등이 있으며, 다만, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도이다.
도면을 참조하면, 반도체 패키지는 상술한 바와 같은 다양한 전자기기에 다양한 용도로써 적용된다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 인쇄회로기판(1110)이 수용되어 있으며, 인쇄회로기판(1110)에는 다양한 부품(1120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 인쇄회로기판(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 부품(1120) 중 일부는 칩 관련부품일 수 있으며, 예를 들면, 반도체 패키지(1121)일 수 있으나, 이에 한정되는 것은 아니다. 전자기기는 반드시 스마트 폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
반도체 패키지
일반적으로 반도체 칩은 수많은 미세 전기 회로가 집적되어 있으나 그 자체로는 반도체 완성품으로서의 역할을 할 수 없으며, 외부의 물리적 또는 화학적 충격에 의해 손상될 가능성이 존재한다. 그래서 반도체 칩 자체를 그대로 사용하지 않고 반도체 칩을 패키징하여 패키지 상태로 전자기기 등에 사용하고 있다.
반도체 패키징이 필요한 이유는, 전기적인 연결이라는 관점에서 볼 때, 반도체 칩과 전자기기의 메인보드의 회로 폭에 차이가 있기 때문이다. 구체적으로, 반도체 칩의 경우, 접속패드의 크기와 접속패드간의 간격이 매우 미세한 반면 전자기기에 사용되는 메인보드의 경우, 부품 실장 패드의 크기 및 부품 실장 패드의 간격이 반도체 칩의 스케일보다 훨씬 크다. 따라서, 반도체 칩을 이러한 메인보드 상에 바로 장착하기 어려우며 상호간의 회로 폭 차이를 완충시켜 줄 수 있는 패키징 기술이 요구되는 것이다.
이러한 패키징 기술에 의하여 제조되는 반도체 패키지는 구조 및 용도에 따라서 팬-인 반도체 패키지(Fan-in semiconductor package)와 팬-아웃 반도체 패키지(Fan-out semiconductor package)로 구분될 수 있다.
이하에서는, 도면을 참조하여 팬-인 반도체 패키지와 팬-아웃 반도체 패키지에 대하여 보다 자세히 알아보도록 한다.
(팬-인 반도체 패키지)
도 3a 및 도 3b는 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도이다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도이다.
도면을 참조하면, 반도체 칩(2220)은 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등을 포함하는 바디(2221), 바디(2221)의 일면 상에 형성된 알루미늄(Al) 등의 도전성 물질을 포함하는 접속패드(2222), 및 바디(2221)의 일면 상에 형성되며 접속패드(2222)의 적어도 일부를 덮는 산화막 또는 질화막 등의 패시베이션막(2223)을 포함하는, 예를 들면, 베어(Bare) 상태의 집적회로(IC)일 수 있다. 이때, 접속패드(2222)는 매우 작기 때문에, 집적회로(IC)는 전자기기의 메인보드 등은 물론, 중간 레벨의 인쇄회로기판(PCB)에도 실장 되기 어렵다.
이에, 접속패드(2222)를 재배선하기 위하여 반도체 칩(2220) 상에 반도체 칩(2220)의 사이즈에 맞춰 연결구조체(2240)를 형성한다. 연결구조체(2240)는 반도체 칩(2220) 상에 감광성 절연물질(PID)과 같은 절연물질로 절연층(2241)을 형성하고, 접속패드(2222)를 오픈시키는 비아홀(2243h)을 형성한 후, 배선패턴 (2242) 및 비아(2243)를 형성하여 형성할 수 있다. 그 후, 연결구조체(2240)를 보호하는 패시베이션층(2250)을 형성하고, 개구부(2251)를 형성한 후, 언더범프금속층(2260) 등을 형성한다. 즉, 일련의 과정을 통하여, 예를 들면, 반도체 칩(2220), 연결구조체(2240), 패시베이션층(2250), 및 언더범프금속층(2260)을 포함하는 팬-인 반도체 패키지(2200)가 제조된다.
이와 같이, 팬-인 반도체 패키지는 반도체 칩의 접속패드, 예컨대 I/O(Input / Output) 단자를 모두 소자 안쪽에 배치시킨 패키지 형태이며, 팬-인 반도체 패키지는 전기적 특성이 좋으며 저렴하게 생산할 수 있다. 따라서, 스마트폰에 들어가는 많은 소자들이 팬-인 반도체 패키지 형태로 제작되고 있으며, 구체적으로는 소형이면서도 빠른 신호 전달을 구현하는 방향으로 개발이 이루어지고 있다.
다만, 팬-인 반도체 패키지는 I/O 단자를 모두 반도체 칩 안쪽에 배치해야 하는바 공간적인 제약이 많다. 따라서, 이러한 구조는 많은 수의 I/O 단자를 갖는 반도체 칩이나 크기가 작은 반도체 칩에 적용하는데 어려운 점이 있다. 또한, 이러한 취약점으로 인하여 전자기기의 메인보드에 팬-인 반도체 패키지가 직접 실장 되어 사용될 수 없다. 반도체 칩의 I/O 단자를 재배선 공정으로 그 크기와 간격을 확대하였다 하더라도, 전자기기 메인보드에 직접 실장 될 수 있을 정도의 크기와 간격을 가지는 것은 아니기 때문이다.
도 5는 팬-인 반도체 패키지가 인터포저 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도이다.
도 6은 팬-인 반도체 패키지가 인터포저 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도이다.
도면을 참조하면, 팬-인 반도체 패키지(2200)는 반도체 칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 인터포저 기판(2301)을 통하여 다시 한 번 재배선되며, 최종적으로는 인터포저 기판(2301) 상에 팬-인 반도체 패키지(2200)가 실장된 상태로 전자기기의 메인보드(2500)에 실장될 수 있다. 이때, 솔더볼(2270) 등은 언더필 수지(2280) 등으로 고정될 수 있으며, 외측은 몰딩재(2290) 등으로 커버될 수 있다. 또는, 팬-인 반도체 패키지(2200)는 별도의 인터포저 기판(2302) 내에 내장(Embedded) 될 수 도 있으며, 내장된 상태로 인터포저 기판(2302)에 의하여 반도체 칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 다시 한 번 재배선되고, 최종적으로 전자기기의 메인보드(2500)에 실장될 수 있다.
이와 같이, 팬-인 반도체 패키지는 전자기기의 메인보드에 직접 실장 되어 사용되기 어렵기 때문에, 별도의 인터포저 기판 상에 실장된 후 다시 패키징 공정을 거쳐 전자기기 메인보드에 실장되거나, 또는 인터포저 기판 내에 내장된 채로 전자기기 메인보드에 실장되어 사용되고 있다.
(팬-아웃 반도체 패키지)
도 7은 팬-아웃 반도체 패키지의 개략적인 모습을 나타낸 단면도이다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는, 예를 들면, 반도체 칩(2120)의 외측이 봉합재(2130)로 보호되며, 반도체 칩(2120)의 접속패드(2122)가 연결구조체(2140)에 의하여 반도체 칩(2120)의 바깥쪽까지 재배선된다. 이때, 연결구조체(2140) 상에는 패시베이션층(2202)이 더 형성될 수 있으며, 패시베이션층(2202)의 개구부에는 언더범프금속층(2160)이 더 형성될 수 있다. 언더범프금속층(2160) 상에는 솔더볼(2170)이 더 형성될 수 있다. 반도체 칩(2120)은 바디(2121), 접속패드(2122), 패시베이션막(미도시) 등을 포함하는 집적회로(IC)일 수 있다. 연결구조체(2140)는 절연층(2141), 절연층(2241) 상에 형성된 재배선층(2142), 접속패드(2122)와 재배선층(2142) 등을 전기적으로 연결하는 비아(2143)를 포함할 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 반도체 칩 상에 형성된 연결구조체를 통하여 반도체 칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태이다. 상술한 바와 같이, 팬-인 반도체 패키지는 반도체 칩의 I/O 단자를 모두 반도체 칩 안쪽에 배치시켜야 하고 이에 소자 사이즈가 작아지면 볼 크기와 피치를 줄여야 하므로 표준화된 볼 레이아웃을 사용할 수 없다. 반면, 팬-아웃 반도체 패키지는 이와 같이 반도체 칩 상에 형성된 연결구조체를 통하여 반도체 칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태인바 반도체 칩의 크기가 작아지더라도 표준화된 볼 레이아웃을 그대로 사용할 수 있는바, 후술하는 바와 같이 전자기기의 메인보드에 별도의 인쇄회로기판 없이도 실장될 수 있다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도이다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는 솔더볼(2170) 등을 통하여 전자기기의 메인보드(2500)에 실장될 수 있다. 즉, 상술한 바와 같이, 팬-아웃 반도체 패키지(2100)는 반도체 칩(2120) 상에 반도체 칩(2120)의 사이즈를 벗어나는 팬-아웃 영역까지 접속패드(2122)를 재배선할 수 있는 연결구조체(2140)를 형성하기 때문에, 표준화된 볼 레이아웃을 그대로 사용할 수 있으며, 그 결과 별도의 인터포저 기판 등 없이도 전자기기의 메인보드(2500)에 실장될 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 별도의 인터포저 기판 없이도 전자기기의 메인보드에 실장 될 수 있기 때문에, 인터포저 기판을 이용하는 팬-인 반도체 패키지 대비 두께를 얇게 구현할 수 있는바 소형화 및 박형화가 가능하다. 또한, 열 특성과 전기적 특성이 우수하여 모바일 제품에 특히 적합하다. 또한, 인쇄회로기판(PCB)을 이용하는 일반적인 POP(Package on Package) 타입 보다 더 컴팩트하게 구현할 수 있고, 휨 현상 발생으로 인한 문제를 해결할 수 있다.
한편, 팬-아웃 반도체 패키지는 이와 같이 반도체 칩을 전자기기의 메인보드 등에 실장하기 위하여, 그리고 외부의 충격으로부터 반도체 칩을 보호하기 위한 패키지 기술을 의미하는 것으로, 이와는 스케일, 용도 등이 상이하며, 팬-인 반도체 패키지가 내장되는 인터포저 기판 등의 인쇄회로기판(PCB)과는 다른 개념이다.
이하에서는, 복수의 반도체 칩을 최적의 신호 특성을 가지도록 패키징할 수 있는 새로운 형태의 패키지 구조를, 도면을 참조하여 설명한다.
도 9는 반도체 패키지의 일례를 개략적으로 나타낸 단면도이다.
도면을 참조하면, 일례에 따른 반도체 패키지(10A)는, 수직하게 적층된 제1 반도체 패키지(100) 및 제2 반도체 패키지(200)를 포함하는 POP 구조로서, 제1 반도체 패키지(100) 상에 제2 반도체 패키지(200)가 적층된다. 제1 반도체 패키지(100)는, 관통부(110H)를 갖는 프레임(110), 프레임(110)의 관통부(110H)에 배치되며 활성면에 배치되는 제1 접속패드(122) 및 비활성면에 배치되는 제2 접속패드(123)를 갖는 제1 반도체 칩(120), 프레임(110)의 관통부(110H)에서 제1 반도체 칩(120) 상에 적층되어 배치되며 각각 제3 및 제4 접속패드(161P, 162P)를 갖는 제2 및 제3 반도체 칩(161, 162), 제1 반도체 칩(120)의 제1 접속패드(122)와 제2 및 제3 반도체 칩(161, 162)의 제3 및 제4 접속패드(161P, 162P)의 사이에 배치되는 도전층(152)을 포함하는 본딩층(150), 프레임(110) 및 제1 반도체 칩(120)의 적어도 일부를 봉합하는 제1 봉합재(130), 프레임(110) 및 제1 반도체 칩(120)의 비활성면 상에 배치되며 제1 재배선층(142a, 142b, 142c)을 포함하는 제1 연결구조체(140), 제1 봉합재(130) 상에 배치되며 제2 재배선층(172)을 포함하는 제2 연결구조체(170), 제1 연결구조체(140) 상에 배치된 제1 패시베이션층(190), 제1 패시베이션층(190)의 개구부 상에 배치된 언더범프금속층(160), 제1 패시베이션층(190) 상에 배치되며 언더범프금속층(160)과 연결된 전기연결금속(165), 및 제1 패시베이션층(190) 상에 배치되는 수동부품(180)을 포함한다. 제2 반도체 패키지(200)는 배선기판(210), 배선기판(210) 상에 배치되는 복수의 제4 반도체 칩(220), 제4 반도체 칩(220)을 봉합하는 제2 봉합재(230), 및 배선기판(210) 하부의 상부 접속단자(265)를 포함한다.
제1 반도체 칩(120)은 바디부(121), 제1 및 제2 접속패드(122, 123), 및 관통 비아(125)를 포함한다. 제1 반도체 칩(120)은 제1 접속패드(122)가 배치된 면이 활성면이 되고, 제2 접속패드(123)가 배치된 반대측 면이 비활성면이 될 수 있으나, 이에 한정되지는 않는다. 관통 비아(125)는 제1 및 제2 접속패드(122, 123)를 연결하며, 제2 접속패드(123)로부터 상기 활성면 또는 상기 활성면에 인접한 영역까지, 제1 반도체 칩(120)의 적어도 일부를 관통하도록 연장된다. 관통 비아(125)의 적어도 일부는 제1 반도체 칩(120) 내부의 반도체 소자들과 전기적으로 연결될 수 있다.
제2 및 제3 반도체 칩(161, 162)은 프레임(110)의 관통부(110H) 내에 배치되며, 제1 반도체 칩(120)의 활성면 상에 적층되어 배치된다. 제2 및 제3 반도체 칩(161, 162)은 각각 제3 및 제4 접속패드(161P, 162P)가 배치된 활성면이 제1 반도체 칩(120)을 향하도록 배치된다. 따라서, 제1 반도체 칩(120)과 제2 및 제3 반도체 칩(161, 162)은 서로 활성면을 마주보는 형태로 배치된다.
본딩층(150)은 제1 반도체 칩(120)과 제2 및 제3 반도체 칩(161, 162)의 사이에 배치되어 제1 반도체 칩(120)과 제2 및 제3 반도체 칩(161, 162)을 본딩하는 층이다. 본딩층(150)은 제1 반도체 칩(120)의 제1 접속패드(122)와 제2 및 제3 반도체 칩(161, 162)의 제3 및 제4 접속패드(161P, 162P)의 사이에 배치되는 도전층(152) 및 도전층(152)을 둘러싸는 유전층(154)을 포함할 수 있다.
한편, 최근 스마트 전자기기의 핵심 부품인 AP의 성능을 향상시키기 위해 AP의 기능별 분할(partition) 방법을 적용할 수 있다. 예를 들면, 기능별로 다이를 분할하여 최적의 공정 및 특성에 맞도록 각각의 반도체 칩으로 설계하여 패키징하게 되면, 기존의 단일 AP 보다 더 우수한 성능을 구현할 수 있다.
이에, 일례에 따른 반도체 패키지(10A)는 제1 반도체 칩(120)과 제2 및 제3 반도체 칩(161, 162)을 제1 접속패드(122)의 적어도 일부와 제3 및 제4 접속패드(161P, 162P)가 서로 마주하도록 배치하고, 본딩층(150)에 의해 연결한다. 제1 내지 제3 반도체 칩(120, 161, 162)은 각각 어플리케이션 프로세서(AP)가 기능별로 분할된 칩들일 수 있다. 즉, 제1 내지 제3 반도체 칩(120, 161, 162)은 각각 어플리케이션 프로세서의 일부 기능 또는 전체 기능을 구성하는 칩일 수 있다. 제2 및 제3 반도체 칩(161, 162)은 각각 평면 상에서 적어도 일부가 제1 반도체 칩(120)과 상하로 중첩되도록 배치될 수 있다. 이때, 제1 접속패드(122)의 적어도 일부는 제3 및 제4 접속패드(161P, 162P)와, 중첩되는 영역에서 상하로 전기적으로 연결된다. 이와 같이, 제1 반도체 칩(120)과 제2 및 제3 반도체 칩(161, 162)은 수직방향으로 신호간 연결이 가능하다. 따라서, 제1 내지 제3 반도체 칩(120, 161, 162) 사이를 최단거리로 연결하므로 신호 특성을 최적화할 수 있으며, 동시에 관통 비아(125)를 이용함으로써 하부의 제1 연결구조체(140) 및 전기연결금속(165)과의 연결을 효율화할 수 있다.
이하, 일례에 따른 반도체 패키지(10A)에 포함되는 각각의 구성에 대하여 보다 자세히 설명한다.
프레임(110)은 구체적인 재료에 따라 제1 반도체 패키지(100)의 강성을 보다 개선시킬 수 있으며, 제1 봉합재(130)의 두께 균일성 확보 등의 역할을 수행할 수 있다. 또한, 프레임(110)에 의하여 일례에 따른 팬-아웃 반도체 패키지(10A)가 POP의 일부로 사용될 수 있다. 프레임(110)은 관통부(110H)를 가진다. 관통부(110H) 내에는 제1 반도체 칩(120) 및 제2 및 제3 반도체 칩(161, 162)이 프레임(110)과 소정거리 이격 되도록 배치된다. 제1 반도체 칩(120) 및 제2 및 제3 반도체 칩(161, 162)의 측면 주위는 프레임(110)에 의하여 둘러싸일 수 있다. 다만, 이는 일례에 불과하며 다른 형태로 다양하게 변형될 수 있으며, 그 형태에 따라서 다른 기능을 수행할 수 있음은 물론이다. 필요에 따라서는 프레임(110)을 생략할 수 있으나, 프레임(110)을 가지는 경우가 본 개시에서 의도하는 보드레벨 신뢰성 확보에 보다 유리할 수 있다.
프레임(110)은 코어 절연층(111), 코어 절연층(111)의 양면에 배치되는 배선층(112), 및 코어 절연층(111)을 관통하여 상하의 배선층(112)을 연결하는 코어 비아(113)를 포함한다. 따라서, 코어 절연층(111)의 양면에 배치되는 배선층(112)은 코어 비아(113)를 통하여 전기적으로 연결된다.
코어 절연층(111)의 재료로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러 및/또는 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 절연물질, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 이러한 프레임(110)은 지지부재로 역할할 수 있다.
배선층(112)은 제1 및 제2 반도체 패키지(100, 200)를 전기적으로 연결하는 역할을 수행할 수 있다. 배선층(112)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 배선층(112)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 여기서, 패턴은 배선 및 패드를 포함하는 개념이다.
코어 비아(113)는 서로 다른 층에 형성된 배선층(112)을 전기적으로 연결시키며, 그 결과 프레임(110) 내에 전기적 경로를 형성시킨다. 코어 비아(113) 역시 형성물질로는 도전성 물질을 사용할 수 있다. 코어 비아(113)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 또한, 테이퍼형상뿐만 아니라, 원통형상 등 공지된 모든 형상이 적용될 수 있다.
제1 반도체 칩(120) 및 제2 및 제3 반도체 칩(161, 162) 각각은 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(Intergrated Circuit: IC)일 수 있다. 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 필드 프로그램어블 게이트 어레이(FPGA), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 프로세서칩, 구체적으로는 어플리케이션 프로세서(AP)일 수 있으나, 이에 한정되는 것은 아니다. 제1 반도체 칩(120) 및 제2 및 제3 반도체 칩(161, 162) 각각은 어플리케이션 프로세서(AP) 중 일부 기능이 분할된 칩, 예를 들면, 센트랄 프로세서(CPU), 그래픽 프로세서(GPU), 필드 프로그램어블 게이트 어레이(FPGA), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 및/또는 마이크로 컨트롤러 등일 수도 있으며, 이에 예시되지 않은 다른 기능을 갖는 분할된 칩일 수도 있다. 제한되지 않는 일례로써, 제1 내지 제3 반도체 칩(120, 161, 162)이 합쳐져서 하나의 완전한 어플리케이션 프로세서(AP)를 구성할 수 있다. 이때, 제1 반도체 칩(120)이 메인 칩이고, 제2 및 제3 반도체 칩(161, 162)이 서브 칩일 수 있다. 다만, 이에 한정되는 것은 아니며, 제2 및 제3 반도체 칩(161, 162)은 각각 휘발성 메모리(DRAM), 비-휘발성 메모리(ROM), 플래시 메모리 등의 메모리일 수도 있다.
제1 반도체 칩(120)은 액티브 웨이퍼를 기반으로 형성될 수 있으며, 이 경우 바디부(121)를 이루는 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 바디부(121)에는 다양한 반도체 소자 및 회로가 형성되어 있을 수 있다. 제1 및 제2 접속패드(122, 123) 및 관통 비아(125)는 제1 반도체 칩(120)을 다른 구성요소와 전기적으로 연결시키기 위한 것으로, 형성물질로는 알루미늄(Al), 구리(Cu) 등의 도전성 물질을 특별한 제한 없이 사용할 수 있다. 바디부(121) 상에는 제1 및 제2 접속패드(122, 123)를 노출시키는 패시베이션막이 더 형성될 수 있으며, 이 경우 상기 패시베이션막은 산화막 또는 질화막 등일 수 있고, 또는 산화막과 질화막의 이중층일 수도 있다. 제1 반도체 칩(120)은 베어 다이(bare die)일 수 있으나, 필요에 따라서는, 제1 접속패드(122)가 배치된 면, 즉 활성면 상에 별도의 재배선층이 더 형성된 패키지드 다이(packaged die)일 수도 있다.
제2 및 제3 반도체 칩(161, 162)도 각각 액티브 웨이퍼를 기반으로 형성된 다이일 수 있으며, 바디를 이루는 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 바디에는 각각 다양한 회로가 형성되어 있을 수 있다. 제3 및 제4 접속패드(161P, 162P)는 제2 및 제3 반도체 칩(161, 162)을 다른 구성요소와 전기적으로 연결시키기 위한 것으로, 형성물질로는 마찬가지로 구리(Cu), 알루미늄(Al) 등의 금속 물질을 사용할 수 있다. 바디 상에는 각각 제2 및 제3 접속패드(161P, 162P)를 노출시키는 패시베이션막이 형성될 수 있으며, 상기 패시베이션막은 산화막 또는 질화막 등일 수 있고, 또는 산화막과 질화막의 이중층일 수도 있다. 기타 필요한 위치에 절연막 등이 더 배치될 수도 있다. 제2 및 제3 반도체 칩(161, 162)도 각각 베어 다이일 수 있으나, 필요에 따라서는, 각각 제3 및 제4 접속패드(161P, 162P)가 배치된 면, 즉 활성면 상에 별도의 재배선층이 더 형성된 패키지드 다이일 수도 있다.
본딩층(150)은 도전층(152) 및 유전층(154)을 포함한다. 도전층(152)은 제1 접속패드(122)와 제3 및 제4 접속패드(161P, 162P) 사이의 영역을 포함하는 영역에 배치될 수 있다. 도전층(152)은 예를 들어, 구리(Cu)층일 수 있으며, 제1 접속패드(122) 상의 구리층과 제3 및 제4 접속패드(161P, 162P) 상의 구리층이 구리(Cu)-구리(Cu) 본딩을 이루어 형성된 층일 수 있다. 도전층(152)을 통해 제1 접속패드(122)와 제3 및 제4 접속패드(161P, 162P)는 전기적으로 연결될 수 있다. 유전층(154)은 제1 반도체 칩(120)과 제2 및 제3 반도체 칩(161, 162) 각각의 활성면 상에서 도전층(152)을 둘러싸도록 배치될 수 있다. 유전층(154)은 제1 반도체 칩(120) 상의 유전층과 제2 및 제3 반도체 칩(161, 162) 상의 유전층이 유전체-유전체 본딩을 이루어 형성된 층일 수 있다. 실시예들에 따라, 유전층(154)은 제1 반도체 칩(120)과 제2 및 제3 반도체 칩(161, 162)의 패시베이션막의 적어도 일부를 포함할 수 있다. 유전층(154)은 예를 들어, SiO, SiN, SiCN, SiOC, SiON 및 SiOCN 중 적어도 하나를 포함할 수 있다.
제1 봉합재(130)는 프레임(110), 제1 반도체 칩(120), 제2 및 제3 반도체 칩(161, 162) 등을 보호할 수 있다. 제1 봉합재(130)의 봉합형태는 특별히 제한되지 않는다. 예를 들면, 제1 봉합재(130)는 프레임(110), 제1 반도체 칩(120)의 제1 접속패드(122)가 배치된 면의 일부, 및 제2 및 제3 반도체 칩(161, 162)의 비활성면을 덮을 수 있으며, 관통부(110H)의 적어도 일부를 채울 수 있다. 제1 봉합재(130)가 관통부(110H)를 채움으로써, 구체적인 물질에 따라 접착제 역할을 수행함과 동시에 버클링을 감소시킬 수 있다.
제1 봉합재(130)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Encapsulant: PIE) 수지를 사용할 수도 있다.
제1 연결구조체(140)는 제1 내지 제3 반도체 칩(120, 161, 162)의 제1 내지 제4 접속패드(122, 123, 161P, 162P)를 재배선할 수 있다. 또한, 제1 내지 제4 접속패드(122, 123, 161P, 162P)를 기능에 따라서 각각 서로 전기적으로 연결할 수 있다. 제1 연결구조체(140)를 통하여 다양한 기능을 갖는 수십 수백만 개의 제1 내지 제4 접속패드(122, 123, 161P, 162P)가 재배선 될 수 있으며, 전기연결금속(165)을 통하여 그 기능에 맞춰 외부에 물리적 및/또는 전기적으로 연결될 수 있다. 제1 연결구조체(140)는 프레임(110) 및 제1 반도체 칩(120)의 비활성면 상에 배치된 제1 절연층(141a), 제1 절연층(141a) 상에 배치된 제1 재배선층(142a), 제1 재배선층(142a) 및 반도체 칩(120)의 접속패드(122)를 연결하는 제1 비아(143a), 제1 절연층(141a) 상에 배치된 제2 절연층(141b), 제2 절연층(141b) 상에 배치된 제2 재배선층(142b), 제2 절연층(141b)을 관통하며 제1 및 제2 재배선층(142a, 142b, 142c)을 연결하는 제2 비아(143b), 제2 절연층(141b) 상에 배치된 제3 절연층(141c), 제3 절연층(141c) 상에 배치된 제3 재배선층(142c), 제3 절연층(141c)을 관통하며 제2 및 제3 재배선층(142b, 142c)을 연결하는 제3 비아(143c)를 포함한다. 제1 내지 제3 재배선층(142a, 142b, 142c)은 제1 내지 제4 접속패드(122, 123, 161P, 162P)와 전기적으로 연결된다. 제1 연결구조체(140)의 각 구성들은 도면에 도시한 것 보다 많은 수의 층으로 구성될 수 있다. 또는, 도면에 도시한 것 보다 적은 수의 층으로 구성될 수 있다.
절연층(141a, 141b, 141c)의 물질로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 상술한 바와 같은 절연물질 외에도 PID 수지와 같은 감광성 절연물질을 사용할 수도 있다. 즉, 절연층(141a, 141b, 141c)은 각각 감광성 절연층일 수 있다. 절연층(141a, 141b, 141c)이 감광성의 성질을 가지는 경우, 절연층(141a, 141b, 141c)을 보다 얇게 형성할 수 있으며, 보다 용이하게 제1 접속비아(143)의 파인 피치를 달성할 수 있다. 절연층(141a, 141b, 141c)은 각각 절연수지 및 무기필러를 포함하는 감광성 절연층일 수 있다. 절연층(141a, 141b, 141c)이 다층인 경우, 이들의 물질은 서로 동일할 수 있고, 필요에 따라서는 서로 상이할 수도 있다. 절연층(141a, 141b, 141c)이 다층인 경우, 이들의 물질은 서로 동일할 수 있고, 필요에 따라서는 서로 상이할 수도 있다. 절연층(141a, 141b, 141c)이 다층인 경우, 이들은 공정에 따라 일체화 되어 이들 자체로는 경계가 불분명할 수도 있으나, 이에 한정되는 것은 아니다.
재배선층(142a, 142b, 142c)은 실질적으로 접속패드(122)를 재배선하는 역할을 수행할 수 있으며, 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 예를 들어, 재배선층(142a, 142b, 142c)을 이루는 시드 금속층(145a) 및 도금 금속층(145b)은 구리(Cu) 또는 이의 합금으로 이루어지고, 접합 금속층(144a, 144b)은 티타늄(Ti) 또는 이의 합금으로 이루어질 수 있다. 다만, 제2 접합 금속층(144b)은 선택적인 구성으로, 실시예들에 따라 생략될 수 있다. 재배선층(142a, 142b, 142c)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다.
비아(143a, 143b, 143c)는 서로 다른 층에 형성된 재배선층(142a, 142b, 142c), 접속패드(122) 등을 전기적으로 연결시키며, 그 결과 패키지(10A) 내에 전기적 경로를 형성시킨다. 비아(143a, 143b, 143c) 각각의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 예를 들어, 비아(143a, 143b, 143c)를 이루는 시드 금속층(145a) 및 도금 금속층(145b)은 구리(Cu) 또는 이의 합금으로 이루어지고, 접합 금속층(144a, 144b)은 티타늄(Ti) 또는 이의 합금으로 이루어질 수 있다. 비아(143a, 143b, 143c)는 각각 금속 물질로 충전된 필드 타입일 수 있으며, 또는 금속 물질이 비아홀의 벽면을 따라 형성된 컨포멀 타입일 수도 있다. 비아(143a, 143b, 143c)는 테이퍼 단면 형상을 가질 수 있다.
제2 연결구조체(170)는 제1 봉합재(130) 상에 배치된 상부 재배선층(172) 및 제1 봉합재(130)를 관통하는 상부 비아(173)를 포함할 수 있다. 상부 비아(173)는 상부 재배선층(172)과 프레임(110)의 코어 비아(113)를 연결할 수 있다. 상부 재배선층(172) 및 상부 비아(173)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 상부 재배선층(172)은 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 상부 비아(173)의 형상은 제1 연결구조체(140)의 비아(143a, 143b, 143c)와 반대 방향의 테이퍼 형상일 수 있다.
제1 패시베이션층(190)은 제1 연결구조체(140)를 외부의 물리적 화학적 손상 등으로부터 보호할 수 있다. 제1 패시베이션층(190)은 제1 연결구조체(140)의 제3 재배선층(142c)의 적어도 일부를 노출시키는 개구부를 가질 수 있다. 이러한 개구부는 제1 패시베이션층(190)에 수십 내지 수천 개 형성될 수 있다. 제1 패시베이션층(190)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 또는, 솔더레지스트(Solder Resist)가 사용될 수도 있다. 제1 패시베이션층(190)과 유사하게, 제2 연결구조체(170) 상에도 제2 패시베이션층(195)이 형성될 수 있다.
언더범프금속층(160)은 전기연결금속(165)의 접속 신뢰성을 향상시켜주며, 그 결과 패키지(10A)의 보드 레벨 신뢰성을 개선해준다. 언더범프금속층(160)은 제1 패시베이션층(190)의 개구부를 통하여 노출된 제1 연결구조체(140)의 제3 재배선층(142c)과 연결된다. 언더범프금속층(160)은 제1 패시베이션층(190)의 개구부에 공지의 도전성 물질, 즉 금속을 이용하여 공지의 메탈화(Metallization) 방법으로 형성할 수 있으나, 이에 한정되는 것은 아니다.
전기연결금속(165)은 팬-아웃 반도체 패키지(10A)를 외부와 물리적 및/또는 전기적으로 연결시킨다. 예를 들면, 팬-아웃 반도체 패키지(10A)는 전기연결금속(165)을 통하여 전자기기의 메인보드에 실장될 수 있다. 전기연결금속(165)은 도전성 물질, 예를 들면, 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 전기연결금속(165)은 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 전기연결금속(165)은 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필라(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 이에 한정되는 것은 아니다.
전기연결금속(165)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 전기연결금속(165)의 수는 수십 내지 수천 개일 수 있으며, 그 이상 또는 그 이하의 수를 가질 수도 있다. 전기연결금속(165)이 솔더볼인 경우, 전기연결금속(165)은 언더범프금속층(160)의 제1 패시베이션층(190)의 일면 상으로 연장되어 형성된 측면을 덮을 수 있으며, 접속 신뢰성이 더욱 우수할 수 있다.
전기연결금속(165) 중 적어도 하나는 제1 반도체 칩(120)의 팬-아웃 영역에 배치된다. 팬-아웃(fan-out) 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
수동부품(180)은 제1 패시베이션층(190)의 하면 상에 배치될 수 있으며, 전기연결금속(165) 사이에 배치될 수 있다. 수동부품(180)은 제3 재배선층(142c)과 전기적으로 연결될 수 있다. 수동부품(180)은 예컨대 인덕터나 커패시터 등을 포함하는 표면실장(SMT) 부품을 포함할 수 있다.
한편, 도면에는 도시하지 않았으나, 필요에 따라서는 관통부(110H)의 벽면에 방열 및/또는 전자파 차폐 목적으로 금속박막을 형성할 수 있다. 또한, 필요에 따라서는 관통부(110H) 내에 서로 동일하거나 상이한 기능을 수행하는 복수의 반도체 칩을 배치할 수도 있다. 또한, 필요에 따라서는 관통부(110H) 내에 별도의 수동부품, 예컨대 인덕터나 커패시터 등을 배치할 수도 있다.
배선기판(210)은 인터포저 기판과 같은 공지의 인쇄회로기판(PCB)일 수 있다. 배선기판(210)은 절연층 및 상기 절연층 내에 형성된 도전성의 배선층을 포함한다. 배선기판(210)의 양면에도 패시베이션층 등이 형성되어 있을 수 있다. 배선기판(210)의 구조 및 형태는 실시예들에서 다양하게 변경될 수 있다. 또한, 실시예들에서, 배선기판(210)과 제1 반도체 패키지(100)의 사이에 인터포저 기판이 더 배치될 수도 있다.
제4 반도체 칩(220)은 병렬로 적층된 복수의 반도체 칩(221, 222, 223, 224)을 포함할 수 있다. 제4 반도체 칩(220)은 접착부재(225)에 의해 배선기판(210) 또는 하부의 제4 반도체 칩(220) 상에 부착될 수 있다. 제4 반도체 칩(220)은 접속패드(221P)에 접속되는 도전성의 와이어(240)에 의해 배선기판(210)의 배선층(212)과 전기적으로 연결될 수 있다. 다만, 실시예들에서 제4 반도체 칩(220)은 배선기판(210) 상에 플립칩 본딩되는 것도 가능하다.
제4 반도체 칩(220)은 역시 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(Intergrated Circuit: IC)일 수 있다. 집적회로는, 예를 들면, 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM, 플래시 메모리) 등의 메모리 칩일 수 있으나, 이에 한정되는 것은 아니다. 제4 반도체 칩(220)은 각각 접속패드(221P)가 배치된 면이 활성면이 되고, 반대측 면이 비활성면이 된다. 다만, 실시예들에 따라, 제4 반도체 칩(220)은 페이스-다운 형태로 배치될 수도 있다. 제4 반도체 칩(220)은 액티브 웨이퍼를 기반으로 형성될 수 있으며, 이 경우 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 제4 반도체 칩(220) 내에는 다양한 회로가 형성되어 있을 수 있다. 접속패드(221P)는 제4 반도체 칩(220)을 다른 구성요소와 전기적으로 연결시키기 위한 것으로, 형성물질로는 알루미늄(Al) 등의 도전성 물질을 특별한 제한 없이 사용할 수 있다.
접착부재(225)는 제4 반도체 칩(220)의 비활성면을 각각 하부의 제4 반도체 칩(220) 또는 배선기판(210)의 상면에 용이하게 부착시킬 수 있다. 접착부재(225)는, 예를 들면, 다이부착필름(DAF)과 같은 테이프일 수 있다. 접착부재(225)의 재료는 특별히 한정되지 않는다. 접착부재(225)는 예를 들면, 에폭시 성분을 포함할 수 있으나, 이에 한정되는 것은 아니다. 접착부재(225)를 통하여 제4 반도체 칩(220)이 보다 안정적으로 실장될 수 있는바, 신뢰성을 향상시킬 수 있다.
제2 봉합재(230)는 제4 반도체 칩(220)을 보호할 수 있다. 봉합형태는 특별히 제한되지 않으며, 제4 반도체 칩(220)의 적어도 일부를 감싸는 형태이면 무방하다. 예를 들면, 제2 봉합재(230)는 제4 반도체 칩(220)의 활성면의 적어도 일부를 덮을 수 있으며, 또한 측면의 적어도 일부를 덮을 수 있다. 제2 봉합재(230)는 절연물질을 포함한다. 절연물질로는 감광성 에폭시(Photo Imageable Epoxy: PIE), PID 등을 이용할 수 있다. 다만, 이에 한정되는 것은 아니며, 무기필러 및 절연수지를 포함하는 재료, 예컨대 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 무기필러와 같은 보강재가 포함된 수지, 구체적으로 ABF 등이 사용될 수도 있다. 또한, EMC 등의 공지의 몰딩 물질을 사용할 수도 있음은 물론이다. 필요에 따라서는, 열경화성 수지나 열가소성 수지가 무기필러 및/또는 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 재료를 사용할 수도 있다.
상부 접속단자(265)는 배선기판(210)과 제2 연결구조체(170)를 전기적으로 연결할 수 있다. 상부 접속단자(265)는 배선기판(210)의 배선층(212)과 제2 연결구조체(170)의 상부 재배선층(172)의 사이에 개재될 수 있다. 상부 접속단자(265)는 도전성 물질, 예를 들면, 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 상부 접속단자(265)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다.
본 실시예에서는, 반도체 패키지의 일례로서, 제1 반도체 패키지(100) 및 제2 반도체 패키지(200)가 적층된 POP 구조를 예시하였으나, 본 발명의 실시예들은 이에 한정되지는 않는다. 예를 들어, 반도체 패키지는 제1 반도체 패키지(100)만을 포함하는 것도 가능할 것이며, 제1 반도체 패키지(100) 상에 다른 형태의 반도체 장치가 배치되는 것도 가능할 것이다.
도 10은 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도이다.
도면을 참조하면, 다른 일례에 따른 반도체 패키지(10B)에서, 프레임(110)은 제1 및 제2 관통부(110Ha, 110Hb)를 포함하며, 제2 관통부(110Hb)에 배치된 하나 이상의 수동부품(185)을 더 포함한다. 또한, 제1 봉합재(130a, 130b)는 수동부품(185) 및 제1 반도체 칩(120)과 제2 및 제3 반도체 칩(161, 162)을 각각 봉합하도록 구성될 수 있다.
일례에서는 수동부품(185)이 하나의 부품내장구조체를 이룰 수 있다. 상기 부품내장구조체는 수동부품(185), 프레임(110), 제1 봉합재(130a), 및 연결구조체(140)의 부품 절연층(141m), 부품 재배선층(142m) 및 부품 비아(142c)를 포함할 수 있다. 실시예들에 따라, 상기 부품내장구조체에서 프레임(110)은 생략될 수도 있다. 다만, 실시예들에 따라, 수동부품(185)은 프레임(110) 내부에 내장되어 재배선층(142a, 142b, 142c)의 적어도 일부와 전기적으로 연결되도록 배치될 수도 있을 것이다. 수동부품(180, 185)은 서로 동일한 종류일 수도 있고, 서로 다른 종류일 수도 있다. 수동부품(180, 185)의 개수는 특별히 한정되지 않으며, 설계에 따라 도면에 도시한 것 보다 많을 수도 있고, 더 적을 수도 있다.
제1 봉합재(130a, 130b)의 제1 영역(130a)은 제2 관통부(110Ha)의 적어도 일부를 채우며, 하나 이상의 수동부품(185)을 봉합한다. 제2 영역(130b)은 제2 및 제3 반도체 칩(161, 162)의 비활성면 상에 배치되면서, 수동부품(185) 및 프레임(110)의 상면 상으로 연장되어, 제1 영역(130a)의 상면 상에 배치될 수 있다. 제1 및 제2 영역(130a, 130b)은 서로 동일하거나 다른 물질을 포함할 수 있다.
그 외에 다른 구성에 대한 설명은 상술한 반도체 패키지(10A) 등에서 설명한 바와 실질적으로 동일한바 자세한 설명은 생략한다.
도 11은 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도이다.
도면을 참조하면, 다른 일례에 따른 반도체 패키지(10C)에서는, 프레임(110)이 다른 형태를 가진다. 구체적으로, 프레임(110)은 제1 연결구조체(140)와 접하는 제1 코어 절연층(111a), 제1 연결구조체(140)와 접하며 제1 코어 절연층(111a)에 매립된 제1 배선층(112a), 제1 코어 절연층(111a)의 제1 배선층(112a)이 매립된측의 반대측 상에 배치된 제2 배선층(112b), 제1 코어 절연층(111a) 상에 배치되며 제2 배선층(112b)을 덮는 제2 코어 절연층(111b), 및 제2 코어 절연층(111b) 상에 배치된 제3 배선층(112c)을 포함한다. 제1 내지 제3 배선층(112a, 112b, 112c)은 제1 내지 제4 접속패드(122, 123, 161P, 162P)와 전기적으로 연결된다. 제1 및 제2 배선층(112a, 112b)과 제2 및 제3 배선층(112b, 112c)은 각각 제1 및 제2 코어 절연층(111a, 111b)을 관통하는 제1 및 제2 코어 비아(113a, 113b)를 통하여 전기적으로 연결된다. 프레임(110)은 보다 많은 수의 배선층(112a, 112b, 112c)을 가지는바, 제1 연결구조체(140)를 더욱 간소화할 수 있다.
제1 배선층(112a)은 제1 코어 절연층(111a)의 내부로 리세스될 수 있다. 이와 같이, 제1 배선층(112a)이 제1 코어 절연층(111a) 내부로 리세스되어 제1 코어 절연층(111a)의 하면과 제1 배선층(112a)의 하면이 단차를 가지는 경우, 제1 봉합재(130)로 제1 반도체 칩(120) 등과 프레임(110)을 캡슐화할 때, 제1 봉합재(130) 형성 물질이 블리딩되어 제1 배선층(112a)을 오염시키는 것을 방지할 수도 있다. 프레임(110)의 배선층(112a, 112b, 112c)의 두께는 제1 연결구조체(140)의 재배선층(142a, 142b, 142c)의 두께보다 두꺼울 수 있다.
코어 절연층(111a, 111b)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합된 수지, 예를 들면, ABF(Ajinomoto Build-up Film) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
제1 코어 비아(113a)를 위한 홀을 형성할 때 제1 배선층(112a)의 일부 패드가 스토퍼(stopper) 역할을 수행할 수 있는바, 제1 코어 비아(113a)는 윗면의 폭이 아랫면의 폭보다 큰 테이퍼 형상인 것이 공정상 유리할 수 있다. 이 경우, 제1 코어 비아(113a)는 제2 배선층(112b)의 패드 패턴과 일체화될 수 있다. 또한, 제2 코어 비아(113b)를 위한 홀을 형성할 때 제2 배선층(112b)의 일부 패드가 스토퍼(stopper) 역할을 수행할 수 있는바, 제2 코어 비아(113b)는 윗면의 폭이 아랫면의 폭보다 큰 테이퍼 형상인 것이 공정상 유리할 수 있다. 이 경우, 제2 코어 비아(113b)는 제3 배선층(112c)의 패드 패턴과 일체화될 수 있다.
그 외에 다른 구성에 대한 설명은 상술한 반도체 패키지(10A) 등에서 설명한 바와 실질적으로 동일한바 자세한 설명은 생략한다. 한편, 상술한 반도체 패키지(10C)의 특징 구성은 다른 실시예에 따른 반도체 패키지(10B)에도 적용될 수 있음은 물론이다.
도 12는 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도이다.
도면을 참조하면, 다른 일례에 따른 반도체 패키지(10D)는, 프레임(110)이 제1 코어 절연층(111a), 제1 코어 절연층(111a)의 양면에 배치된 제1 배선층(112a) 및 제2 배선층(112b), 제1 코어 절연층(112a) 상에 배치되며 제1 배선층(112a)을 덮는 제2 코어 절연층(111b), 제2 코어 절연층(111b) 상에 배치된 제3 재배선층(112c), 제1 코어 절연층(111a) 상에 배치되어 제2 배선층(112b)을 덮는 제3 코어 절연층(111c), 및 제3 코어 절연층(111c) 상에 배치된 제4 배선층(112d)을 포함한다. 제1 내지 제4 배선층(112a, 112b, 112c, 112d)은 제1 내지 제4 접속패드(122, 123, 161P, 162P)와 전기적으로 연결된다. 프레임(110)이 더 많은 수의 배선층(112a, 112b, 112c, 112d)을 포함하는바, 제1 연결구조체(140)를 더욱 간소화할 수 있다. 따라서, 제1 연결구조체(140) 형성 과정에서 발생하는 불량에 따른 수율 저하를 개선할 수 있다. 한편, 제1 내지 제4 배선층(112a, 112b, 112c, 112d)은 제1 내지 제3 코어 절연층(111a, 111b, 111c)을 각각 관통하는 제1 내지 제3 코어 비아(113a, 113b, 113c)를 통하여 전기적으로 연결될 수 있다.
제1 코어 절연층(111a)은 제2 코어 절연층(111b) 및 제3 코어 절연층(111c)보다 두께가 두꺼울 수 있다. 제1 코어 절연층(111a)은 기본적으로 강성 유지를 위하여 상대적으로 두꺼울 수 있으며, 제2 코어 절연층(111b) 및 제3 코어 절연층(111c)은 더 많은 수의 배선층(112c, 112d)을 형성하기 위하여 도입된 것일 수 있다. 제1 코어 절연층(111a)은 제2 코어 절연층(111b) 및 제3 코어 절연층(111c)과 상이한 절연물질 포함할 수 있다. 예를 들면, 제1 코어 절연층(111a)은 심재, 필러, 및 절연수지를 포함하는, 예컨대, 프리프레그일 수 있고, 제2 코어 절연층(111c) 및 제3 코어 절연층(111c)은 필러 및 절연수지를 포함하는 ABF 필름 또는 PID 필름일 수 있으나, 이에 한정되는 것은 아니다. 유사한 관점에서, 제1 코어 절연층(111a)을 관통하는 제1 코어 비아(113a)는 제2 및 제3 코어 절연층(111b, 111c)을 관통하는 제2 및 제3 코어 비아(113b, 113c)보다 직경이 클 수 있다. 마찬가지로, 프레임(110)의 배선층(112a, 112b, 112c, 112d)의 두께는 제1 연결구조체(140)의 재배선층(142a, 142b, 142c)의 두께보다 두꺼울 수 있다.
그 외에 다른 구성에 대한 설명은 상술한 반도체 패키지(10A) 등에서 설명한 바와 실질적으로 동일한바 자세한 설명은 생략한다. 한편, 상술한 반도체 패키지(10D)의 특징 구성은 다른 실시예에 따른 반도체 패키지(10B)에도 적용될 수 있음은 물론이다.
본 개시에서 하측, 하부, 하면 등은 편의상 도면의 단면을 기준으로 팬-아웃 반도체 패키지의 실장 면을 향하는 방향을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등은 그 반대 방향으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아님은 물론이다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례라는 표현은 서로 동일한 실시예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

Claims (10)

  1. 관통부를 갖는 프레임;
    상기 프레임의 관통부에 배치되며, 제1 접속패드가 배치된 제1 면 및 상기 제1 면의 반대측이며 제2 접속패드가 배치된 제2 면을 갖고, 상기 제1 접속패드와 상기 제2 접속패드를 연결하는 관통 비아를 포함하는 제1 반도체 칩;
    상기 프레임의 관통부에서 상기 제1 반도체 칩의 제1 면 상에 배치되며, 제3 접속패드가 배치된 활성면이 상기 제1 반도체 칩을 향하도록 배치되는 제2 반도체 칩;
    상기 프레임의 관통부에서 상기 제1 반도체 칩의 제1 면 상에 상기 제2 반도체 칩과 좌우로 나란하게 배치되며, 제4 접속패드가 배치된 활성면이 상기 제1 반도체 칩을 향하도록 배치되는 제3 반도체 칩;
    상기 제1 반도체 칩의 제1 접속패드와 상기 제2 및 제3 반도체 칩의 제3 및 제4 접속패드의 사이에 각각 배치되는 도전성의 본딩층; 및
    상기 제1 반도체 칩의 제2 면 상에 배치되며, 상기 제1 반도체 칩의 제1 접속패드 및 상기 제2 및 제3 반도체 칩의 제3 및 제4 접속패드와 전기적으로 연결된 재배선층을 포함하는 연결구조체를 포함하고,
    상기 제1 반도체 칩은 상기 제2 및 제3 반도체 칩 각각 보다 단면 상에서의 폭이 더 넓으며,
    상기 제2 및 제3 반도체 칩의 제3 및 제4 접속패드는 상기 관통 비아를 통하여 상기 재배선층과 전기적으로 연결되는 반도체 패키지.
  2. 제1 항에 있어서,
    상기 제2 및 제3 반도체 칩은 각각 전체가 상기 제1 반도체 칩과 상하로 중첩되도록 배치된 반도체 패키지.
  3. 제1 항에 있어서,
    상기 본딩층은 구리(Cu)-구리(Cu) 접합을 위한 두 층의 구리(Cu)층인 반도체 패키지.
  4. 제1 항에 있어서,
    상기 본딩층을 둘러싸며, 상기 제1 및 제2 반도체 칩의 사이와 상기 제1 및 제3 반도체 칩 사이에 배치되는 유전층을 더 포함하는 반도체 패키지.
  5. 제1 항에 있어서,
    상기 제1 내지 제3 반도체 칩은 각각 어플리케이션 프로세서(AP)의 일부 기능 또는 전체 기능을 구성하는 칩인 반도체 패키지.
  6. 제1 항에 있어서,
    상기 연결구조체에서 상기 제1 반도체 칩이 배치된 제3 면의 반대측인 상기 연결구조체의 제4 면 상에 배치된 수동부품을 더 포함하는 반도체 패키지.
  7. 제1 항에 있어서,
    상기 프레임의 관통부에 배치된 수동부품을 더 포함하는 반도체 패키지.
  8. 제1 항에 있어서,
    상기 프레임은 상기 연결구조체의 제3 면과 접하는 제1 절연층, 상기 연결구조체의 제3 면과 접하며 상기 제1 절연층에 매립된 제1 배선층, 상기 제1 절연층의 상기 제1 배선층이 매립된 측의 반대측 상에 배치된 제2 배선층, 상기 제1 절연층의 상기 제1 배선층이 매립된 측의 반대측 상에 배치되며 상기 제2 배선층의 적어도 일부를 덮는 제2 절연층, 및 상기 제2 절연층의 상기 제2 배선층이 매립된 측의 반대측 상에 배치된 제3 배선층을 포함하며,
    상기 제1 절연층의 상기 연결구조체의 제3 면과 접하는 면은 상기 제1 배선층의 상기 연결구조체의 제3 면과 접하는 면과 단차를 갖는 반도체 패키지.
  9. 제1 항에 있어서,
    상기 프레임은 제1 절연층, 상기 제1 절연층의 양면에 각각 배치된 제1 및 제2 배선층, 상기 제1 절연층의 양면에 각각 배치되며 상기 제1 및 제2 배선층 각각의 적어도 일부를 덮는 제2 및 제3 절연층, 상기 제2 절연층의 상기 제1 배선층이 매립된 측의 반대측 상에 배치된 제3 배선층, 및 상기 제3 절연층의 상기 제2 배선층이 매립된 측의 반대측 상에 배치된 제4 배선층을 포함하며,
    상기 제1 절연층은 상기 제2 및 제3 절연층 각각보다 두꺼운 반도체 패키지.
  10. 관통부를 갖는 프레임, 상기 프레임의 관통부에 배치되며 제1 접속패드가 배치된 제1 면 및 상기 제1 면의 반대측이며 제2 접속패드가 배치된 제2 면을 갖고, 상기 제1 접속패드와 상기 제2 접속패드를 연결하는 관통 비아를 포함하는 제1 반도체 칩, 상기 프레임의 관통부에서 상기 제1 반도체 칩의 제1 면 상에 배치되며 제3 접속패드가 배치된 활성면이 상기 제1 반도체 칩을 향하도록 배치되는 제2 반도체 칩, 상기 프레임의 관통부에서 상기 제1 반도체 칩의 제1 면 상에 상기 제2 반도체 칩과 좌우로 나란하게 배치되며 제4 접속패드가 배치된 활성면이 상기 제1 반도체 칩을 향하도록 배치되는 제3 반도체 칩, 상기 제1 반도체 칩의 제1 접속패드와 상기 제2 및 제3 반도체 칩의 제3 및 제4 접속패드의 사이에 각각 배치되는 도전성의 본딩층, 상기 제1 반도체 칩의 제2 면 상에 배치되며 상기 제1 반도체 칩의 제1 접속패드 및 상기 제2 및 제3 반도체 칩의 제3 및 제4 접속패드와 전기적으로 연결된 제1 재배선층을 포함하는 연결구조체, 및 상기 제2 및 제3 반도체 칩의 비활성면 상에 배치되며 제1 재배선층과 전기적으로 연결된 제2 재배선층을 포함하며, 상기 제1 반도체 칩은 상기 제2 및 제3 반도체 칩 각각 보다 단면 상에서의 폭이 더 넓으며, 상기 제2 및 제3 반도체 칩의 제3 및 제4 접속패드는 상기 관통 비아를 통하여 상기 제1 재배선층과 전기적으로 연결되는 제1 반도체 패키지; 및
    상기 제1 반도체 패키지 상에 배치되며, 접속단자를 통해 상기 제2 재배선층과 전기적으로 연결되는 배선기판, 및 상기 배선기판 상에 배치된 적어된 하나의 제4 반도체 칩을 포함하는 제2 반도체 패키지를 포함하는 반도체 패키지.
KR1020190017873A 2019-02-15 2019-02-15 반도체 패키지 KR102620534B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190017873A KR102620534B1 (ko) 2019-02-15 2019-02-15 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190017873A KR102620534B1 (ko) 2019-02-15 2019-02-15 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20200099806A KR20200099806A (ko) 2020-08-25
KR102620534B1 true KR102620534B1 (ko) 2024-01-03

Family

ID=72292758

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190017873A KR102620534B1 (ko) 2019-02-15 2019-02-15 반도체 패키지

Country Status (1)

Country Link
KR (1) KR102620534B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180158749A1 (en) * 2016-12-05 2018-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package Structure for Heat Dissipation

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160132751A (ko) * 2015-05-11 2016-11-21 삼성전기주식회사 전자부품 패키지 및 그 제조방법
KR101942727B1 (ko) * 2016-09-12 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180158749A1 (en) * 2016-12-05 2018-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package Structure for Heat Dissipation

Also Published As

Publication number Publication date
KR20200099806A (ko) 2020-08-25

Similar Documents

Publication Publication Date Title
KR102086364B1 (ko) 반도체 패키지
KR101901713B1 (ko) 팬-아웃 반도체 패키지
JP6738401B2 (ja) ファン−アウト半導体パッケージ
KR101912292B1 (ko) 팬-아웃 반도체 패키지 및 이를 포함하는 패키지 온 패키지
TWI651823B (zh) 扇出型半導體封裝
KR102028713B1 (ko) 반도체 패키지
KR101942727B1 (ko) 팬-아웃 반도체 패키지
KR102009905B1 (ko) 팬-아웃 반도체 패키지
KR102055593B1 (ko) 팬-아웃 반도체 패키지
KR102073956B1 (ko) 팬-아웃 반도체 패키지
KR101942745B1 (ko) 팬-아웃 반도체 패키지
KR102632367B1 (ko) 반도체 패키지
KR102554690B1 (ko) 반도체 패키지
TW201926586A (zh) 扇出型半導體封裝
KR102653213B1 (ko) 반도체 패키지
KR101982057B1 (ko) 팬-아웃 반도체 패키지
KR102586890B1 (ko) 반도체 패키지
KR102570902B1 (ko) 반도체 패키지
KR102061851B1 (ko) 팬-아웃 반도체 패키지
KR102509645B1 (ko) 팬-아웃 반도체 패키지
KR102554016B1 (ko) 반도체 패키지
KR102653212B1 (ko) 반도체 패키지
KR102586888B1 (ko) 반도체 패키지
KR102004243B1 (ko) 팬-아웃 반도체 패키지
KR102609157B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant