TW201824526A - 扇出式感測器封裝以及包含該封裝的相機模組 - Google Patents

扇出式感測器封裝以及包含該封裝的相機模組 Download PDF

Info

Publication number
TW201824526A
TW201824526A TW106107459A TW106107459A TW201824526A TW 201824526 A TW201824526 A TW 201824526A TW 106107459 A TW106107459 A TW 106107459A TW 106107459 A TW106107459 A TW 106107459A TW 201824526 A TW201824526 A TW 201824526A
Authority
TW
Taiwan
Prior art keywords
redistribution layer
sensor
fan
layer
disposed
Prior art date
Application number
TW106107459A
Other languages
English (en)
Other versions
TWI643324B (zh
Inventor
鄭泰成
金柱澔
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201824526A publication Critical patent/TW201824526A/zh
Application granted granted Critical
Publication of TWI643324B publication Critical patent/TWI643324B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/55—Optical parts specially adapted for electronic image sensors; Mounting thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一種扇出式感測器封裝包括：第一互連構件，具有貫穿孔；感測器，安置於第一互連構件的貫穿孔中且具有主動表面及與主動表面相對的被動表面，主動表面上安置有連接墊及微透鏡；囊封體，囊封第一互連構件的至少某些部分及感測器的主動表面或被動表面的至少某些部分；以及第二互連構件，安置於第一互連構件上及感測器的被動表面或主動表面上。第一互連構件及第二互連構件分別包括重佈線層，重佈線層電性連接至感測器的連接墊。一種相機模組包括所述扇出式感測器封裝。

Description

扇出式感測器封裝以及包含該封裝的相機模組
[相關申請案的交叉參考] 本申請案主張於2016年9月23日在韓國智慧財產局提出申請的韓國專利申請案第10-2016-0122215號的優先權，所述韓國專利申請案的揭露內容全文併入本案供參考。
本發明是有關於一種用於相機模組中的扇出式感測器封裝及包含該封裝的相機模組。
在例如智慧型電話或平板個人電腦（personal computer，PC）等行動產品中所使用的裝置的封裝技術中，持續要求所述裝置的微型化及效能改良。亦即，已努力製造小尺寸的封裝且在相同空間中添加更多功能。具體而言，對主要組件以外具有其他功能的組件的微型化的需求已在增加。舉例而言，對相機模組等中所使用的影像感測器封裝的微型化及效能改良的需求已在增加。
同時，先前技術的影像感測器封裝是藉由以下方式製造：使用黏合劑等將影像感測器附裝至印刷電路板或陶瓷板，並使用打線接合（wire bonding）技術將影像感測器與印刷電路板互連。在此種情形中，在以上所述的影像感測器封裝的微型化及效能改良方面存在限制。
本發明的態樣可提供一種使微型化及效能改良成為可能的扇出式感測器封裝及包含該封裝的相機模組。
根據本發明的態樣，可提供一種使用包括重佈線層的互連構件構造而成的扇出式感測器封裝。
根據本發明的態樣，一種扇出式感測器封裝可包括：第一互連構件，具有貫穿孔；感測器，安置於所述第一互連構件的所述貫穿孔中且具有主動表面及與所述主動表面相對的被動表面，所述主動表面上安置有連接墊及微透鏡；囊封體，囊封所述第一互連構件的至少某些部分及所述感測器的所述主動表面的至少某些部分；以及第二互連構件，安置於所述第一互連構件上及所述感測器的所述被動表面上。所述第二互連構件包括電性連接至所述感測器的所述連接端子的重佈線層。
根據本發明的另一態樣，一種扇出式感測器封裝可包括：第一互連構件，具有貫穿孔；感測器，安置於所述第一互連構件的所述貫穿孔中且具有主動表面及與所述主動表面相對的被動表面，所述主動表面上安置有連接墊及微透鏡；囊封體，囊封所述第一互連構件的至少某些部分及所述感測器的至少某些部分；以及第二互連構件，安置於所述第一互連構件上及所述感測器上。所述第一互連構件及所述第二互連構件分別包括重佈線層，所述重佈線層電性連接至所述感測器的所述連接墊，且所述第一互連構件的所述重佈線層中的至少一者安置於所述感測器的所述主動表面與所述感測器的所述被動表面之間的水平高度上。
根據本發明的另一態樣，一種相機模組可包括：殼體，所述殼體中容置有透鏡模組；以及影像感測器模組，耦合至所述殼體且將穿過所述透鏡模組的光轉換成電訊號。所述影像感測器模組是以上所述的扇出式感測器封裝。
在下文中，將參照附圖闡述本發明中的各示例性實施例。在所述附圖中，為清晰起見，可誇大或省略各組件的形狀、尺寸等。
在本文中，下側、下部部分、下表面等用於指代相對於所述圖式的橫截面朝向扇出式感測器封裝的安裝表面的方向，而上側、上部部分、上表面等用於指代與所述方向相對的方向。然而，該些方向是出於解釋方便而進行界定的，且申請專利範圍並非特別受限於上述所界定的方向。
在說明中組件與另一組件的「連接（connection）」的意義包括經由黏合層的間接連接以及兩個組件之間的直接連接。另外，「電性連接（electrically connected）」意為包括實體連接及實體斷開（disconnection）的概念。應理解，當以「第一（first）」及「第二（second）」來指代元件時，所述元件並非由此受到限制。使用「第一」及「第二」可能僅用於將所述元件與其他元件區分開的目的，且可不限制所述元件的順序或重要性。在某些情形中，在不背離本文中所提出的申請專利範圍的範圍的條件下，第一元件可被稱作第二元件。相似地，第二元件亦可被稱作第一元件。
本文中所使用的用語「示例性實施例」並不指代同一示例性實施例，而是為強調與另一示例性實施例的特定特徵或特性不同的特定特徵或特性而提供。然而，本文中所提供的示例性實施例被視為能夠藉由彼此整體地或部分地組合而實作。舉例而言，即使並未在另一示例性實施例中闡述在特定示例性實施例中闡述的一個元件，然而除非在本文中提供了相反或矛盾的說明，否則所述元件亦可被理解為與另一示例性實施例相關的說明。
使用本文中所使用的用語僅為了闡述示例性實施例而非限制本發明。在此種情形中，除非在上下文中另有解釋，否則單數形式包括複數形式。電子裝置
圖1是說明電子裝置系統的實例的示意性方塊圖。
參照圖1，電子裝置1000中可容置有母板1010。母板1010可包括實體地連接至或電性地連接至母板1010的晶片相關組件1020、網路相關組件1030、其他組件1040等。該些組件可連接至以下將闡述的其他組件，以形成各種訊號線1090。
晶片相關組件1020可包括：記憶體晶片，例如揮發性記憶體（例如，動態隨機存取記憶體（dynamic random access memory，DRAM））、非揮發性記憶體（例如，唯讀記憶體（read only memory，ROM））、快閃記憶體等；應用處理器晶片，例如中央處理器（例如，中央處理單元（central processing unit，CPU））、圖形處理器（例如，圖形處理單元（graphic processing unit，GPU））、數位訊號處理器、密碼處理器（cryptographic processor）、微處理器、微控制器等；及邏輯晶片，例如類比至數位轉換器（analog-to-digital converter，ADC）、應用專用積體電路（application-specific integrated circuit，ASIC）等。然而，晶片相關組件1020並非僅限於此，而是亦可包括其他類型的晶片相關組件。另外，晶片相關組件1020可彼此組合。
網路相關組件1030可與例如以下協定相容：無線保真（wireless fidelity，Wi-Fi）（電氣及電子工程師學會（Institute of Electrical And Electronics Engineers，IEEE）802.11家族等）、全球互通微波存取（worldwide interoperability for microwave access，WiMAX）（IEEE 802.16家族等）、IEEE 802.20、長期演進（long term evolution，LTE）、僅支援資料的演進（evolution data only，Ev-DO）、高速封包存取+（high speed packet access +，HSPA+）、高速下行封包存取+（high speed downlink packet access +，HSDPA+）、高速上行封包存取+（high speed uplink packet access +，HSUPA+）、增強型資料GSM環境（enhanced data GSM environment，EDGE）、全球行動通訊系統（global system for mobile communications，GSM）、全球定位系統（global positioning system，GPS）、通用封包無線電服務（general packet radio service，GPRS）、分碼多重存取（code division multiple access，CDMA）、分時多重存取（time division multiple access，TDMA）、數位增強型無線電訊（digital enhanced cordless telecommunications，DECT）、藍芽、3G協定、4G協定、及5G協定以及繼上述協定之後指定的任何其他無線協定及有線協定。然而，網路相關組件1030並非僅限於此，而是亦可包括多種其他無線標準或協定或者有線標準或協定。另外，網路相關組件1030可與上述晶片相關組件1020一起彼此組合。
其他組件1040可包括高頻電感器、鐵氧體電感器（ferrite inductor）、電源電感器、鐵氧體珠粒、低溫共燒陶瓷（low temperature co-fired ceramic，LTCC）、電磁干擾（electromagnetic interference，EMI）濾波器、多層陶瓷電容器（multilayer ceramic capacitor，MLCC）等。然而，其他組件1040並非僅限於此，而是亦可包括用於各種其他目的的被動組件等。另外，其他組件1040可與上述晶片相關組件1020或網路相關組件1030一起彼此組合。
端視電子裝置1000的類型，電子裝置1000可包括可實體地連接至或電性地連接至母板1010或可不實體地連接至或不電性地連接至母板1010的其他組件。該些其他組件可包括例如相機模組1050、天線1060、顯示器裝置1070、電池1080、音訊編解碼器（圖中未示出）、視訊編解碼器（圖中未示出）、電源放大器（圖中未示出）、羅盤（圖中未示出）、加速度計（圖中未示出）、陀螺儀（圖中未示出）、揚聲器（圖中未示出）、大容量儲存單元（例如，硬碟驅動機）（圖中未示出）、光碟（compact disk，CD）驅動機（圖中未示出）、數位多功能光碟（digital versatile disk，DVD）驅動機（圖中未示出）等。然而，該些其他組件並非僅限於此，而是端視電子裝置1000等的類型亦可包括用於各種目的的其他組件。
電子裝置1000可為智慧型電話、個人數位助理（personal digital assistant，PDA）、數位攝影機、數位照相機（digital still camera）、網路系統、電腦、監視器、平板個人電腦（tablet PC）、膝上型個人電腦、隨身型易網機個人電腦（netbook PC）、電視、視訊遊戲機（video game machine）、智慧型手錶、汽車組件等。然而，電子裝置1000並非僅限於此，而是可為能夠處理資料的任何其他電子裝置能夠處理資料的任何其他電子裝置。
圖2是說明電子裝置的實例的示意性立體圖。
參照所述圖式，電子裝置可為例如智慧型電話1100。主板1110可容置於智慧型電話1100的主體1101中，且各種電子組件1120可實體地連接至或電性地連接至主板1110。另外，可實體地連接至或電性地連接至主板1110或可不實體地連接至或不電性地連接至主板1110的其他組件（例如，相機模組1130）可容置於主體1101中。相機模組1130可包括影像感測器封裝，且根據本發明的扇出式感測器封裝可用於智慧型電話中。同時，其中使用根據本發明的扇出式感測器封裝的電子裝置並非僅限於智慧型電話1100。亦即，根據本發明的扇出式感測器封裝亦可用於其他電子裝置中。半導體封裝
可使用半導體封裝技術來製造根據本發明的扇出式感測器封裝。一般而言，在半導體中整合有諸多精細的電路。然而，半導體本身可能無法用作完成的半導體產品，且可因外部物理衝擊或化學衝擊而被損壞。因此，半導體可能無法單獨使用，而是可被封裝於電子裝置等中且在電子裝置等中以封裝狀態使用。
此處，由於在電性連接方面，半導體與電子裝置的主板之間存在電路寬度差，因此需要進行半導體封裝。詳言之，半導體的連接墊的尺寸及半導體的各連接墊之間的間隔是非常精細的，而主板的組件安裝墊的尺寸及主板的各組件安裝墊之間的間隔顯著地大於半導體的連接墊的尺寸及各連接墊之間的間隔。因此，可能難以將半導體直接安裝於主板上，且需要用於緩衝半導體與主板之間的電路寬度差的封裝技術。
端視半導體封裝的結構及目的，由封裝技術製造的半導體封裝可被分類成扇入式半導體封裝或扇出式半導體封裝。
將在下文中參照圖式更詳細地闡述所述扇入式半導體封裝及所述扇出式半導體封裝。扇入式半導體封裝
圖3A及圖3B是說明扇入式半導體封裝在被封裝之前及被封裝之後的狀態的示意性剖視圖。
圖4是說明扇入式半導體封裝的封裝製程的示意性剖視圖。
參照所述圖式，半導體晶片2220可為例如處於裸露狀態下的積體電路（integrated circuit，IC），半導體晶片2220包括：主體2221，包含矽（Si）、鍺（Ge）、砷化鎵（GaAs）等；連接墊2222，形成於主體2221的一個表面上且包含例如鋁（Al）等導電材料；以及例如氧化物膜、氮化物膜等保護層2223，形成於主體2221的一個表面上且覆蓋連接墊2222的至少某些部分。在此種情形中，由於連接墊2222是顯著小的，因此難以將積體電路（IC）安裝於中級印刷電路板（printed circuit board，PCB）上以及電子裝置的主板上等。
因此，可端視半導體晶片2220的尺寸而在半導體晶片2220上形成互連構件2240以對連接墊2222進行重佈線。可藉由以下步驟來形成互連構件2240：利用例如感光成像介電（photoimagable dielectric，PID）樹脂等絕緣材料在半導體晶片2220上形成絕緣層2241；形成使連接墊2222開口的介層窗孔2243h；且接著形成配線圖案2242及介層窗2243。接著，可形成保護互連構件2240的保護層2250、可形成開口2251、及可形成凸塊下金屬層2260等。亦即，可藉由一系列製程來製造包括例如半導體晶片2220、互連構件2240、保護層2250、及凸塊下金屬層2260的扇入式半導體封裝2200。
如上所述，所述扇入式半導體封裝可具有其中所述半導體的例如輸入/輸出（input/output，I/O）端子等所有的連接墊均安置於所述半導體內的封裝形式，可具有優異的電性特性且可以低成本進行生產。因此，已以扇入式半導體封裝形式製造出安裝於智慧型電話中的諸多元件。詳言之，已開發出安裝於智慧型電話中的諸多元件以使得能夠在具有緊湊尺寸的同時實作快速訊號轉移。
然而，由於所有的輸入/輸出端子均需要安置於扇入式半導體封裝中的半導體內，因此，扇入式半導體封裝具有大的空間限制。因此，難以將此結構應用於具有大量輸入/輸出端子的半導體或具有緊湊尺寸的半導體。另外，由於上述缺點，扇入式半導體封裝可能無法在電子裝置的主板上直接安裝及使用。此處，即使在藉由重佈線製程增大了半導體的輸入/輸出端子的尺寸及半導體的各輸入/輸出端子之間的間隔的情形中，半導體的輸入/輸出端子的尺寸及半導體的各輸入/輸出端子之間的間隔可能仍不足以將扇入式半導體封裝直接安裝於電子裝置的主板上。
圖5是說明其中扇入式半導體封裝安裝於插板基板上且最終安裝於電子裝置的主板上的情形的示意性剖視圖。
圖6是說明其中扇入式半導體封裝嵌於插板基板中且最終安裝於電子裝置的主板上的情形的示意性剖視圖。
參照所述圖式，在扇入式半導體封裝2200中，感測器2220的連接墊2222（即，輸入/輸出端子）可經由插板基板2301再次進行重佈線，且扇入式半導體封裝2200可在被安裝於插板基板2301上的狀態下最終安裝於電子裝置的主板2500上。在此種情形中，可藉由底部填充樹脂2280等來固定焊料球2270等，且半導體晶片2220的外表面可被覆蓋以模製材料2290等。作為另外一種選擇，扇入式半導體封裝2200可嵌於單獨的插板基板2302中，半導體晶片2220的連接墊2222（即，輸入/輸出端子）可在其中扇入式半導體封裝2200嵌於插板基板2302中的狀態下藉由插板基板2302再次進行重佈線，且扇入式半導體封裝2200可最終安裝於電子裝置的主板2500上。
如上所述，可能難以在電子裝置的主板上直接安裝並使用扇入式半導體封裝。因此，扇入式半導體封裝可安裝於單獨的插板基板上且接著藉由封裝製程安裝於電子裝置的主板上，或者可在其中扇入式半導體封裝嵌於插板基板中的狀態下在電子裝置的主板上安裝及使用。扇出式半導體封裝
圖7是說明扇出式半導體封裝的示意性剖視圖。
參照所述圖式，在扇出式半導體封裝2100中，舉例而言，半導體晶片2120的外表面可被囊封體2130保護，且半導體晶片2120的連接墊2122可藉由互連構件2140而在半導體晶片2120之外進行重佈線。在此種情形中，在互連構件2140上可進一步形成保護層2150，且在保護層2150的開口中可進一步形成凸塊下金屬層2160。在凸塊下金屬層2160上可進一步形成焊料球2170。半導體晶片2120可為包括主體2121、連接墊2122、保護層（圖中未示出）等的積體電路（IC）。互連構件2140可包括絕緣層2141、形成於絕緣層2141上的重佈線層2142、及將連接墊2122與重佈線層2142電性連接至彼此的介層窗2143。
如上所述，所述扇出式半導體封裝可具有其中半導體的輸入/輸出端子藉由形成於所述半導體上的互連構件而在所述半導體之外進行重佈線並安置於所述半導體之外的形式。如上所述，在扇入式半導體封裝中，半導體的所有輸入/輸出端子均需要安置於半導體內。因此，當半導體的尺寸減小時，需要減小球的尺寸及節距，進而使得可能無法在扇入式半導體封裝中使用標準化球佈局。另一方面，所述扇出式半導體封裝具有其中半導體的輸入/輸出端子如上所述藉由形成於半導體上的互連構件而在半導體之外進行重佈線並安置於半導體之外的形式。因此，即使在其中半導體的尺寸減小的情形中，實際上仍可在扇出式半導體封裝中使用標準化球佈局，進而使得所述扇出式半導體封裝可在不使用單獨的插板基板的條件下安裝於電子裝置的主板上，如以下所闡述。
圖8是說明其中扇出式半導體封裝安裝於電子裝置的主板上的情形的示意性剖視圖。
參照所述圖式，扇出式半導體封裝2100可藉由焊料球2170等安裝於電子裝置的主板2500上。亦即，如上所述，扇出式半導體封裝2100包括互連構件2140，互連構件2140形成於半導體晶片2120上且能夠將連接墊2122重佈線至半導體晶片2120的區域以外的扇出區，進而使得實際上可在扇出式半導體封裝2100中使用標準化球佈局。因此，扇出式半導體封裝2100可在不使用單獨的插板基板等的條件下安裝於電子裝置的主板2500上。
如上所述，由於所述扇出式半導體封裝可在不使用單獨的插板基板的條件下安裝於電子裝置的主板上，因此所述扇出式半導體封裝可被實作成具有較使用插板基板的扇入式半導體封裝的厚度小的厚度。因此，所述扇出式半導體封裝可被微型化及薄化。另外，所述扇出式半導體封裝具有優異的熱特性及電性特性，進而使得所述扇出式半導體封裝尤其適合用於行動產品。因此，所述扇出式半導體封裝可被實作成較使用印刷電路板（PCB）的通用堆疊封裝（package-on-package，POP）型半導體封裝的形式更為緊湊的形式，且可解決因出現翹曲（warpage）現象而出現的問題。
同時，所述扇出式半導體封裝指代用於如上所述將半導體安裝於電子裝置等的主板上且保護所述半導體不受外部衝擊的封裝技術，且所述扇出式半導體封裝在概念上不同於具有與扇出式半導體封裝的規模、目的等不同的規模、目的等的印刷電路板（PCB）（例如，插板基板等），且所述印刷電路板中嵌置有扇入式半導體封裝。
可使用以上所述的扇出式半導體封裝技術來製造根據本發明的扇出式感測器封裝。在下文中將參照圖式闡述使微型化及效能改良成為可能的扇出式感測器封裝。
圖9是說明扇出式感測器封裝的實例的示意性剖視圖。
圖10是沿圖9所示的扇出式感測器封裝的線I-I'截取的示意性平面圖。
參照所述圖式，根據本發明中的示例性實施例的扇出式感測器封裝100A可包括：第一互連構件110，具有貫穿孔110H；感測器120，安置於第一互連構件110的貫穿孔110H中且具有主動表面及與所述主動表面相對的被動表面，所述主動表面上安置有連接墊122及微透鏡123；囊封體130，囊封第一互連構件110的至少某些部分及感測器120的主動表面的至少某些部分；第二互連構件140，安置於第一互連構件110上及感測器120的被動表面上；保護層150，安置於第二互連構件140上；凸塊下金屬層160，形成於保護層150的開口151中；以及連接端子170，形成於凸塊下金屬層160上。在此種情形中，第二互連構件140可包括電性連接至感測器120的連接墊122的重佈線層142。詳言之，感測器120的連接墊122可經由穿透過感測器120的貫穿電極125、及形成於感測器120的被動表面上且與貫穿電極125接觸的電極墊126而電性連接至第二互連構件140的重佈線層142。
一般而言，可藉由以下方式來製造先前技術的影像感測器封裝：使用黏合劑等將影像感測器附裝至印刷電路板或陶瓷板，並使用打線接合技術將影像感測器與印刷電路板互連。在具有上述結構的影像感測器封裝中，可能難以減小印刷電路板或陶瓷板的厚度，因而在影像感測器封裝的薄度方面可能存在限制，且可能由於藉由打線接合技術將影像感測器與印刷電路板互連而難以充分地利用空間，因而在影像感測器封裝的微型化及效能改良方面可能存在限制。另外，對影像感測器的微透鏡進行保護的濾波器是在影像感測器附裝至板之後以模組單元形式單獨地安置於影像感測器上，因而微透鏡在製程中可能會被異物污染。另外，濾波器是依據影像感測器的尺寸來製造，因而在降低成本方面存在限制。
另一方面，在根據示例性實施例的扇出式感測器封裝100A中，可引入具有貫穿孔110H的第一互連構件110，感測器120可安置於貫穿孔110H中，包括重佈線層142的第二互連構件140可利用半導體製程等而形成於第一互連構件110上及感測器120的被動表面上，且感測器120的連接墊122與第二互連構件140的重佈線層142可使用貫穿電極125來連接至彼此。因此，可促進扇出式感測器封裝100A的微型化及薄化，且扇出式感測器封裝100A的功能可因訊號路徑短而得以改良。另外，對微透鏡123進行保護的濾波器124可在對感測器120進行封裝之前附裝至感測器120的主動表面，以使得可防止在製程中因異物而對微透鏡123造成污染，且濾波器124可被製造成具有較感測器120的尺寸小的尺寸，以使得可降低材料成本。
以下將在下文中更詳細地闡述根據示例性實施例的包含於扇出式感測器封裝100A中的相應組件。
第一互連構件110可端視第一互連構件110的材料而提高扇出式感測器封裝100A的剛性，並用於保證囊封體130的厚度的均勻性。第一互連構件110可具有貫穿孔110H。貫穿孔110H中可安置有感測器120，以與第一互連構件110間隔開預定距離。感測器120的側表面可被第一互連構件110環繞。然而，此種形式僅為實例且可進行各種修改以具有其他形式，並且扇出式感測器封裝100A可端視此種形式而執行另一功能。
構成第一互連構件110的絕緣層111的材料不受特別限制。舉例而言，可使用絕緣材料作為絕緣層111的材料。在此種情形中，所述絕緣材料可為：熱固性樹脂，例如環氧樹脂；熱塑性樹脂，例如聚醯亞胺樹脂；其中將熱固性樹脂或熱塑性樹脂與無機填料浸漬於例如玻璃纖維（或玻璃布或者玻璃織物）等核心材料中的樹脂，例如預浸體（prepreg）、味之素構成膜（Ajinomoto Build up Film，ABF）、FR-4、雙馬來醯亞胺三嗪（Bismaleimide Triazine，BT）等。
感測器120可為用於相機模組等中的影像感測器，例如互補金屬氧化物半導體（complementary metal oxide semiconductor，CMOS）感測器、電荷耦合裝置（charge coupled device，CCD）感測器等，但並非僅限於此。感測器120可包括主體121、連接墊122、微透鏡123等。主體121的基材可為矽（Si）、鍺（Ge）、砷化鎵（GaAs）等。在主體121上可形成各種電路。連接墊122可將感測器120電性連接至其他組件。連接墊122的材料可為例如鋁（Al）等導電材料。微透鏡123可為用於影像感測器中的習知透鏡。主動表面指代感測器120的上面安置有連接墊122及微透鏡123的表面，而被動表面指代與所述主動表面相對的表面。
對微透鏡123進行保護的濾波器124可安置於感測器120的主動表面上。濾波器124可具有足以使微透鏡123免受異物等的污染的尺寸。亦即，濾波器124可具有小於感測器120的尺寸。濾波器124可為由玻璃形成且阻擋紅外光並容許可見光穿過的習知紅外截止濾波器（infrared cut-off filter），但並非僅限於此。濾波器124的上表面可安置於與囊封體130的上表面近似相同的水平高度上。濾波器124的上表面可暴露至外部。
感測器120的連接墊122可經由穿透過感測器120的貫穿電極125、形成於感測器120的被動表面上且與貫穿電極125接觸的電極墊126、以及第二互連構件140的介層窗143而連接至第二互連構件140的重佈線層142。因此，可經由非常短的路徑來傳遞訊號。貫穿電極125可為習知的矽穿孔（through-silicon-via，TSV）。電極墊126可為包含習知導電材料的導電圖案。
囊封體130可保護第一互連構件110、感測器120等。囊封體130的囊封形式不受特別限制，而是可為其中囊封體130環繞第一互連構件110的至少某些部分、感測器120的至少某些部分等的形式。舉例而言，囊封體130可覆蓋第一互連構件110及感測器120的主動表面，且填充貫穿孔110H的壁與感測器120的側表面之間的空間。同時，囊封體130可填充貫穿孔110H，以因此充當黏合劑並端視囊封體130的材料而減少感測器120的彎曲（buckling）。
囊封體130的材料不受特別限制。囊封體130的材料可為例如包含絕緣樹脂、核心材料、填料等的預浸體，抑或可為包含絕緣樹脂及填料的味之素構成膜。作為另外一種選擇，可使用習知環氧模製化合物（epoxy molding compound，EMC）作為囊封體130的材料。
第二互連構件140可對感測器120的連接墊122進行重佈線。具有各種功能的數十至數百個連接墊122可藉由第二互連構件140而進行重佈線，且可端視所述功能經由連接端子170而實體地連接至或電性地連接至外源。第二互連構件140可包括：絕緣層141；重佈線層142，安置於絕緣層141上；以及介層窗143，穿透過絕緣層141並連接至重佈線層142。在根據示例性實施例的扇出式感測器封裝100A中，第二互連構件140可包括單層，但並非僅限於此。亦即，第二互連構件140亦可端視設計而包括多個層，包括多個絕緣層、多個重佈線層、及多個介層窗層。
可使用絕緣材料作為絕緣層141的材料。在此種情形中，亦可使用例如感光成像介電（PID）樹脂等感光性絕緣材料作為所述絕緣材料。亦即，絕緣層141可為感光性絕緣材料層。在其中絕緣層141具有感光性質的情形中，絕緣層141可被形成為具有較小的厚度，且可更容易地達成介層窗143的精細節距。絕緣層141可為包含絕緣樹脂及無機填料的感光性絕緣層。當絕緣層141為多個層時，若需要，則絕緣層141的材料可彼此相同，且亦可彼此不同。當絕緣層141為多個層時，絕緣層141可端視製程而彼此整合，進而使得各絕緣層141之間的邊界亦可不明顯。
重佈線層142可實質上用於對連接墊122進行重佈線。重佈線層142中的每一者的材料可為例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）、或其合金等導電材料。重佈線層142可端視與重佈線層142對應的層的設計而具有各種功能。舉例而言，重佈線層142可包括接地（GND）圖案、電源（PWR）圖案、訊號（S）圖案等。此處，訊號（S）圖案可包括除接地（GND）圖案、電源（PWR）圖案等之外的各種訊號，例如資料訊號等。另外，重佈線層142可包括介層窗墊、連接端子墊等。
若需要，則在暴露出的重佈線層142的表面上可形成表面處理層（圖中未示出）。所述表面處理層可藉由例如電解鍍金、無電鍍金、有機可焊性保護（organic solderability preservative，OSP）、或無電鍍錫、無電鍍銀、無電鍍鎳/置換鍍金、直接浸金（direct immersion gold，DIG）鍍覆、熱空氣焊料均塗（hot air solder leveling，HASL）等來形成，但並非僅限於此。
介層窗143可將在不同的層上形成的重佈線層142、連接墊122等電性連接至彼此，從而在扇出式感測器封裝100A中產生電性路徑。介層窗143中的每一者的材料可為例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）、或其合金等導電材料。介層窗143可被完全地填充以所述導電材料，或所述導電材料亦可沿所述介層窗的壁形成。另外，介層窗143可具有在相關技術中習知的所有形狀，例如錐形形狀、柱形形狀等。
保護層150可另外被配置成保護第二互連構件140不受外部物理損壞或化學損壞。保護層150可具有開口151，所述開口暴露出第二互連構件140的重佈線層142的至少某些部分。在保護層150中形成的開口151的數目可為數十至數千。
保護層150的材料不受特別限制。保護層150的材料可為例如包含絕緣樹脂、核心材料、填料等的預浸體，抑或可為包含絕緣樹脂及填料的味之素構成膜。作為另外一種選擇，可使用習知阻焊劑作為保護層150的材料。
凸塊下金屬層160可另外地被配置成提高連接端子170的連接可靠性以提高扇出式感測器封裝100A的板級可靠性。凸塊下金屬層160可連接至經由保護層150的開口而暴露出的第二互連構件140的重佈線層142。凸塊下金屬層160可藉由使用習知導電金屬（例如，金屬）的習知金屬化方法而形成於保護層150的開口151中，但並非僅限於此。
連接端子170可另外地被配置成在外部實體地或電性地對扇出式感測器封裝100A進行連接。舉例而言，扇出式感測器封裝100A可經由連接端子170而安裝於電子裝置的主板上。連接端子170中的每一者可由例如焊料等導電材料形成。然而，此僅為實例，且連接端子170中的每一者的材料並非僅限於此。連接端子170中的每一者可為焊盤（land）、球、引腳等。連接端子170可被形成為多層式結構或單層式結構。當連接端子170被形成為多層式結構時，連接端子170可包含銅（Cu）柱及焊料。當連接端子17被形成為單層結構時，連接端子170可包含錫-銀焊料或銅（Cu）。然而，此僅為實例，且連接端子170並非僅限於此。
連接端子170的數目、間隔、佈置等不受特別限制，而是可由熟習此項技術者端視設計詳情而進行充分地修改。舉例而言，根據連接墊122的數目，連接端子170可被設置成數十至數千的數量，但並非僅限於此，且亦可被設置成數十至數千或更多的數量或者數十至數千或更少的數量。當連接端子170是焊料球時，連接端子170可覆蓋凸塊下金屬層160的延伸至保護層150的一個表面上的側表面，且連接可靠性可更優異。
連接端子170中的至少一者可安置於扇出區中。所述扇出區為除其中安置有感測器120的區之外的區。相較於扇入式封裝而言，所述扇出式封裝可具有優異的可靠性，所述扇出式封裝可實作多個輸入/輸出（I/O）端子，且可有利於3D互連。另外，相較於球柵陣列（ball grid array，BGA）封裝、焊盤柵陣列（land grid array，LGA）封裝等而言，所述扇出式封裝可被製造成具有減小的厚度，且可具有價格競爭力。
同時，儘管圖式中未示出，然而若需要，則在貫穿孔110H的壁上可安置金屬薄膜，以擴散熱量或阻擋電磁波。另外，在貫穿孔110H中可安置執行彼此相同或彼此不同的功能的多個感測器120。另外，在貫穿孔110H中可安置另一半導體晶片，例如應用專用積體電路（ASIC）。另外，在保護層150的表面上可安裝單獨的表面安裝組件。
圖11是說明扇出式感測器封裝的另一實例的示意性剖視圖。
圖12是沿圖11所示扇出式感測器封裝的線II-II'截取的示意性平面圖。
參照所述圖式，根據本發明中的另一示例性實施例的扇出式感測器封裝100B可更包括安置於貫穿孔110H上的被動式組件190。被動式組件190可為例如電容器、電感器等習知被動式組件。一或多個被動式組件190可與感測器120一起安置於貫穿孔110H中。被動式組件190可電性連接至第二互連構件140的重佈線層142。因此，被動式組件190亦可電性連接至感測器120的連接墊122。
除上述配置之外的配置的說明等可與以上在扇出式感測器封裝100A中所提供的說明重疊，且因此不再予以贅述。
圖13是說明扇出式感測器封裝的另一實例的示意性剖視圖。
圖14是沿圖13所示扇出式感測器封裝的線III-III'截取的示意性平面圖。
參照所述圖式，根據本發明中的另一示例性實施例的扇出式感測器封裝100C可更包括安置於囊封體130上的後面重佈線層132及穿透過囊封體130的後面介層窗133。在此種情形中，第一互連構件110可包括：絕緣層111；第一重佈線層112a，安置於絕緣層111的一個表面上且連接至後面介層窗133；第二重佈線層112b，安置於絕緣層111的另一表面上且連接至第二互連構件140的介層窗143；以及貫穿孔113，穿透過絕緣層111且將第一重佈線層112a與第二重佈線層112b電性連接至彼此。因此，第二互連構件140的重佈線層142可經由第一互連構件110、後面重佈線層132、及後面介層窗133而電性連接至感測器120的連接墊122。
後面重佈線層132可由例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）、或其合金等導電材料形成。後面重佈線層132可端視其對應層的設計而包含接地（GND）圖案、電源（PWR）圖案、訊號（S）圖案等。另外，後面重佈線層132可包括介層窗墊等。
後面介層窗133可將在不同層上形成的後面重佈線層132、連接墊122、第一重佈線層112a等電性連接至彼此。後面介層窗133的材料可為例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）、或其合金等導電材料。後面介層窗133可被完全填充以導電材料，抑或導電材料亦可沿介層窗的壁形成。另外，後面介層窗133可具有相關技術中習知的所有形狀，例如錐形形狀、柱形形狀等。
構成第一互連構件110的絕緣層111的材料並不受特別限制。舉例而言，可使用絕緣材料作為絕緣層111的材料。在此種情形中，絕緣材料可為例如環氧樹脂等熱固性樹脂、例如聚醯亞胺樹脂等熱塑性樹脂、其中將熱固性樹脂或熱塑性樹脂浸漬於無機填料或例如玻璃纖維（或玻璃布或者玻璃織物）等核心材料中的樹脂，例如預浸體、味之素構成膜、FR-4、雙馬來醯亞胺三嗪等。
重佈線層112a及重佈線層112b可用於對連接墊122進行重佈線。重佈線層112a及重佈線層112b中的每一者的材料可為例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）、或其合金等導電材料。重佈線層112a及重佈線層112b可端視與重佈線層112a及重佈線層112b對應的層的設計而具有各種功能。舉例而言，重佈線層112a及重佈線層112b可包括接地（GND）圖案、電源（PWR）圖案、訊號（S）圖案等。此處，訊號（S）圖案可包括除接地（GND）圖案、電源（PWR）圖案等之外的各種訊號，例如資料訊號等。另外，重佈線層112a及重佈線層112b可包括介層窗墊、連接端子墊等。
貫穿孔113可將在不同層上形成的重佈線層112a與重佈線層112b電性連接至彼此。貫穿孔113中的每一者的材料可為例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）、或其合金等導電材料。貫穿孔113可被完全填充以導電材料，抑或導電材料亦可沿貫穿孔的壁形成。另外，貫穿孔113可具有相關技術中習知的所有形狀，例如沙漏形狀、柱形形狀等。
同時，根據另一示例性實施例的扇出式感測器封裝100C可更包括安置於囊封體130上且覆蓋後面重佈線層132的保護層155。保護層155可由與上述保護層150的材料實質上相同的材料形成，且可藉由保護層150以對稱效果而減少翹曲。並且在此種情形中，濾波器124可被暴露至外部。濾波器124的上表面可安置於與第一互連構件110的第一重佈線層112a的上表面近似相同的水平高度上，但並非僅限於此。
除上述配置之外的配置的說明等可與以上在扇出式感測器封裝100A中所提供的說明重疊，且因此不再予以贅述。同時，上述扇出式感測器封裝100A至扇出式感測器封裝100C的相應特徵可彼此加以組合。
圖15是說明扇出式感測器封裝的另一實例的示意性剖視圖。
參照所述圖式，在根據本發明中的另一示例性的扇出式感測器封裝100D中，第一互連構件110可包括電性連接至感測器120的連接墊122的重佈線層112a、重佈線層112b、及重佈線層112c。詳言之，第一互連構件110可包括：第一絕緣層111a；第一重佈線層112a，安置於第一絕緣層111a上且連接至後面介層窗133；第二重佈線層112b，嵌於第一絕緣層111a的與第一絕緣層111a的上面安置有第一重佈線層112a的一個表面相對的另一表面中；第二絕緣層111b，安置於第一絕緣層111a的其中嵌有第二重佈線層112b的另一表面上；第三重佈線層112c，嵌於第二絕緣層111b的與第二絕緣層111b的上面安置有第二重佈線層112b的一個表面相對的另一表面中，且連接至第二互連構件140的介層窗143；第一介層窗113a，穿透過第一絕緣層111a且將第一重佈線層112a與第二重佈線層112b電性連接至彼此；以及第二介層窗113b，穿透過第二絕緣層111b且將第二重佈線層112b與第三重佈線層112c電性連接至彼此。如上所述，第一互連構件110可包括更大數目的重佈線層112a、重佈線層112b、及重佈線層112c，且第二互連構件140的層的數目因此可顯著減少。結果，扇出式感測器封裝100D可更易於薄化及微型化。
絕緣層111a及絕緣層111b中的每一者的材料並不受特別限制。舉例而言，可使用絕緣材料作為絕緣層111a及絕緣層111b中的每一者的材料。在此種情形中，絕緣材料可為例如環氧樹脂等熱固性樹脂、例如聚醯亞胺樹脂等熱塑性樹脂、其中將熱固性樹脂或熱塑性樹脂浸漬於無機填料或例如玻璃纖維（或玻璃布或者玻璃織物）等核心材料中的樹脂，例如預浸體、味之素構成膜、FR-4、雙馬來醯亞胺三嗪等。作為另外一種選擇，亦可使用感光成像介電（PID）樹脂作為所述絕緣材料。
重佈線層112a、重佈線層112b、及重佈線層112c可用於對感測器120的連接墊122進行重佈線。重佈線層112a、重佈線層112b、及重佈線層112c中的每一者的材料可為例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）、或其合金等導電材料。重佈線層112a、重佈線層112b、及重佈線層112c可端視與重佈線層112a、重佈線層112b、及重佈線層112c對應的層的設計而具有各種功能。舉例而言，重佈線層112a、重佈線層112b、及重佈線層112c可包括接地（GND）圖案、電源（PWR）圖案、訊號（S）圖案等。此處，訊號（S）圖案可包括除接地（GND）圖案、電源（PWR）圖案等之外的各種訊號，例如資料訊號等。另外，重佈線層112a、重佈線層112b、及重佈線層112c可包括介層窗墊、連接端子墊等。
介層窗113a及介層窗113b可將在不同層上形成的重佈線層112a、重佈線層112b、及重佈線層112c電性連接至彼此，從而在第一互連構件110中產生電性路徑。介層窗113a及介層窗113b中的每一者的材料可為導電材料。介層窗113a及介層窗113b中的每一者可被完全填充以導電材料，抑或導電材料亦可沿相應介層窗孔的壁形成。另外介層窗113a及介層窗113b中的每一者可具有相關技術中習知的所有形狀，例如錐形形狀、柱形形狀等。
第三重佈線層112c可凹陷於第二絕緣層111b中，以使得在第二絕緣層111b的下表面與第三重佈線層112c的下表面之間具有台階。結果，當形成囊封體130時，可防止其中囊封體130的材料滲出而污染第三重佈線層112c的現象。第一互連構件110的第二重佈線層112b可安置於感測器120的主動表面與感測器120的被動表面之間的水平高度上。第一互連構件110可被形成為具有與感測器120的厚度對應的厚度。因此，形成於第一互連構件110中的第二重佈線層112b可安置於感測器120的主動表面與感測器120的被動表面之間的水平高度上。第一互連構件110的重佈線層112a、重佈線層112b、及重佈線層112c的厚度可大於第二互連構件140的重佈線層142的厚度。由於第一互連構件110可具有與感測器120的厚度相等或較感測器120的厚度大的厚度，因此重佈線層112a、重佈線層112b、及重佈線層112c可端視第一互連構件110的規模而被形成為具有大的尺寸。另一方面，第二互連構件140的重佈線層142可被形成為具有相對小的尺寸以達成薄化。
除上述配置之外的配置的說明等與以上在扇出式感測器封裝100A及扇出式感測器封裝100C中所述的說明重疊，且因此不再予以贅述。同時，上述扇出式感測器封裝100A至扇出式感測器封裝100D的相應特徵可彼此加以組合。
圖16是說明扇出式感測器封裝的另一實例的示意性剖視圖。
參照所述圖式，在根據本發明中的另一示例性的扇出式感測器封裝100E中，第一互連構件110可包括電性連接至感測器120的連接墊122的重佈線層112a、重佈線層112b、重佈線層112c、及重佈線層112d。詳言之，第一互連構件110可包括：第一絕緣層111a；第一重佈線層112a及第二重佈線層112b，分別安置於第一絕緣層111a的相對的兩個表面上；第二絕緣層111b，安置於第一絕緣層111a上且覆蓋第一重佈線層112a；第三重佈線層112c，安置於第二絕緣層111b上且連接至後面介層窗133；第三絕緣層111c，安置於第一絕緣層111a上且覆蓋第二重佈線層112b；第四重佈線層112d，安置於第三絕緣層111c上且連接至第二互連構件140的介層窗143；第一介層窗113a，穿透過第一絕緣層111a且將第一重佈線層112a與第二重佈線層112b電性連接至彼此；第二介層窗113b，穿透過第二絕緣層111b且將第一重佈線層112a與第三重佈線層112c電性連接至彼此；以及第三介層窗113c，穿透過第三絕緣層111c且將第二重佈線層112b與第四重佈線層112d電性連接至彼此。如上所述，第一互連構件110可包括更大數目的重佈線層112a、重佈線層112b、重佈線層112c、及重佈線層112d，且第二互連構件140的層的數目因此可顯著減少。結果扇出式感測器封裝100E可更易於薄化及微型化。
第一絕緣層111a可具有較第二絕緣層111b及第三絕緣層111c的厚度大的厚度。第一絕緣層111a可為相對厚的以維持剛性，且第二絕緣層111b及第三絕緣層111c可被引入以形成較大數目的重佈線層112c及重佈線層112d。第一絕緣層111a可包含與第二絕緣層111b及第三絕緣層111c的絕緣材料不同的絕緣材料。舉例而言，第一絕緣層111a可為例如包含核心材料、無機填料、及絕緣樹脂的預浸體，且第二絕緣層111b及第三絕緣層111c可為包含無機填料及絕緣樹脂的味之素構成膜或感光性絕緣膜。然而，第一絕緣層111a的材料以及第二絕緣層111b及第三絕緣層111c的材料並非僅限於此。
重佈線層112a、重佈線層112b、重佈線層112c、及重佈線層112d可用於對感測器120的連接墊122進行重佈線。重佈線層112a、重佈線層112b、重佈線層112c、及重佈線層112d中的每一者的材料可為例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）、或其合金等導電材料。重佈線層112a、重佈線層112b、重佈線層112c、及重佈線層112d可端視與重佈線層112a、重佈線層112b、重佈線層112c、及重佈線層112d對應的層的設計而具有各種功能。舉例而言，重佈線層112a、重佈線層112b、重佈線層112c、及重佈線層112d可包括接地（GND）圖案、電源（PWR）圖案、訊號（S）圖案等。此處，訊號（S）圖案可包括除接地（GND）圖案、電源（PWR）圖案等之外的各種訊號，例如資料訊號等。另外，重佈線層112a、重佈線層112b、重佈線層112c、及重佈線層112d可包括介層窗墊、連接端子墊等。
介層窗113a、介層窗113b、及介層窗113c可將在不同層上形成的重佈線層112a、重佈線層112b、及重佈線層112c電性連接至彼此，從而在第一互連構件110中產生電性路徑。介層窗113a、介層窗113b、及介層窗113c中的每一者的材料可為導電材料。介層窗113a、介層窗113b、及介層窗113c中的每一者可被完全填充以導電材料，抑或導電材料亦可沿相應介層窗孔的壁形成。另外，介層窗113a、介層窗113b、及介層窗113c中的每一者可具有相關技術中習知的所有形狀，例如錐形形狀、柱形形狀等。同時，第一介層窗113a可具有較第二介層窗113b及第三介層窗113c的直徑大的直徑。此處，第一絕緣層111a可具有較第二絕緣層111b及第三絕緣層111c的厚度大的厚度。舉例而言，第一介層窗113a可為貫穿孔，而第二介層窗113b及第三介層窗113c可為盲介層窗。然而，第一介層窗113a至第三介層窗113c並非僅限於此。
第一互連構件110的第一重佈線層112a及第二重佈線層112b可安置於感測器120的主動表面與感測器120的被動表面之間的水平高度上。第一互連構件110可被形成為與感測器120的厚度對應的厚度。因此，形成於第一互連構件110中的第一重佈線層112a及第二重佈線層112b可安置於感測器120的主動表面與感測器120的被動表面之間的水平高度上。第一互連構件110的重佈線層112a、重佈線層112b、重佈線層112c、及重佈線層112d的厚度可大於第二互連構件140的重佈線層142a及重佈線層142b的厚度。由於第一互連構件110可具有與感測器120的厚度相等或較感測器120的厚度大的厚度，因此重佈線層112a、重佈線層112b、重佈線層112c、及重佈線層112d亦可被形成為具有大的尺寸。另一方面，第二互連構件140的重佈線層142a及重佈線層142b可被形成為相對小的以達成薄化。
除上述配置之外的配置的說明等與以上在扇出式感測器封裝100A及扇出式感測器封裝100C中所述的說明重疊，且因此不再予以贅述。同時，上述扇出式感測器封裝100A至扇出式感測器封裝100E的相應特徵可彼此加以組合。
圖17是說明扇出式感測器封裝的另一實例的示意性剖視圖。
參照所述圖式，在根據本發明中的另一示例性實施例的扇出式感測器封裝100F中，囊封體130可囊封第一互連構件110的至少某些部分及感測器120的被動表面的至少某些部分。另外，第二互連構件140可安置於第一互連構件110上及感測器120的主動表面上。在此種情形中，第一互連構件110可包括電性連接至感測器110的連接墊122的重佈線層112a、重佈線層112b、及重佈線層112c。另外，第二互連構件140可包括電性連接至感測器120的連接墊122的重佈線層142。同時，第一互連構件110的重佈線層112a、重佈線層112b、及重佈線層112c中的至少一者112b可安置於感測器120的主動表面與感測器120的被動表面之間的水平高度上。如上所述，第二互連構件140可安置於感測器120的主動表面上，且連接墊122因此可經由短的訊號路徑而進行重佈線，第一互連構件110可包括更大數目的重佈線層112a、重佈線層112b、及重佈線層112c，且第二互連構件140的層的數目因此可顯著減少，並且可自感測器120的被動表面省略重佈線層，且扇出式感測器封裝100F因此在具有相同功能的同時可進一步薄化及微型化。
第一互連構件110可包括：第一絕緣層111a，與第二互連構件140接觸；第一重佈線層112a，與第二互連構件140接觸且嵌於第一絕緣層111a中；第二重佈線層112b，安置於第一絕緣層111a的與第一絕緣層111a的其中嵌有第一重佈線層112a的一個表面相對的另一表面上；第二絕緣層111b，安置於第一絕緣層111a上且覆蓋第二重佈線層112b；以及第三重佈線層112c，安置於第二絕緣層111b上。第一重佈線層112a、第二重佈線層112b、及第三重佈線層112c可電性連接至連接墊122。第一重佈線層112a與第二重佈線層112b可藉由穿透過第一絕緣層111a的第一介層窗113a而電性連接至彼此，且第二重佈線層112b與第三重佈線層112c可藉由穿透過第二絕緣層111b的第二介層窗113b而電性連接至彼此。
絕緣層111a及絕緣層111b中的每一者的材料並不受特別限制。舉例而言，可使用絕緣材料作為絕緣層111a及絕緣層111b中的每一者的材料。在此種情形中，絕緣材料可為例如環氧樹脂等熱固性樹脂、例如聚醯亞胺等熱塑性樹脂、其中將熱固性樹脂或熱塑性樹脂浸漬於無機填料或例如玻璃纖維（或玻璃布或者玻璃織物）等核心材料中的樹脂，例如預浸體、味之素構成膜、FR-4、雙馬來醯亞胺三嗪等。作為另外一種選擇，亦可使用感光成像介電（PID）樹脂作為所述絕緣材料。
重佈線層112a、重佈線層112b、及重佈線層112c可用於對感測器120的連接墊122進行重佈線。重佈線層112a、重佈線層112b、及重佈線層112c中的每一者的材料可為例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）、或其合金等導電材料。重佈線層112a、重佈線層112b、及重佈線層112c可端視與重佈線層112a、重佈線層112b、及重佈線層112c對應的層的設計而具有各種功能。舉例而言，重佈線層112a、重佈線層112b、及重佈線層112c可包括接地（GND）圖案、電源（PWR）圖案、訊號（S）圖案等。此處，訊號（S）圖案可包括除接地（GND）圖案、電源（PWR）圖案等之外的各種訊號，例如資料訊號等。另外，重佈線層112a、重佈線層112b、及重佈線層112c可包括介層窗墊、連接端子墊等。
介層窗113a及介層窗113b可將在不同層上形成的重佈線層112a、重佈線層112b、及重佈線層112c電性連接至彼此，從而在第一互連構件110中產生電性路徑。介層窗113a及介層窗113b中的每一者的材料可為導電材料。介層窗113a及介層窗113b中的每一者可被完全填充以導電材料，抑或導電材料亦可沿相應介層窗孔的壁形成。另外，介層窗113a及介層窗113b中的每一者可具有相關技術中習知的所有形狀，例如錐形形狀、柱形形狀等。
第一重佈線層112a可凹陷至第一絕緣層111a中，以使得在第一絕緣層111a的上表面與第一重佈線層112a的上表面之間具有台階。結果，當形成囊封體130時，可防止其中囊封體130的材料滲出而污染第一重佈線層112a的現象。第一互連構件110的第二重佈線層112b可安置於感測器120的主動表面與感測器120的被動表面之間的水平高度上。第一互連構件110可被形成為與感測器120的厚度對應的厚度。因此，形成於第一互連構件110中的第二重佈線層112b可安置於感測器120的主動表面與感測器120的被動表面之間的水平高度上。第一互連構件110的重佈線層112a、重佈線層112b、及重佈線層112c的厚度可大於第二互連構件14的重佈線層142的厚度。由於第一互連構件110可具有與感測器120的厚度相等或較感測器120的厚度大的厚度，因此重佈線層112a、重佈線層112b、及重佈線層112c可端視第一互連構件110的規模而被形成為大的。另一方面，第二互連構件140的重佈線層142可被形成為相對小的以達成薄化。
第二互連構件140可包括：絕緣層141，安置於第一互連構件110上及感測器120的主動表面上；重佈線層142，安置於絕緣層141上；以及介層窗143a及介層窗143b，穿透過絕緣層141且將重佈線層142連接至第一互連構件110的第一重佈線層112a及/或感測器120的連接墊122。亦即，第一互連構件110可經由第二互連構件140電性連接至感測器120的連接墊122。
絕緣層141可為透明感光性絕緣層。透明感光性絕緣層的材料並不受特別限制，而是可為習知材料。
重佈線層142可用於對感測器120的連接墊122進行重佈線，且可用於將第一互連構件110與感測器120的連接墊122電性連接至彼此。重佈線層142的材料可為例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）、或其合金等導電材料。重佈線層142可包括接地（GND）圖案、電源（PWR）圖案、訊號（S）圖案等，且可包括介層窗墊等。
介層窗143b可將重佈線層142與連接墊122電性連接至彼此。介層窗143a可將在不同層上形成的重佈線層112a與重佈線層142電性連接至彼此。介層窗143a及介層窗143b中的每一者的材料可為導電材料。介層窗143a及介層窗143b中的每一者可被完全填充以導電材料，抑或導電材料可沿相應介層窗孔的壁形成。另外，介層窗143a及介層窗143b中的每一者可具有相關技術中習知的所有形狀，例如錐形形狀、柱形形狀等。
同時，在根據另一示例性實施例的扇出式感測器封裝100F中，凸塊下金屬層160可安置於開口131中，開口131穿透過囊封體130且暴露出第一互連構件110的第三重佈線層112c的至少某些部分。另外，連接端子170可安置於凸塊下金屬層160上。如上所述，凸塊下金屬層160及連接端子170可形成於第一互連構件110上而無需使用單獨的重佈線層，且扇出式感測器封裝100F因此可進一步薄化及微型化。
同時，根據另一示例性實施例的扇出式感測器封裝100F可更包括安置於第二互連構件140上的保護層181。保護層181亦可為透明感光性絕緣層。另外，根據另一示例性實施例的扇出式感測器封裝100F可更包括安置於保護層181上的紅外截止濾波器層182。紅外截止濾波器層182可在凸塊下金屬層160及連接端子170形成之前形成。因此，可防止在製程中將異物引入至感測器120的主動表面中。紅外截止濾波器層182可為由玻璃形成的紅外截止濾波器層。
除上述配置之外的配置的說明等可與以上在扇出式感測器封裝100A中所提供的說明重疊，且因此不再予以贅述。同時，上述扇出式感測器封裝100A至扇出式感測器封裝100F的相應特徵可彼此加以組合。
圖18是說明扇出式感測器封裝的另一實例的示意性剖視圖。
參照所述圖式，在根據本發明中的另一示例性實施例的扇出式感測器封裝100G中，囊封體130可囊封第一互連構件110的至少某些部分及感測器120的被動表面的至少某些部分。另外，第二互連構件140可安置於第一互連構件110上及感測器120的主動表面上。在此種情形中，第一互連構件110可包括電性連接至感測器120的連接墊122的重佈線層112a、重佈線層112b、重佈線層112c、及重佈線層112d。另外，第二互連構件140可包括電性連接至感測器120的連接墊122的重佈線層142。同時，第一互連構件110的重佈線層112a、重佈線層112b、重佈線層112c、及重佈線層112d中的一或多者112a及112b可安置於感測器120的主動表面與感測器120的被動表面之間的水平高度上。如上所述，第二互連構件140可安置於感測器120的主動表面上，且連接墊122因此可經由短的訊號路徑進行重佈線，第一互連構件110可包括更大數目的重佈線層112a、重佈線層112b、重佈線層112c、及重佈線層112d，且第二互連構件140的層的數目因此可顯著減少，且可自感測器120的被動表面省略重佈線層，並且扇出式感測器封裝100G因此如上所述在具有相同功能的同時可進一步薄化及微型化。
第一互連構件110可包括：第一絕緣層111a；第一重佈線層112a及第二重佈線層112b，分別安置於第一絕緣層111a的相對的兩個表面上；第二絕緣層111b，安置於第一絕緣層111a上且覆蓋第一重佈線層112a；第三重佈線層112c，安置於第二絕緣層111b上；第三絕緣層111c，安置於第一絕緣層111a上且覆蓋第二重佈線層112b；以及第四重佈線層112d，安置於第三絕緣層111c上。第一重佈線層112a、第二重佈線層112b、第三重佈線層112c、及第四重佈線層112d可電性連接至連接墊122。由於第一互連構件110可包括較大數目的重佈線層112a、重佈線層112b、重佈線層112c、及重佈線層112d，因此可進一步簡化第二互連構件140。因此，可改良因在形成第二互連構件140的製程中出現的缺陷而導致的良率下降。第一重佈線層112a、第二重佈線層112b、第三重佈線層112c、及第四重佈線層112d可經由分別穿透過第一絕緣層111a、第二絕緣層111b、及第三絕緣層111c的第一介層窗113a、第二介層窗113b、及第三介層窗113c而電性連接至彼此。
第一絕緣層111a可具有較第二絕緣層111b及第三絕緣層111c的厚度大的厚度。第一絕緣層111a可為相對厚的以維持剛性，且第二絕緣層111b及第三絕緣層111c可被引入以形成較大數目的重佈線層112c及重佈線層112d。第一絕緣層111a可包括與第二絕緣層111b及第三絕緣層111c的絕緣材料不同的絕緣材料。舉例而言，第一絕緣層111a可為例如包含核心材料、無機填料、及絕緣樹脂的預浸體，且第二絕緣層111b及第三絕緣層111c可為包含無機填料及絕緣樹脂的味之素構成膜或感光性絕緣膜。然而，第一絕緣層111a的材料以及第二絕緣層111b及第三絕緣層111c的材料並非僅限於此。
重佈線層112a、重佈線層112b、重佈線層112c、及重佈線層112d可用於對感測器120的連接墊122進行重佈線。重佈線層112a、重佈線層112b、重佈線層112c、及重佈線層112d中的每一者的材料可為例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）、或其合金等導電材料。重佈線層112a、重佈線層112b、重佈線層112c、及重佈線層112d可端視與重佈線層112a、重佈線層112b、重佈線層112c、及重佈線層112d對應的層的設計而具有各種功能。舉例而言，重佈線層112a、重佈線層112b、重佈線層112c、及重佈線層112d可包括接地（GND）圖案、電源（PWR）圖案、訊號（S）圖案等。此處，訊號（S）圖案可包括除接地（GND）圖案、電源（PWR）圖案等之外的各種訊號，例如資料訊號等。另外，重佈線層112a、重佈線層112b、重佈線層112c、及重佈線層112d可包括介層窗墊、連接端子墊等。
介層窗113a、介層窗113b、及介層窗113c可將在不同層上形成的重佈線層112a、重佈線層112b、及重佈線層112c電性連接至彼此，從而在第一互連構件110中產生電性路徑。介層窗113a、介層窗113b、及介層窗113c中的每一者的材料可為導電材料。介層窗113a、介層窗113b、及介層窗113c中的每一者可被完全填充以導電材料，抑或導電材料亦可沿相應介層窗孔的壁形成。另外，介層窗113a、介層窗113b、及介層窗113c中的每一者可具有相關技術中習知的所有形狀，例如錐形形狀、柱形形狀等。同時，第一介層窗113a可具有較第二介層窗113b及第三介層窗113c的直徑大的直徑。此處，第一絕緣層111a可具有較第二絕緣層111b及第三絕緣層111c的厚度大的厚度。舉例而言，第一介層窗113a可為貫穿孔，而第二介層窗113b及第三介層窗113c可為盲介層窗。然而，第一介層窗113a至第三介層窗113c並非僅限於此。
第一互連構件110的第一重佈線層112a及第二重佈線層112b可安置於感測器120的主動表面與感測器120的被動表面之間的水平高度上。第一互連構件110可被形成為與感測器120的厚度對應的厚度。因此，形成於第一互連構件110中的第一重佈線層112a及第二重佈線層112b可安置於感測器120的主動表面與感測器120的被動表面之間的水平高度上。第一互連構件110的重佈線層112a、重佈線層112b、重佈線層112c、及重佈線層112d的厚度可大於第二互連構件140的重佈線層142a及重佈線層142b的厚度。由於第一互連構件110可具有與感測器120的厚度相等或較感測器120的厚度大的厚度，因此重佈線層112a、重佈線層112b、重佈線層112c、及重佈線層112d亦可被形成為具有大的尺寸。另一方面，第二互連構件140的重佈線層142a及重佈線層142b可被形成為相對小的以達成薄化。
除上述配置之外的配置的說明等與以上在扇出式感測器封裝100A及扇出式感測器封裝100F中所述的說明重疊，且因此不再予以贅述。同時，上述扇出式感測器封裝100A至扇出式感測器封裝100G的相應特徵可彼此加以組合。
圖19是說明相機模組的示意性立體圖。
參照所述圖式，根據本發明中的示例性實施例的相機模組500可包括：殼體530，殼體530中容置有透鏡模組520；以及影像感測器模組540，耦合至殼體530且將穿過透鏡模組520的光轉換成電訊號。在此種情形中，影像感測器模組540可為上述扇出式感測器封裝100A至扇出式感測器封裝100G中的任一者。如上所述，本發明中所提出的扇出式感測器封裝100A至扇出式感測器封裝100G可用於相機模組500中。在此種情形中，可省略單獨的紅外透鏡濾波器。根據示例性實施例的相機模組500可更包括致動器550、球軸承部570、外殼510、控制器560等。
透鏡模組520可包括透鏡筒521及透鏡保持器523，透鏡保持器523中容置透鏡筒521。透鏡筒521可具有空心柱形狀，以使得對物體成像的多個透鏡可容置於透鏡筒521中，且所述多個透鏡可在透鏡筒521中設置於光軸上。所述多個透鏡可端視透鏡模組520的設計而堆疊有所需數目，且具有彼此相同或彼此不同的光學特性（例如折射率）等。
透鏡筒521可耦合至透鏡保持器523。舉例而言，透鏡筒521可插入至設置於透鏡保持器523中的空心中，且透鏡筒521與透鏡保持器523可藉由螺紋耦合方案而彼此耦合，抑或可藉由黏合劑而彼此耦合。透鏡模組520可容置於殼體530中，且可出於自動對焦目的而在光軸方向上移動。為此，可設置致動器550。
為使透鏡模組520在光軸方向上移動，致動器550可包括安裝於透鏡保持器523的一個表面上的磁體551及被安置成面對磁體551的線圈553。線圈553可安裝於基板555上。基板555可安裝於殼體530上，以使得線圈553面對磁體551。
線圈553可藉由線圈553與鄰近線圈553的磁體551之間的電磁交互作用而使透鏡模組520在光軸方向上移動。亦即，磁體551可形成磁場，且當對線圈553施加電力時，可藉由磁體551與線圈553之間的電磁交互作用而產生驅動力，以使透鏡模組520能夠在光軸方向上移動。
控制器560可包括驅動器積體電路及位置感測器，且可控制致動器550的操作。位置感測器可偵測磁體551的位置以偵測透鏡模組520的上面安裝有磁體551的位置。位置感測器可安置於線圈553的中心處並具有圓環形狀，抑或可安置於線圈553的外表面處。驅動器積體電路及位置感測器可彼此整合成單個元件，但並非僅限於此。亦即，驅動器積體電路及位置感測器亦可分別設置為單獨的元件。
當透鏡模組520在殼體530內在光軸方向上移動時，球軸承部570可被設置成對透鏡模組520的移動進行引導的引導單元。球軸承部570可包括一或多個球軸承，且在其中設置多個球軸承的情形中，所述多個球軸承可安置於光軸方向上。此處，所述多個球軸承可被安置成在與光軸方向垂直的方向上關於磁體551彼此間隔開。球軸承部570可接觸透鏡保持器523的外表面及殼體530的內表面，以引導透鏡模組520在光軸方向上移動。球軸承部570可安置於透鏡保持器523與殼體530之間，且可藉由滾動運動而引導透鏡模組520在光軸方向上移動。
在殼體530上可安置制動器（stopper）（圖中未示出），以限制透鏡模組520的移動距離。舉例而言，制動器（圖中未示出）可安裝於殼體530上，且制動器（圖中未示出）及透鏡模組520可被安置成在其中不對線圈553施加電力的情形中在光軸方向上彼此間隔開。因此，當對線圈553施加電力以使透鏡模組520在光軸方向上移動時，透鏡模組520的移動距離可由制動器（圖中未示出）限制，且透鏡模組520可在透鏡模組520與制動器（圖中未示出）之間的間隔範圍內移動。另外，制動器（圖中未示出）可由彈性材料形成，以在其中制動器（圖中未示出）與透鏡模組520彼此碰撞的情形中減輕衝擊。
外殼510可耦合至殼體530，以環繞殼體530的外表面，且可用於阻擋在相機模組的驅動期間產生的電磁波。亦即，在其中在驅動相機模組時所產生的電磁波被發射至相機模組外部的情形中，電磁波可影響其他電子組件，從而可造成通訊錯誤或故障。外殼510可由金屬形成，以被接地至基板的安裝於殼體530之下的接地墊，藉此使外殼510可阻擋電磁波。
此外，在其中外殼510由注塑產品形成的情形中，可將導電塗料施加至外殼510的內表面上以阻擋電磁波。舉例而言，作為導電塗料，可使用導電環氧樹脂，但導電塗料的材料並非僅限於此。亦即，可使用具有電導性的各種材料，且可將導電膜或導電帶附裝至外殼510的內表面。
同時，相機模組500的結構並非僅限於此，而是亦可為包括透鏡模組、殼體、及影像感測器模組的習知的其他結構。
如上所述，根據本發明中的示例性實施例，可提供一種使其微型化及效能改良成為可能的扇出式感測器封裝以及包含該封裝的相機模組。
儘管以上已示出並闡述了各示例性實施例，然而對於熟習此項技術者而言將顯而易見，在不背離由隨附申請專利範圍所界定的本發明的範圍的條件下，可作出修改及變型。
100A、100B、100C、100D、100E、100F、100G‧‧‧扇出式感測器封裝
110‧‧‧第一互連構件
110H、113‧‧‧貫穿孔
111、141、2141、2241‧‧‧絕緣層
111a‧‧‧第一絕緣層/絕緣層
111b‧‧‧第二絕緣層/絕緣層
111c‧‧‧第三絕緣層
112a‧‧‧第一重佈線層/重佈線層
112b‧‧‧第二重佈線層/重佈線層
112c‧‧‧第三重佈線層/重佈線層
112d‧‧‧第四重佈線層/重佈線層
113a‧‧‧第一介層窗/介層窗
113b‧‧‧第二介層窗/介層窗
113c‧‧‧第三介層窗/介層窗
120‧‧‧感測器
121、1101、2121、2221‧‧‧主體
122、2122、2222‧‧‧連接墊
123‧‧‧微透鏡
124‧‧‧濾波器
125‧‧‧貫穿電極
126‧‧‧電極墊
130、2130‧‧‧囊封體
131、151、2251‧‧‧開口
132‧‧‧後面重佈線層
133‧‧‧後面介層窗
140‧‧‧第二互連構件
142、2142‧‧‧重佈線層
143、143a、143b、2143、2243‧‧‧介層窗
150、155、181、2150、2223、2250‧‧‧保護層
160、2160、2260‧‧‧凸塊下金屬層
170‧‧‧連接端子
182‧‧‧紅外截止濾波器層
190‧‧‧被動式組件
500、1050、1130‧‧‧相機模組
510‧‧‧外殼
520‧‧‧透鏡模組
521‧‧‧透鏡筒
523‧‧‧透鏡保持器
530‧‧‧殼體
540‧‧‧影像感測器模組
550‧‧‧致動器
551‧‧‧磁體
553‧‧‧線圈
555‧‧‧基板
560‧‧‧控制器
570‧‧‧球軸承部
1000‧‧‧電子裝置
1010‧‧‧母板
1020‧‧‧晶片相關組件
1030‧‧‧網路相關組件
1040‧‧‧其他組件
1060‧‧‧天線
1070‧‧‧顯示器裝置
1080‧‧‧電池
1090‧‧‧訊號線
1100‧‧‧智慧型電話
1110、2500‧‧‧主板
1120‧‧‧電子組件
2100‧‧‧扇出式半導體封裝
2120、2220‧‧‧半導體晶片
2140、2240‧‧‧互連構件
2170、2270‧‧‧焊料球
2200‧‧‧扇入式半導體封裝
2242‧‧‧配線圖案
2243h‧‧‧介層窗孔
2280‧‧‧底部填充樹脂
2290‧‧‧模製材料
2301、2302‧‧‧插板基板
I-I'、II-II'、III-III'‧‧‧線
藉由結合附圖閱讀以下詳細說明，將更清晰地理解本發明的以上及其他態樣、特徵、及優點，在附圖中： 圖1是說明電子裝置系統的實例的示意性方塊圖。 圖2是說明電子裝置的實例的示意性立體圖。 圖3A及圖3B是說明扇入式半導體封裝在被封裝之前及被封裝之後的狀態的示意性剖視圖。 圖4是說明扇入式半導體封裝的封裝製程的示意性剖視圖。 圖5是說明其中扇入式半導體封裝安裝於插板基板上且最終安裝於電子裝置的母板上的情形的示意性剖視圖。 圖6是說明其中扇入式半導體封裝嵌於插板基板中且最終安裝於電子裝置的母板上的情形的示意性剖視圖。 圖7是說明扇出式半導體封裝的示意性剖視圖。 圖8是說明其中扇出式半導體封裝安裝於電子裝置的母板上的情形的示意性剖視圖。 圖9是說明扇出式感測器封裝的實例的示意性剖視圖。 圖10是沿圖9所示的扇出式感測器封裝的線I-I'截取的示意性平面圖。 圖11是說明扇出式感測器封裝的另一實例的示意性剖視圖。 圖12是沿圖11所示扇出式感測器封裝的線II-II'截取的示意性平面圖。 圖13是說明扇出式感測器封裝的另一實例的示意性剖視圖。 圖14是沿圖13所示扇出式感測器封裝的線III-III'截取的示意性平面圖。 圖15是說明扇出式感測器封裝的另一實例的示意性剖視圖。 圖16是說明扇出式感測器封裝的另一實例的示意性剖視圖。 圖17是說明扇出式感測器封裝的另一實例的示意性剖視圖。 圖18是說明扇出式感測器封裝的另一實例的示意性剖視圖。 圖19是說明相機模組的示意性立體圖。

Claims (20)

  1. 一種扇出式感測器封裝，包括： 第一互連構件，具有貫穿孔； 感測器，安置於所述第一互連構件的所述貫穿孔中，且所述感測器具有主動表面及與所述主動表面相對的被動表面，所述主動表面上安置有連接墊及微透鏡； 囊封體，囊封所述第一互連構件的至少某些部分及所述感測器的所述主動表面的至少某些部分； 第二互連構件，安置於所述第一互連構件上及所述感測器的所述被動表面上， 其中所述第二互連構件包括電性連接至所述感測器的所述連接墊的重佈線層。
  2. 如申請專利範圍第1項所述的扇出式感測器封裝，其中所述第二互連構件的所述重佈線層經由穿透過所述感測器的貫穿電極電性連接至所述感測器的所述連接墊。
  3. 如申請專利範圍第1項所述的扇出式感測器封裝，更包括： 後面重佈線層，安置於所述囊封體上；以及 後面介層窗，穿透過所述囊封體， 其中所述第二互連構件的所述重佈線層經由所述第一互連構件、所述後面重佈線層及所述後面介層窗電性連接至所述感測器的所述連接墊。
  4. 如申請專利範圍第3項所述的扇出式感測器封裝，更包括安置於所述感測器的所述主動表面上且保護所述微透鏡的濾波器， 其中所述濾波器的一個表面被暴露至外部，且 所述濾波器的被暴露至外部的所述一個表面相對於所述被動表面安置於低於所述後面重佈線層的水平高度上。
  5. 如申請專利範圍第4項所述的扇出式感測器封裝，其中所述第一互連構件包括電性連接至所述感測器的所述連接墊的多個重佈線層，且 所述多個重佈線層藉由一或多個介層窗而電性連接至彼此。
  6. 如申請專利範圍第5項所述的扇出式感測器封裝，其中所述多個重佈線層中的至少一者安置於所述感測器的所述主動表面與所述感測器的所述被動表面之間的水平高度上。
  7. 如申請專利範圍第1項所述的扇出式感測器封裝，更包括安置於所述感測器的所述主動表面上且保護所述微透鏡的濾波器， 其中所述濾波器的一個表面被暴露至外部。
  8. 如申請專利範圍第7項所述的扇出式感測器封裝，其中所述濾波器的被暴露至外部的所述一個表面安置於與所述囊封體的外表面近似相同的水平高度上。
  9. 如申請專利範圍第1項所述的扇出式感測器封裝，更包括被動式組件，所述被動式組件安置於所述第一互連構件的所述貫穿孔中且電性連接至所述第二互連構件的所述重佈線層。
  10. 如申請專利範圍第1項所述的扇出式感測器封裝，更包括： 保護層，安置於所述第二互連構件上； 凸塊下金屬層，形成於開口中，所述開口穿透過所述保護層且暴露出所述第二互連構件的所述重佈線層的至少某些部分；以及 連接端子，形成於所述凸塊下金屬層上。
  11. 如申請專利範圍第1項所述的扇出式感測器封裝，其中所述感測器是影像感測器。
  12. 一種扇出式感測器封裝，包括： 第一互連構件，具有貫穿孔； 感測器，安置於所述第一互連構件的所述貫穿孔中，且所述感測器具有主動表面及與所述主動表面相對的被動表面，所述主動表面上安置有連接墊及微透鏡； 囊封體，囊封所述第一互連構件的至少某些部分及所述感測器的至少某些部分；以及 第二互連構件，安置於所述第一互連構件上及所述感測器上， 其中所述第一互連構件及所述第二互連構件分別包括重佈線層，所述重佈線層電性連接至所述感測器的所述連接墊，且 所述第一互連構件的所述重佈線層中的至少一者安置於所述感測器的所述主動表面與所述感測器的所述被動表面之間的水平高度上。
  13. 如申請專利範圍第12項所述的扇出式感測器封裝，更包括安置於所述第二互連構件上且覆蓋所述微透鏡的紅外截止濾波器層。
  14. 如申請專利範圍第12項所述的扇出式感測器封裝，更包括： 凸塊下金屬層，形成於開口中，所述開口穿透過所述囊封體且暴露出所述第一互連構件的所述重佈線層的至少某些部分；以及 連接端子，形成於所述凸塊下金屬層上。
  15. 如申請專利範圍第12項所述的扇出式感測器封裝，其中所述第一互連構件包括第一絕緣層、與所述第二互連構件接觸且嵌於所述第一絕緣層中的第一重佈線層、安置於所述第一絕緣層的與所述第一絕緣層的其中嵌有所述第一重佈線層的一個表面相對的另一表面上的第二重佈線層、安置於所述第一絕緣層上且覆蓋所述第二重佈線層的第二絕緣層、以及安置於所述第二絕緣層上的第三重佈線層，且 所述第二重佈線層安置於所述感測器的所述主動表面與所述感測器的所述被動表面之間的水平高度上。
  16. 如申請專利範圍第12項所述的扇出式感測器封裝，其中所述第一互連構件包括第一絕緣層、分別安置於所述第一絕緣層的相對的兩個表面上的第一重佈線層及第二重佈線層、安置於所述第一絕緣層上且覆蓋所述第一重佈線層的第二絕緣層、以及安置於所述第二絕緣層上的第三重佈線層，且 所述第一重佈線層安置於所述感測器的所述主動表面與所述感測器的所述被動表面之間的水平高度上。
  17. 如申請專利範圍第16項所述的扇出式感測器封裝，其中所述第一互連構件更包括安置於所述第一絕緣層上且覆蓋所述第二重佈線層的第三絕緣層以及安置於所述第三絕緣層上的第四重佈線層，且 所述第二重佈線層安置於所述感測器的所述主動表面與所述感測器的所述被動表面之間的水平高度上。
  18. 如申請專利範圍第16項所述的扇出式感測器封裝，其中所述第一絕緣層具有較所述第二絕緣層的厚度大的厚度。
  19. 如申請專利範圍第12項所述的扇出式感測器封裝，其中所述感測器是影像感測器。
  20. 一種相機模組，包括： 殼體，所述殼體中容置有透鏡模組；以及 影像感測器模組，耦合至所述殼體且將穿過所述透鏡模組的光轉換成電訊號， 其中所述影像感測器模組是如申請專利範圍第1項所述的扇出式感測器封裝。
TW106107459A 2016-09-23 2017-03-08 扇出式感測器封裝以及包含該封裝的相機模組 TWI643324B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160122215A KR102051373B1 (ko) 2016-09-23 2016-09-23 팬-아웃 센서 패키지 및 이를 포함하는 카메라 모듈
??10-2016-0122215 2016-09-23

Publications (2)

Publication Number Publication Date
TW201824526A true TW201824526A (zh) 2018-07-01
TWI643324B TWI643324B (zh) 2018-12-01

Family

ID=61686653

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106107459A TWI643324B (zh) 2016-09-23 2017-03-08 扇出式感測器封裝以及包含該封裝的相機模組

Country Status (3)

Country Link
US (2) US10431615B2 (zh)
KR (1) KR102051373B1 (zh)
TW (1) TWI643324B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101963282B1 (ko) * 2016-12-16 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
US10644046B2 (en) * 2017-04-07 2020-05-05 Samsung Electronics Co., Ltd. Fan-out sensor package and optical fingerprint sensor module including the same
KR102052804B1 (ko) * 2017-12-15 2019-12-05 삼성전기주식회사 팬-아웃 센서 패키지
US11756943B2 (en) * 2017-12-29 2023-09-12 Intel Corporation Microelectronic assemblies
KR102016495B1 (ko) * 2018-01-31 2019-10-21 삼성전기주식회사 팬-아웃 센서 패키지
CN110661937A (zh) * 2018-06-29 2020-01-07 宁波舜宇光电信息有限公司 线路板组件、感光组件、摄像模组及感光组件制作方法
CN110752225B (zh) * 2018-07-23 2022-07-12 宁波舜宇光电信息有限公司 感光组件及其制作方法
CN110943094B (zh) * 2018-09-21 2022-07-08 中芯集成电路（宁波）有限公司 光电传感集成系统及其封装方法、镜头模组、电子设备
CN109461746A (zh) * 2018-09-30 2019-03-12 华为技术有限公司 一种摄像头组件、组装方法以及终端
KR102527569B1 (ko) * 2018-10-16 2023-05-03 에스케이하이닉스 주식회사 재배선층 구조를 포함하는 반도체 장치 및 제조 방법
CN111199985B (zh) * 2018-11-20 2023-04-18 中芯集成电路（宁波）有限公司 摄像组件及其封装方法、镜头模组、电子设备
US10861895B2 (en) 2018-11-20 2020-12-08 Ningbo Semiconductor International Corporation Image capturing assembly and packaging method thereof, lens module and electronic device
CN111370332B (zh) * 2018-12-26 2023-04-18 中芯集成电路（宁波）有限公司 摄像组件的封装方法
US11437292B2 (en) * 2019-10-11 2022-09-06 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US11942417B2 (en) * 2020-05-04 2024-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Sensor package and method
KR102396489B1 (ko) * 2020-05-08 2022-05-10 (주)에이피텍 카메라 패키징 장치

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080211075A1 (en) 2006-10-06 2008-09-04 Advanced Chip Engineering Technology Inc. Image sensor chip scale package having inter-adhesion with gap and method of the same
US20080083980A1 (en) 2006-10-06 2008-04-10 Advanced Chip Engineering Technology Inc. Cmos image sensor chip scale package with die receiving through-hole and method of the same
US8178963B2 (en) * 2007-01-03 2012-05-15 Advanced Chip Engineering Technology Inc. Wafer level package with die receiving through-hole and method of the same
US20080157358A1 (en) * 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Wafer level package with die receiving through-hole and method of the same
US20080197435A1 (en) * 2007-02-21 2008-08-21 Advanced Chip Engineering Technology Inc. Wafer level image sensor package with die receiving cavity and method of making the same
US7528420B2 (en) * 2007-05-23 2009-05-05 Visera Technologies Company Limited Image sensing devices and methods for fabricating the same
US20090008729A1 (en) * 2007-07-03 2009-01-08 Advanced Chip Engineering Technology Inc. Image sensor package utilizing a removable protection film and method of making the same
US20090166873A1 (en) 2007-12-27 2009-07-02 Advanced Chip Engineering Technology Inc. Inter-connecting structure for semiconductor device package and method of the same
JP5299106B2 (ja) * 2009-06-16 2013-09-25 大日本印刷株式会社 撮像素子モジュール
US8058102B2 (en) 2009-11-10 2011-11-15 Advanced Chip Engineering Technology Inc. Package structure and manufacturing method thereof
US9618712B2 (en) * 2012-02-23 2017-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Optical bench on substrate and method of making the same
US8710607B2 (en) * 2012-07-12 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for image sensor packaging
US9136293B2 (en) * 2012-09-07 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for sensor module
TW201543641A (zh) * 2014-05-12 2015-11-16 Xintex Inc 晶片封裝體及其製造方法
US9899442B2 (en) * 2014-12-11 2018-02-20 Invensas Corporation Image sensor device
US10424563B2 (en) * 2015-05-19 2019-09-24 Mediatek Inc. Semiconductor package assembly and method for forming the same
KR102441577B1 (ko) * 2015-08-05 2022-09-07 삼성전자주식회사 패드 구조체를 갖는 반도체 소자
US10090358B2 (en) * 2015-08-11 2018-10-02 Apple Inc. Camera module in a unibody circuit carrier with component embedding
US10109663B2 (en) * 2015-09-10 2018-10-23 Xintec Inc. Chip package and method for forming the same
KR102500813B1 (ko) * 2015-09-24 2023-02-17 삼성전자주식회사 반도체 소자 및 이의 제조 방법
TWI591778B (zh) 2015-11-20 2017-07-11 力成科技股份有限公司 防止導通孔電性斷裂之半導體封裝構造
TWI628757B (zh) * 2015-12-23 2018-07-01 力成科技股份有限公司 終極薄扇出型晶片封裝構造及其製造方法
US9899342B2 (en) * 2016-03-15 2018-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package, redistribution circuit structure, and method of fabricating the same
KR102515965B1 (ko) * 2016-04-29 2023-03-31 에스케이하이닉스 주식회사 Tsv 구조체를 갖는 적층형 이미지 센서
US10037961B2 (en) * 2016-05-17 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US10276506B2 (en) * 2016-07-21 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package
US9899443B2 (en) * 2016-07-22 2018-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Complementary metal-oxide-semiconductor (CMOS) image sensor (CIS) package with an image buffer

Also Published As

Publication number Publication date
US10580812B2 (en) 2020-03-03
TWI643324B (zh) 2018-12-01
US20200013814A1 (en) 2020-01-09
US20180090530A1 (en) 2018-03-29
US10431615B2 (en) 2019-10-01
KR20180032914A (ko) 2018-04-02
KR102051373B1 (ko) 2019-12-04

Similar Documents

Publication Publication Date Title
TWI643324B (zh) 扇出式感測器封裝以及包含該封裝的相機模組
TWI645526B (zh) 扇出型半導體裝置
US11037971B2 (en) Fan-out sensor package and optical fingerprint sensor module including the same
TWI670841B (zh) 扇出型感測器封裝以及包含該封裝的光學指紋感測器模組
TWI651818B (zh) 扇出型半導體封裝
US10615212B2 (en) Fan-out sensor package
TWI651823B (zh) 扇出型半導體封裝
TWI669796B (zh) 扇出型半導體封裝
TW201820568A (zh) 扇出型半導體封裝
US10923521B2 (en) Fan-out sensor package and camera module
US20190181172A1 (en) Fan-out sensor package
TWI697989B (zh) 扇出型感測器封裝
TW201839949A (zh) 扇出型指紋感測器封裝
US11075175B2 (en) Semiconductor package
TW201916272A (zh) 扇出型半導體封裝模組
KR102513088B1 (ko) 팬-아웃 센서 패키지