CN111370331B - 摄像组件的封装方法 - Google Patents

摄像组件的封装方法 Download PDF

Info

Publication number
CN111370331B
CN111370331B CN201811604451.0A CN201811604451A CN111370331B CN 111370331 B CN111370331 B CN 111370331B CN 201811604451 A CN201811604451 A CN 201811604451A CN 111370331 B CN111370331 B CN 111370331B
Authority
CN
China
Prior art keywords
functional element
photosensitive chip
bearing substrate
plastic
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811604451.0A
Other languages
English (en)
Other versions
CN111370331A (zh
Inventor
秦晓珊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Semiconductor International Corp
Original Assignee
Ningbo Semiconductor International Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Semiconductor International Corp filed Critical Ningbo Semiconductor International Corp
Priority to CN201811604451.0A priority Critical patent/CN111370331B/zh
Publication of CN111370331A publication Critical patent/CN111370331A/zh
Application granted granted Critical
Publication of CN111370331B publication Critical patent/CN111370331B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0341—Manufacturing methods by blanket deposition of the material of the bonding area in liquid form
    • H01L2224/03418—Spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H01L2224/16012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/16014—Structure relative to the bonding area, e.g. bond pad the bump connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种摄像组件的封装方法，摄像组件的封装方法包括：提供承载基板，承载基板上形成有再布线结构且承载基板上设置有感光单元，感光单元包括感光芯片和贴装在感光芯片上的滤光片，滤光片临时键合于承载基板上，且感光芯片具有面向滤光片的焊垫，再布线结构上设置有具有焊垫的功能元件，感光芯片的焊垫和功能元件的焊垫均面向再布线结构且电连接再布线结构，感光芯片和功能元件露出的区域为塑封区；进行选择性喷涂处理，向塑封区喷洒塑封料且对塑封料进行固化处理，形成位于塑封区的塑封层，覆盖承载基板且覆盖感光芯片和功能元件的侧壁；去除承载基板。本发明在提高封装效率的同时，提高镜头模组的性能。

Description

摄像组件的封装方法
技术领域
本发明实施例涉及镜头模组领域，尤其涉及一种摄像组件的封装方法。
背景技术
随着人们生活水平的不断提高，业余生活也更加丰富，摄影逐渐成为人们 记录出游以及各种日常生活的常用手段，因此具有拍摄功能的电子设备(例如： 手机、平板电脑和照相机等)越来越多地应用到人们的日常生活以及工作中， 具有拍摄功能的电子设备逐渐成为当今人们不可或缺的重要工具。
具有拍摄功能的电子设备通常都设有镜头模组，镜头模组的设计水平是决 定拍摄质量的重要因素之一。镜头模组通常包括具有感光芯片的摄像组件以及 固定于所述摄像组件上方且用于形成被摄物体影像的镜头组件。
而且，为了提高镜头模组的成像能力，相应需具有更大成像面积的感光芯 片，且通常还会在所述镜头模组中配置电阻、电容器等被动元件以及外围芯片。
发明内容
本发明实施例解决的问题是提供一种摄像组件的封装方法，在提高封装效 率的同时，提高镜头模组的性能。
为解决上述问题，本发明实施例提供一种摄像组件的封装方法，包括：提 供承载基板，所述承载基板上形成有再布线结构且所述承载基板上设置有感光 单元，所述感光单元包括感光芯片和贴装在所述感光芯片上的滤光片，所述滤 光片临时键合于所述承载基板上，且所述感光芯片具有面向所述滤光片的焊垫， 所述再布线结构上设置有具有焊垫的功能元件，其中，所述感光芯片的焊垫和 所述功能元件的焊垫均面向所述再布线结构且电连接所述再布线结构，所述感 光芯片和功能元件露出的区域为塑封区；进行选择性喷涂处理，向所述塑封区 喷洒塑封料，且对所述塑封料进行固化处理，形成位于所述塑封区的塑封层， 所述塑封层覆盖所述承载基板，且覆盖所述感光芯片和功能元件的侧壁。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例采用选择性喷涂处理的方式形成塑封层，便于直接在需形成 塑封层的区域形成所述塑封层，相应提高了封装效率、降低了形成塑封层的工 艺复杂度，且有利于避免现有形成塑封层中感光芯片和功能元件受到注塑压力 的问题，以防止感光芯片和功能元件发生变形或者破裂；并且，采用选择性喷 涂处理的方式能够形成仅覆盖感光芯片和功能元件侧壁的塑封层，因此所述塑 封层内部应力小，提高了塑封层与感光芯片和功能元件之间的界面性能，塑封 层与感光芯片和功能元件之间的粘附性较强，保证所述塑封层对感光芯片和功 能元件具有良好的密封效果；同时，采用选择性喷涂处理的方式形成所述塑封 层，使得所述再布线结构处于温和的塑封层形成工艺环境中，防止所述再布线 结构发生变形或脱落；综上，本发明实施例提供的封装方法，在提高封装效率 的同时，提高镜头模组的性能。
附图说明
图1至图12是本发明摄像组件的封装方法一实施例中各步骤对应的结构示 意图；
图13至图15是本发明摄像组件的封装方法另一实施例中各步骤对应的结 构示意图；
图16至图19是本发明摄像组件的封装方法再一实施例中各步骤对应的结 构示意图。
具体实施方式
传统的镜头模组主要由电路板、感光芯片、功能元件(例如：外围芯片) 和镜头组件组装而成，且外围芯片通常贴装在外围主板上，感光芯片和功能元 件之间相互分离；其中，电路板用于对感光芯片、功能元件和镜头组件起到支 撑作用，且通过电路板实现所述感光芯片、功能元件和镜头模组之间的电连接。
但是，随着高像素、超薄镜头模组的要求，镜头模组的成像要求也越来越 高，感光芯片的面积相应增加，功能元件也相应增多，从而导致镜头模组的尺 寸越来越大，难以满足镜头模组小型化、薄型化的需求。而且，感光芯片通常 设置于镜头模组中的支架内部，外围芯片通常设置于支架外部，因此外围芯片 与感光芯片之间具有一定的距离，从而降低了信号传输的速率。而外围芯片通 常包括数字信号处理器(digital signal processor，DSP)芯片和存储器芯片，因 此容易对拍摄速度和存储速度产生不良影响，进而降低镜头模组的性能。
为了改善上述问题，目前提供了一种用于省去电路板的封装方法，将感光 芯片和功能元件集成于塑封层中，并使感光芯片和功能元件之间实现电连接， 从而在减小镜头模组总厚度的同时，减小感光芯片与功能元件之间的距离。
但是，形成塑封层的工艺通常为注塑工艺(molding)，将感光芯片和功能 元件置于模具中后，向模具中的模腔内注入液态塑封料，使塑封料将感光芯片 和功能元件包裹，塑封料冷却后固化成型，形成塑封层。在上述注塑工艺中， 感光芯片和功能元件会受到较大的注塑压力，所述注塑压力使感光芯片和功能 元件易发生变形甚至断裂，从而造成封装结构性能失效，封装失败。
而且，采用注塑工艺形成的塑封层通常以全覆盖的方式包裹感光芯片和功 能元件，即塑封层覆盖感光芯片和功能元件的顶部和侧壁，使得塑封层内部具 有较大的内应力(stress)，所述内应力也容易导致感光芯片和功能元件发生变 形甚至破裂，造成封装失效。
为了解决所述技术问题，本发明实施例采用选择性喷涂处理的方式形成塑 封层，便于直接在需形成塑封层的区域形成所述塑封层，相应提高了封装效率、 降低了形成塑封层的工艺复杂度，且有利于避免现有形成塑封层中感光芯片和 功能元件受到注塑压力的问题，以防止感光芯片和功能元件发生变形或者破裂； 并且，采用选择性喷涂处理的方式能够形成仅覆盖感光芯片和功能元件侧壁的 塑封层，因此所述塑封层内部应力小，提高了塑封层与感光芯片和功能元件之 间的界面性能，塑封层与感光芯片和功能元件之间的粘附性较强，保证所述塑 封层对感光芯片和功能元件具有良好的密封效果；同时，采用选择性喷涂处理 的方式形成所述塑封层，使得所述再布线结构处于温和的塑封层形成工艺环境 中，防止所述再布线结构发生变形或脱落；综上，本发明提供的封装方法，在 提高封装效率的同时，提高镜头模组的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对 本发明的具体实施例做详细的说明。
图1至图12是本发明摄像组件的封装方法一实施例中各步骤对应的结构示 意图。
结合参考图1至图5，图2是图1中一个感光芯片的放大图，图4是图3 中一个滤光片的放大图，形成感光单元250(如图5所示)，包括感光芯片200 (如图5所示)和贴装在感光芯片200上的滤光片400(如图5所示)，感光芯 片200具有面向滤光片400的焊垫。
本实施例中，所述感光芯片200为CMOS图像传感器(CMOS image sensor， CIS)芯片。在其他实施例中，所述感光芯片还可以为CCD(charge coupled device，电荷耦合器)图像传感器芯片。
如图2所示，感光芯片200具有光信号接收面201，感光芯片200通过光 信号接收面201接收感测光辐射信号。具体地，感光芯片200包括感光区200C 以及环绕感光区200C的外围区200E，光信号接收面201位于感光区200E。
感光芯片200包含有多个半导体光敏器件(图未示)、位于半导体光敏器件 上的多个滤光膜(图未示)、以及位于滤光膜上的微透镜210，微透镜210与半 导体光敏器件一一对应，从而将接收的光辐射信号光线聚焦至半导体光敏器件。 光信号接收面201相应为微透镜210的顶面。
感光芯片200通常为采用集成电路制作技术所制成的硅基芯片，其具有焊 垫，用于实现感光芯片200与其他芯片或部件的电连接。本实施例中，感光芯 片200具有形成于外围区200E且面向滤光片400的第一芯片焊垫220。
感光芯片200通常通过对器件晶圆进行切割所获得。在切割之前，相应还 包括：在器件晶圆背向光信号接收面201的面上贴附第一UV膜310(如图1 所示)，用于对器件晶圆进行定位，以提高切割精度，且还能在切割后对多个感 光芯片200进行固定和定位。具体地，采用贴膜机使第一UV膜310紧贴器件 晶圆背向光信号接收面201的面，且还贴附于直径较大的第一框架315底部， 第一框架315用于起到绷膜作用，使切割后感光芯片200能够分立固定于第一 UV膜310上。对第一UV膜310和第一框架315的具体描述，在此不再赘述。
滤光片400贴装在感光芯片200上，以免后续封装工艺对光信号接收面201 造成污染，且还有利于减小了后续镜头模组的整体厚度，以满足镜头模组小型 化、薄型化的需求。滤光片400为红外滤光玻璃片或全透光玻璃片。本实施例 中，滤光片400为红外滤光玻璃片，还用于消除入射光中的红外光对感光芯片 200性能的影响，有利于提高成像效果。
本实施例中，滤光片400包括装配面401(如图3所示)。装配面401为用 于与感光芯片200实现贴装的面。如图4所示，滤光片400包括透光区400C 以及环绕透光区400C的边缘区400E。透光区400C用于使外部入射光透过， 从而使光信号接收面201接收光信号，以保证镜头模组的正常使用功能；所述 边缘区400E为实现滤光片400和感光芯片200的贴装预留空间位置。
如图5所示，滤光片400通过粘合结构410贴装在感光芯片200上，粘合 结构410环绕光信号接收面201，用于实现滤光片400和感光芯片200的物理 连接，且滤光片400、粘合结构410和感光芯片200围成空腔(未标示)，避免 滤光片400与感光芯片200直接接触，从而对感光芯片200的性能产生不良影 响。本实施例中，所述粘合结构410环绕光信号接收面201，从而使光信号接 收面201上方的滤光片400位于感光芯片200的感光路径上。
本实施例中，粘合结构410的材料为可光刻的干膜(dry film)。在其他实 施例中，其材料还可以为可光刻的聚酰亚胺(polyimide)、可光刻的聚苯并恶唑 (PBO)或可光刻的苯并环丁烯(BCB)。
本实施例中，为了降低形成粘合结构410的工艺难度、简化工艺步骤、减 小对光信号接收面201的影响，在滤光片400上形成所述粘合结构410。具体 地，如图3所示，提供第一承载基板340；将滤光片400背向装配面401的面 临时键合于第一承载基板340上；在该临时键合步骤后，在滤光片400的边缘 区400E(如图4所示)形成环形粘合结构410；如图5所示，使光信号接收面 201面向环形粘合结构410，将感光芯片200的外围区200E(如图2所示)贴装于环形粘合结构410上，以形成所述感光单元250。
本实施例中，所述第一承载基板340为载体晶圆(carrier wafer)。在其他 实施例中，所述第一承载基板还可以为其他类型的基板。
具体地，通过第一临时键合层345将滤光片400临时键合于第一承载基板 340上。所述第一临时键合层345作为剥离层，便于后续实现解键合。
本实施例中，所述第一临时键合层345为发泡膜。在其他实施例中，所述 第一临时键合层还可以为粘片膜(die attach film，DAF)。
继续参考图1和图2，本实施例中，所述封装方法还包括：在所述第一芯 片焊垫220上形成第一导电凸块362。
第一导电凸块362凸出于感光芯片200的表面，作为感光芯片200的外接 电极，为第一芯片焊垫220与后续再布线结构的电连接做好工艺准备，且有利 于提高后续第一芯片焊垫220和再布线结构的电连接可靠性。
本实施例中，采用植球工艺形成所述第一导电凸块362。所述滤光片400 和粘合结构410的总厚度较大(通常为200微米至300微米)，植球工艺形成的 第一导电凸块362体积较大，易于实现第一导电凸块362与再布线结构的接触。
本实施例中，在对集成有感光芯片200的器件晶圆进行切割之前，在感光 芯片200对应的第一芯片焊垫220表面形成第一导电凸块362。植球工艺包括 回流步骤，回流步骤的工艺温度较高，通过在切割之前形成第一导电凸块362， 避免第一UV膜310和第一临时键合层345(如图5所示)的粘附性受到高温 影响。而且，通过在第一芯片焊垫220表面形成第一导电凸块362，提高第一 导电凸块362形成位置的精准度，从而提高后续电连接工艺可行性和可靠性。
结合参考图6，形成感光单元250(如图5所示)后，还包括：将感光芯片 200贴附至第二UV膜320上；在贴附步骤之后，进行第一解键合处理，去除 第一承载基板340(如图5所示)。
通过该贴附步骤，有利于提高感光单元250在另一承载基板上的位置精准 度。具体地，第二UV膜320紧贴感光芯片200背向光信号接收面201的面， 且还贴附于直径较大的第二框架325底部，通过第二框架325，以起到绷膜的 作用，从而使感光单元250分立固定于第二UV膜320上。对第二UV膜320 和第二框架325的具体描述，在此不再赘述。
本实施例中，采用热解键合工艺进行第一解键合处理。具体地，对第一临 时键合层345进行加热处理，使发泡膜的发泡面失去粘性，从而去除第一承载 基板340，随后采用撕除的方式去除第一临时键合层345。
继续参考图6，需要说明的是，所述封装方法还包括：形成覆盖所述滤光 片400侧壁的应力缓冲层420。
应力缓冲层420有利于减小后续所形成塑封层对滤光片400产生的应力， 以降低滤光片400发生破裂的概率。
所述应力缓冲层420具有粘性，保证其在滤光片400上的粘附性。本实施 例中，所述应力缓冲层420的材料为环氧类胶。环氧类胶即为环氧树脂胶(epoxy resin adhesive)，环氧类胶具有形式多样性，通过改变其成分可获得不同弹性模 量的材料，从而能够根据实际情况，对所述滤光片400受到的应力进行调控。
本实施例中，所述应力缓冲层420还覆盖粘合结构410侧壁，以减小塑封 层对所述粘合结构410产生的应力，以进一步提高封装工艺的可靠性和良率。
本实施例中，将感光单元250(如图5所示)贴附至第二UV膜320上之 后，通过点胶工艺形成应力缓冲层420。通过选用点胶工艺，提高了形成应力 缓冲层420的步骤与目前封装工艺的兼容性，且工艺简单。
结合参考图7和图8，提供第二承载基板330，在所述第二承载基板330 上形成再布线(redistribution layer，RDL)结构360(如图8所示)。
本实施例中，所述第二承载基板330为载体晶圆。在其他实施例中，所述 第二承载基板还可以为其他类型的基板。
所述封装方法还包括：在第二承载基板330上形成第二临时键合层331。 第二临时键合层331作为剥离层，便于后续对再布线结构360和第二承载基板 330进行分离。第二临时键合层331可以为发泡膜，对第二临时键合层331的 具体描述，可参考第二临时键合层345(如图5所示)的描述，在此不再赘述。
在其他实施例中，在形成所述第二临时键合层之前，还包括：在第二承载 基板上形成钝化层，用于降低第二承载基板在形成第二临时键合层的过程中受 到污染的概率，以增加第二承载基板的重复使用率。其中，所述钝化层的材料 可以为氧化硅或氮化硅。
再布线结构360用于实现所形成摄像组件的电学集成，且在减小各芯片和 元件之间距离的同时，提高电连接工艺的可行性；此外，与打线工艺相比，再 布线结构360能够实现批量化生产，提高了封装效率。
具体地，形成再布线结构360的步骤包括：在第二临时键合层331上形成 第一介质层332(如图7所示)；图形化第一介质层332，在第一介质层332内 形成贯穿所述第一介质层332厚度的互连沟槽335(如图7所示)；在互连沟槽 335内填充导电材料，形成所述再布线结构360；去除所述第一介质层332。
本实施例中，第一介质层332的材料为光敏材料，相应可通过光刻工艺实 现图形化。具体地，第一介质层332的材料为光敏聚酰亚胺、光敏苯并环丁烯 或光敏聚苯并恶唑。
本实施例中，再布线结构360形成于互连沟槽335内，再布线结构360相 应为互连线，从而降低了形成再布线结构360的工艺复杂度。具体地，通过电 镀工艺，在所述互连沟槽335内填充导电材料。
本实施例中，再布线结构360的材料均为铜。在其他实施例中，所述再布 线结构的材料还可以为其他可适用的导电材料。
本实施例中，前述材料的第一介质层332的耐腐蚀性较强，因此，形成所 述再布线结构360后，采用反应离子刻蚀工艺去除第一介质层332，露出第二 临时键合层331，从而为后续制程做好工艺准备。
在其他实施例中，也可以直接通过刻蚀的方式形成该再布线结构。具体地， 形成所述再布线结构的步骤包括：在所述第二临时键合层上形成导电层；对所 述导电层进行刻蚀，刻蚀后剩余导电层作为所述再布线结构。在该实施例中， 所述再布线结构的材料可以为铝等易于通过刻蚀工艺实现图形化的导电材料。
参考图9，提供具有焊垫的功能元件(未标示)；将感光单元250(如图5 所示)中的滤光片400临时键合于第二承载基板330上、将功能元件置于再布 线结构360上，感光芯片200的焊垫和功能元件的焊垫均面向再布线结构360 且电连接再布线结构360，感光单元250和功能元件露出的区域为塑封区Ⅰ。
塑封区Ⅰ为待形成塑封层的区域。其中，感光单元250和功能元件在第二 承载基板330上的排列方向为X方向，平行于第二承载基板320表面且与X方 向相垂直的为Y方向。
本实施例中，对单个感光单元250位置处的第二UV膜320(如图6所示) 进行紫外光照射，使受到紫外光照射的第二UV膜320失去粘性，随后依次将 所述感光单元250从第二UV膜320上剥离下来并置于第二承载基板330的预 设位置处。通过将感光单元250逐个放置于第二承载基板330上，有利于提高 感光单元250在第二承载基板330上的位置精准度。其中，将滤光片400临时 键合于第二承载基板330上之后，第一导电凸块362与再布线结构360相接触。
本实施例仅示意出一个感光单元250。在其他实施例中，当所形成的镜头 模组运用于双摄或阵列模组产品时，所述感光单元的数量还可以为多个。
功能元件为摄像组件中除感光芯片200之外的具有特定功能的元件，包括 外围芯片230和被动元件240中的至少一种。本实施例中，所述功能元件包括 外围芯片230和被动元件240。
所述外围芯片230为主动元件，用于向所述感光芯片200提供外围电路。 本实施例中，外围芯片230包括数字信号处理器芯片和存储器芯片中的一种或 两种。在其他实施例中，所述外围芯片还可以包括其他功能类型的芯片。
外围芯片230也具有焊垫，用于实现外围芯片230与其他芯片或部件的电 连接。本实施例中，外围芯片230包括第二芯片焊垫235，将外围芯片230置 于再布线结构360上后，第二芯片焊垫235面向再布线结构360。图9中仅示 意出了一个外围芯片230，但外围芯片230数量不仅限于一个。
所述被动元件240也具有焊垫，用于实现被动元件240与其他芯片或部件 的电连接。本实施例中，所述被动元件240的焊垫为电极245，将所述被动元 件240置于再布线结构360上后，所述电极245面向所述再布线结构360。图9 中仅示意出了一个被动元件240，但所述被动元件240的数量不仅限于一个。
本实施例中，将外围芯片230和被动元件240置于再布线结构360上之前， 还包括：在第二芯片焊垫235和电极245上形成第二导电凸块363。第二导电 凸块363凸出于外围芯片230表面和被动元件240表面，用于作为外围芯片230 和被动元件240的外接电极，提高后续外围芯片230和被动元件240与再布线 结构360的电连接可靠性，且通过第二导电凸块363，有利于减小外围芯片230 和被动元件240背向第二承载基板330的面与感光芯片200背向第二承载基板 330的面之间的高度差，有利于降低后续键合工艺的工艺复杂度。
本实施例中，通过植球工艺形成第二导电凸块363。植球的体积通常较大， 易于减小外围芯片230和被动元件240背向第二承载基板330的面与感光芯片 200背向第二承载基板330的面之间的高度差。本实施例中，通过合理设定第 二导电凸块363的高度和功能元件的厚度，功能元件背向第二承载基板330的 面与感光芯片200背向第二承载基板330的面相齐平。其中，通过将外围芯片 230和被动元件240置于再布线结构360上之前形成第二导电凸块363的方式， 以免回流步骤对第二临时键合层331的粘附性、以及其他芯片或元件的影响； 此外，还能提高第二导电凸块363形成位置的精准度。对第二导电凸块363的 具体描述，可参考第一导电凸块362的相关描述，在此不再赘述。
本实施例中，将外围芯片230和被动元件240置于再布线结构360上之后， 第二导电凸块363与再布线结构360相接触。具体地，将滤光片400临时键合 于第二承载基板330上、将功能元件置于再布线结构360上之后，将第一导电 凸块362和第二导电凸块363键合至再布线结构360上。
本实施例中，利用金属键合工艺进行键合。具体地，在同一金属键合工艺 步骤中将第一导电凸块362和第二导电凸块363键合至再布线结构360上，从 而提高封装效率，并避免多次金属键合工艺的工艺温度所带来的负面影响。
具体地，所述金属键合工艺为热压键合工艺。在键合过程中，第一导电凸 块362、第二导电凸块363与再布线结构360的接触面在压强的作用下发生塑 性变形，使得接触面的原子相互接触，随着键合温度的升高，接触面的原子扩 散加速，实现跨界扩散；当达到一定键合时间后，接触面的晶格发生重组，以 实现键合，且键合强度、导电导热性能、耐电迁移性能以及机械连接性能较高。
需要说明的是，随着键合温度的升高，接触面的原子获得更多能量，原子 间扩散更为明显，键合温度的升高还能促进晶粒生长，获得能量的晶粒可以跨 界面生长，有利于消除分界面，使接触面的材料融为一体。但是，如果键合温 度过高，容易对所述感光芯片200和外围芯片230的性能产生不良影响，尤其 是对所形成摄像组件中的敏感元件，且工艺温度过高还会产生热应力，引起对 准精度下降、工艺成本增加、成产效率降低等问题。为此，本实施例中，所述 金属键合工艺为金属低温键合工艺，所述金属键合工艺的键合温度小于或等于 250℃。其中，键合温度的最低值只要满足能够实现键合即可。
在键合温度的设定下，通过增加压强，使原子间相互扩散更加容易，从而 提高键合质量。为此，本实施例中，所述金属键合工艺的压强大于或等于 200kPa。其中，所述压强通过压合工具产生。
增加键合时间也能提高键合质量。为此，本实施例中，所述金属键合工艺 的键合时间大于或等于30min。
结合参考图10和图11，进行选择性喷涂处理，向塑封区Ⅰ喷洒塑封料， 且对塑封料进行固化处理，形成位于塑封区的塑封层，塑封层覆盖第二承载基 板330，且覆盖感光芯片200和功能元件(未标示)的侧壁。
塑封层350对感光芯片200和功能元件起到固定作用，用于使感光芯片200 和功能元件实现封装集成；塑封层350还能起到绝缘、密封以及防潮的作用， 还有利于提高镜头模组的可靠性。
其中，通过塑封层350，能够减少镜头组件中支架所占用的空间，且还能 省去电路板(例如：PCB)，从而显著减小后续所形成镜头模组的总厚度，以满 足镜头模组小型化、薄型化的需求。而且，与将功能元件贴装在外围主板上的 方案相比，通过将感光芯片200和功能元件均集成于塑封层350中的方式，能 够减小感光芯片200和各功能元件之间的距离，相应有利于缩短感光芯片和各 功能元件之间电连接的距离，从而提高了信号传输的速率，进而提高镜头模组 的使用性能(例如：提高了拍摄速度和存储速度)。
本实施例中，采用选择性喷涂处理的方式能够形成仅覆盖感光芯片200和 功能元件侧壁的塑封层350，使得塑封层350内部应力小，可以有效的避免由 于其内部应力过大而对感光芯片200和功能元件施加拉伸应力或者压缩应力， 避免感光芯片200和功能元件在拉伸应力或者压缩应力的作用下发生变形或者 破裂，并且，塑封层350仅覆盖感光芯片200和功能元件的侧壁，塑封层350 内部应力小，提高了塑封层350与感光芯片200和功能元件之间的界面性能， 塑封层350与感光芯片200和功能元件之间的粘附性较强，保证所述塑封层350 对感光芯片200和功能元件具有良好的密封效果；同时，采用选择性喷涂处理 的方式形成所述塑封层350，使得所述再布线结构360处于温和的塑封层350 形成工艺环境中，防止所述再布线结构360发生变形或脱落，保证再布线结构 360始终具有良好的电连接性能；综上，本发明提供的封装方法，在提高封装 效率的同时，提高镜头模组的性能。
而且，选择性喷涂处理的工艺灵活度高，不会向塑封区Ⅰ以外的区域喷洒 塑封料；与常用的注塑工艺相比，无需设计相匹配的模具，也无需进行平坦化 步骤，且通过合理控制选择性喷涂处理喷洒的塑封料的量，控制形成的塑封层 350的厚度，降低形成塑封层350的工艺复杂度、提高封装效率。
此外，采用选择性喷涂处理的方式形成所述塑封层350，避免了现有技术 中形成塑封层过程中会对感光芯片200和功能元件施加注塑压力的问题，从而 避免了注塑压力对感光芯片200和功能元件造成的不良影响，防止感光芯片200 和功能元件发生变形或破裂，保证所述感光芯片200和功能元件的功能完好性。
其中，塑封层350还覆盖滤光片400的侧壁，从而提高感光单元250中空 腔的密封性，降低水蒸气、氧化气体等进入所述空腔内的概率，使感光芯片200 的性能得到保障。
所述塑封料为具有流动性的塑封胶。本实施例中，塑封料为环氧树脂塑封 料(EMC，Epoxy Molding Compound)，包括基体树脂、固化剂、偶联剂、填 料等，其中，基体树脂为环氧树脂，固化剂为酚醛树脂，偶联剂可以为硅微粉 或者二氧化硅粉。在其他实施例中，塑封料还可以采用其他合适的塑封料。
本实施例中，选择性喷涂处理的方法包括：提供可移动的喷头；采用喷头 在第二承载基板330上方移动，当喷头移动经过塑封区Ⅰ上方时，喷头向塑封 区Ⅰ喷洒塑封料。具体地，提供喷涂装置，喷涂装置具有可移动的喷头；将第 二承载基板330置于承载台(chuck)上，利用喷涂装置完成所述选择性喷涂处 理。
为了提高塑封层350的厚度均匀性，在选择性喷涂处理过程中，喷头移动 经过同一塑封区Ⅰ上方至少两次，以形成所述塑封层350。由于对于同一塑封 区Ⅰ而言，塑封层350为至少经过两次喷洒塑封料形成的，在进行后一次喷洒 塑封料之前，前一次喷洒的塑封料在塑封区Ⅰ上具有一定的时间和空间进行流 动，因此在进行后一次喷洒塑封料时，前一次喷洒的塑封料的厚度均匀性得到 了改善，从而提高最终形成的塑封层350的厚度均匀性。
本实施例中，在选择性喷涂处理的过程中，喷头前一次移动经过塑封区Ⅰ 上方时的移动路径为第一方向，喷头后一次移动经过同一塑封区Ⅰ上方时的路 径为第二方向，且第二方向与第一方向不同。这样设置的好处在于：由于来自 不同移动路径的喷头向同一塑封区Ⅰ喷洒的塑封料的厚度分布情形具有差异 性，因此，采用具有不同移动路径的喷头向同一塑封区Ⅰ喷洒塑封料时，具有 差异性的厚度分布相互弥补，从而提高最终所形成塑封层350的厚度均匀性。
本实施例中，感光单元250和功能元件在第二承载基板330上的排列方向 为X方向(如图9所示)，平行于第二承载基板320表面且与X方向相垂直的 为Y方向。相应的，所述喷头在第二承载基板330上上方移动的移动路径具有 的方向包括：+X方向、-X方向、+Y方向和-Y方向中的一种或多种。
具体地，所述选择性喷涂处理的步骤包括：至少一次的X方向喷涂步骤， 所述X方向喷涂步骤包括：喷头沿+X方向或者-X方向移动，经过沿X方向的 塑封区Ⅰ上方，直至喷头移动经过所有X方向的塑封区Ⅰ上方；至少一次的Y 方向喷涂步骤，所述Y方向喷涂步骤包括：喷头沿+Y方向或者-Y方向移动， 经过沿Y方向的塑封区Ⅰ上方，直至喷头移动经过所有Y方向的塑封区Ⅰ上方。
为了提高塑封层350的厚度均匀性和致密度等性能，可以交替进行X方向 喷涂步骤以及Y方向喷涂步骤，直至形成厚度符合要求的塑封层350。其中， 在从X方向喷涂步骤变更为Y方向喷涂步骤时，既可以采用移动喷头的方式实 现，也可以利用承载台将第二承载基板320转动90°的方式来实现。
在其他实施例中，选择性喷涂处理的步骤还可以包括：至少两次的X方向 喷涂步骤，每一次X方向喷涂步骤包括：喷头沿+X方向移动，经过+X方向的 所有塑封区上方；接着，喷头沿-X方向移动，经过-X方向的所有塑封区上方； 所述喷头交替沿+X方向和-X方向移动，直至塑封层的厚度满足工艺需求。
还需要说明的是，采用上述的喷涂至少两次的X方向喷涂步骤以完成选择 性喷涂处理的方案中，对于塑封区Ⅰ之外的且未设置有感光单元250和功能元 件的区域而言，所述喷头可以对该区域喷洒塑封料；若该区域在后续的切割处 理过程中会被切割去除时，也可以不对该区域喷洒塑封料。
相应的，在另一些实施例中，选择性喷涂处理还可以包括至少两次的Y方 向喷涂步骤，喷头可以交替沿+Y方向和-Y方向移动，直至塑封层的厚度满足 工艺需求。在其他实施例中，所述喷头的移动路径的方向还可以包括：与X方 向呈45°的倾斜方向或者与Y方向呈45°的倾斜方向。
在进行选择性喷涂处理之前，还需要获取第二承载基板330上的塑封区Ⅰ 的位置信息；基于获取的所述位置信息，进行所述选择性喷涂处理。
本实施例中，获取塑封区位置信息的步骤包括：基于预设位置信息将感光 单元250和功能元件置于第二承载基板320上后，将该预设位置信息作为塑封 区Ⅰ的位置信息。在其他实施例中，为了提高位置信息的准确度，避免工艺偏 差带来的影响，获取塑封区的位置信息的方法还可以为：在将感光单元和功能 元件置于第二承载基板上后，对第二承载基板表面进行光照射，采集经第二承 载基板表面反射的光信息，以获取塑封区的位置信息。由于感光单元、功能元 件和第二承载基板的材料各不相同，因此经不同材料反射的光信息不同，采集 不同的光信息即可获取塑封区的位置信息，例如，可以采用由摄像机接收反射 的光信息，根据摄像机基于光信息生成的图像获取塑封区的位置信息。
具体地，基于获取的位置信息，进行选择性喷涂处理的方法包括：喷头在 第二承载基板320上方移动的同时，即时获取喷头在第二承载基板330上的实 时位置；基于该实时位置和获取的位置信息，控制所述喷头在第二承载基板330 上移动的过程中向塑封区Ⅰ喷洒塑封料。其中，实时位置可以是直接获取的， 也可以是基于喷头的初始位置、喷头的移动速率和喷头的移动时间换算获得的。
塑封区具有相对的第一边界和第二边界，第一边界指向第二边界的方向与 喷头移动方向一致，当喷头移动经过第一边界且距离第一边界第一距离时，喷 头开始喷洒塑封料；当喷头移动至距离第二边界第二距离且未超过第二边界时， 喷头结束喷洒塑封料。
所述第一距离不宜过大。若第一距离过大，则所述喷头单次经过同一塑封 区Ⅰ上方的有效喷涂面积过小，使得选择性喷涂处理的效率降低。为此，本实 施例中，所述第一距离范围为0至30mm，例如为5mm、10mm、15mm、25mm。
第二距离不宜过小，也不宜过大。若第二距离过小，则所述喷头易将塑封 料喷洒至不期望喷涂的区域；若第二距离过大，则所述喷头单次经过同一塑封 区Ⅰ上方的有效喷涂面积过小，降低选择性喷涂处理的效率。为此，本实施例 中，所述第二距离范围为5nm至30mm，例如为10mm、18mm、23mm、28mm。
在进行选择性喷涂处理的过程中，喷头与第二承载基板320之间的垂直距 离不宜过小，也不宜过大。垂直距离越近，则单位时间内喷头喷洒的区域面积 越小，单位时间内在塑封区Ⅰ上喷洒塑封料形成的膜层的厚度相应越厚，所形 成膜层厚度均匀性也相越小，不利于提高塑封层350的厚度均匀性；所述垂直 距离越远，喷头喷洒塑封料的位置精确度越难以控制，且容易造成塑封料的损 失。为此，本实施例中，所述喷头与第二承载基板320之间的垂直距离为5mm 至30mm，例如为10mm、15mm、20mm、28mm。
并且，在选择性喷涂处理的过程中，对于同一塑封区Ⅰ，随着塑封区Ⅰ内 的塑封料的量逐渐增加，喷头与第二承载基板320之间的垂直距离逐渐减小， 也就是说，喷头下一次经过某一塑封区Ⅰ时喷头与第二承载基板320之间的垂 直距离为第一垂直距离，喷头前一次经过同一塑封区Ⅰ时喷头与第二承载基板320之间的垂直距离为第二垂直距离，所述第一垂直距离小于第二垂直距离。
在选择性喷涂处理的过程中，喷头移动的速率不宜过小，也不宜过快。若 移动的速率过小，则在喷头喷洒的塑封料流量一定的情况下，喷头单次移动经 过塑封区过程中喷洒的塑封料量较大，则在塑封区单次形成的膜层厚度较厚， 膜层的厚度均匀性相对较差，不利于提高最终形成的塑封层350的厚度均匀性； 若喷头移动的速率过大，则选择性喷涂处理的喷涂效率低，影响封装效率。为 此，本实施例中，在所述选择性喷涂处理的过程中，所述喷头移动的速率为 0.01m/s至0.1m/s，例如为0.03m/s、0.05m/s、0.07m/s、0.9m/s。
在选择性喷涂处理的过程中，喷头喷洒塑封料的流量不宜过小，也不宜过 大。若流量过小，选择性喷涂处理的喷涂效率相应较低，影响封装效率；若流 量过大，喷头单次移动经过塑封区Ⅰ过程中喷洒的塑封料量较大，则在塑封区 单次形成的膜层厚度较厚，所述膜层的厚度均匀性相对较差，不利于提高塑封 层350的厚度均匀性。为此，本实施例中，在选择性喷涂处理的过程中，喷头 喷洒塑封料的流量为1ml/s至10ml/s，例如为2ml/s、4mlL/s、6ml/s、9ml/s。
需要说明的是，本实施例中，以提供可移动的喷头来实现选择性喷涂处理 作为示例。在其他实施例中，选择性喷涂处理采用的方法还可以包括：提供喷 头和可移动载台；将第二承载基板置于该可移动载台上，使第二承载基板在喷 头下方移动，当塑封区移动至喷头下方时，所述喷头向所述塑封区喷洒塑封料。
本实施例中，在选择性喷涂处理结束后，对位于塑封区Ⅰ的塑封料进行固 化处理。固化处理用于使位于塑封区Ⅰ的塑封料固化成型，且在固化处过程中， 塑封料内部发生交联反应，以形成具有抗弯性能、抗湿性能以及耐热性能的塑 封层350。具体地，所述固化处理采用的步骤包括：在真空、N2或者惰性气体 环境下，对所述塑封区Ⅰ的塑封料进行烘烤。
本实施例中，固化处理采用的工艺温度不宜过低，也不宜过高。若工艺温 度过低，则在固化处理过程中塑封料内交联反应不完全，影响塑封层350起到 的塑封效果；若工艺温度过高，则容易对感光单元250和功能元件的性能造成 不良影响，且工艺温度过高，塑封层350内部应力相应较大，易造成塑封层350 与感光单元250和功能元件之间的粘附性下降，影响塑封层350的塑封效果。
为此，本实施例中，固化处理采用的工艺温度为120℃至160℃，例如为130℃、140℃、150℃。在该工艺温度范围内进行固化处理，使得位于塑封区内 的塑封料内部交联反应逐渐完全，分子中反应基团和反应活点数目逐渐减少， 从而形成具有稳定的三维网状结构的塑封层350，使塑封层350具有高强度以 及高硬度，从而保证塑封层350具有高的抗弯性能、抗湿性能以及耐热性能； 并且所述塑封层350内部应力适中，因此所述塑封层350与感光单元250和功 能元件之之间的粘附性强，且塑封层350与第二承载基板330之间的粘附性强。
本实施例中，在进行固化处理之前，还包括：在进行选择性喷涂处理的过 程中，对位于塑封区Ⅰ的塑封料进行加热处理，且加热处理的工艺温度低于固 化处理的工艺温度。在加热处理的过程中，使塑封料的流动性得到改善，有利 于提高形成的塑封层350的厚度均匀性；并且，所述塑封料中存在妨碍交联反 应的溶剂分子，所述加热处理有利于使所述溶剂从塑封料中挥发出去，进而提 高后续固化处理过程中交联反应程度，改善塑封层350的强度和硬度。
加热处理的工艺温度不宜过低，也不宜过高。若工艺温度过低，则塑封料 流动性相对较差，且塑封料中会影响交联反应的溶剂挥发程度低；若工艺温度 过高，则易造成塑封区Ⅰ中的塑封料过早硬化而出现塑封层350分层的问题。
为此，本实施例中，所述加热处理的工艺温度为20℃至120℃，例如为40℃、 60℃、80℃、100℃。所述加热处理采用的工艺温度适中，既保证所述塑封区Ⅰ 中的塑封料具有合适的流动性，且尽可能多的使塑封料中的溶剂挥发出去，同 时，还能避免由于加热处理的工艺温度过高带来的塑封层350分层的问题。所 述加热处理的方法可以为：通过对承载台进行加热，以完成所述加热处理。
需要说明的是，在其他实施例中，也可以在进行选择性喷涂处理的过程中， 进行所述固化处理。
参考图11，进行第二解键合处理，去除第二承载基板330(如图11所示)。
本实施例中，所述第二解键合处理的步骤包括：依次去除第二承载基板330 和第二临时键合层331(如图11所示)。对第二解键合处理的具体描述，可参 考前述对第一解键合处理的相关描述，在此不再赘述。
结合参考图12，在第二解键合处理之后，还包括：对塑封层350进行划片 (dicing)处理。通过划片处理，形成尺寸符合工艺需求的单个摄像组件260， 从而为后续镜头组件的装配做好工艺准备。本实施例中，采用激光切割工艺进 行划片处理。
继续参考图12，需要说明的是，去除所述第二承载基板330(如图11所示) 之后，还包括：在塑封层350露出的再布线结构360上键合FPC板(flexible printed circuitboard，柔性电路板)510。
FPC板510用于在省去电路板的情况下，实现摄像组件260与后续镜头组 件之间的电连接、以及镜头模组与其他元件之间的电连接，且镜头模组还能够 通过FPC板510与电子设备中的其他元件电连接，从而实现电子设备的正常拍 摄功能。本实施例中，FPC板510上具有电路结构，因此通过金属键合工艺， 使FPC板510键合于再布线结构360上，实现电连接。其中，为了提高工艺可 行性，在所述第二解键合处理以及划片处理之后，在所述再布线结构360上键 合所述FPC板510。
FPC板510上形成有连接器(connector)520，用于电连接FPC板510与 其他电路元件的电连接。当镜头模组运用于电子设备时，连接器520电连接于 该电子设备的主板上，从而实现镜头模组与所述电子设备中其他元件之间的信 息传输，将镜头模组的图像信息传递至所述电子设备。具体地，所述连接器520 可以为金手指连接器。
图13至图15是本发明摄像组件的封装方法另一实施例中各步骤对应的结 构示意图。
本实施例与前述实施例的相同之处，在此不再赘述。与前述实施例的不同 之处在于：在再布线结构360a上形成多个导电凸块365a(如图14所示)。
具体地，在所述再布线结构360a上形成多个导电凸块365a的步骤包括：
参考图13，形成第二介质层333a，覆盖第二承载基板330a和再布线结构 360a；图形化所述第二介质层333a，在所述第二介质层333a内形成互连通孔 385a，露出部分所述再布线结构360a。所述互连通孔385a用于为后续导电凸 块的形成提供空间位置。
对所述第二介质层333a以及形成所述互连通孔385a的工艺的具体描述， 可参考前述实施例中对第一介质层和互连沟槽的相关描述，在此不再赘述。
参考图14，在所述互连通孔385a(如图13所示)内填充导电材料，形成 所述导电凸块365a。
本实施例中，利用电镀工艺填充所述导电材料。相应的，所述导电凸块365a 的材料还可以和所述再布线结构360a的材料相同。
参考图15，去除所述第二介质层333a(如图13所示)。
本实施例中，采用反应离子刻蚀工艺，去除所述第二介质层333a。
相应的，后续将感光单元中的滤光片临时键合于第二承载基板330a上、将 功能元件置于再布线结构360a上之后，将感光芯片的焊垫和功能元件的焊垫键 合至对应的导电凸块365a上。
对后续步骤的描述，可参考前述实施例中的相应描述，在此不再赘述。
图16至图19是本发明摄像组件的封装方法再一实施例中各步骤对应的结 构示意图。
本实施例与前述实施例的相同之处，在此不再赘述。与前述实施例的不同 之处在于：如图19所示，所形成的再布线结构360b包括互连线361b以及凸出 于所述互连线361b的导电柱365b。
具体地，在第二承载基板330b上形成所述再布线结构360b的步骤包括：
参考图16，在第二承载基板330b上形成第一介质层332b；图形化第一介 质层332b，在第一介质层332b内形成贯穿其厚度的互连沟槽335b，所述互连 沟槽335b用于定义后续所形成互连线的形状、位置和尺寸。
对所述第一介质层332b的描述，可参考第一实施例中的相应描述，在此不 再赘述。
参考图17，向互连沟槽335b(如图16所示)内填充导电材料366b，导电 材料366b还覆盖第一介质层332b顶部；在导电材料366b上形成图形化的掩膜 层367b，图形化的掩膜层367b遮挡后续导电柱所在位置的导电材料366b。
本实施例中，利用电镀工艺向互连沟槽335b内填充导电材料366b。
本实施例中，所述导电材料366b为铜。在其他实施例中，还可以选用其他 适用的导电材料。
图形化的掩膜层367b用于作为后续刻蚀导电材料366b的刻蚀掩膜。本实 施例中，所述掩膜层367的材料为光刻胶。在其他实施例中，所述掩膜层还可 以选用其他可适于刻蚀工艺的材料，且所述掩膜层可以为单层结构或叠层结构。
参考图18，以所述图形化的掩膜层367b为掩膜，刻蚀所述导电材料366b (如图17所示)至所述第一介质层332b，形成位于所述互连沟槽335b(如图 16所示)内的互连线361b以及凸出于所述互连线361b的导电柱365b，所述互 连线361b和导电柱365b构成所述再布线结构360b。
本实施例中，可通过干法刻蚀的方式刻蚀所述导电材料366b，以提高所述 再布线结构360b的形貌质量。
参考图19，去除所述掩膜层367b(如图18所示)和第一介质层332b(如 图18所示)。
本实施例中，所述掩膜层367b的材料为光刻胶，因此可通过灰化或湿法去 胶的方式去除该掩膜层367b。
前述材料的第一介质层332b的耐腐蚀性较强，因此，通过反应离子刻蚀工 艺去除所述第一介质层332b，使第二承载基板330b露出所述互连线361b，从 而为后续进行电连接工艺做好工艺准备。
相应的，后续将感光单元中的滤光片临时键合于第二承载基板330b上、将 功能元件置于再布线结构360b上之后，将感光芯片的焊垫和功能元件的焊垫键 合至对应的导电柱365b上。
对后续步骤的描述，可参考前述实施例中的相应描述，在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在 不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范 围应当以权利要求所限定的范围为准。

Claims (19)

1.一种摄像组件的封装方法，其特征在于，包括：
提供承载基板，所述承载基板上形成有再布线结构且所述承载基板上设置有感光单元，所述感光单元包括感光芯片和贴装在所述感光芯片上的滤光片，所述滤光片临时键合于所述承载基板上，且所述感光芯片具有面向所述滤光片的焊垫，所述再布线结构上设置有具有焊垫的功能元件，其中，所述感光芯片的焊垫和所述功能元件的焊垫均面向所述再布线结构且电连接所述再布线结构，所述感光芯片和功能元件露出的区域为塑封区；
进行选择性喷涂处理，向所述塑封区喷洒塑封料，且对所述塑封料进行固化处理，形成位于所述塑封区的塑封层，所述塑封层覆盖所述承载基板，且覆盖所述感光芯片和功能元件的侧壁；
去除所述承载基板。
2.如权利要求1所述的封装方法，其特征在于，所述选择性喷涂处理的步骤包括：提供可移动的喷头；采用所述喷头在所述承载基板上方移动，当所述喷头移动经过所述塑封区上方时，所述喷头向所述塑封区喷洒塑封料。
3.如权利要求2所述的封装方法，其特征在于，所述喷头移动经过同一塑封区上方至少两次，以形成所述塑封层；且所述喷头前一次移动经过所述塑封区上方时的移动路径具有第一方向，所述喷头后一次移动经过同一塑封区上方时的移动路径具有第二方向，所述第二方向与第一方向不同。
4.如权利要求2或3所述的封装方法，其特征在于，所述感光单元和功能元件在所述承载基板上的排列方向为X方向，平行于所述承载基板表面且与所述X方向相垂直的方向为Y方向；所述喷头的移动路径具有的方向包括：+X方向、-X方向、+Y方向和-Y方向中的一种或多种。
5.如权利要求4所述的封装方法，其特征在于，所述喷头的移动路径具有的方向还包括：与X方向呈45°的倾斜方向或者与Y方向呈45°的倾斜方向。
6.如权利要求2所述的封装方法，其特征在于，在进行所述选择性喷涂处理之前，获取所述塑封区的位置信息；基于获取的所述位置信息，进行所述选择性喷涂处理。
7.如权利要求6所述的封装方法，其特征在于，获取所述塑封区的位置信息的步骤包括：基于预设位置信息将所述感光单元和功能元件置于所述承载基板上方，将所述预设位置信息作为所述塑封区的位置信息；
或者，将所述感光单元和功能元件置于所述承载基板上方后，对所述承载基板表面进行光照射，采集经所述承载基板表面反射的光信息，获取所述塑封区的位置信息。
8.如权利要求6所述的封装方法，其特征在于，基于获取的所述位置信息，进行所述选择性喷涂处理的步骤包括：所述喷头在所述承载基板上方移动的同时，即时获取所述喷头在所述承载基板上的实时位置；基于所述实时位置和获取的位置信息，控制所述喷头在所述承载基板上移动的过程中向所述塑封区喷洒塑封料。
9.如权利要求1所述的封装方法，其特征在于，所述选择性喷涂处理的步骤包括：提供喷头和可移动载台；
将所述承载基板置于所述可移动载台上，使所述承载基板在喷头下方移动，当所述塑封区移动至所述喷头下方时，所述喷头向所述塑封区喷洒塑封料。
10.如权利要求1所述的封装方法，其特征在于，在所述选择性喷涂处理结束后，进行所述固化处理。
11.如权利要求10所述的封装方法，其特征在于，在进行所述固化处理之前，还包括：在进行所述选择性喷涂处理的过程中，对位于所述塑封区的塑封料进行加热处理，且所述加热处理的工艺温度低于所述固化处理的工艺温度。
12.如权利要求1所述的封装方法，其特征在于，在所述承载基板上形成再布线结构的步骤包括：在所述承载基板上形成互连线；
所述感光芯片的焊垫和所述功能元件的焊垫电连接所述再布线结构的步骤包括：在所述再布线结构上形成多个导电凸块；将所述感光芯片的焊垫和所述功能元件的焊垫键合至对应的所述导电凸块上；或者，分别在所述感光芯片的焊垫和所述功能元件的焊垫上形成导电凸块；将所述导电凸块键合至所述再布线结构上。
13.如权利要求1所述的封装方法，其特征在于，在所述承载基板上形成再布线结构的步骤包括：在所述承载基板上形成互连线以及凸出于所述互连线的导电柱；
所述感光芯片的焊垫和所述功能元件的焊垫电连接所述再布线结构的步骤包括：将所述感光芯片的焊垫和所述功能元件的焊垫键合至对应的所述导电柱上。
14.如权利要求1所述的封装方法，其特征在于，利用金属键合工艺，使所述感光芯片的焊垫和功能元件的焊垫电连接所述再布线结构。
15.如权利要求2所述的封装方法，其特征在于，在所述选择性喷涂处理的步骤中，所述喷头与所述承载基板之间的垂直距离为5mm至30mm，所述喷头移动的速率为0.01m/s至0.1m/s，所述喷头喷洒塑封料的流量为1ml/s至10ml/s。
16.如权利要求11所述的封装方法，其特征在于，所述加热处理的工艺温度范围为20℃至120℃；所述固化处理的工艺温度范围为120℃至160℃。
17.如权利要求14所述的封装方法，其特征在于，所述金属键合工艺的工艺温度小于或等于250℃，工艺压强大于或等于200kPa，工艺时间大于或等于30min。
18.如权利要求1所述的封装方法，其特征在于，在所述临时键合步骤之前，还包括：形成覆盖所述滤光片侧壁的应力缓冲层。
19.如权利要求1所述的封装方法，其特征在于，去除所述承载基板之后，还包括：在所述塑封层露出的再布线结构上键合FPC板。
CN201811604451.0A 2018-12-26 2018-12-26 摄像组件的封装方法 Active CN111370331B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811604451.0A CN111370331B (zh) 2018-12-26 2018-12-26 摄像组件的封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811604451.0A CN111370331B (zh) 2018-12-26 2018-12-26 摄像组件的封装方法

Publications (2)

Publication Number Publication Date
CN111370331A CN111370331A (zh) 2020-07-03
CN111370331B true CN111370331B (zh) 2023-04-18

Family

ID=71206385

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811604451.0A Active CN111370331B (zh) 2018-12-26 2018-12-26 摄像组件的封装方法

Country Status (1)

Country Link
CN (1) CN111370331B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627814B1 (en) * 2002-03-22 2003-09-30 David H. Stark Hermetically sealed micro-device package with window
TW200910584A (en) * 2007-08-24 2009-03-01 Xintec Inc Electronic device wafer level scale packages and fabrication methods thereof
CN103972113A (zh) * 2014-05-22 2014-08-06 南通富士通微电子股份有限公司 封装方法
CN107369695A (zh) * 2016-05-13 2017-11-21 精材科技股份有限公司 晶片封装体与其制造方法
CN107580170A (zh) * 2017-11-02 2018-01-12 信利光电股份有限公司 一种摄像头模组及其封装方法
CN107958882A (zh) * 2017-12-20 2018-04-24 苏州晶方半导体科技股份有限公司 芯片的封装结构及其制作方法
KR20180113885A (ko) * 2017-04-07 2018-10-17 삼성전기주식회사 팬-아웃 센서 패키지 및 이를 포함하는 광학방식 지문센서 모듈

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8890269B2 (en) * 2012-05-31 2014-11-18 Stmicroelectronics Pte Ltd. Optical sensor package with through vias

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627814B1 (en) * 2002-03-22 2003-09-30 David H. Stark Hermetically sealed micro-device package with window
TW200910584A (en) * 2007-08-24 2009-03-01 Xintec Inc Electronic device wafer level scale packages and fabrication methods thereof
CN103972113A (zh) * 2014-05-22 2014-08-06 南通富士通微电子股份有限公司 封装方法
CN107369695A (zh) * 2016-05-13 2017-11-21 精材科技股份有限公司 晶片封装体与其制造方法
KR20180113885A (ko) * 2017-04-07 2018-10-17 삼성전기주식회사 팬-아웃 센서 패키지 및 이를 포함하는 광학방식 지문센서 모듈
CN107580170A (zh) * 2017-11-02 2018-01-12 信利光电股份有限公司 一种摄像头模组及其封装方法
CN107958882A (zh) * 2017-12-20 2018-04-24 苏州晶方半导体科技股份有限公司 芯片的封装结构及其制作方法

Also Published As

Publication number Publication date
CN111370331A (zh) 2020-07-03

Similar Documents

Publication Publication Date Title
US7919410B2 (en) Packaging methods for imager devices
CN111199984B (zh) 摄像组件及其封装方法、镜头模组、电子设备
TWI614881B (zh) 感光模組及其製造方法
US11430825B2 (en) Image capturing assembly, lens module and electronic device
CN111200701B (zh) 摄像组件及其封装方法、镜头模组、电子设备
US20220045112A1 (en) Camera assembly, lens module, and electronic device
US20200161356A1 (en) Camera assembly and packaging method, lens module and electronic device
CN111371969B (zh) 摄像组件的封装方法
US11296141B2 (en) Image capturing assembly and packaging method thereof, lens module, and electronic device
US11171166B2 (en) Camera assembly and packaging method thereof, lens module, electronic device
CN111370332B (zh) 摄像组件的封装方法
CN111371970B (zh) 摄像组件的封装方法
CN111361071B (zh) 摄像组件的封装方法
CN111370331B (zh) 摄像组件的封装方法
TWI589016B (zh) 感光模組及其製造方法
CN111370431B (zh) 光电传感集成系统的封装方法
CN111361070B (zh) 摄像组件的封装方法
KR100673354B1 (ko) 반도체 촬상소자 패키지 및 그 제조방법
WO2020103213A1 (zh) 摄像组件及其封装方法、镜头模组、电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant