CN110164841B - 一种含空腔的多芯片扇出封装结构及其制作方法 - Google Patents

一种含空腔的多芯片扇出封装结构及其制作方法 Download PDF

Info

Publication number
CN110164841B
CN110164841B CN201910361447.4A CN201910361447A CN110164841B CN 110164841 B CN110164841 B CN 110164841B CN 201910361447 A CN201910361447 A CN 201910361447A CN 110164841 B CN110164841 B CN 110164841B
Authority
CN
China
Prior art keywords
carrier
chip
insulating layer
layer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910361447.4A
Other languages
English (en)
Other versions
CN110164841A (zh
Inventor
于大全
姜峰
王阳红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Yun Tian Semiconductor Technology Co ltd
Original Assignee
Xiamen Yun Tian Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Yun Tian Semiconductor Technology Co ltd filed Critical Xiamen Yun Tian Semiconductor Technology Co ltd
Priority to CN201910361447.4A priority Critical patent/CN110164841B/zh
Publication of CN110164841A publication Critical patent/CN110164841A/zh
Application granted granted Critical
Publication of CN110164841B publication Critical patent/CN110164841B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

一种含空腔的多芯片扇出封装结构及其制作方法，包括至少两芯片，芯片的第一表面设有焊盘和功能区；还包括第一载体、第二载体、填充层、金属再布线层、第一绝缘层、第二绝缘层和信号端口；该第一载体连结于第二载体第一表面且设有通孔；该芯片位于通孔内，其第二表面连结于第一载体第一表面；填充层覆盖于第一载体和芯片的第一表面且设置第一开口；该第一绝缘层覆盖于填充层表面以使功能区形成空腔并在焊盘处设置第二开口；该金属再布线层位于第一绝缘层的上表面且与焊盘电性连接；该第二绝缘层覆盖于第一绝缘层和金属再布线层表面，且设有第三开口；该信号端口位于第三开口处且与金属再布线层电性连接。本发明能提高封装可靠性，且体积小，降低成本。

Description

一种含空腔的多芯片扇出封装结构及其制作方法
技术领域
本发明涉及半导体封装领域，特别是一种含空腔的多芯片扇出封装结构及其制作方法。
背景技术
随着电子产品多功能化和小型化的潮流，尤其是智能手机、平板电脑、可穿戴设备等产品的发展，芯片功能变得越来越复杂，芯片尺寸越来越小，I/O数越来越多，Fan-in(扇入)封装已不能满足I/O扇出的要求。Fan-out(扇出)封装技术是对fan-in封装技术的补充，通过再构圆片的方式将芯片I/O端口引出。
fan-out工艺在2008年就开始应用，主要是英飞凌无线的eWLB(Embedded WaferLevel BGA)技术。随着工艺技术逐渐成熟，成本不断降低，同时加上芯片工艺的不断提升，其应用可能出现爆发性增长。目前主要的芯片扇出工艺流程如下：先制作一片临时键合载片，该载片需要在表面制作相应的特征图形；将芯片临时放置在临时键合载片上的特征图形位置；使用圆片级注塑工艺，将芯片填充到模塑料中；在芯片表面制作再布线；移除临时键合载片。其主要问题在于：需要在载片表面制作相应的特征图形(设置芯片放置区域)；使用临时键合工艺和设备；必须使用晶圆级注塑设备和工艺；必须使用拆键合设备和工艺。现有扇出工艺流程复杂，技术难度大，成本高，限制了其应用。
发明内容
本发明的主要目的在于克服现有技术中的上述缺陷，提出一种体积小、成本低、提高封装可靠性的含空腔的多芯片扇出封装结构及其制作方法。
本发明采用如下技术方案：
一种含空腔的多芯片扇出封装结构，包括至少两芯片，芯片的第一表面设有焊盘和功能区；其特征在于：还包括第一载体、第二载体、填充层、金属再布线层、第一绝缘层、第二绝缘层和信号端口；该第一载体连结于第二载体第一表面且开设有通孔；该芯片位于通孔内，其第二表面连结于第一载体第一表面；填充层覆盖于第一载体和芯片的第一表面并延伸至通孔内，且在焊盘和至少一功能区处分别设置第一开口；该第一绝缘层覆盖于填充层上表面以使功能区形成空腔并在焊盘处设置第二开口；该金属再布线层位于第一绝缘层的上表面且与焊盘电性连接；该第二绝缘层覆盖于第一绝缘层和金属再布线层表面，且设有第三开口；该信号端口位于第三开口处且与金属再布线层电性连接。
所述空腔高度＞1μm。
所述第一载体为玻璃或硅或陶瓷。
所述第二载体为玻璃或硅或陶瓷。
所述第一载体第二表面与所述第二载体第一表面之间、所述芯片第二表面和所述第二载体第一表面之间通过助粘剂连结。
所述填充层采用绝缘聚合物。
所述第一载体设有一通孔，该通孔设有至少两所述芯片。
所述第一载板设有至少两通孔，每个通孔设有至少一所述芯片。
所述信号端口为镍钯金、镍金、钛铜焊盘或者BGA焊球。
一种含空腔的多芯片扇出封装方法，其特征在于,包括如下步骤：
1)在第一载体上开设通孔，采用助粘剂将其连结至第二载体表面；
2)将至少两芯片放入通孔内，且采用助粘剂将其第二表面连结至第二载体第一表面；
3)制作填充层覆盖于第一载体和芯片第一表面并延伸至通孔内，且在焊盘和至少一功能区处分别设置第一开口；
4)在填充层表面制作第一绝缘层使该功能区形成空腔，且在焊盘处制作第二开口；
5)在第一绝缘层表面制作金属再布线层，该金属再布线层与焊盘电性连接；
6)制作第二绝缘层，覆盖于第一绝缘层和金属再布线层表面，且制作第三开口；
7)在第三开口处制作信号端口与金属再布线层电性连接，并将第二载体减薄。
由上述对本发明的描述可知，与现有技术相比，本发明具有如下有益效果：
1、本发明通过填充层在芯片的功能区形成空腔，可广泛适用于功能区需要空腔保护的多芯片集成的组件类别，提高封装可靠性，且体积小，降低了成本。
2、本发明在第一载体上设置贯穿通孔以放置芯片，该第一载体可采用玻璃或其他材料，其厚度只需与芯片厚度相同即可，最大程度的减少了整体厚度，形成的多芯片再布线结构紧凑，实现了超薄封装。
3、本发明的芯片通过助粘剂连结于第二载体表面，并采用填充层结构，将芯片包封以进一步定位芯片，防止其偏移，提高封装的可靠性。
4、本发明以玻璃为主体材料，相比硅基板等材料产品可靠性优异，适合高频应用，实现更优的电性能。
5、本发明避免了临时键合和拆键合复杂工艺，简化了工艺，降低了成本，适于实际生产应用。
附图说明
图1为本发明结构图；
图2至图4为本发明方法流程图；
其中：10、芯片，11、焊盘,20、第一载体，21、通孔，22、助粘剂，30、第二载体，40、填充层，42、第一绝缘层，43、空腔，44、第一开口，45、第二开口，50、金属再布线层、60、第二绝缘层，61、第三开口，70、信号端口。
具体实施方式
以下通过具体实施方式对本发明作进一步的描述。本发明的各附图仅为示意以更容易了解本发明，其具体比例可依照设计需求进行调整。文中所描述的图形中相对元件的上下关系，在本领域技术人员应能理解是指构件的相对位置而言，对应的，以元件在上一面为正面、在下一面为背面以便于理解，因此皆可以翻转而呈现相同的构件，此皆应同属本说明书所揭露的范围。
参照图1，一种含空腔的多芯片扇出封装结构，包括芯片10、第一载体20、第二载体30、填充层40、金属再布线层50、第一绝缘层42、第二绝缘层60和信号端口70等。该芯片10设有第一表面和第二表面，该第一表面设有焊盘11。芯片10的数量为至少两个，每个芯片10的第一表面还设有功能区，芯片可为滤波器，但不限于此。
第一载体20上开设有通孔21，第一载体20下表面通过助粘剂22连结于第二载体30第一表面。通孔21的数量为至少一个。该第一载体20可采用玻璃或硅或陶瓷，第二载体30为玻璃或硅或陶瓷。
该芯片10位于通孔21内，其第一表面朝上，第二表面通过助粘剂22连结于第二载体30的第一表面，实现固定芯片10。一个通孔21内的芯片10的数量为至少一个，芯片10与通孔21内壁之间、相邻芯片间均具有间隙。通孔21的直径根据芯片10的大小和数量确定。第一载体20的厚度可与芯片10厚度相等或略大。本发明可以在第一载体20上设置一通孔21，该通孔21内设有至少两个芯片10。或者在第一载板20上设置至少两通孔，每个通孔21设有至少一芯片10。
填充层40覆盖于第一载体20第一表面、芯片10第一表面并延伸至通孔21内，且填充层40在所有芯片10的焊盘处分别设置第一开口44，且在至少一个芯片的功能区设置第一开口44，该功能区的第一开口44可大于或等于焊盘11处的第一开口44。填充层40填充于芯片10的第一表面、第一载体20第一表面、通孔21与芯片10之间的间隙、相邻芯片10之间的间隙等，从而将第一载体20和芯片10包封以进一步定位芯片10，防止其偏移。该填充层40可为多层结构，可采用绝缘聚合物。
该第一绝缘层42覆盖于填充层40表面，其封闭功能区处的第一开口44形成空腔43并在焊盘处设置第二开口45，该空腔43高度＞1μm。
填充层40和第一绝缘层42在焊盘处的开口互相连通，两开口面积可小于或等于或大于焊盘11大小，两个开口直径可相等或不等。优选的，填充层40在焊盘处的第一开口直径小于焊盘11直径和第二开口45直径。
该金属再布线层50位于第一绝缘层42上表面的局部且延伸至第二开口45、第一开口44与焊盘11电性连接，该金属再布线层50设有外连区域。该第二绝缘层60覆盖于第一绝缘层42上表面和金属再布线层50表面的外露处，且在外连区域处设有第三开口61。该第三开口61的面积可大于或等于外连区域面积，该第一绝缘层覆42和第二绝缘层60材质可相同或不同，可采用绝缘聚合物。
该信号端口70位于第三开口61处且与金属再布线层50电性连接。该信号端口70可为镍钯金、镍金、钛铜焊盘或者BGA焊球。
参见图2至图4，本发明还提出一种含空腔的多芯片扇出封装方法，包括如下步骤：
1)在第一载体20上开设通孔21，采用助粘剂22将其第二表面连结至第二载体30第一表面。通孔21可通过激光打孔实现。
2)将芯片10放入通孔21内，将其第一表面朝上，第二表面通过助粘剂22连结至第二载体30第一表面。
3)制作填充层40覆盖于第一载体20第一表面、芯片10第一表面并延伸至通孔21内，且在焊盘和至少一功能区处分别制作第一开口44。可通过光刻显影在芯片10的功能区和焊盘11分别开口，从而露出功能区和焊盘11。
4)在填充层40表面制作第一绝缘层42，该第一绝缘层42封闭功能区的第一开口44形成空腔43，进行光刻显影在焊盘处开口构成第二开口45，露出焊盘11。
5)在第一绝缘层42表面制作金属再布线层50，该金属再布线层50延伸至第二开口45、第一开口44与焊盘11电性连接。
6)制作第二绝缘层60覆盖于第一绝缘层42和金属再布线层50表面，且在金属再布线层50的外连区域处制作第三开口61，露出外连区域。
7)在第三开口61处制作信号端口70与金属再布线层50电性连接，并将第二载体30减薄，厚度可根据需要设定，不作限定。
上述仅为本发明的具体实施方式，但本发明的设计构思并不局限于此，凡利用此构思对本发明进行非实质性的改动，均应属于侵犯本发明保护范围的行为。

Claims (10)

1.一种含空腔的多芯片扇出封装结构，包括至少两芯片，芯片的第一表面设有焊盘和功能区；其特征在于：还包括第一载体、第二载体、填充层、金属再布线层、第一绝缘层、第二绝缘层和信号端口；该第一载体连结于第二载体第一表面且开设有通孔；该芯片位于通孔内，其第二表面连结于第一载体第一表面；填充层覆盖于第一载体和芯片的第一表面并延伸至通孔内，且在焊盘和至少一功能区处分别设置第一开口；该第一绝缘层覆盖于填充层上表面以使该功能区形成空腔并在焊盘处设置第二开口；该金属再布线层位于第一绝缘层的上表面且与焊盘电性连接；该第二绝缘层覆盖于第一绝缘层和金属再布线层表面，且设有第三开口；该信号端口位于第三开口处且与金属再布线层电性连接。
2.如权利要求1所述的一种含空腔的多芯片扇出封装结构，其特征在于：所述空腔高度＞1μm。
3.如权利要求1所述的一种含空腔的多芯片扇出封装结构，其特征在于：所述第一载体为玻璃或硅或陶瓷。
4.如权利要求1所述的一种含空腔的多芯片扇出封装结构，其特征在于：所述第二载体为玻璃或硅或陶瓷。
5.如权利要求1所述的一种含空腔的多芯片扇出封装结构，其特征在于：所述第一载体第二表面与所述第二载体第一表面之间、所述芯片第二表面和所述第二载体第一表面之间通过助粘剂连结。
6.如权利要求1所述的一种含空腔的多芯片扇出封装结构，其特征在于：所述填充层采用绝缘聚合物。
7.如权利要求1所述的一种含空腔的多芯片扇出封装结构，其特征在于：所述第一载体设有一通孔，该通孔设有至少两所述芯片。
8.如权利要求1所述的一种含空腔的多芯片扇出封装结构，其特征在于：所述第一载板设有至少两通孔，每个通孔设有至少一所述芯片。
9.如权利要求1所述的一种含空腔的多芯片扇出封装结构，其特征在于：所述信号端口为镍钯金、镍金、钛铜焊盘或者BGA焊球。
10.一种含空腔的多芯片扇出封装方法，其特征在于,包括如下步骤：
1)在第一载体上开设通孔，采用助粘剂将其连结至第二载体表面；
2)将至少两芯片放入通孔内，且采用助粘剂将其第二表面连结至第二载体第一表面；
3)制作填充层覆盖于第一载体和芯片第一表面并延伸至通孔内，且在焊盘和至少一功能区处分别设置第一开口；
4)在填充层表面制作第一绝缘层使该功能区形成空腔，且在焊盘处制作第二开口；
5)在第一绝缘层表面制作金属再布线层，该金属再布线层与焊盘电性连接；
6)制作第二绝缘层，覆盖于第一绝缘层和金属再布线层表面，且制作第三开口；
7)在第三开口处制作信号端口与金属再布线层电性连接，并将第二载体减薄。
CN201910361447.4A 2019-04-30 2019-04-30 一种含空腔的多芯片扇出封装结构及其制作方法 Active CN110164841B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910361447.4A CN110164841B (zh) 2019-04-30 2019-04-30 一种含空腔的多芯片扇出封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910361447.4A CN110164841B (zh) 2019-04-30 2019-04-30 一种含空腔的多芯片扇出封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN110164841A CN110164841A (zh) 2019-08-23
CN110164841B true CN110164841B (zh) 2024-01-02

Family

ID=67633052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910361447.4A Active CN110164841B (zh) 2019-04-30 2019-04-30 一种含空腔的多芯片扇出封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN110164841B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111508857A (zh) * 2020-03-12 2020-08-07 浙江大学 一种扇出型芯片互联的制作方法
CN112366184A (zh) * 2020-09-14 2021-02-12 厦门云天半导体科技有限公司 一种滤波器的扇出封装结构及其封装方法
CN113451237B (zh) * 2021-07-01 2024-04-26 广东省科学院半导体研究所 扇出封装结构、扇出封装结构的制作方法及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105047652A (zh) * 2015-09-01 2015-11-11 华进半导体封装先导技术研发中心有限公司 半导体器件的封装结构及制作方法
CN107644861A (zh) * 2017-10-27 2018-01-30 无锡吉迈微电子有限公司 芯片再布线封装结构及其实现工艺
KR101942740B1 (ko) * 2017-10-19 2019-01-28 삼성전기 주식회사 팬-아웃 센서 패키지 및 이를 포함하는 광학방식 지문센서 모듈
WO2019027278A1 (ko) * 2017-08-04 2019-02-07 주식회사 네패스 칩 패키지 및 그 제조방법
CN209880595U (zh) * 2019-04-30 2019-12-31 厦门云天半导体科技有限公司 一种含空腔的多芯片扇出封装结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105047652A (zh) * 2015-09-01 2015-11-11 华进半导体封装先导技术研发中心有限公司 半导体器件的封装结构及制作方法
WO2019027278A1 (ko) * 2017-08-04 2019-02-07 주식회사 네패스 칩 패키지 및 그 제조방법
KR101942740B1 (ko) * 2017-10-19 2019-01-28 삼성전기 주식회사 팬-아웃 센서 패키지 및 이를 포함하는 광학방식 지문센서 모듈
CN107644861A (zh) * 2017-10-27 2018-01-30 无锡吉迈微电子有限公司 芯片再布线封装结构及其实现工艺
CN209880595U (zh) * 2019-04-30 2019-12-31 厦门云天半导体科技有限公司 一种含空腔的多芯片扇出封装结构

Also Published As

Publication number Publication date
CN110164841A (zh) 2019-08-23

Similar Documents

Publication Publication Date Title
US20180182727A1 (en) Embedded silicon substrate fan-out type packaging structure and manufacturing method therefor
US7378297B2 (en) Methods of bonding two semiconductor devices
CN108962876B (zh) Pop结构及其形成方法
US7326592B2 (en) Stacked die package
TWI497621B (zh) 準晶片尺寸封裝積體製程
CN110164841B (zh) 一种含空腔的多芯片扇出封装结构及其制作方法
US20030230801A1 (en) Semiconductor device assemblies and packages including multiple semiconductor devices and methods
JPH11220077A (ja) 半導体装置および半導体装置の製造方法
JP2008277570A (ja) 半導体装置及びその製造方法
EP3147942B1 (en) Semiconductor package, semiconductor device using the same and manufacturing method thereof
US20160293575A1 (en) System-in-package and fabrication method thereof
KR100521279B1 (ko) 적층 칩 패키지
EP3151275A2 (en) System-in-package and fabrication method thereof
CN108389850A (zh) 三维系统级封装结构及其封装方法
CN207743214U (zh) 多芯片并排式封装结构
US10515883B2 (en) 3D system-level packaging methods and structures
CN209880595U (zh) 一种含空腔的多芯片扇出封装结构
CN112185903A (zh) 电子封装件及其制法
CN103208471A (zh) 多芯片封装体
CN109920773A (zh) 一种基于玻璃的芯片再布线封装结构及其制作方法
US11227814B2 (en) Three-dimensional semiconductor package with partially overlapping chips and manufacturing method thereof
CN209658166U (zh) 基于玻璃的芯片再布线封装结构
TWM537303U (zh) ３ｄ多晶片模組封裝結構（二）
EP1732127B1 (en) Method for bonding and device manufactured according to such method
CN209880581U (zh) 一种基于玻璃通孔的芯片扇出封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant