CN112103263A - 集成电路接地孔和信号连接压点的引出制备方法及结构 - Google Patents
集成电路接地孔和信号连接压点的引出制备方法及结构 Download PDFInfo
- Publication number
- CN112103263A CN112103263A CN202010870968.5A CN202010870968A CN112103263A CN 112103263 A CN112103263 A CN 112103263A CN 202010870968 A CN202010870968 A CN 202010870968A CN 112103263 A CN112103263 A CN 112103263A
- Authority
- CN
- China
- Prior art keywords
- layer
- pressure point
- bcb
- signal connection
- preparing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 239000010410 layer Substances 0.000 claims abstract description 163
- 229910000679 solder Inorganic materials 0.000 claims abstract description 34
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 33
- 238000005530 etching Methods 0.000 claims abstract description 30
- 239000011241 protective layer Substances 0.000 claims abstract description 19
- 238000009713 electroplating Methods 0.000 claims abstract description 17
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 230000001681 protective effect Effects 0.000 claims abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000007747 plating Methods 0.000 claims description 4
- 229910052681 coesite Inorganic materials 0.000 claims description 3
- 229910052906 cristobalite Inorganic materials 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 238000010992 reflux Methods 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229910052682 stishovite Inorganic materials 0.000 claims description 3
- 229910052905 tridymite Inorganic materials 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims description 2
- 238000000605 extraction Methods 0.000 claims 2
- 238000005516 engineering process Methods 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000004100 electronic packaging Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Abstract
本发明适用于半导体技术领域，提供了一种集成电路接地孔和信号连接压点的引出制备方法及结构，该方法包括：通过在完成正面工艺的圆片上表面制备BCB层，刻蚀BCB层，露出接地孔压点和信号连接压点；在刻蚀BCB层后的圆片上表面制备电镀层；在电镀层上淀积保护层，并刻蚀掉锡球凸点位置对应的保护层区域内的保护介质；在锡球凸点位置上制备UBM层，并在UBM层上制备锡球，从而可以达到将接地孔压点和信号连接压点从芯片表面引出的目的，并制备凸点锡球，从而满足倒装焊技术使用要求，与传统GaAs芯片接地孔布局形式相比，本实施例从上表面引出接地孔的方式更加灵活、使用性更强，从而可以在高密度电子封装领域上得以应用。
Description
技术领域
本发明属于半导体技术领域，尤其涉及一种集成电路接地孔和信号连接压点的引出制备方法及结构。
背景技术
倒装焊技术，又称为倒扣焊技术，是指IC芯片面朝下与其它芯片、封装外壳或布线基板等直接互连的一种技术。由于倒装焊技术使芯片和封装间通过焊球连接，省去了引线连接，在芯片和封装间形成最短的连接通路，从而更好的迎合了微电子封装技术追求的更高密度、更小尺寸、更快处理速度、更高可靠性和更经济的发展趋势。
GaAs集成电路以优异的芯片性能在电子产品中获得更多青睐，然而目前的GaAs芯片的接地孔和信号连接压点的结构形式，导致在倒装焊等高密度电子封装应用上增加了难度。
发明内容
有鉴于此，本发明实施例提供了一种集成电路接地孔和信号连接压点的引出制备方法及结构，旨在解决现有技术中GaAs芯片的接地孔和信号连接压点的结构形式，封装难度增加大的问题。
为实现上述目的，本发明实施例的第一方面提供了一种集成电路接地孔和信号连接压点的引出制备方法，包括：
在完成正面工艺的圆片上表面制备BCB层，所述圆片上表面包括接地孔压点和信号连接压点；
刻蚀所述BCB层，露出所述接地孔压点和所述信号连接压点；
在刻蚀所述BCB层后的圆片上表面制备电镀层；
在所述电镀层上淀积保护层，并刻蚀掉锡球凸点位置对应的保护层区域内的保护介质；
在所述锡球凸点位置上制备UBM层，并在所述UBM层上制备锡球。
作为本申请另一实施例，所述在完成正面工艺的圆片上表面制备BCB层，包括：
在完成正面工艺的圆片上表面涂覆BCB形成BCB层，并固化所述BCB层；
在固化的BCB层上淀积掩膜介质形成掩膜层；
采用干法刻蚀方式刻蚀所述掩膜层，刻蚀掉所述接地孔压点和所述信号连接压点分别对应的掩膜层区域内的掩膜介质。
作为本申请另一实施例，所述刻蚀所述BCB层，包括：
采用所述掩膜层直接刻蚀所述BCB层；
在所述刻蚀所述BCB层之后，还包括：
采用BOE将掩膜层剩余的掩膜介质去掉。
作为本申请另一实施例，所述BCB层的厚度为21μm～22μm。
作为本申请另一实施例，所述掩膜介质为SiO2。
作为本申请另一实施例，所述在刻蚀所述BCB层后的圆片上表面制备电镀层，包括：
在刻蚀所述BCB层后的圆片上涂光刻胶，曝光显影后通过溅射及电镀工艺制备电镀层；所述曝光显影后光刻胶覆盖区域为圆片上电镀层的区域之间的隔离区域；
去除剩余的光刻胶。
作为本申请另一实施例，所述电镀层采用的材料为Au；
所述保护层对应的保护介质为氮化硅。
作为本申请另一实施例，所述在所述锡球凸点位置上制备UBM层，并在所述UBM层上制备锡球，包括：
在刻蚀氮化硅层后的圆片上表面溅射UBM层；
在所述UBM层上涂光刻胶，曝光显影后刻蚀掉除所述锡球凸点位置之外的UBM层对应的金属；
在所述锡球凸点位置对应的UBM层上电镀锡柱；
去除剩余的光刻胶；
对圆片加温，使所述锡柱形成锡球。
作为本申请另一实施例，所述锡柱的高度为40μm～55μm；
所述对圆片加温，使所述锡柱形成锡球，包括：
对圆片加温到300℃，并持续2min，使所述锡柱熔化并回流形成锡球。
本发明实施例的第二方面提供了一种集成电路接地孔和信号连接压点的引出结构，包括：
在衬底上设置接地孔压点和信号连接压点；所述衬底上表面的裸露区域、所述接地孔压点的第一预设区域和所述信号连接压点的第一预设区域上设置预设厚度的BCB，在所述BCB上表面的第一预设区域、所述接地孔压点的第二预设区域和所述信号连接压点的第二预设区域设置电镀层，在所述电镀层上表面的第一预设区域以及所述BCB上表面的第二预设区域设置保护层，在所述电镀层上表面的第二预设区域设置UBM层，在所述UBM层设置锡球；
其中，所述接地孔压点的第一预设区域和所述接地孔压点的第二预设区域构成所述接地孔压点的完整上表面，所述信号连接压点的第一预设区域和所述信号连接压点的第二预设区域构成所述信号连接压点的完整上表面，所述BCB上表面的第一预设区域和所述BCB上表面的第二预设区域构成所述BCB的完整上表面，所述电镀层上表面的第一预设区域和所述电镀层上表面的第二预设区域构成所述电镀层的完整上表面。
本发明实施例与现有技术相比存在的有益效果是：与现有技术相比，本发明通过在完成正面工艺的圆片上表面制备BCB层，刻蚀所述BCB层，露出所述接地孔压点和所述信号连接压点；在刻蚀所述BCB层后的圆片上表面制备电镀层；在所述电镀层上淀积保护层，并刻蚀掉锡球凸点位置对应的保护层区域内的保护介质；在所述锡球凸点位置上制备UBM层，并在所述UBM层上制备锡球，从而可以达到将接地孔压点和信号连接压点从芯片表面引出的目的，并制备凸点锡球，从而满足倒装焊技术使用要求，与传统GaAs芯片接地孔布局形式相比，本实施例从上表面引出接地孔的方式更加灵活、使用性更强，从而可以在高密度电子封装领域上得以应用。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的集成电路接地孔和信号连接压点的引出制备方法的实现流程示意图；
图2是本发明实施例提供的完成正面工艺的圆片的示意图；
图3是本发明实施例提供的涂覆BCB后结构的示意图；
图4是本发明实施例提供的BCB层刻蚀完成示意图；
图5是本发明实施例提供的电镀层的示意图；
图6是本发明实施例提供的氮化硅层的示意图；
图7是本发明实施例提供的锡球示意图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。
为了说明本发明所述的技术方案，下面通过具体实施例来进行说明。
图1为本发明实施例提供的集成电路接地孔和信号连接压点的引出制备方法的实现流程示意图，详述如下。
步骤101，在完成正面工艺的圆片上表面制备BCB层，所述圆片上表面包括接地孔压点和信号连接压点。
如图2所示的完成正面工艺的圆片，其中，1所在区域表示GaAs，2所在区域表示接地孔压点，3所在区域表示信号连接压点。
可选的，如图3所示，本步骤中在完成正面工艺的圆片上表面涂覆BCB形成BCB层，并固化所述BCB层；在固化的BCB层上淀积掩膜介质形成掩膜层；采用干法刻蚀方式刻蚀所述掩膜层，刻蚀掉所述接地孔压点和所述信号连接压点分别对应的掩膜层区域内的掩膜介质。
可选的，涂覆BCB层时，在裸露的GaAs的表面、接地孔压点、信号连接压点表面上全涂，BCB层的厚度可以为21μm～22μm。
可选的，掩膜层采用的掩膜介质可以为SiO2。
刻蚀掩膜层时，首先在掩膜层上涂覆光刻胶，然后曝光、显影后，露出接地孔压点和所述信号连接压点分别对应的掩膜层区域，采用干法刻蚀的工艺刻蚀掉所述接地孔压点和所述信号连接压点分别对应的掩膜层区域内的掩膜介质。
步骤102，刻蚀所述BCB层，露出所述接地孔压点和所述信号连接压点。
在刻蚀BCB层时，采用所述掩膜层直接刻蚀所述BCB层，露出所述接地孔压点和所述信号连接压点。
可选的，在所述刻蚀所述BCB层之后，还包括：采用BOE将掩膜层剩余的掩膜介质去掉。如图4所示，BCB层刻蚀完成示意图。
步骤103，在刻蚀所述BCB层后的圆片上表面制备电镀层。
本步骤为制备通过BCB制备上下金属互连区域，如图5所示的电镀层。
可选的，本步骤可以包括：在刻蚀所述BCB层后的圆片上涂光刻胶，曝光显影后通过溅射及电镀工艺制备电镀层；所述曝光显影后光刻胶覆盖区域为圆片上电镀层的区域之间的隔离区域；去除剩余的光刻胶。可选的，若电镀层有多余的金属，则也需要去除干净。
可选的，电镀层采用的材料为Au。图5中6对应区域为电镀层，接地孔压点和信号连接压点通过电镀层引出。
步骤104，在在所述电镀层上淀积保护层，并刻蚀掉锡球凸点位置对应的保护层区域内的保护介质。
可选的，本步骤中采用氮化硅层作为保护介质，制备保护层。首先在电镀层上淀积氮化硅层，在氮化硅层上进行光刻显影，显影区域为锡球凸点位置对应区域，然后采用干法刻蚀工艺刻蚀锡球凸点位置对应的氮化硅层，得到图6所示的氮化硅层，图6中7所示区域为氮化硅层。
步骤105，在所述锡球凸点位置上制备UBM层，并在所述UBM层上制备锡球。
可选的，本步骤可以包括：在刻蚀氮化硅层后的圆片上表面溅射UBM层；在所述UBM层上涂光刻胶，曝光显影后刻蚀掉除所述锡球凸点位置之外的UBM层对应的金属；在所述锡球凸点位置对应的UBM层上电镀锡柱；去除剩余的光刻胶；对圆片加温，使所述锡柱形成锡球。
可选的，这里锡球凸点位置可以根据实际情况进行设置，这样可以将压点进行重排，方便制备锡球。
可选的，在去除剩余的光刻胶后，若圆片上有多余的UBM金属，也需要去除干净。
可选的，所述锡柱的高度可以为40μm～55μm，以保证可以形成锡球。
可选的，所述对圆片加温，使所述锡柱形成锡球，包括：对圆片加温到300℃，并持续2min，使所述锡柱熔化并回流形成锡球。如图7所示的锡球示意图，图7中8对应区域为UBM层，9对应区域为制备得到的锡球。
上述集成电路接地孔和信号连接压点的引出制备方法，通过在完成正面工艺的圆片上表面制备BCB层，刻蚀所述BCB层，露出所述接地孔压点和所述信号连接压点；在刻蚀所述BCB层后的圆片上表面制备电镀层；在所述电镀层上淀积保护层，并刻蚀掉锡球凸点位置对应的保护层区域内的保护介质；在所述锡球凸点位置上制备UBM层，并在所述UBM层上制备锡球，从而可以达到将接地孔压点和信号连接压点从芯片表面引出的目的，并制备凸点锡球，从而满足倒装焊技术使用要求，与传统GaAs芯片接地孔布局形式相比，本实施例从上表面引出接地孔的方式更加灵活、使用性更强，从而可以在高密度电子封装领域上得以应用。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
如图7所示，本发明实施例还提供一种集成电路接地孔和信号连接压点的引出结构，详述如下。
在衬底上设置接地孔压点和信号连接压点；所述衬底上表面的裸露区域、所述接地孔压点的第一预设区域和所述信号连接压点的第一预设区域上设置预设厚度的BCB，在所述BCB上表面的第一预设区域、所述接地孔压点的第二预设区域和所述信号连接压点的第二预设区域设置电镀层，在所述电镀层上表面的第一预设区域以及所述BCB上表面的第二预设区域设置保护层，在所述电镀层上表面的第二预设区域设置UBM层，在所述UBM层设置锡球；
其中，所述接地孔压点的第一预设区域和所述接地孔压点的第二预设区域构成所述接地孔压点的完整上表面；所述信号连接压点的第一预设区域和所述信号连接压点的第二预设区域构成所述信号连接压点的完整上表面，所述BCB上表面的第一预设区域和所述BCB上表面的第二预设区域构成所述BCB的完整上表面，所述电镀层上表面的第一预设区域和所述电镀层上表面的第二预设区域构成所述电镀层的完整上表面。
可选的，所述接地孔压点的第二预设区域即为本实施例提供的集成电路的引出的接地孔对应区域。所述信号连接压点的第二预设区域即为本实施例提供的集成电路的引出的信号连接压点对应区域。
可选的，BCB的厚度可以为21μm～22μm。
所述电镀层采用的材料为Au；所述保护层对应的保护介质为氮化硅。
上述集成电路接地孔和信号连接压点的引出结构，通过将接地孔压点和信号连接压点从芯片表面引出，并制备凸点锡球，从而满足倒装焊技术使用要求，与传统GaAs芯片接地孔布局形式相比，本实施例从上表面引出接地孔的方式更加灵活、使用性更强，从而可以在高密度电子封装领域上得以应用。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。
Claims (10)
1.一种集成电路接地孔和信号连接压点的引出制备方法，其特征在于，包括：
在完成正面工艺的圆片上表面制备BCB层，所述圆片上表面包括接地孔压点和信号连接压点；
刻蚀所述BCB层，露出所述接地孔压点和所述信号连接压点；
在刻蚀所述BCB层后的圆片上表面制备电镀层；
在所述电镀层上淀积保护层，并刻蚀掉锡球凸点位置对应的保护层区域内的保护介质；
在所述锡球凸点位置上制备UBM层，并在所述UBM层上制备锡球。
2.如权利要求1所述的集成电路接地孔和信号连接压点的引出制备方法，其特征在于，所述在完成正面工艺的圆片上表面制备BCB层，包括：
在完成正面工艺的圆片上表面涂覆BCB形成BCB层，并固化所述BCB层；
在固化的BCB层上淀积掩膜介质形成掩膜层；
采用干法刻蚀方式刻蚀所述掩膜层，刻蚀掉所述接地孔压点和所述信号连接压点分别对应的掩膜层区域内的掩膜介质。
3.如权利要求2所述的集成电路接地孔和信号连接压点的引出制备方法，其特征在于，所述刻蚀所述BCB层，包括：
采用所述掩膜层直接刻蚀所述BCB层；
在所述刻蚀所述BCB层之后，还包括：
采用BOE将掩膜层剩余的掩膜介质去掉。
4.如权利要求1-3中任一项所述的集成电路接地孔和信号连接压点的引出制备方法，其特征在于，所述BCB层的厚度为21μm～22μm。
5.如权利要求2或3所述的集成电路接地孔和信号连接压点的引出制备方法，其特征在于，所述掩膜介质为SiO2。
6.如权利要求1-3中任一项所述的集成电路接地孔和信号连接压点的引出制备方法，其特征在于，所述在刻蚀所述BCB层后的圆片上表面制备电镀层，包括：
在刻蚀所述BCB层后的圆片上涂光刻胶，曝光显影后通过溅射及电镀工艺制备电镀层；所述曝光显影后光刻胶覆盖区域为圆片上电镀层的区域之间的隔离区域；
去除剩余的光刻胶。
7.如权利要求1所述的集成电路接地孔和信号连接压点的引出制备方法，其特征在于，所述电镀层采用的材料为Au；
所述保护层对应的保护介质为氮化硅。
8.如权利要求1-3中任一项所述的集成电路接地孔和信号连接压点的引出制备方法，其特征在于，所述在所述锡球凸点位置上制备UBM层，并在所述UBM层上制备锡球，包括：
在刻蚀氮化硅层后的圆片上表面溅射UBM层；
在所述UBM层上涂光刻胶，曝光显影后刻蚀掉除所述锡球凸点位置之外的UBM层对应的金属；
在所述锡球凸点位置对应的UBM层上电镀锡柱；
去除剩余的光刻胶；
对圆片加温，使所述锡柱形成锡球。
9.如权利要求8所述的集成电路接地孔和信号连接压点的引出制备方法，其特征在于，所述锡柱的高度为40μm～55μm；
所述对圆片加温，使所述锡柱形成锡球，包括：
对圆片加温到300℃，并持续2min，使所述锡柱熔化并回流形成锡球。
10.一种集成电路接地孔和信号连接压点的引出结构，其特征在于，包括：
在衬底上设置接地孔压点和信号连接压点；所述衬底上表面的裸露区域、所述接地孔压点的第一预设区域和所述信号连接压点的第一预设区域上设置预设厚度的BCB，在所述BCB上表面的第一预设区域、所述接地孔压点的第二预设区域和所述信号连接压点的第二预设区域设置电镀层，在所述电镀层上表面的第一预设区域以及所述BCB上表面的第二预设区域设置保护层，在所述电镀层上表面的第二预设区域设置UBM层，在所述UBM层设置锡球；
其中，所述接地孔压点的第一预设区域和所述接地孔压点的第二预设区域构成所述接地孔压点的完整上表面，所述信号连接压点的第一预设区域和所述信号连接压点的第二预设区域构成所述信号连接压点的完整上表面，所述BCB上表面的第一预设区域和所述BCB上表面的第二预设区域构成所述BCB的完整上表面，所述电镀层上表面的第一预设区域和所述电镀层上表面的第二预设区域构成所述电镀层的完整上表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010870968.5A CN112103263A (zh) | 2020-08-26 | 2020-08-26 | 集成电路接地孔和信号连接压点的引出制备方法及结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010870968.5A CN112103263A (zh) | 2020-08-26 | 2020-08-26 | 集成电路接地孔和信号连接压点的引出制备方法及结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112103263A true CN112103263A (zh) | 2020-12-18 |
Family
ID=73756669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010870968.5A Pending CN112103263A (zh) | 2020-08-26 | 2020-08-26 | 集成电路接地孔和信号连接压点的引出制备方法及结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112103263A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1236190A (zh) * | 1998-04-28 | 1999-11-24 | 新日本无线株式会社 | 耿氏二极管、非辐射性介质波导耿氏振荡器及其制造方法和其安装结构 |
| CN103325692A (zh) * | 2013-05-29 | 2013-09-25 | 南通富士通微电子股份有限公司 | 半导体器件扇出倒装芯片封装结构的制作方法 |
| CN103855173A (zh) * | 2012-12-05 | 2014-06-11 | 中国科学院上海微系统与信息技术研究所 | 一种图像传感器的圆片级封装方法及封装结构 |
| CN105047652A (zh) * | 2015-09-01 | 2015-11-11 | 华进半导体封装先导技术研发中心有限公司 | 半导体器件的封装结构及制作方法 |
| CN105140191A (zh) * | 2015-09-17 | 2015-12-09 | 中芯长电半导体（江阴）有限公司 | 一种封装结构及再分布引线层的制作方法 |
| CN109346405A (zh) * | 2018-11-23 | 2019-02-15 | 江苏新广联半导体有限公司 | 一种GaN基SBD倒装芯片的制备方法 |
-
2020
- 2020-08-26 CN CN202010870968.5A patent/CN112103263A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1236190A (zh) * | 1998-04-28 | 1999-11-24 | 新日本无线株式会社 | 耿氏二极管、非辐射性介质波导耿氏振荡器及其制造方法和其安装结构 |
| CN103855173A (zh) * | 2012-12-05 | 2014-06-11 | 中国科学院上海微系统与信息技术研究所 | 一种图像传感器的圆片级封装方法及封装结构 |
| CN103325692A (zh) * | 2013-05-29 | 2013-09-25 | 南通富士通微电子股份有限公司 | 半导体器件扇出倒装芯片封装结构的制作方法 |
| CN105047652A (zh) * | 2015-09-01 | 2015-11-11 | 华进半导体封装先导技术研发中心有限公司 | 半导体器件的封装结构及制作方法 |
| CN105140191A (zh) * | 2015-09-17 | 2015-12-09 | 中芯长电半导体（江阴）有限公司 | 一种封装结构及再分布引线层的制作方法 |
| CN109346405A (zh) * | 2018-11-23 | 2019-02-15 | 江苏新广联半导体有限公司 | 一种GaN基SBD倒装芯片的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108231601B (zh) | 半导体装置及其制造方法 | |
| US9728496B2 (en) | Packaged semiconductor devices and packaging devices and methods | |
| TWI467668B (zh) | 封裝的半導體裝置、用於半導體裝置的封裝體及半導體裝置封裝方法 | |
| US8823180B2 (en) | Package on package devices and methods of packaging semiconductor dies | |
| JP4131595B2 (ja) | 半導体装置の製造方法 | |
| EP2229694B1 (en) | Semiconductor chip under-bump metallization structure and manufacturing method thereof | |
| CN113140519A (zh) | 采用模制中介层的晶圆级封装 | |
| US20080067677A1 (en) | Structure and manufacturing method of a chip scale package | |
| WO2017041519A1 (zh) | 一种芯片封装方法 | |
| TW201739008A (zh) | 半導體元件、半導體封裝及其製造方法 | |
| CN105789062A (zh) | 封装件结构及其形成方法 | |
| WO2017024794A1 (zh) | 晶圆级芯片封装方法 | |
| CN105895596A (zh) | 通过调整PoP封装件中的开口尺寸来减少裂痕 | |
| WO2017024847A1 (zh) | 晶圆级芯片封装方法 | |
| US10074628B2 (en) | System-in-package and fabrication method thereof | |
| TW201347052A (zh) | 形成低輪廓的嵌入式晶圓級球柵陣列模製的雷射封裝之半導體裝置及方法 | |
| TWI622153B (zh) | 系統級封裝及用於製造系統級封裝的方法 | |
| KR20140012689A (ko) | 지지 터미널 패드를 갖는 반도체 칩 | |
| WO2020238914A1 (zh) | 一种高密度线路嵌入转移的扇出型封装结构及其制作方法 | |
| US7906424B2 (en) | Conductor bump method and apparatus | |
| US20060163729A1 (en) | Structure and manufacturing method of a chip scale package | |
| CN112103263A (zh) | 集成电路接地孔和信号连接压点的引出制备方法及结构 | |
| US11735564B2 (en) | Three-dimensional chip packaging structure and method thereof | |
| CN210640243U (zh) | 超高密度多芯片模组的三维扇出型封装结构 | |
| JP2000164617A (ja) | チップサイズパッケージおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201218 |
|
| RJ01 | Rejection of invention patent application after publication |