KR20230009754A - 음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지 - Google Patents

음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지 Download PDF

Info

Publication number
KR20230009754A
KR20230009754A KR1020210090542A KR20210090542A KR20230009754A KR 20230009754 A KR20230009754 A KR 20230009754A KR 1020210090542 A KR1020210090542 A KR 1020210090542A KR 20210090542 A KR20210090542 A KR 20210090542A KR 20230009754 A KR20230009754 A KR 20230009754A
Authority
KR
South Korea
Prior art keywords
substrate
package
package housing
semiconductor
intaglio
Prior art date
Application number
KR1020210090542A
Other languages
English (en)
Other versions
KR102510878B1 (ko
Inventor
최윤화
염유진
Original Assignee
제엠제코(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제엠제코(주) filed Critical 제엠제코(주)
Priority to KR1020210090542A priority Critical patent/KR102510878B1/ko
Priority to CN202210544193.1A priority patent/CN115602634A/zh
Priority to US17/848,390 priority patent/US20230011694A1/en
Publication of KR20230009754A publication Critical patent/KR20230009754A/ko
Application granted granted Critical
Publication of KR102510878B1 publication Critical patent/KR102510878B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16052—Shape in top view
    • H01L2224/16055—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16196—Cap forming a cavity, e.g. being a curved metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/1631—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/16315—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/1632—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은, 한 개 이상의 반도체칩(110)이 탑재된 한 개 이상의 기판(121,122), 기판(121,122)과 전기적으로 연결되는 한 개 이상의 터미널 리드(130), 반도체칩(110)과 기판(121,122) 또는 터미널 리드(130)를 연결하는 전기적 연결부재, 반도체칩(110)과 전기적 연결부재와 한 개 이상의 기판(121,122)을 감싸는 패키지 하우징(150), 패키지 하우징(150)과 동일 소재로 이루어지고, 기판(121,122)의 노출면(A)보다 일정 높이로 높게 형성되고, 기판(121,122)의 노출면(A) 상에 위치하거나 기판(121,122)의 노출면(A)의 적어도 일부를 덮도록 형성되는, 한 개 이상의 스토퍼(160), 및 반도체칩(110)으로부터의 발열을 전달하여 방열하는 한 개 이상의 히트 싱크(170)를 포함하고, 한 개 이상의 기판(121,122)의 노출면(A)의 적어도 일부는 패키지 하우징(150)의 상면 또는 하면 또는 상하면에 형성되고, 한 개 이상의 기판(121,122)의 노출면(A)과 히트 싱크(170)는 열전달 접합부재(171)를 개재하여 접합되어, 열전달 접합부재(171)의 전체 두께를 일정하게 유지할 수 있는, 음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지 및 이의 제조방법을 개시한다.

Description

음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지 및 이의 제조방법{SEMICONDUCTOR HAVING PACKAGE HOUSING ENGRAVED SURFACE PATTERN AND METHOD OF FABRICATING THE SAME}
본 발명은 레이저에 의해 음각 가공된 스토퍼를 통해 히트 싱크와의 접합 및 열전달을 위한 열전달 접합부재의 두께를 조정할 수 있고, 일정하게 유지하여 박리 현상을 억제하고 열전달 효율을 향상시킬 수 있는, 음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지 및 이의 제조방법에 관한 것이다.
주지하는 바와 같이, 전기 및 전자 부품, 특히 반도체 부품은 작동시 열을 발생시키므로 히트 싱크에 의해 과열을 방지하여 성능을 유지하도록 한다.
특히 고전력 응용분야에 적용되는 반도체 부품은 냉각제를 순환시키는 히트 싱크에 의해 과열을 방지하는데, 히트 싱크에는 순환하는 냉각제와 접촉하는 쿨링파트부재를 삽입하여 반도체 부품으로부터 쿨링파트부재로 전도된 열을 냉각하기도 한다.
한편, 도 1은 종래기술에 의한 반도체 패키지의 단면구조를 도시한 것으로, 이를 참조하면, 하부 몰딩 금형(미도시)과 상부 몰딩 금형(미도시)에 의해 하부기판(21)과 상부기판(22)을 커버하도록 봉지재를 몰딩하여 패키지 하우징(30)을 형성하는데, 몰딩 금형의 오차로 인해 봉지재의 오버 몰딩(over molding)이 발생한다.
접착제(40)를 개재하여 히트 싱크(50)를 하부기판(21) 또는 상부기판(22)의 노출면(A)에 접합하기 위해서는, 그라인딩 휠(grinding wheel)(11)에 의해 하부기판(21) 또는 상부기판(22) 상부의 오버 몰딩된 봉지재를 제거해야 한다.
하지만, 이와 같이 그라인딩 휠에 의해 봉지재를 제거하는 경우에, 봉지재의 소모량이 증가하고, 그라인딩 휠에 의한 봉지재 그라인딩시에 기판을 구성하는 금속층이 깎여 나가 세라믹 등의 절연층에 크랙이 발생할 수 있고, 크랙을 방지하기 위해 금속층의 두께를 두껍게 하면 비용이 상승하는 문제점이 있고, 그라인딩에 의한 금속 파티클이 봉지재 사이에 잔류하여 절연전압에 문제를 일으킬 가능성이 있고, 반도체 패키지에 가해지는 스트레스로 인해 층간 박리(delamination) 현상이 발생하는 문제점이 있다.
또한, 히트 싱크와의 접합을 위한 접착제의 도포시에 기판 표면과 봉지재 사이에 단차가 없어서 접착제의 두께, 특히 접착제의 양 끝단에서 두께를 일정하게 유지할 수 없어서, 열전도 효율이 저하되고 박리 현상이 발생하는 문제점이 있다.
한국 등록특허공보 제10-2231769호(고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법, 2021.04.01. 공고) 한국 등록특허공보 제10-1239117호(전력 반도체 패키지 및 그 제조방법, 2013.03.06. 공고) 한국 등록특허공보 제10-2172689호(반도체 패키지 및 그 제조방법, 2020.11.02. 공고)
본 발명의 사상이 이루고자 하는 기술적 과제는, 레이저에 의해 음각 가공된 스토퍼를 통해 히트 싱크와의 접합 및 열전달을 위한 열전달 접합부재의 두께를 조정할 수 있고, 일정하게 유지하여 박리 현상을 억제하고 열전달 효율을 향상시킬 수 있는, 음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지 및 이의 제조방법을 제공하는 데 있다.
전술한 목적을 달성하고자, 본 발명의 일 실시예는, 한 개 이상의 반도체칩이 탑재된 한 개 이상의 기판; 상기 기판과 전기적으로 연결되는 한 개 이상의 터미널 리드; 상기 반도체칩과 상기 기판 또는 상기 터미널 리드를 연결하는 전기적 연결부재; 상기 반도체칩과 상기 전기적 연결부재와 상기 한 개 이상의 기판을 감싸는 패키지 하우징; 상기 패키지 하우징과 동일 소재로 이루어지고, 상기 기판의 노출면보다 일정 높이로 높게 형성되고, 상기 기판의 노출면 상에 위치하거나 상기 기판의 노출면의 적어도 일부를 덮도록 형성되는, 한 개 이상의 스토퍼; 및 상기 반도체칩으로부터의 발열을 전달하여 방열하는 한 개 이상의 히트 싱크;를 포함하고, 상기 한 개 이상의 기판의 노출면의 적어도 일부는 상기 패키지 하우징의 상면 또는 하면 또는 상하면에 형성되고, 상기 한 개 이상의 기판의 노출면과 상기 히트 싱크는 열전달 접합부재를 개재하여 접합되는, 음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지를 제공한다.
본 발명의 다른 실시예는, 한 개 이상의 반도체칩이 탑재된 한 개 이상의 기판; 상기 기판과 전기적으로 연결되는 한 개 이상의 터미널 리드; 상기 반도체칩과 상기 기판 또는 상기 터미널 리드를 연결하는 전기적 연결부재; 상기 반도체칩과 상기 전기적 연결부재와 상기 한 개 이상의 기판을 감싸는 패키지 하우징; 상기 패키지 하우징과 동일 소재로 이루어지고, 상기 기판의 노출면보다 일정 높이로 높게 형성되고, 상기 기판의 노출면과 중첩되지 않도록 형성되는, 한 개 이상의 스토퍼; 및 상기 반도체칩으로부터의 발열을 전달하여 방열하는 한 개 이상의 히트 싱크;를 포함하고, 상기 한 개 이상의 기판의 노출면의 적어도 일부는 상기 패키지 하우징의 상면 또는 하면 또는 상하면에 형성되고, 상기 한 개 이상의 기판의 노출면과 상기 히트 싱크는 열전달 접합부재를 개재하여 접합되는, 음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지를 제공한다.
여기서, 상기 기판은 금속 기판이거나, 또는 한 개 이상의 절연층을 포함할 수 있다.
또한, 상기 스토퍼의 높이는 1㎛ 내지 1㎜일 수 있다.
또한, 상기 스토퍼는 원형, 사각형 및 다각형 중 어느 하나 이상의 평면 형상으로 높게 형성될 수 있다.
또한, 상기 한 개 이상의 스토퍼는 레이저를 사용하여 상기 패키지 하우징의 표면 일부를 음각 가공하여 형성될 수 있다.
또한, 상기 한 개 이상의 스토퍼의 높이는 음각 가공되지 않은 상기 패키지 하우징의 표면 일부에 의해 결정될 수 있다.
또한, 상기 전기적 연결부재는 Au, Ag, Al 및 Cu 중 어느 하나의 단일 금속으로 이루어지거나, 또는 Au, Ag, Al 및 Cu 중 어느 하나 이상의 금속을 50중량% 이상 함유한 합금으로 이루어질 수 있다.
또한, 상기 전기적 연결부재는 육면체 형상 또는 원통형 형상의 전도성 스페이서일 수 있다.
또한, 상기 스페이서의 일측면은 제1기판 상의 상기 반도체칩과 전도성 접착제에 의해 전기적으로 접합되고, 상기 스페이서의 타측면은 제2기판과 전도성 접착제에 의해 전기적으로 접합될 수 있다.
또한, 상기 전기적 연결부재는 상기 한 개 이상의 반도체칩과 상기 기판 사이에 전기적으로 연결되도록 형성될 수 있다.
또한, 상기 반도체칩은 상부기판 또는 하부기판 상에 탑재될 수 있다.
또한, 상기 스토퍼의 벽면에는 한 개 이상의 구 형상의 알갱이가 형성되거나, 또는 한 개 이상의 구 형상의 원형 골이 형성될 수 있다.
또한, 상기 알갱이의 직경 또는 상기 원형 골이 깊이는 1㎛ 내지 100㎛일 수 있다.
또한, 상기 히트 싱크의 일면은 한 개 이상의 금속층 또는 한 개 이상의 세라믹층일 수 있다.
또한, 상기 히트 싱크의 일면과 상기 한 개 이상의 기판의 노출면 사이에 형성된 상기 열전달 접합부재의 두께는 1㎛ 내지 1㎜일 수 있다.
또한, 상기 열전달 접합부재의 열전도도는 1W/m-k 내지 400W/m-k일 수 있다.
또한, 상기 열전달 접합부재는 상기 스토퍼, 상기 기판의 노출면 및 상기 히트 싱크의 일면 내부에 60% 이상 트랩될 수 있다.
또한, 상기 한 개 이상의 반도체칩은 하부기판의 일면 상에 접착제에 의해 구조적으로 연결되고, 상기 하부기판의 타면에는 상기 한 개 이상의 스토퍼가 형성되지 않고, 상기 한 개 이상의 스토퍼는 상부기판의 일면에 형성되고, 상기 상부기판의 타면은 상기 전기적 연결부재를 통해 상기 반도체칩과 전기적으로 연결될 수 있다.
또한, 상기 한 개 이상의 반도체칩은 하부기판의 일면 상에 접착제에 의해 구조적으로 연결되고, 상기 하부기판의 타면에는 상기 한 개 이상의 스토퍼가 형성되고, 상기 한 개 이상의 스토퍼는 상부기판의 일면에 형성되고, 상기 상부기판의 타면은 상기 전기적 연결부재를 통해 상기 반도체칩과 전기적으로 연결될 수 있다.
본 발명의 또 다른 실시예는, 한 개 이상의 반도체칩을 탑재할 하부기판과 상부기판, 전기적 연결부재 및 한 개 이상의 터미널 리드를 준비하는 단계; 전도성 접착제를 개재하여 상기 하부기판, 상기 상부기판, 상기 반도체칩 및 상기 전기적 연결부재를 구조적으로 연결하는 단계; 상기 반도체칩, 상기 전기적 연결부재, 상기 하부기판 및 상기 상부기판의 실장면 전체와 노출면의 적어도 일부를 감싸도록 패키지 하우징을 형성하는 단계; 및 상기 패키지 하우징의 표면 일부를 레이저를 사용하여 음각 가공하여 상기 하부기판 또는 상기 상부기판의 노출면보다 일정 높이로 스토퍼를 높게 형성하는 단계; 및 상기 한 개 이상의 기판의 노출면과 히트 싱크는 열전달 접합부재를 개재하여 접합되는 단계를 포함하는, 음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지 제조방법을 제공한다.
여기서, 상기 스토퍼의 높이는 1㎛ 내지 1㎜일 수 있다.
본 발명에 의하면, 레이저에 의해 음각 가공된 스토퍼를 통해 히트 싱크와의 접합 및 열전달을 위한 열전달 접합부재의 두께를 조정할 수 있고, 일정하게 유지하여 박리 현상을 억제하고 열전달 효율을 향상시킬 수 있는 효과가 있다.
또한, 종래의 그라인딩 휠에 의한 스토퍼 구조 및 형성 방법에 비해, 패키지 하우징의 몰딩을 위한 봉지재의 소모량을 최소화하고 기판의 절연층을 구성하는 세라믹의 크랙을 방지하고 기판의 노출면을 가진 금속층의 두께를 최소화하고 그라인딩시 생성되는 금속 파티클이 패키지 하우징 사이에 잔류하여 발생한 절연전압 이상을 차단하고 반도체 패키지에 가해지는 스트레스를 최소화하여 층간 박리를 방지할 수 있는 효과가 있다.
도 1은 종래기술에 의한 반도체 패키지의 단면구조를 도시한 것이다.
도 2는 본 발명에 의한 음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지의 단면구조를 도시한 것이다.
도 3은 도 2의 일 실시예에 따른 기판 상부의 스토퍼 구조를 도시한 것이다.
도 4는 도 2의 다른 실시예에 따른 기판 상부의 스토퍼 구조를 도시한 것이다.
도 5는 히트 싱크가 결합된 반도체 패키지의 단면구조를 도시한 것이다.
도 6은 본 발명에 의한 음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지의 스토퍼 측면의 SEM 사진을 예시한 것이다.
도 7은 본 발명의 또 다른 실시예에 의한 음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지의 제조방법을 도시한 것이다.
이하, 첨부된 도면을 참조로 전술한 특징을 갖는 본 발명의 실시예를 더욱 상세히 설명하고자 한다.
본 발명은, 각각, 패키지 하우징(150) 상의 기판(121,122)의 노출면(A)과 중첩되어 형성된 스토퍼(160)를 구비한 일 실시예에 의한 음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지, 기판(121,122)의 노출면(A)과 중첩되지 않도록 형성된 스토퍼(160)를 구비한 다른 실시예에 의한 음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지, 및 레이저(10)에 의한 음각 가공을 통해 스토퍼(160)를 형성하는 음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지의 제조방법에 관한 것이다.
도 2 및 도 3을 참조하면, 본 발명의 일 실시예에 의한 음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지는, 한 개 이상의 반도체칩(110)이 탑재된 한 개 이상의 기판(121,122), 기판(121,122)과 전기적으로 연결되는 한 개 이상의 터미널 리드(130), 반도체칩(110)과 기판(121,122) 또는 터미널 리드(130)를 연결하는 전기적 연결부재, 반도체칩(110)과 전기적 연결부재와 한 개 이상의 기판(121,122)을 감싸는 패키지 하우징(150), 패키지 하우징(150)과 동일 소재로 이루어지고, 기판(121,122)의 노출면(A)보다 일정 높이로 높게 형성되고, 기판(121,122)의 노출면(A) 상에 위치하거나 기판(121,122)의 노출면(A)의 적어도 일부를 덮도록 형성되는, 한 개 이상의 스토퍼(160), 및 반도체칩(110)으로부터의 발열을 전달하여 방열하는 한 개 이상의 히트 싱크(170)를 포함하고, 한 개 이상의 기판(121,122)의 노출면(A)의 적어도 일부는 패키지 하우징(150)의 상면 또는 하면 또는 상하면에 형성되고, 한 개 이상의 기판(121,122)의 노출면(A)과 히트 싱크(170)는 열전달 접합부재(171)를 개재하여 접합되어, 열전달 접합부재(171)의 전체 두께를 일정하게 유지하는 것을 요지로 한다.
도 2 및 도 4를 참조하면, 본 발명의 다른 실시예에 의한 음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지는, 한 개 이상의 반도체칩(110)이 탑재된 한 개 이상의 기판(121,122), 기판(121,122)과 전기적으로 연결되는 한 개 이상의 터미널 리드(130), 반도체칩(110)과 기판(121,122) 또는 터미널 리드(130)를 연결하는 전기적 연결부재, 반도체칩(110)과 전기적 연결부재와 한 개 이상의 기판(121,122)을 감싸는 패키지 하우징(150), 패키지 하우징(150)과 동일 소재로 이루어지고, 기판(121,122)의 노출면(A)보다 일정 높이로 높게 형성되고, 기판(121,122)의 노출면(A)과 중첩되지 않도록 형성되는, 한 개 이상의 스토퍼(160), 및 반도체칩(110)으로부터의 발열을 전달하여 방열하는 한 개 이상의 히트 싱크(170)를 포함하고, 한 개 이상의 기판(121,122)의 노출면(A)의 적어도 일부는 패키지 하우징(150)의 상면 또는 하면 또는 상하면에 형성되고, 한 개 이상의 기판(121,122)의 노출면(A)과 히트 싱크(170)는 열전달 접합부재(171)를 개재하여 접합되어, 열전달 접합부재(171)의 전체 두께를 일정하게 유지하는 것을 요지로 한다.
우선, 기판은 한 개 이상으로 구성되어 한 개 이상의 반도체칩(110)을 탑재한다.
기판은, 금속 기판이거나, 또는 기판에는 세라믹으로 구성된 한 개 이상의 절연층이 포함될 수 있고, 도 2에 도시된 바와 같이, 한 층 이상의 금속층(121a,122a)과, 금속층(121a,122a) 상부에 형성된 절연층(121b,122b)과, 절연층(121b,122b) 상부에 형성되어 금속패턴이 형성된 한 층 이상의 금속층(121c,122c)으로 이루어진 적층 구조로 이루어질 수도 있다.
예컨대, 기판은, 단면기판구조 또는 양면기판구조에 따라, 패키지 하우징(150)의 한면으로 또는 양면으로 노출될 수 있고, 반도체칩(110)이 실장된 하부기판(121)과, 하부기판(121)과 이격된 상부기판(122)으로 이루어지고, 반도체칩(110)과 상부기판(122) 사이는 전기적 연결부재인 스페이서(141)를 통해 면접합 방식으로 전기적으로 연결될 수 있고, 반도체칩(110)과 전기적 연결부재 사이에는 접착제(111)가 충진될 수 있다.
또한, 반도체칩(110)은 하부기판(121) 또는 상부기판(122) 상에 탑재될 수 있고, 다이오드, 사이리스터(thyristor), IGBT(Insulated Gate Bipolar Transistor) 또는 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)일 수 있고, 특히 전력을 변환하거나 제어하는 인버터(inverter) 또는 컨버터(converter) 또는 OBC(On Board Charger) 등의 장치에 사용되어 전력을 특정 전류, 특정 전압 또는 특정 주파수 등의 다른 전력으로 변환한다.
다음, 터미널 리드(130)는 한 개 이상으로 구성되어 하부기판(121) 및/또는 상부기판(122)과 전기적으로 연결되고, 패키지 하우징(150) 외부로 노출되어 반도체칩(110)으로 전기적 신호를 인가하도록 한다.
여기서, 터미널 리드(130)는 80중량% 이상의 Cu를 함유하거나 60중량% 이상의 Al을 함유하는 금속으로 이루어질 수 있다.
다음, 전기적 연결부재는, 반도체칩(110)과 기판(121,122) 또는 터미널 리드(130)를 전기적으로 연결하고, Au, Ag, Al 및 Cu 중 어느 하나의 단일 금속으로 이루어지거나, 또는 Au, Ag, Al 및 Cu 중 어느 하나 이상의 금속을 50중량% 이상 함유한 합금으로 이루어질 수 있다.
예컨대, 도 2에 도시된 바와 같이, 전기적 연결부재는, 하부기판(121) 또는 상부기판(122) 상의 반도체칩(110)과 상부기판(122) 또는 하부기판(121)을 전기적으로 연결하는 육면체 형상 또는 원통형 형상의 전도성 스페이서(141)이거나, 또는 한 개 이상의 반도체칩(110)과 기판(121,122) 사이에 전기적으로 연결되도록 반도체칩(110)과 터미널 리드(130)를 전기적으로 연결하는 금속 와이어(142) 또는 금속 클립일 수 있다.
여기서, 스페이서(141)의 일측면은 제1기판, 즉 하부기판(121) 상의 반도체칩(110)과 전도성 접착제(111)에 의해 전기적으로 접합되고, 스페이서(141)의 타측면은 제2기판, 즉 상부기판(122)과 전도성 접착제(123)에 의해 전기적으로 접합될 수 있다.
다음, 패키지 하우징(150)은 반도체칩(110)과 전기적 연결부재와 한 개 이상의 기판(121,122)을 감싸서 보호하는 반도체 회로보호용 절연체로서, EMC(Epoxy Molding Compound)일 수 있으나, 에폭시 계열이 아닌, PPS(PolyPhenylene Sulfide) 또는 PBT(PolyButylene Terephtalate) 등의 복합소재일 수도 있다.
다음, 한 개 이상의 스토퍼(160)는 패키지 하우징(150)과 동일 소재로 이루어져 기판(121,122)의 노출면(A)보다 일정 높이로 높게 형성되어서, 히트 싱크(170)와의 접합을 위한 열전달 접합부재(171)의 두께를 조정하여 열전달 접합부재(171)의 양 종단의 두께가 일정하고 균일하게 유지되도록 할 수 있다.
이를 위해서, 도 7의 (b) 및 (c)에 도시된 바와 같이, 기판(121,122)을 일정 높이로 덮고 있는 패키지 하우징(150) 상에서 레이저(10)를 사용하여 패키지 하우징(150)의 표면 일부를 음각 가공하여 한 개 이상의 스토퍼(160)를 형성할 수 있는데, 일 실시예와 같이 스토퍼(160)가 기판(121,122)의 노출면(A)과 중첩되도록 위치하거나, 다른 실시예와 같이 중첩되지 않도록 위치할 수 있다.
즉, 도 3은 도 2의 일 실시예에 따른 기판 상부의 스토퍼 구조를 도시한 것이고, 도 4는 도 2의 다른 실시예에 따른 기판 상부의 스토퍼 구조를 도시한 것이다.
구체적으로, 도 3 및 도 5를 참조하면, 일 실시예에 따른 기판(121,122) 상부의 스토퍼(160)는, 기판(121,122)의 노출면(A) 상에 위치하거나 기판(121,122)의 노출면(A)의 적어도 일부를 덮도록 형성되어서, 스토퍼(160)와 열전달 접합부재(171) 사이의 접촉 면적을 확대시켜 열전달 접합부재(171)의 박리 현상을 억제하여 히트 싱크(170)와의 접합력을 향상시킬 수 있고, 균일한 두께의 열전달 접합부재(171)를 통해서 히트 싱크(170)로 열전도가 균일하게 이루어질 수 있다.
또는, 도 4 및 도 5를 참조하면, 다른 실시예에 따른 기판(121,122) 상부의 스토퍼(160)는, 기판(121,122)의 노출면(A)과 중첩되지 않도록 형성되어서, 스토퍼(160)와 열전달 접합부재(171) 사이의 접촉 면적을 확대시켜 열전달 접합부재(171)의 박리 현상을 억제하여 히트 싱크(170)와의 접합력을 향상시킬 수 있고, 균일한 두께의 열전달 접합부재(171)를 통해서 히트 싱크(170)로 열전도가 균일하게 이루어질 수 있다.
한편, 도 3 및 도 4에 도시된 바와 같이, 스토퍼(160)의 높이(H)는, 동일하게 1㎛ 내지 1㎜일 수 있고, 스토퍼(160)는 원형, 사각형 및 다각형 중 어느 하나 이상의 평면 형상으로 높게 형성될 수 있다.
또한, 한 개 이상의 스토퍼(160)의 높이(H)는 레이저(10)에 의해 음각 가공되지 않은 패키지 하우징(150)의 표면 일부에 의해 결정될 수 있다. 즉, 스토퍼(160)의 높이(H)는 기판(121,122)의 노출면(A)으로부터 음각 가공되지 않은 패키지 하우징(150)의 표면 일부까지의 높이로 결정될 수 있다.
또한, 도 5에 도시된 바와 같이, 한 개 이상의 반도체칩(110)은 하부기판(121)의 일면 상에 접착제(112)에 의해 구조적으로 연결되고, 하부기판(121)의 타면에는 스토퍼(160)가 형성되지 않고, 한 개 이상의 스토퍼(160)는 상부기판(122)의 일면에 형성되고, 상부기판(122)의 타면은 전기적 연결부재인 스페이서(141)를 통해 반도체칩(110)과 전기적으로 연결될 수 있다.
또는, 도 2에 도시된 바와 같이, 한 개 이상의 반도체칩(110)은 하부기판(121)의 일면 상에 접착제(112)에 의해 구조적으로 연결되고, 하부기판(121)의 타면에는 스토퍼(160)가 형성되고, 한 개 이상의 스토퍼(160)는 상부기판(122)의 일면에 형성되고, 상부기판(122)의 타면은 전기적 연결부재인 스페이서(141)를 통해 반도체칩(110)과 전기적으로 연결될 수 있다.
또한, 도 6을 참조하면, 스토퍼(160)의 벽면에는 한 개 이상의 구 형상의 알갱이(161)가 형성되거나, 한 개 이상의 구 형상의 원형 골(162)이 형성되어 열전달 접합부재(171)와 접합력을 보다 향상시킬 수 있고, 바람직하게 알갱이(161)의 직경 또는 원형 골이(162) 깊이는 1㎛ 내지 100㎛일 수 있다.
다음, 히트 싱크(170)는 한 개 이상으로 구성되고, 냉각제를 순환시켜 반도체칩(110)으로부터의 발열을 전달하여 방열하도록 한다.
예컨대, 히트 싱크(170)의 내측공간에 냉각제 유동방향으로 한 개 이상의 금속 쿨링 포스트(173)가 배열되어, 금속 쿨링 포스트(173)와 직접 접촉하는 냉각제에 의해 반도체 패키지를 효율적으로 방열하도록 한다.
여기서, 도 5에 도시된 바와 같이, 히트 싱크(170)의 일면(172)은 한 개 이상의 금속층 또는 한 개 이상의 세라믹층일 수 있고, 히트 싱크(170)의 일면(172)과 한 개 이상의 기판(121,122)의 노출면(A) 사이에 형성된 열전달 접합부재(171)의 두께는 스토퍼(160)의 높이(H)에 상응하여 1㎛ 내지 1㎜일 수 있다.
한편, 열전달 접합부재(171)의 열전도도는 1W/m-k 내지 400W/m-k일 수 있다.
또한, 열전달 접합부재(171)는 스토퍼(160), 기판(121,122)의 노출면(A) 및 히트 싱크(170)의 일면(172) 내부에 60% 이상 충진되어서 트랩되어(trap) 있을 수 있다.
이에, 한 개 이상의 기판(121,122)의 노출면(A)의 적어도 일부는 패키지 하우징(150)의 상면 또는 하면 또는 상하면에 형성되고, 한 개 이상의 기판(121,122)의 노출면(A)과 히트 싱크(170)는 열전달 접합부재(171)를 개재하여 접합되어, 스토퍼(160)에 의해 열전달 접합부재(171)의 전체 두께를 일정하게 유지하도록 할 수 있다.
도 7은 본 발명의 또 다른 실시예에 의한 음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지의 제조방법을 도시한 것으로, 이를 참조하면, 본 발명의 또 다른 실시예에 의한 음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지 제조방법은, 한 개 이상의 반도체칩(110)을 탑재할 하부기판(121)과 상부기판(122), 전기적 연결부재(141,142) 및 한 개 이상의 터미널 리드(130)를 준비하고, 전도성 접착제(111,112,123)를 개재하여 하부기판(121), 상부기판(122), 반도체칩(110) 및 전기적 연결부재(141,142)를 구조적으로 연결하는 단계(a), 반도체칩(110), 전기적 연결부재(141,142), 하부기판(121) 및 상부기판(122)의 반도체칩 실장면 전체와 노출면(A)의 적어도 일부를 감싸도록 패키지 하우징(150)을 형성하는 단계(b), 및 패키지 하우징(150)의 표면 일부를 레이저(10)를 사용하여 음각 가공하여 하부기판(121) 또는 상부기판(122)의 노출면(A)보다 일정 높이로 스토퍼(160)를 높게 형성하는 단계(c)를 포함한다.
여기서, 스토퍼(160)의 높이(H)는 1㎛ 내지 1㎜일 수 있고, 스토퍼(160)에 의해 히트 싱크(170)와의 접합을 위한 열전달 접합부재(171)의 두께를 조정하여 열전달 접합부재(171)의 양 종단의 두께가 일정하고 균일하게 유지되도록 할 수 있다.
한편, 도 7의 (d)를 참조하면, 한 개 이상의 기판(121,122)의 노출면(A)과 히트 싱크(170)는 열전달 접합부재(171)를 개재하여 접합되어서, 한 개 이상의 기판(121,122)의 노출면(A)의 적어도 일부는 패키지 하우징(150)의 상면 또는 하면 또는 상하면에 형성되고, 한 개 이상의 기판(121,122)의 노출면(A)과 히트 싱크(170)는 열전달 접합부재(171)를 개재하여 접합되어, 열전달 접합부재(171)의 전체 두께를 일정하게 유지할 수 있다.
따라서, 전술한 바와 같은 음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지 및 이의 제조방법에 의해서, 레이저에 의해 음각 가공된 스토퍼를 통해 히트 싱크와의 접합 및 열전달을 위한 열전달 접합부재의 두께를 조정할 수 있고, 일정하게 유지하여 박리 현상을 억제하고 열전달 효율을 향상시킬 수 있으며, 종래의 그라인딩 휠에 의한 스토퍼 구조 및 형성 방법에 비해, 패키지 하우징의 몰딩을 위한 봉지재의 소모량을 최소화하고 기판의 절연층을 구성하는 세라믹의 크랙을 방지하고 기판의 노출면을 가진 금속층의 두께를 최소화하고 그라인딩시 생성되는 금속 파티클이 패키지 하우징 사이에 잔류하여 발생한 절연전압 이상을 차단하고 반도체 패키지에 가해지는 스트레스를 최소화하여 층간 박리(delamination)를 방지할 수 있다.
본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원 시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
110 : 반도체칩 111 : 접착제
112 : 접착제 121 : 하부기판
122: 상부기판 123 : 전도성 접착제
130 : 터미널 리드 141 : 스페이서
142 : 금속 와이어 150 : 패키지 하우징
160 : 스토퍼 161 : 알갱이
162 : 원형 골 170 : 히트 싱크
171 : 열전달 접합부재 172 : 일면
173 : 금속 쿨링 포스트 A : 노출면
H : 높이

Claims (22)

  1. 한 개 이상의 반도체칩이 탑재된 한 개 이상의 기판;
    상기 기판과 전기적으로 연결되는 한 개 이상의 터미널 리드;
    상기 반도체칩과 상기 기판 또는 상기 터미널 리드를 연결하는 전기적 연결부재;
    상기 반도체칩과 상기 전기적 연결부재와 상기 한 개 이상의 기판을 감싸는 패키지 하우징;
    상기 패키지 하우징과 동일 소재로 이루어지고, 상기 기판의 노출면보다 일정 높이로 높게 형성되고, 상기 기판의 노출면 상에 위치하거나 상기 기판의 노출면의 적어도 일부를 덮도록 형성되는, 한 개 이상의 스토퍼; 및
    상기 반도체칩으로부터의 발열을 전달하여 방열하는 한 개 이상의 히트 싱크;를 포함하고,
    상기 한 개 이상의 기판의 노출면의 적어도 일부는 상기 패키지 하우징의 상면 또는 하면 또는 상하면에 형성되고,
    상기 한 개 이상의 기판의 노출면과 상기 히트 싱크는 열전달 접합부재를 개재하여 접합되는,
    음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지.
  2. 한 개 이상의 반도체칩이 탑재된 한 개 이상의 기판;
    상기 기판과 전기적으로 연결되는 한 개 이상의 터미널 리드;
    상기 반도체칩과 상기 기판 또는 상기 터미널 리드를 연결하는 전기적 연결부재;
    상기 반도체칩과 상기 전기적 연결부재와 상기 한 개 이상의 기판을 감싸는 패키지 하우징;
    상기 패키지 하우징과 동일 소재로 이루어지고, 상기 기판의 노출면보다 일정 높이로 높게 형성되고, 상기 기판의 노출면과 중첩되지 않도록 형성되는, 한 개 이상의 스토퍼; 및
    상기 반도체칩으로부터의 발열을 전달하여 방열하는 한 개 이상의 히트 싱크;를 포함하고,
    상기 한 개 이상의 기판의 노출면의 적어도 일부는 상기 패키지 하우징의 상면 또는 하면 또는 상하면에 형성되고,
    상기 한 개 이상의 기판의 노출면과 상기 히트 싱크는 열전달 접합부재를 개재하여 접합되는,
    음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 기판은 금속 기판이거나, 또는 한 개 이상의 절연층을 포함하는 것을 특징으로 하는,
    음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 스토퍼의 높이는 1㎛ 내지 1㎜인 것을 특징으로 하는,
    음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 스토퍼는 원형, 사각형 및 다각형 중 어느 하나 이상의 평면 형상으로 높게 형성되는 것을 특징으로 하는,
    음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 한 개 이상의 스토퍼는 레이저를 사용하여 상기 패키지 하우징의 표면 일부를 음각 가공하여 형성되는 것을 특징으로 하는,
    음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 한 개 이상의 스토퍼의 높이는 음각 가공되지 않은 상기 패키지 하우징의 표면 일부에 의해 결정되는 것을 특징으로 하는,
    음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 전기적 연결부재는 Au, Ag, Al 및 Cu 중 어느 하나의 단일 금속으로 이루어지거나, 또는 Au, Ag, Al 및 Cu 중 어느 하나 이상의 금속을 50중량% 이상 함유한 합금으로 이루어지는 것을 특징으로 하는,
    음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 전기적 연결부재는 육면체 형상 또는 원통형 형상의 전도성 스페이서인 것을 특징으로 하는,
    음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지.
  10. 제 9 항에 있어서,
    상기 스페이서의 일측면은 제1기판 상의 상기 반도체칩과 전도성 접착제에 의해 전기적으로 접합되고, 상기 스페이서의 타측면은 제2기판과 전도성 접착제에 의해 전기적으로 접합되는 것을 특징으로 하는,
    음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지.
  11. 제 1 항 또는 제 2 항에 있어서,
    상기 전기적 연결부재는 상기 한 개 이상의 반도체칩과 상기 기판 사이에 전기적으로 연결되도록 형성되는 것을 특징으로 하는,
    음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지.
  12. 제 1 항 또는 제 2 항에 있어서,
    상기 반도체칩은 상부기판 또는 하부기판 상에 탑재되는 것을 특징으로 하는,
    음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지.
  13. 제 1 항 또는 제 2 항에 있어서,
    상기 스토퍼의 벽면에는 한 개 이상의 구 형상의 알갱이가 형성되거나, 또는 한 개 이상의 구 형상의 원형 골이 형성되는 것을 특징으로 하는,
    음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지.
  14. 제 13 항에 있어서,
    상기 알갱이의 직경 또는 상기 원형 골이 깊이는 1㎛ 내지 100㎛인 것을 특징으로 하는,
    음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지.
  15. 제 1 항 또는 제 2 항에 있어서,
    상기 히트 싱크의 일면은 한 개 이상의 금속층 또는 한 개 이상의 세라믹층인 것을 특징으로 하는,
    음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지.
  16. 제 1 항 또는 제 2 항에 있어서,
    상기 히트 싱크의 일면과 상기 한 개 이상의 기판의 노출면 사이에 형성된 상기 열전달 접합부재의 두께는 1㎛ 내지 1㎜인 것을 특징으로 하는,
    음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지.
  17. 제 16 항에 있어서,
    상기 열전달 접합부재의 열전도도는 1W/m-k 내지 400W/m-k인 것을 특징으로 하는,
    음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지.
  18. 제 1 항 또는 제 2 항에 있어서,
    상기 열전달 접합부재는 상기 스토퍼, 상기 기판의 노출면 및 상기 히트 싱크의 일면 내부에 60% 이상 트랩되어 있는 것을 특징으로 하는,
    음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지.
  19. 제 1 항 또는 제 2 항에 있어서,
    상기 한 개 이상의 반도체칩은 하부기판의 일면 상에 접착제에 의해 구조적으로 연결되고, 상기 하부기판의 타면에는 상기 한 개 이상의 스토퍼가 형성되지 않고,
    상기 한 개 이상의 스토퍼는 상부기판의 일면에 형성되고, 상기 상부기판의 타면은 상기 전기적 연결부재를 통해 상기 반도체칩과 전기적으로 연결되는 것을 특징으로 하는,
    음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지.
  20. 제 1 항 또는 제 2 항에 있어서,
    상기 한 개 이상의 반도체칩은 하부기판의 일면 상에 접착제에 의해 구조적으로 연결되고, 상기 하부기판의 타면에는 상기 한 개 이상의 스토퍼가 형성되고,
    상기 한 개 이상의 스토퍼는 상부기판의 일면에 형성되고, 상기 상부기판의 타면은 상기 전기적 연결부재를 통해 상기 반도체칩과 전기적으로 연결되는 것을 특징으로 하는,
    음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지.
  21. 한 개 이상의 반도체칩을 탑재할 하부기판과 상부기판, 전기적 연결부재 및 한 개 이상의 터미널 리드를 준비하는 단계;
    전도성 접착제를 개재하여 상기 하부기판, 상기 상부기판, 상기 반도체칩 및 상기 전기적 연결부재를 구조적으로 연결하는 단계;
    상기 반도체칩, 상기 전기적 연결부재, 상기 하부기판 및 상기 상부기판의 실장면 전체와 노출면의 적어도 일부를 감싸도록 패키지 하우징을 형성하는 단계; 및
    상기 패키지 하우징의 표면 일부를 레이저를 사용하여 음각 가공하여 상기 하부기판 또는 상기 상부기판의 노출면보다 일정 높이로 스토퍼를 높게 형성하는 단계; 및
    상기 한 개 이상의 기판의 노출면과 히트 싱크는 열전달 접합부재를 개재하여 접합되는 단계를 포함하는,
    음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지 제조방법.
  22. 제 21 항에 있어서,
    상기 스토퍼의 높이는 1㎛ 내지 1㎜인 것을 특징으로 하는,
    음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지 제조방법.
KR1020210090542A 2021-07-09 2021-07-09 음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지 KR102510878B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210090542A KR102510878B1 (ko) 2021-07-09 2021-07-09 음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지
CN202210544193.1A CN115602634A (zh) 2021-07-09 2022-05-19 具有阴刻形表面形状的封装外壳的半导体封装及其制造方法
US17/848,390 US20230011694A1 (en) 2021-07-09 2022-06-24 Semiconductor package having package housing in engraved surface form and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210090542A KR102510878B1 (ko) 2021-07-09 2021-07-09 음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20230009754A true KR20230009754A (ko) 2023-01-17
KR102510878B1 KR102510878B1 (ko) 2023-03-17

Family

ID=84798653

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210090542A KR102510878B1 (ko) 2021-07-09 2021-07-09 음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지

Country Status (3)

Country Link
US (1) US20230011694A1 (ko)
KR (1) KR102510878B1 (ko)
CN (1) CN115602634A (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124430A (ja) * 2006-10-18 2008-05-29 Hitachi Ltd パワー半導体モジュール
JP2008141140A (ja) * 2006-12-05 2008-06-19 Denso Corp 半導体装置
KR101239117B1 (ko) 2011-04-15 2013-03-06 (주)엔하이앤시 전력 반도체 패키지 및 그 제조방법
WO2019026902A1 (ja) * 2017-08-01 2019-02-07 株式会社村田製作所 高周波モジュール
KR102172689B1 (ko) 2020-02-07 2020-11-02 제엠제코(주) 반도체 패키지 및 그 제조방법
JP2021022603A (ja) * 2019-07-25 2021-02-18 三菱電機株式会社 半導体装置および半導体装置の製造方法
KR102231769B1 (ko) 2019-08-20 2021-04-01 제엠제코(주) 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124430A (ja) * 2006-10-18 2008-05-29 Hitachi Ltd パワー半導体モジュール
JP2008141140A (ja) * 2006-12-05 2008-06-19 Denso Corp 半導体装置
KR101239117B1 (ko) 2011-04-15 2013-03-06 (주)엔하이앤시 전력 반도체 패키지 및 그 제조방법
WO2019026902A1 (ja) * 2017-08-01 2019-02-07 株式会社村田製作所 高周波モジュール
JP2021022603A (ja) * 2019-07-25 2021-02-18 三菱電機株式会社 半導体装置および半導体装置の製造方法
KR102231769B1 (ko) 2019-08-20 2021-04-01 제엠제코(주) 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법
KR102172689B1 (ko) 2020-02-07 2020-11-02 제엠제코(주) 반도체 패키지 및 그 제조방법

Also Published As

Publication number Publication date
CN115602634A (zh) 2023-01-13
US20230011694A1 (en) 2023-01-12
KR102510878B1 (ko) 2023-03-17

Similar Documents

Publication Publication Date Title
US7449774B1 (en) Semiconductor power module having an electrically insulating heat sink and method of manufacturing the same
KR100723454B1 (ko) 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
US9171773B2 (en) Semiconductor device
US11387159B2 (en) Chip package
KR102172689B1 (ko) 반도체 패키지 및 그 제조방법
US11362008B2 (en) Power semiconductor module embedded in a mold compounded with an opening
US9620438B2 (en) Electronic device with heat dissipater
KR102490612B1 (ko) 전력용 반도체 모듈
JP7170614B2 (ja) 半導体装置
KR102510878B1 (ko) 음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지
CN111834307B (zh) 半导体模块
CN112234032B (zh) 半导体封装体、半导体组件和制作半导体封装体的方法
CN112687640A (zh) 散热板，其制造方法，以及包括其的半导体封装
KR20160069902A (ko) 전력 모듈 패키지 및 그 제조 방법
KR102228938B1 (ko) 커플드 반도체 패키지
US11217512B2 (en) Semiconductor module
KR102378171B1 (ko) 커플드 반도체 패키지
KR102405129B1 (ko) 히트싱크 노출형 반도체 패키지 및 이의 제조방법
EP4084062A1 (en) Power semiconductor module arrangement
US20230223331A1 (en) Semiconductor module
KR20240110322A (ko) 반도체 패키지
CN117480602A (zh) 半导体模块
CN114975335A (zh) 半导体封装件
JP2018037436A (ja) 半導体装置
KR19990005520A (ko) 칩 온 칩(Chip on Chip) 구조를 갖는 멀티 칩 패키지

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant