JP4334296B2 - 混成集積回路装置の製造方法 - Google Patents

混成集積回路装置の製造方法 Download PDF

Info

Publication number
JP4334296B2
JP4334296B2 JP2003285160A JP2003285160A JP4334296B2 JP 4334296 B2 JP4334296 B2 JP 4334296B2 JP 2003285160 A JP2003285160 A JP 2003285160A JP 2003285160 A JP2003285160 A JP 2003285160A JP 4334296 B2 JP4334296 B2 JP 4334296B2
Authority
JP
Japan
Prior art keywords
circuit board
hybrid integrated
integrated circuit
sealing resin
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003285160A
Other languages
English (en)
Other versions
JP2005057004A (ja
Inventor
純一 飯村
克実 大川
保広 小池
壮一 泉谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2003285160A priority Critical patent/JP4334296B2/ja
Publication of JP2005057004A publication Critical patent/JP2005057004A/ja
Application granted granted Critical
Publication of JP4334296B2 publication Critical patent/JP4334296B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、回路基板の表面に形成された電気回路が封止樹脂により封止された混成集積回路装置に関するものである。
図５を参照して、従来の混成集積回路装置の構成を説明する（例えば、特許文献１を参照）。図５（Ａ）は混成集積回路装置３０の斜視図であり、図５（Ｂ）は図５（Ａ）のＸ−Ｘ‘線に於ける断面図である。
図５（Ａ）および図５（Ｂ）を参照して、従来の混成集積回路装置３０は次のような構成を有する。矩形の基板３６と、基板３６の表面に設けられた絶縁層３７上に形成された導電パターン３８と、導電パターン３８上に固着された回路素子３４と、回路素子３４と導電パターン３８とを電気的に接続する金属細線３５と、導電パターン３８と電気的に接続されたリード３１とで、混成集積回路装置３０は構成されている。
以上のように、混成集積回路装置３０は全体が封止樹脂３２で封止されている。封止樹脂３２で封止する方法としては、熱可塑性樹脂を用いたインジェクションモールドと、熱硬化性樹脂を用いたトランスファーモールドとがある。
図６を参照して、上記した混成集積回路装置３０の実装構造を説明する。回路素子３４が、パワー系の半導体素子等の発熱を伴う素子である場合、放熱性を向上させるために、混成集積回路装置３０は放熱板５０に固着される。また、混成集積回路装置３０と放熱板５０とはグリス５１を介して接触している。放熱板５０としては、熱伝導性に優れた金属が採用され、具体的には、金属から成る筐体や放熱フィンが採用される。
図７を参照して、トランスファーモールドにより樹脂封止を行う工程を説明する。図７は金型４０を用いて樹脂封止を行う状態を示す断面図である。
基板３６の表面には、回路素子３４等から成る電気回路が表面に形成されている。この基板３６は上金型および下金型により固定される。上金型４０Ａと下金型４０Ｂとを噛み合わせることにより、樹脂が封入される空間であるキャビティが形成される。ゲート４１から封止樹脂３２を注入することにより、基板３６は封止される。ここでは、ゲート４１に対向する部分には、エアベント４２が設けられており、この箇所以外の部分にもエアベント４２が設けられる場合もある。そして、エアベント４２からキャビティ内部の空気を外部に放出させることにより、樹脂の注入は行われる。
以上の工程で封止された後に、熱硬化性樹脂を硬化させるアフターキュアの工程等を経て、混成集積回路装置３０は製品として完成する。
特開平６−１７７２９５号公報（第４頁、第１図）
しかしながら、上述したような混成集積回路装置は以下に示すような問題を有していた。
第１に、図５を参照して、混成集積回路装置３０を構成する各要素の熱膨張係数が相違することから、使用状況下の温度変化により発生する熱応力により、装置全体に反りが発生してしまう問題があった。
第２に、図６を参照して、封止樹脂３２の側面部の凹凸により発生する毛細管現象により、グリス５１がリード３１まで到達してしまう問題があった。
第３に、図７を参照して、ゲート４１からキャビティ内部に封入された封止樹脂は、回路基板３６の上方から早期に封入される。従って、回路基板３６の下方に封止樹脂が封入されない領域（ボイド）が形成されてしまう問題があった。
本発明は、上記した問題点を鑑みて成されたものである。従って、本発明の主な目的は、混成集積回路装置の反り上がりを防止することができる混成集積回路装置を提供することにある。また、本発明の他の目的は、側面部の毛細管現象を抑制した混成集積回路装置を提供することにある。更にまた、本発明の他の目的は、ボイドの形成を防止した混成集積回路装置の製造方法を提供することにある。
本発明の混成集積回路装置は、導電パターンと回路素子とから成る電気回路が表面に形成された回路基板と、前記電気回路を封止して、少なくとも前記回路基板の表面を被覆する封止樹脂と、前記封止樹脂の一側辺から、前記一側辺に対向する他の側辺まで延在する溝とを有することを特徴とする。
更に、本発明の混成集積回路装置は、導電パターンと回路素子とから成る電気回路が表面に形成された回路基板と、前記電気回路を封止して、少なくとも前記回路基板の表面を被覆する封止樹脂と、前記電気回路と電気的に接続され前記封止樹脂の側部から導出するリードとを有し、前記封止樹脂の側面部は、他の前記封止樹脂の表面よりも平滑であることを特徴とする。
本発明の混成集積回路装置の製造方法は、回路基板の表面に導電パターンおよび前記導電パターンに固着された回路素子から成る電気回路を構成する工程と、上金型および下金型から構成されるキャビティ内部に前記回路基板を収納して、封止樹脂をゲートから前記キャビティに封入することにより封止を行う工程とを有し、前記上金型には、前記回路基板の上方を移動する前記封止樹脂の移動速度を規制する突起部が設けられることを特徴とする。
本発明では、回路基板１６の表面に形成された電気回路を封止する封止樹脂１２に、端部から対向する端部まで延在する溝１３を設けることにより、熱応力により混成集積回路装置に反りが発生してしまうのを防止することができる。
更に、本発明では、封止樹脂１２の側面部Ｓ１を他の側面よりも平滑な面に形成している。このことにより、放熱板２０を装置に装備する場合に於いて、放熱板２０と混成集積回路装置との間に塗布されるグリス２１が、毛細管現象により側面部Ｓ１沿いに上昇するのを抑止することができる。従って、グリス５１がリード１１に接触するのを防止することができる。
また、製法上では、突起部を有する上金型２２Ａおよび下金型２３から成るモールド金型を用いて、回路基板１６を封止する。従って、回路基板１６の上方を移動する封止樹脂の移動速度が突起部２２Ａにより規制することができる。このことから、回路基板１６の上方を移動する封止樹脂が回路基板１６の下方に進入して、回路基板１６の下方にボイドが形成されてしまうのを防止することができる。
（混成集積回路装置の構成を説明する第１の実施の形態）
図１を参照して、本発明に斯かる混成集積回路装置１０の構成を説明する。図１（Ａ）は混成集積回路装置１０の斜視図であり、図１（Ｂ）は図１（Ａ）のＸ−Ｘ’断面での断面図である。
本発明の混成集積回路装置１０は、導電パターン１８と回路素子とから成る電気回路が表面に形成された回路基板と、前記電気回路を封止して、少なくとも前記回路基板の表面を被覆する封止樹脂と、前記封止樹脂の一側辺から、前記一側辺に対向する他の側辺まで延在する溝とから構成されている。このような各構成要素を以下にて説明する。
回路基板１６は、アルミや銅等の金属から成る基板である。１例として回路基板１６としてアルミより成る基板を採用した場合、回路基板１６とその表面に形成される導電パターン１８とを絶縁させる方法は２つの方法がある。１つは、アルミ基板の表面を酸化させてアルマイト処理する方法である。もう１つの方法は、アルミ基板の表面に絶縁層１７を形成して、絶縁層１７の表面に導電パターン１８を形成する方法である。
回路素子１４は導電パターン１８上に固着され、回路素子１４と導電パターン１８とで所定の電気回路が構成されている。回路素子１４としては、トランジスタやダイオード等の能動素子や、コンデンサや抵抗等の受動素子が採用される。また、パワー系の半導体素子等の発熱量が大きいものは、金属より成るヒートシンクを介して回路基板１６に固着されても良い。ここで、フェイスアップで実装される能動素子等は、金属細線１５を介して、導電パターン１８と電気的に接続される。
導電パターン１８は銅等の金属から成り、回路基板１６と絶縁して形成される。また、リード１１が導出する辺に、導電パターン１８からなるパッドが形成される。ここでは、回路基板１６の開口する辺付近に、整列したパッドが複数個設けられる。
リード１１は、回路基板１６の周辺部に設けられたパッドに固着され、外部との入力・出力を行う働きを有する。ここでは、対向する２辺に多数個のリード１１が設けられている。リード１１は回路基板１６の４辺から導出させることも可能であり、１辺のみから導出させることも可能である。
封止樹脂１２は、熱硬化性樹脂を用いるトランスファーモールド、または、熱可塑性樹脂を用いるインジェクションモールドにより形成される。ここでは、回路基板１６およびその表面に形成された電気回路を封止するように封止樹脂１２が形成され、回路基板１６の裏面も封止樹脂１２により被覆されている。また、装置の放熱性を向上させるために、回路基板１６の裏面を封止樹脂１２から露出させても良い。
溝１３は、封止樹脂１２の上面に設けられる。具体的には、溝１３は、封止樹脂１２の周辺部付近に於いて、回路基板１６の長手方向に沿って２つが設けられている。更に、封止樹脂１２の一側辺から、対向する他の側辺まで連続して形成されている。また、溝１３が形成される箇所の下方に対応する回路基板１６の領域には、回路素子１４が実装されていない。更に、リードパッドも含む回路素子未実装領域の上方に溝１３を形成することにより、その部分を有効に用いることができる。このようにすることで、封止樹脂１２の厚みを増すことなく、溝１３を形成させることができる。
溝１３をこのように形成することにより回路基板１６の反り上がりを防止することが可能になる。具体的にいうと、第１に、回路基板１６の反り上がりに対して回路基板１６の上面部では薄く形成された部分が早く硬化し基板と一体になることで対抗することができる。第２に、溝１３を設けることにより、回路基板１６上の封止樹脂１２の上面には、回路基板１６の実装面に対して様々な角度を有する面を有している。そのため、それらの面の組み合わせることにより回路基板１６の反り上がらせる応力に対して、その応力を低減させる辺が形成され、回路基板１６の反り上がらせる応力に対抗することができる。従って、装置全体の長手方向の剛性が向上し、応力が作用しても変形しにくい構造となる。また、溝１３は、端部から対向する端部まで延在しており、このように極力長く構成された溝１３により、上記した効果を最大にすることができる。また、溝１３は封止樹脂１２の上面に於いて、周辺部以外の箇所に形成することも可能である。更に、封止樹脂１２の上面に於いて、四方の周辺部に溝１３を設けることも可能である。
図２を参照して、本発明の混成集積回路装置１０は、導電パターン１８と回路素子１４とから成る電気回路が表面に形成された回路基板１６と、前記電気回路を封止して、少なくとも回路基板１６の表面を被覆する封止樹脂１２と、電気回路と電気的に接続され封止樹脂１２の側部から導出するリード１１とを有し、封止樹脂１２の側面部Ｓ１は、他の封止樹脂１２の表面よりも平滑である構成と成っている。
混成集積回路装置１０は、放熱性の向上の為に、放熱フィンや金属筐体等の放熱板２０に、グリス等のペースト状の潤滑剤を介して装備される。また、封止樹脂１２の表面は一般的に梨地面と成っており、その平均粗度は１３から１５ミクロン程度である。本発明では、封止樹脂の側面部Ｓ１を他の箇所よりも平滑な面になっており、その平均粗度は４から６ミクロン程度である。従って、側面部Ｓ１では、毛細管現象によりグリス２１が上昇する現象が発生しない。また、この現象が発生するとしてもグリス５１の上昇量は僅かであり、グリス５１はリード１１に到達しない。従って、グリス５１がリード１１に付着することによる悪影響を防止することができる。ここで、リード１１が導出する側面部のみが、他の面と比較して平滑に形成されても良い。
同図では、回路基板１６を有する混成集積回路装置１０を一例として説明を行ったが、樹脂封止が行われるタイプの半導体装置や回路装置であれば、上記構成を適用することは可能である。
（混成集積回路装置の製造方法を説明する第２の実施の形態）
図３および図４を参照して、混成集積回路装置１０の製造方法を説明する。混成集積回路装置１０の製造方法は、回路基板１６の表面に導電パターン１８および導電パターン１８に固着された回路素子１４から成る電気回路を構成する工程と、上金型２２および下金型２３から構成されるキャビティ内部に回路基板１６を収納して、封止樹脂１２をゲートから前記キャビティに封入することにより封止を行う工程とを有し、上金型２２には、回路基板１６の上方を移動する封止樹脂１２の移動速度を規制する突起部２２が設けられるものとなっている。この製造方法を以下にて説明する。
図３を参照して、先ず、回路基板１６の表面に電気回路を構成する。アルミ等の金属から成る回路基板１６の表面に絶縁された導電パターン１８をエッチング等により形成する。そして、所定の箇所の導電パターン１８に回路素子１４を実装することで、所望の電気回路を得る。また、半導体素子は金属細線１５で導電パターン１８と電気的に接続されても良い。
次に、図４を参照して、表面に電気回路が形成された回路基板１６をモールドする方法を説明する。図４（Ａ）は上金型２２および下金型２３から成る金型を用いて、回路基板１６をモールドする状態を示す断面図である。図４（Ｂ）は図３（Ａ）を上方から見た平面図である。
図４（Ａ）を参照して、先ず、本工程で用いるモールド金型の詳細を説明する。モールド金型は上金型２２と下金型２３とから成り、上金型２２と下金型２３とが噛み合うことでキャビティ２５が形成される。上金型２２には、第1の突起部２２Ａおよび第２の突起部２２Ｂとが設けられている。第1の突起部２２Ａおよび第２の突起部２２Ｂの先端部は、回路基板１６の表面付近まで延在するような断面構造となっている。このことから、第1の突起部２２Ａが設けられた箇所では、封止樹脂の流入方向に対する回路基板１６上方の空間の断面積が小さく成っている。また図４（Ｂ）を参照して、第1の封止樹脂１２Ａおよび第２の封止樹脂１２Ｂは、キャビティの端部から対向する端部まで連続して延在している。
ゲート２４は、樹脂の注入口であり、ここでは下金型２３に設けられる。このゲート２４が設けられる箇所の高さは、回路基板１６の厚みの中点付近に設定されている。
次に、図４（Ａ）を参照して、上記構成のモールド金型を用いて、回路基板１６を封止する方法を説明する。先ず、表面に電気回路が構成された回路基板１６を下金型２３に載置する。次に、上金型２２と下金型２３とを噛み合わせることにより、キャビティ２５を形成する。上金型２２および下金型２３で、リード１１を狭持することにより、キャビティ２５内部での回路基板１６の固定は行われる。
次に、ゲート２４からキャビティ２５内部に封止樹脂を封入する。ここでは、封止樹脂として熱硬化性樹脂を用いたトランスファーモールドを行うことができる。ゲート２４から封入された封止樹脂は、回路基板１６の側面にて分岐し、回路基板１６上方と下方とに分かれて、キャビティ２５内部に進入する。図４（Ａ）では、封止樹脂の移動方向を矢印で示している。回路基板１６の上方には、上述したような第1の突起部２２Ａが設けられている。従って、回路基板１６の上方を移動する封止樹脂の移動速度は、第1の突起部２２Ａにより規制される。更に、第２の突起部２２Ｂも、回路基板１６の上方を移動する封止樹脂の移動速度を遅くする作用を有する。また、回路基板１６の下方のキャビティ２５は、回路基板１６の上方と比較すると、封止樹脂の流入方向の断面積が小さい。従って、回路基板１６の下方を移動する封止樹脂は、比較的遅い。
上記のことから、回路基板１６の上方を移動する封止樹脂の移動速度と、回路基板１６の下方を移動する封止樹脂の移動速度を、同程度の速度にすることが可能となる。従って、回路基板１６の上方を移動する封止樹脂と、回路基板１６の下方を移動する封止樹脂とが、ほぼ同時にゲート２４に対向するキャビティ２５の端部に到達する。従って、回路基板１６の上方を移動する封止樹脂が、早期にキャビティ２５の端部に到達して下方に回り込み、回路基板１６の下方にボイドが形成されてりまうのを防止することができる。上記した突起部と回路基板１６の表面との距離は、例えば、１．５ｍｍ程度である。そして、下金型の表面と回路基板１６の裏面との距離は、例えば、０．６ｍｍ程度である。
図４（Ｂ）を参照して、第1の突起部２２Ａおよび第２の突起部２２Ｂは、キャビティ２５内部の端部から対向する端部まで連続して延在している。従って、上記した、回路基板１６の上方を移動する封止樹脂の移動速度を遅くする作用を、更に大きくすることができる。
上記の工程を経た混成集積回路装置１０は、熱硬化性樹脂である封止樹脂を硬化させるアフターキュアの工程や、リード１１の不要部分を除去する工程や、内部に構成された電気回路の特性等をテストする工程等を経て、例えば図１に示すような完成品が提供される。
本発明の混成集積回路装置の斜視図（Ａ）、断面図（Ｂ）である。 本発明の混成集積回路装置の断面図である。 本発明の混成集積回路装置の製造方法を説明する平面図（Ａ）、断面図（Ｂ）である。 本発明の混成集積回路装置の製造方法を説明する断面図（Ａ）、平面図（Ｂ）である。 従来の混成集積回路装置の斜視図（Ａ）、断面図（Ｂ）である。 従来の混成集積回路装置の断面図である。 従来の混成集積回路装置の製造方法を説明する断面図である。
符号の説明
１０ 混成集積回路装置
１１ リード
１２ 封止樹脂
１３ 溝
１４ 回路素子
１５ 金属細線
１６ 回路基板
１７ 絶縁層
１８ 導電パターン

Claims (3)

  1. お互いが対向する長辺およびお互いが対向する短辺から成る矩形の表面と、前記表面と対向する裏面、および前記表面および前記裏面の周囲に位置する４側面から成る６面体から成り、前記表面の長辺に沿って配置されるリードパッド群の実装領域と、前記リードパッド群の実装領域に沿って隣接して設けられる未実装領域と、前記未実装領域に沿って隣接して配置される回路素子の実装領域とを有する回路基板を用意し、
    前記実装領域に前記回路素子を実装すると共に、前記リードパッド群にリードを接続し、
    上金型および下金型から構成されるキャビティ内部に前記回路基板を収納し、前記回路基板の前記側面の中点付近に位置するゲートから、前記リードパッド群の延在方向と直交する方向で、前記回路基板側面に向かって、樹脂を注入し、樹脂封止部を形成する混成集積回路装置の製造方法に於いて、
    前記上金型には、前記未実装領域に相当する所の前記回路基板に向かって凸状の突起部が設けられることを特徴とする混成集積回路装置の製造方法。
  2. 前記回路基板側面に向かって注入された樹脂は、前記回路基板の前記表面と前記裏面に向かって分岐されながら注入される請求項１に記載の混成集積回路装置の製造方法。
  3. 前記リードパッド群に接続されたリードは、前記上金型と前記下金型で狭持される請求項１または請求項２に記載の混成集積回路装置の製造方法。
JP2003285160A 2003-08-01 2003-08-01 混成集積回路装置の製造方法 Expired - Fee Related JP4334296B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003285160A JP4334296B2 (ja) 2003-08-01 2003-08-01 混成集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003285160A JP4334296B2 (ja) 2003-08-01 2003-08-01 混成集積回路装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008291304A Division JP5108725B2 (ja) 2008-11-13 2008-11-13 回路装置および回路装置モジュール

Publications (2)

Publication Number Publication Date
JP2005057004A JP2005057004A (ja) 2005-03-03
JP4334296B2 true JP4334296B2 (ja) 2009-09-30

Family

ID=34364885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003285160A Expired - Fee Related JP4334296B2 (ja) 2003-08-01 2003-08-01 混成集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JP4334296B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5098301B2 (ja) * 2006-11-10 2012-12-12 三菱電機株式会社 電力用半導体装置
JP5108725B2 (ja) * 2008-11-13 2012-12-26 オンセミコンダクター・トレーディング・リミテッド 回路装置および回路装置モジュール
JP2014154732A (ja) * 2013-02-08 2014-08-25 Toshiba Corp 電子機器および半導体電子部品
JP6358296B2 (ja) * 2016-08-05 2018-07-18 トヨタ自動車株式会社 半導体モジュールの製造方法

Also Published As

Publication number Publication date
JP2005057004A (ja) 2005-03-03

Similar Documents

Publication Publication Date Title
KR101915873B1 (ko) 전력용 반도체 장치 및 그 제조 방법
US5594234A (en) Downset exposed die mount pad leadframe and package
TWI478479B (zh) 整合功率模組封裝結構
US10978371B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP4899481B2 (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法
JP7247574B2 (ja) 半導体装置
US20090127681A1 (en) Semiconductor package and method of fabricating the same
US9620438B2 (en) Electronic device with heat dissipater
EP2057679B1 (en) Semiconductor device having improved heat dissipation capabilities
JP6335815B2 (ja) 放熱構造体
JP4334296B2 (ja) 混成集積回路装置の製造方法
JP2770947B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP4046623B2 (ja) パワー半導体モジュールおよびその固定方法
JP5108725B2 (ja) 回路装置および回路装置モジュール
KR102405276B1 (ko) 반도체 패키지 및 이의 제조방법
US8377753B2 (en) Method of fabricating a semiconductor device having a resin with warpage compensated structures
US20220005743A1 (en) Semiconductor module and semiconductor device used therefor
JP5125530B2 (ja) 電力変換装置
KR900001984B1 (ko) 수지봉합형 반도체장치
KR101443970B1 (ko) 전력 모듈 패키지
JP7090716B2 (ja) 半導体装置
KR20150048459A (ko) 전력 모듈 패키지
JP7178978B2 (ja) 半導体装置および半導体装置の製造方法
KR20120117483A (ko) 전력 반도체 패키지 및 그 제조방법
JP2010010568A (ja) 回路装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080916

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090526

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090623

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130703

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees