JPS63261739A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63261739A JPS63261739A JP62095806A JP9580687A JPS63261739A JP S63261739 A JPS63261739 A JP S63261739A JP 62095806 A JP62095806 A JP 62095806A JP 9580687 A JP9580687 A JP 9580687A JP S63261739 A JPS63261739 A JP S63261739A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor elements
- semiconductor device
- ceramic substrate
- cover
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000000919 ceramic Substances 0.000 claims abstract description 20
- 229910000679 solder Inorganic materials 0.000 abstract description 7
- 238000007789 sealing Methods 0.000 abstract description 5
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract description 3
- 230000002093 peripheral effect Effects 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
この発明は、セラミックパッケージを有する半導体装置
に関する。
に関する。
第３図は、従来の半導体装置を示す斜視図、第４図は第
３図の断面図を示す。第３図、第４図において、１はほ
ぼ角皿状のセラミック基板、２はセラミック基板１の凹
部１ａに固着された半導体素子、３はセラミック基板１
にろう付けされた金属細線からなるリードであり、リー
ド３は半導体素子２に接続されている。４はセラミック
基板１の凹部１ａを有する面と反対側の面に固着された
アルミニウムの細長い片などからなる外部リードであり
、５は凹部１ａを覆って、セラミック基板１の周壁１ｂ
上に半田６によって固着され、パッケージを気密に封止
させる蓋である。
３図の断面図を示す。第３図、第４図において、１はほ
ぼ角皿状のセラミック基板、２はセラミック基板１の凹
部１ａに固着された半導体素子、３はセラミック基板１
にろう付けされた金属細線からなるリードであり、リー
ド３は半導体素子２に接続されている。４はセラミック
基板１の凹部１ａを有する面と反対側の面に固着された
アルミニウムの細長い片などからなる外部リードであり
、５は凹部１ａを覆って、セラミック基板１の周壁１ｂ
上に半田６によって固着され、パッケージを気密に封止
させる蓋である。
上述した従来の半導体装置は、セラミック基板１内にろ
う付けされたり−ド３を有し、パッケージを構成する上
記基板１のメタライズされた凹部１ａに半田を用いて半
導体素子２を固着する。この半導体素子２とパッケージ
を、外部リード４を用いて超音波接合して接続した後、
蓋５を半田６を用いて加熱し基板１の周壁１ｂ上に固着
し、パッケージを気密封止することで得られる。
う付けされたり−ド３を有し、パッケージを構成する上
記基板１のメタライズされた凹部１ａに半田を用いて半
導体素子２を固着する。この半導体素子２とパッケージ
を、外部リード４を用いて超音波接合して接続した後、
蓋５を半田６を用いて加熱し基板１の周壁１ｂ上に固着
し、パッケージを気密封止することで得られる。
従来の半導体装置は以上のように構成され、半導体素子
を気密封止するために、セラミック基板に蓋を固着して
いるので、作業費および材料費が増加し、また多数のパ
ッケージを用いる場合に小型化ができない問題があった
。
を気密封止するために、セラミック基板に蓋を固着して
いるので、作業費および材料費が増加し、また多数のパ
ッケージを用いる場合に小型化ができない問題があった
。
この発明は上記のような問題点を解決するためになされ
たもので、複数の半導体素子を用いる場合に低価格であ
り、また小型化ができる半導体装置を提供することを目
的とする。
たもので、複数の半導体素子を用いる場合に低価格であ
り、また小型化ができる半導体装置を提供することを目
的とする。
〔問題点を解決するための手段］
この発明に係る半導体装置は、凹部に半導体素子を設け
たセラミック基板の複数個を、上記半導体素子を内部に
対向させて、互いに気密封止させたものである。
たセラミック基板の複数個を、上記半導体素子を内部に
対向させて、互いに気密封止させたものである。
この発明に係る半導体装置は、複数個の半導体素子を用
いる場合に、複数のセラミック基板を相対向させて封止
固着したので、従来用いていた蓋をなくすことができ、
さらに小型化ができる。
いる場合に、複数のセラミック基板を相対向させて封止
固着したので、従来用いていた蓋をなくすことができ、
さらに小型化ができる。
以下、この発明の実施例を第１図、第２図について説明
する。
する。
第１図は、この発明の一実施例による半導体装置を示す
斜視図、第２図は第１図の断面図である。
斜視図、第２図は第１図の断面図である。
第１図、第２図において、１はセラミック基板、ｌａ、
ｌｂはこの基板１の凹部１周壁、２は半導体素子、３は
リード、４は外部リードであり、これらは第３図、第４
図に示す従来の相当部分と同構成である。
ｌｂはこの基板１の凹部１周壁、２は半導体素子、３は
リード、４は外部リードであり、これらは第３図、第４
図に示す従来の相当部分と同構成である。
上述したセラミック基板１の２個を、半導体素子２を互
いに接触しないように相対向させて位置決めし、半田６
を用いて加熱することで、周壁１ｂを互いに固着し、パ
ッケージを気密封止することによって得られる。なお、
個々のセラミック基板４を取り付ける方法は、第３図、
第４図に示す従来のものと同様である。
いに接触しないように相対向させて位置決めし、半田６
を用いて加熱することで、周壁１ｂを互いに固着し、パ
ッケージを気密封止することによって得られる。なお、
個々のセラミック基板４を取り付ける方法は、第３図、
第４図に示す従来のものと同様である。
上記実施例では、セラミック基板に外部リードを設けた
パッケージについて説明したが、この発明は外部リード
がないパッケージにも適用できる。
パッケージについて説明したが、この発明は外部リード
がないパッケージにも適用できる。
以上のように、この発明によれば、凹部に半導体素子を
設けたセラミック基板を、上記半導体素子を内部に対向
させて気密封止させたので、蓋をなくすことができ、蓋
の分だけ材料費が少なくてすみ、封止作業が１回でよい
ことにより、安価であると共に、蓋がないことにより小
型化もできる。
設けたセラミック基板を、上記半導体素子を内部に対向
させて気密封止させたので、蓋をなくすことができ、蓋
の分だけ材料費が少なくてすみ、封止作業が１回でよい
ことにより、安価であると共に、蓋がないことにより小
型化もできる。
第１図はこの発明の一実施例に係る半導体装置を示す斜
視図、第２図は第１図の断面図、第３図は従来の半導体
装置を示す斜視図、第４図は第３図の断面図である。 ■・・・セラミック基板、１ａ・・・凹部、１ｂ・・・
周壁、６・・・半田。 なお、図中同一符号は同一または相当部分を示す。 代理人 大暑 増雄 （ばか ２名）第１図 第２図 第３図 第４図 手続補正書く自発） １・事件の表示 特願昭 ６２−９５８０６号事件
と０関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社代表者志岐守哉 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号５
、補正の対象 （１）明細書の発明の詳細な説明の欄 ６、補正の内容 （１）明細書第２頁第１行目に「アルミニウム」とある
を、「鉄、ニッケル合金」と補正する。 （２）同第４頁第７行目〜第８行目に「セラミック基板
４」とあるを、「外部リード４」と補正する。
視図、第２図は第１図の断面図、第３図は従来の半導体
装置を示す斜視図、第４図は第３図の断面図である。 ■・・・セラミック基板、１ａ・・・凹部、１ｂ・・・
周壁、６・・・半田。 なお、図中同一符号は同一または相当部分を示す。 代理人 大暑 増雄 （ばか ２名）第１図 第２図 第３図 第４図 手続補正書く自発） １・事件の表示 特願昭 ６２−９５８０６号事件
と０関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社代表者志岐守哉 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号５
、補正の対象 （１）明細書の発明の詳細な説明の欄 ６、補正の内容 （１）明細書第２頁第１行目に「アルミニウム」とある
を、「鉄、ニッケル合金」と補正する。 （２）同第４頁第７行目〜第８行目に「セラミック基板
４」とあるを、「外部リード４」と補正する。
Claims (1)
- 凹部に半導体素子を設けたセラミック基板の複数個を、
上記半導体素子を内部に対向させて、互いに気密封止さ
せた半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62095806A JPS63261739A (ja) | 1987-04-17 | 1987-04-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62095806A JPS63261739A (ja) | 1987-04-17 | 1987-04-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63261739A true JPS63261739A (ja) | 1988-10-28 |
Family
ID=14147671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62095806A Pending JPS63261739A (ja) | 1987-04-17 | 1987-04-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63261739A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5299092A (en) * | 1991-05-23 | 1994-03-29 | Hitachi, Ltd. | Plastic sealed type semiconductor apparatus |
| US7540199B2 (en) | 2006-06-13 | 2009-06-02 | Denso Corporation | Physical quantity sensor |
-
1987
- 1987-04-17 JP JP62095806A patent/JPS63261739A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5299092A (en) * | 1991-05-23 | 1994-03-29 | Hitachi, Ltd. | Plastic sealed type semiconductor apparatus |
| US7540199B2 (en) | 2006-06-13 | 2009-06-02 | Denso Corporation | Physical quantity sensor |
| US7950288B2 (en) | 2006-06-13 | 2011-05-31 | Denso Corporation | Physical quantity sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5436407A (en) | Metal semiconductor package with an external plastic seal | |
| JPS63261739A (ja) | 半導体装置 | |
| JPS62264659A (ja) | 固体撮像装置 | |
| JPH0487354A (ja) | 半導体装置 | |
| JPS63175450A (ja) | 気密封止型半導体装置 | |
| JP2788011B2 (ja) | 半導体集積回路装置 | |
| JPH0326544B2 (ja) | ||
| JP2857359B2 (ja) | 半導体装置 | |
| JPS63248155A (ja) | 半導体装置 | |
| JPS63147339A (ja) | 半導体装置 | |
| JPH036029Y2 (ja) | ||
| JPH06163729A (ja) | 半導体装置のシール構造 | |
| JPH0710495Y2 (ja) | 半導体装置 | |
| JPS59166448U (ja) | 半導体装置 | |
| JP2851822B2 (ja) | 電子部品 | |
| JP2532821B2 (ja) | 半導体装置 | |
| JPS6236385B2 (ja) | ||
| JPS63276258A (ja) | 半導体集積回路装置 | |
| JPS5896754A (ja) | 気密封止パツケ−ジ | |
| JPS6079744U (ja) | ハ−メチツクシ−ルカバ− | |
| JP2000133911A (ja) | 電子部品搭載装置 | |
| JPS58155843U (ja) | 半導体用気密容器 | |
| JPS5899837U (ja) | 半導体バツケ−ジ | |
| JPS6218737A (ja) | 半導体装置用セラミツクパツケ−ジ | |
| JPH02181960A (ja) | 樹脂封止型半導体装置 |