JP2857359B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2857359B2 JP2857359B2 JP7325428A JP32542895A JP2857359B2 JP 2857359 B2 JP2857359 B2 JP 2857359B2 JP 7325428 A JP7325428 A JP 7325428A JP 32542895 A JP32542895 A JP 32542895A JP 2857359 B2 JP2857359 B2 JP 2857359B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- lead
- present
- exposed
- comb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ホール素子やＦＥ
Ｔの素子のパッケージの小型化・薄型化を可能とし、イ
ンサートマシンによる自動装置が容易であり、かつ熱拡
散がすぐれている半導体装置に関するものである。 【０００２】 【従来の技術】従来のいわゆるフェースボンディングに
よりリードへ取付けられた半導体装置は図４に示すよう
に、セラミック基板１０上にコムリード３を接着したも
のに素子１を取り付け、これを樹脂２により封止してい
る。 【０００３】 【発明が解決しようとする課題】このような従来の構成
ではパッケージの厚みがセラミック基板１０のために厚
くなるばかりか、コムリード３はパッケージの横方向へ
のみ出る構造となり、また、熱拡散に対しても問題を有
していた。 【０００４】本発明はこのような問題点に鑑み、パッケ
ージの厚みが薄く、パッケージ底面にもリードを有し、
また、熱拡散に対しても有利な構成である半導体装置を
提供することを課題とする。 【０００５】 【課題を解決するための手段】本発明の半導体装置で
は、平行な両面を有するリードの一面に半導体素子を載
置して底面がほぼ平坦になるように樹脂封止し、前記リ
ードの反対面側に前記樹脂封止外囲体とほぼ同等面に露
出させる露出部を設け、前記樹脂封止外囲体底面から導
電層が突出して前記露出したリード底面に設けものであ
る。 【０００６】また、本発明の半導体装置は、上述の構成
においてリードの他面に導電層を形成して用いる。 【０００７】さらにまた、本発明の半導体装置は、上述
の構成において樹脂封止外囲体の外面とリードとでほぼ
直方体の各面を構成した。 【０００８】このような構成により、パッケージが薄型
化され、またコムリードが上面より見たときパッケージ
より外にはみ出さなくとも、セットに実装することがで
き、インサートマシンによる自動装着も容易になる。ま
た、素子からの熱は露出したコムリードにより、効果的
に拡散される。さらに、リードの他面が側面よりも封止
外体面より大きく突出しているので、側面からのリード
の突出が問題になることなく、主に他面を用いた表面実
装が容易になる。 【０００９】 【発明の実施の形態】図１は、本発明の実施の形態の一
例の断面構造図であり、図１において、１はアップサイ
ドダウンに対面的に接着された半導体素子（チップ）、
２はほぼ直方体でなるエポキシ等の樹脂封止外囲体、３
はコムリードでＣｕやＦｅ上にＮｉメッキ等が被着され
ている。４は、そのコムリード３の面上に組立後メッキ
やディップにて形成した導電層の半田層、５はチップ１
に形成されたオーミック電極や配線電極である。６はチ
ップの電極５とコムリード３の面とを接触、固定し結線
させるためのＡｇペースト等のろう材で、７はチップ１
内の半絶縁性基板の部分を示しており、８はチップ１内
のイオン注入やエピタキシャル等において形成された活
性領域部分を示している。９はチップ１上に形成された
保護膜を示している。コムリード３の導電層は下面側が
側面よりも大きく突出している。図２は図１に示したも
のの上部から見た外観図であり、図３は、同じものを下
部から見た外観図である。 【００１０】 【発明の効果】以上のように本発明によれば、コムリー
ド底面に樹脂外囲体からの露出部を設けて、その露出部
に樹脂外囲体から突出した導電層を設けることで、パッ
ケージの薄型化がはかれ、かつ熱拡散に対しても有効な
半導体装置となり、また、樹脂外囲体から突出した導電
層により、プリント基板上の配線面に密着接続し易く
し、インサートマシンによる自動装着も容易になる等、
実用上すぐれた効果がある。
Ｔの素子のパッケージの小型化・薄型化を可能とし、イ
ンサートマシンによる自動装置が容易であり、かつ熱拡
散がすぐれている半導体装置に関するものである。 【０００２】 【従来の技術】従来のいわゆるフェースボンディングに
よりリードへ取付けられた半導体装置は図４に示すよう
に、セラミック基板１０上にコムリード３を接着したも
のに素子１を取り付け、これを樹脂２により封止してい
る。 【０００３】 【発明が解決しようとする課題】このような従来の構成
ではパッケージの厚みがセラミック基板１０のために厚
くなるばかりか、コムリード３はパッケージの横方向へ
のみ出る構造となり、また、熱拡散に対しても問題を有
していた。 【０００４】本発明はこのような問題点に鑑み、パッケ
ージの厚みが薄く、パッケージ底面にもリードを有し、
また、熱拡散に対しても有利な構成である半導体装置を
提供することを課題とする。 【０００５】 【課題を解決するための手段】本発明の半導体装置で
は、平行な両面を有するリードの一面に半導体素子を載
置して底面がほぼ平坦になるように樹脂封止し、前記リ
ードの反対面側に前記樹脂封止外囲体とほぼ同等面に露
出させる露出部を設け、前記樹脂封止外囲体底面から導
電層が突出して前記露出したリード底面に設けものであ
る。 【０００６】また、本発明の半導体装置は、上述の構成
においてリードの他面に導電層を形成して用いる。 【０００７】さらにまた、本発明の半導体装置は、上述
の構成において樹脂封止外囲体の外面とリードとでほぼ
直方体の各面を構成した。 【０００８】このような構成により、パッケージが薄型
化され、またコムリードが上面より見たときパッケージ
より外にはみ出さなくとも、セットに実装することがで
き、インサートマシンによる自動装着も容易になる。ま
た、素子からの熱は露出したコムリードにより、効果的
に拡散される。さらに、リードの他面が側面よりも封止
外体面より大きく突出しているので、側面からのリード
の突出が問題になることなく、主に他面を用いた表面実
装が容易になる。 【０００９】 【発明の実施の形態】図１は、本発明の実施の形態の一
例の断面構造図であり、図１において、１はアップサイ
ドダウンに対面的に接着された半導体素子（チップ）、
２はほぼ直方体でなるエポキシ等の樹脂封止外囲体、３
はコムリードでＣｕやＦｅ上にＮｉメッキ等が被着され
ている。４は、そのコムリード３の面上に組立後メッキ
やディップにて形成した導電層の半田層、５はチップ１
に形成されたオーミック電極や配線電極である。６はチ
ップの電極５とコムリード３の面とを接触、固定し結線
させるためのＡｇペースト等のろう材で、７はチップ１
内の半絶縁性基板の部分を示しており、８はチップ１内
のイオン注入やエピタキシャル等において形成された活
性領域部分を示している。９はチップ１上に形成された
保護膜を示している。コムリード３の導電層は下面側が
側面よりも大きく突出している。図２は図１に示したも
のの上部から見た外観図であり、図３は、同じものを下
部から見た外観図である。 【００１０】 【発明の効果】以上のように本発明によれば、コムリー
ド底面に樹脂外囲体からの露出部を設けて、その露出部
に樹脂外囲体から突出した導電層を設けることで、パッ
ケージの薄型化がはかれ、かつ熱拡散に対しても有効な
半導体装置となり、また、樹脂外囲体から突出した導電
層により、プリント基板上の配線面に密着接続し易く
し、インサートマシンによる自動装着も容易になる等、
実用上すぐれた効果がある。
【図面の簡単な説明】
【図１】本発明の半導体装置における実施の形態の一例
の断面図 【図２】本発明の半導体装置における実施の形態の一例
を上部より見た外観図 【図３】本発明の半導体装置における実施の形態の一例
を下部より見た外観図 【図４】従来の半導体装置の断面図 【符号の説明】 １ 半導体素子（チップ） ２ 樹脂封止外囲体 ３ コムリード ４ 半田層 ５ 電極 ６ ろう材 １０ セラミック基板
の断面図 【図２】本発明の半導体装置における実施の形態の一例
を上部より見た外観図 【図３】本発明の半導体装置における実施の形態の一例
を下部より見た外観図 【図４】従来の半導体装置の断面図 【符号の説明】 １ 半導体素子（チップ） ２ 樹脂封止外囲体 ３ コムリード ４ 半田層 ５ 電極 ６ ろう材 １０ セラミック基板
Claims (1)
- (57)【特許請求の範囲】 １．平行な両面を有するリードの一面に半導体素子を載
置して底面がほぼ平坦になるように樹脂封止し、前記リ
ードの反対面側に前記樹脂封止外囲体とほぼ同等面に露
出させる露出部を設け、前記樹脂封止外囲体底面から導
電層が突出して前記露出したリード底面に設けられた半
導体装置。 ２．リードがＣｕにＮｉメッキしたものである請求項１
記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7325428A JP2857359B2 (ja) | 1995-12-14 | 1995-12-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7325428A JP2857359B2 (ja) | 1995-12-14 | 1995-12-14 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6158410A Division JP2532821B2 (ja) | 1994-07-11 | 1994-07-11 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08227950A JPH08227950A (ja) | 1996-09-03 |
| JP2857359B2 true JP2857359B2 (ja) | 1999-02-17 |
Family
ID=18176752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7325428A Expired - Fee Related JP2857359B2 (ja) | 1995-12-14 | 1995-12-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2857359B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220064662A (ko) * | 2020-11-12 | 2022-05-19 | 삼성전자주식회사 | 반도체 소자 패키지 및 그 제조방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS596839U (ja) * | 1982-07-07 | 1984-01-17 | 日本電気株式会社 | 半導体装置 |
-
1995
- 1995-12-14 JP JP7325428A patent/JP2857359B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08227950A (ja) | 1996-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6002165A (en) | Multilayered lead frame for semiconductor packages | |
| US5637828A (en) | High density semiconductor package | |
| US6249041B1 (en) | IC chip package with directly connected leads | |
| EP0488783A2 (en) | Lead frame for semiconductor device comprising a heat sink | |
| US5072280A (en) | Resin sealed semiconductor device | |
| JPS5936249U (ja) | 少くとも１つの集積回路デバイスのためのフラツト・パツケ−ジ | |
| KR920007132A (ko) | 집적회로용 절연리드 프레임 및 그의 제조방법 | |
| JPH03169062A (ja) | 半導体装置 | |
| JP3839178B2 (ja) | 半導体装置 | |
| JPS6042620B2 (ja) | 半導体装置の封止体 | |
| JP2857359B2 (ja) | 半導体装置 | |
| JP2902919B2 (ja) | 表面実装型半導体装置 | |
| JPS6352461A (ja) | 半導体装置 | |
| JPH0795580B2 (ja) | 半導体装置 | |
| JP2851822B2 (ja) | 電子部品 | |
| JPH10247701A (ja) | 半導体装置およびその製造に用いるリードフレーム | |
| JP2532821B2 (ja) | 半導体装置 | |
| JP2725719B2 (ja) | 電子部品及びその製造方法 | |
| JPH04114455A (ja) | 半導体装置及びその実装構造 | |
| US3828229A (en) | Leadless semiconductor device for high power use | |
| JP2602834B2 (ja) | 半導体装置 | |
| JPS62296541A (ja) | 樹脂封止型半導体装置 | |
| JPS6130286Y2 (ja) | ||
| JPS60262434A (ja) | 半導体装置 | |
| JPS63107126A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |