JPH04125952A - セラミックパッケージ - Google Patents

セラミックパッケージ

Info

Publication number
JPH04125952A
JPH04125952A JP2246023A JP24602390A JPH04125952A JP H04125952 A JPH04125952 A JP H04125952A JP 2246023 A JP2246023 A JP 2246023A JP 24602390 A JP24602390 A JP 24602390A JP H04125952 A JPH04125952 A JP H04125952A
Authority
JP
Japan
Prior art keywords
silicon nitride
heat dissipation
ceramic
ceramic package
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2246023A
Other languages
English (en)
Other versions
JPH0810735B2 (ja
Inventor
Hiroaki Sakai
博明 阪井
Shinsuke Yano
信介 矢野
Takao Soma
隆雄 相馬
Manabu Isomura
学 磯村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP2246023A priority Critical patent/JPH0810735B2/ja
Priority to US07/760,145 priority patent/US5294750A/en
Priority to DE1991615408 priority patent/DE69115408T2/de
Priority to EP19910308469 priority patent/EP0476971B1/en
Publication of JPH04125952A publication Critical patent/JPH04125952A/ja
Publication of JPH0810735B2 publication Critical patent/JPH0810735B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Ceramic Products (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は熱伝導率の高い窒化珪素焼結体を、半導体チッ
プを搭載する基板に使用した、熱放散性に優れたセラミ
ックパッケージに関するものである。
(従来の技術) 半導体チップの高集積化や高速化に伴い、発生する熱量
が増大している。特にバイポーラ系の回路を有するチッ
プに関してその傾向は顕著で、近年はこれらのチップを
搭載するパッケージとして、放熱性の優れたつまり熱伝
導率の良好な材料を使用したセラミックパッケージが要
求されるようになった。
従来このようなチップには、アルミナセラミックを材料
にしたセラミックパッケージが、樹脂を使用した基板に
比較して信転性が高く熱放散性が良好な為に広く使用さ
れていた。例えば、第4図に示した様なアルミナセラミ
ック21の内部に金属導体配線を有し、搭載した半導体
チップ22と外部回路との接続端子用に多数の金属ビン
23が配列したビングリッドアレータイプのセラミック
パッケージや金属ビンの替わりに金属リードを使用した
チップキャリヤータイプのセラミックパッケージが知ら
れている。
しかしながら、最近のますます増大する半導体チップの
発熱量にたいしては、アルミナパッケージの放熱性では
不充分であり、熱放散性の優れたパッケージが要望され
ていた。また、アルミナパッケージは、半導体チップの
材質であるシリコンの熱膨張係数と整合しておらず、チ
ップに熱応力が生じたり、場合によっては熱ストレスに
より破壊したりする問題があった。
最近では熱伝導性がより優れ、また熱膨張係数もシリコ
ンと整合のとれた窒化アルミニウムセラミックが第4図
に示したパッケージのセラミック材料として使用され始
めている。しかしながら、窒化アルミニウムセラミック
は耐水性や耐アルカリ性など耐環境性が悪い問題点があ
った。また、ムライトセラミックも、熱膨張係数がシリ
コンと整合がとれているので第4図に示したパッケージ
のセラミック材料として使用され始めている。しかしな
がら、ムライトは熱伝導率が悪いのでパッケージの熱放
散性が悪い欠点があった。
従って、最近ではこれらの問題点を解決する為、第1図
や第2図に示す様なパッケージが使用され始めている。
これらは、半導体チップが搭載される基板部分のみ熱伝
導率の高いセラミック基板を放熱用基板として使用し、
内部に回路配線を有する基板部分は、アルミナやムライ
トセラミックを使用する。
これらのアルミナやムライトセラミックは工業的に大量
に使用されており安価であり、また製造プロセスも焼成
温度が低いことや、従来多量に使用されているこれらセ
ラミックを使用したパッケージの製造プロセスがそのま
ま使用出来るなどの利点もある。また、配線回路に高速
の信号が伝播したり、電源回路の抵抗を小さくしたい場
合には、Ag系、Cu系、Au系など導通抵抗の小さな
導体を使用する必要があるのでこれら低抵抗金属の融点
以下である1100″C以下で焼成する低温焼成セラミ
ックが使用される。さらに、絶縁材料にポリイミド系樹
脂を使用し、導体としてスパッタ、蒸着、メツキ等によ
り薄膜を形成しフォトリソグラフィーにより導体パター
ンを得ることにより配線回路とする場合もある。そして
、半導体チップが搭載される放熱用基板部分には、窒化
アルミニウムやBeOを添加して絶縁体とした炭化珪素
基板が使用されていた。
放熱用基板と内部に回路配線を有する基板との接合には
、ガラスによる接合や、AgやCuもしくはそれらの合
金にTiやZr金属を含んだ活性化金属による接合や、
それぞれの基板に接合用に形成した導体を金属ろうによ
り接合する場合や、金属ペーストの焼成により接合する
場合がある。ただし、内部に回路配線を有する基板とし
てアルミナ基板を使用する場合は、放熱用基板の窒化ア
ルミニウムやBeOを添加して絶縁体とした炭化珪素基
板と熱膨張係数が整合していないので、そのまま接合す
ると熱応力によりクランクが生じたりするので中間の熱
膨張係数を有するセラミックや金属の枠体を間に挟む場
合もある。
また、低温焼成セラミックを内部に回路配線を有する基
板として使用する場合は、低温焼成セラミックの焼成時
に接合も同時に行うこともできる。
また、ポリイミド系樹脂を使用する場合は、放熱用基板
上に直接ポリイミド系樹脂と薄膜回路により配線回路を
形成する。しかしながら、放熱用基板に使用する窒化ア
ルミニウムは耐水性や耐アルカリ性などの耐環境性かわ
る(、他の配線基板部分の耐環境性は良いのにパッケー
ジ全体の信転性を損ねていた。また、炭化珪素基板はセ
ラミックの結晶粒子の粒界部分しか絶縁性を有していな
いので、耐電圧が低い問題点があり絶縁性の基板として
は問題があった。
(発明が解決しようとする課題) 本発明では、窒化珪素焼結体を放熱用基板材料として使
用する。良く知られているように、窒化珪素は絶縁性が
非常に良く、耐環境性も優れている。また、熱膨張係数
もアルミナの6〜7 ppm/ ”Cに比較するとシリ
コンの熱膨張係数3〜4 ppm/℃に近く、より整合
がとれているので、半導体チップを搭載した場合の信軌
性も高い。しかし、通常の窒化珪素は室温および高温で
の機械的強度を追求した組成のものが多く、これらの熱
伝導率は小さくアルミナセラミックと同等であった。従
って、第1図や第2図のような構造にしても熱放散性の
良いパッケージを得ることはできなかった。
本発明の目的は上述した課題を解消して、熱放散性の良
好なセラミックパッケージを提供しようとするものであ
る。
(課題を解決するための手段) 本発明のセラミックパッケージは、半導体チップを搭載
する窒化珪素からなる放熱基板と、この放熱基板と接続
し、内部に信号伝播用の配線回路および電源用の配線回
路を有する配線基板とからなることを特徴とするもので
ある。
(作 用) 本発明では、アルミナ換算でアルミニウムを0.3重量
%以下含む窒化珪素焼結体で半導体チップが搭載される
基板が構成される。焼成後、この窒化珪素焼結体は直線
距離10μmに窒化珪素結晶粒子が20個以下含まれる
ことで特徴づけられる。窒化珪素焼結体は、通常焼結助
剤として焼成中に液相を形成する成分が添加される。代
表的には、希土類の酸化物、アルカリ土類金属の酸化物
、その他金属酸化物が考えられる。
また、パッケージ用セラミックに特有の添加物としてモ
リブデンやタングステン金属、もしくはこれらの酸化物
や化合物が着色用に添加される場合もある。
本発明には、アルミニウムが上記の限定量以下であるな
らば、基本的にはどのような組成系の窒化珪素焼結体に
も適用できる。これは、窒化珪素焼結体の熱伝導率がア
ルミニウム量にもっとも大きく影響されるためである。
本発明に使用する窒化珪素焼結体は、熱伝導率が40W
/mk以上、代表的には100W/mkとアルミナの2
0W/mk程度よりも充分に大きいので熱放散性の良い
パッケージが得られる。アルミナ換算でアルミニウムを
0.3重量%を越える窒化珪素焼結体を使用するとセラ
ミックの熱伝導率が劣化し熱放散性の悪いパッケージに
なる。
また、本発明の窒化珪素基板材料は、耐環境性も非常に
優れており窒化アルミニウムで生ずるような問題はない
。耐電圧特性も非常に良いので炭化珪素で生ずる様な問
題はない。
(実施例) 第1図〜第3図は本発明のセラミックパッケージの一例
の構成を示す断面図である。第1図に示す例では、所定
の窒化珪素からなる放熱基板1上に金めつき層2を介し
て半導体チップ3を搭載するとともに、ムライトからな
る配線基板4の配線導体5と半導体チップ3とをボンデ
ィングワイヤー6で接続し、さらに外部回路との接続端
子用に多数の金属ビン7を配列し、最後に放熱基板1と
配線基板5とを接続用活性金属8を介して接続しキャッ
プ9を設けたピングリッドアレータイプのセラミックパ
ッケージを示している。第2図は金属ビン7の代わりに
金属リード10を使用したチップキャリアタイプのセラ
ミックパッケージを示している。第3図は、配線基板4
としてポリイミド系樹脂中にAu薄膜で多層配線基板を
使用し、外部との接続を外部端子用の導体パッド11を
使用したセラミックパッケージを示している。
以下、実際の例について説明する。
1施炎上 ^1203含有量の異なる窒化珪素粉末に焼結助剤とし
て表1に示す希土類酸化物を添加し、水を加えて窒化珪
素玉石と樹脂製ポットを用いて湿式混合した。得られた
スラリーをスプレードライヤにより乾燥造粒した。造粒
粉末を金型を使用して通常の乾式プレス成形により所定
の形状に成形した。
成形体を9.5気圧の窒素雰囲気下で表1に示すように
、1750〜1950℃11〜10時間焼成した。得ら
れた焼結体について、熱伝導率をレーザーフラッシュ法
により測定した。また、焼結体の窒化珪素粒子の数を直
線距離10μmあたりに存在する窒化珪素粒子の数から
求めた。焼結体中の^1□03量を螢光X線分析法によ
り測定した。これらの測定値を表1に示す。また、熱膨
脹係数はどの焼結体においても2〜4 ppm/ ”C
であった。
得られた焼結体を半導体チップが搭載される放熱基板と
して使用した。さらに内部に配線を有する基板としては
、絶縁材料にムライトセラミックを、導体にタングステ
ンを使用した配線基板を使用した。これらの基板をAg
ろうTiを少量加えた活性化金属により接合した。この
ようにして第1図に示す構造の半導体チップパッケージ
を作成した。
実際に半導体チップを搭載して発熱させ風速4m/Sの
条件で空冷しパッケージの熱抵抗を測定した。その結果
を表1に示した。比較のため、アルミナを放熱基板とし
て同様の方法で測定した熱抵抗は22℃/Wであった。
表1から、窒化珪素の放熱基板はアルミナと比較して放
熱特性が優れるのがわかる。また、窒化珪素においても
、直線距離10μmあたりに存在する窒化珪素粒子の数
が20個以下で、含有する^1□03量が0.3wt%
以下であればさらに優れるのがわかる。この理由は、直
線距離10μmあたりに存在する窒化珪素粒子の数が2
0個以上であると、粒界での熱の散乱が小さくなって熱
伝導度が高くなるためと考えられ、Ah03量が0.3
wt%以上であると、窒化珪素粒子内に固溶し、窒化珪
素粒子の熱伝導度を低下させるためと考えられる。
実m コージェライト系組成のガラス粉末90重量%とアルミ
ナ粉末10重量%からなる低温焼成基板用のセラミック
組成混合粉末、アクリル系有機バインダー、可塑剤、ト
ルエンおよびアルコール系の溶剤をアルミナポットおよ
びアルミナポールで良く混合しスラリーとした。さらに
、ドクターブレード法により0.3m厚みのグリーンテ
ープを作成した。
Ag系粉末、アクリル系有機バインダーおよびテルピネ
オール系の有機溶剤を3本ローラーにより良く混練し印
刷用の導体ペーストにした。このペーストを使用して、
グリーンテープ上に導体配線パターンを印刷した。これ
らの導体パターンが印刷されたグリーンテープを、所定
の順番で重ねた後、実施例1と同様の方法で作成した窒
化珪素基板上に置き100°01100kg/cm”の
条件で圧力をかけ積層一体化した。各導体層の接続は、
グリーンテープにパンチング等により成形したスルーホ
ールに導体ペーストを充填して実現した。Air雰囲気
で900℃焼成した。その結果、第2図に示したように
、窒化珪素基板上に、低温焼成配線基板が接合した構造
のパッケージが得られた。金属リードは、Au−5n合
金ろうにより接合した。
1施±1 実施例1と同様の方法で得た本発明の窒化珪素基板上に
、感光性ポリイミド系樹脂とAuスパッタ薄膜を使用し
フォトリソグラフィーにより導体パターンと眉間導体パ
ターンを接続するピアホールを形成し多層配線回路を得
た。この結果、第3図に示すようなパッケージを得た。
(発明の効果) 以上詳細に説明したところから明らかなように、本発明
によれば、放熱基板を窒化珪素、好ましくはアルミナ換
算でアルミニウムを0.3重量%以下含み、結晶粒子を
直線距離10μm中に20個以下含む窒化珪素とするこ
とにより、熱放散特性を良好にできるため、熱放散性に
優れたセラミックパッケージを得ることができる。
【図面の簡単な説明】
第1図〜第3図はそれぞれ本発明のセラミックパッケー
ジの一例の構成を示す断面図、第4図は従来のセラミッ
クパッケージの一例の構成を示す断面図である。 1・・・放熱基板     2・・・金めつき層3・・
・半導体チップ   4・・・配線基板5・・・配線導
体     6・・・ボンディングワイヤ7・・・金属
ピン     8・・・接続用活性化金属9・・・キャ
ップ     10・・・金属リード11・・・導体パ
ッド 第1図 第3図 第4図 手 続 補 正 書 平成 3年 3月 5日

Claims (1)

  1. 【特許請求の範囲】 1、半導体チップを搭載する窒化珪素からなる放熱基板
    と、この放熱基板と接続し、内部に信号伝播用の配線回
    路および電源用の配線回路を有する配線基板とからなる
    ことを特徴とするセラミックパッケージ。 2、結晶粒子を直線距離10μm中に20個以下含む窒
    化珪素からなる放熱基板であることを特徴とする請求項
    1記載のセラミックパッケージ。 3、前記窒化珪素からなる放熱基板が、アルミナ換算で
    アルミニウムを0.3重量%以下含む請求項1または2
    記載のセラミックパッケージ。 4、前記配線回路基板の絶縁材料がムライトセラミック
    からなる請求項1ないし3のいずれかに記載のセラミッ
    クパッケージ。 5、前記配線回路基板の絶縁材料が焼成温度1100℃
    以下で焼成してなり、内部の配線導体がAg系、Cu系
    、Au系からなる請求項1ないし3のいずれかに記載の
    セラミックパッケージ。 6、前記配線回路基板の絶縁材料がポリイミド系樹脂か
    らなる請求項1ないし3のいずれかに記載のセラミック
    パッケージ。
JP2246023A 1990-09-18 1990-09-18 セラミックパッケージ Expired - Lifetime JPH0810735B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2246023A JPH0810735B2 (ja) 1990-09-18 1990-09-18 セラミックパッケージ
US07/760,145 US5294750A (en) 1990-09-18 1991-09-16 Ceramic packages and ceramic wiring board
DE1991615408 DE69115408T2 (de) 1990-09-18 1991-09-17 Keramische Packungen und keramische Leiterplatte
EP19910308469 EP0476971B1 (en) 1990-09-18 1991-09-17 Ceramic packages and ceramic wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2246023A JPH0810735B2 (ja) 1990-09-18 1990-09-18 セラミックパッケージ

Publications (2)

Publication Number Publication Date
JPH04125952A true JPH04125952A (ja) 1992-04-27
JPH0810735B2 JPH0810735B2 (ja) 1996-01-31

Family

ID=17142300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2246023A Expired - Lifetime JPH0810735B2 (ja) 1990-09-18 1990-09-18 セラミックパッケージ

Country Status (1)

Country Link
JP (1) JPH0810735B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996029736A1 (en) * 1995-03-20 1996-09-26 Kabushiki Kaisha Toshiba Silicon nitride circuit substrate
JP2013105967A (ja) * 2011-11-16 2013-05-30 Nikkiso Co Ltd 半導体パッケージ用基板及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62232943A (ja) * 1986-04-02 1987-10-13 Sumitomo Electric Ind Ltd 半導体装置用基板材料およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62232943A (ja) * 1986-04-02 1987-10-13 Sumitomo Electric Ind Ltd 半導体装置用基板材料およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996029736A1 (en) * 1995-03-20 1996-09-26 Kabushiki Kaisha Toshiba Silicon nitride circuit substrate
EP0999589A3 (en) * 1995-03-20 2000-06-14 Kabushiki Kaisha Toshiba Silicon nitride circuit board
JP2013105967A (ja) * 2011-11-16 2013-05-30 Nikkiso Co Ltd 半導体パッケージ用基板及びその製造方法

Also Published As

Publication number Publication date
JPH0810735B2 (ja) 1996-01-31

Similar Documents

Publication Publication Date Title
US5294750A (en) Ceramic packages and ceramic wiring board
JPH0451078B2 (ja)
JPH0510310B2 (ja)
JPH06296084A (ja) 高熱伝導体及びこれを備えた配線基板とこれらの製造方法
JPH04212441A (ja) セラミック配線基板
JP3793559B2 (ja) 高周波用磁器組成物および高周波用磁器
JPH04125952A (ja) セラミックパッケージ
JP2517024B2 (ja) セラミックパッケ―ジとその製造方法
JP3297567B2 (ja) 半導体素子収納用パッケージおよびその実装構造
JP3450167B2 (ja) 半導体素子収納用パッケージ
JPS62197375A (ja) 窒化アルミニウム基板
JP2012064616A (ja) 高放熱型電子部品収納用パッケージ
JPH02226749A (ja) 高出力回路部品用ヒートシンク
JP3015504B2 (ja) 半導体装置
JP2813074B2 (ja) 半導体素子収納用パッケージ
JP2742628B2 (ja) メタライズ金属層を有する窒化アルミニウム質焼結体
JP2813073B2 (ja) 半導体素子収納用パッケージ
JP2515671Y2 (ja) 半導体素子収納用パッケージ
JPH0633206B2 (ja) メタライズ組成物
JPH04125950A (ja) セラミックパッケージ
JPH04112557A (ja) ガラス―セラミックス配線板
JPH06107485A (ja) メタライズ金属層を有する窒化アルミニウム質焼結体
JPH04950B2 (ja)
JPH0321049A (ja) 半導体素子収納用パッケージ
JPH10247698A (ja) 絶縁性放熱板

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090131

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090131

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100131

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110131

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110131

Year of fee payment: 15