JP2007227967A - 半導体モジュールおよびその製造方法 - Google Patents
半導体モジュールおよびその製造方法 Download PDFInfo
- Publication number
- JP2007227967A JP2007227967A JP2007117958A JP2007117958A JP2007227967A JP 2007227967 A JP2007227967 A JP 2007227967A JP 2007117958 A JP2007117958 A JP 2007117958A JP 2007117958 A JP2007117958 A JP 2007117958A JP 2007227967 A JP2007227967 A JP 2007227967A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- substrate
- layer
- hole
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1433—Application-specific integrated circuit [ASIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】絶縁基板1の1次側の面に形成される第1配線層3と2次側の面に形成される第2配線層3との熱膨張係数を互いに異ならせ、好ましくは第1配線層の熱膨張係数を配線基板の1次側に搭載される半導体装置の熱膨張係数に、第2配線層の熱膨張係数を配線基板10の2次側に接続される実装基板の熱膨張係数に、夫々近づける。
【選択図】図1
Description
ガラス基板またはシリコン基板の熱膨張係数は約3ppm/℃から5 ppm/℃であり、セラミック基板と比べて、基板の熱膨張は小さいため、微細な配線を形成することができる。
また、ガラス基板またはシリコン基板は、熱膨張係数が半導体装置9のシリコンに近いため、ガラス基板またはシリコン基板と半導体装置9の間では、熱膨張係数の差から生じる応力が小さく、多層配線基板6と半導体装置9の接続が確保できる。
また、ガラス基板またはシリコン基板は、従来のセラミック基板に比べ平滑性が優れているため、セラミック基板上よりガラス基板またはシリコン基板上では微細に配線パターンを形成することができる。具体的には、ガラス基板またはシリコン基板上の配線ピッチは約2から200umである。200マイクロメータを越える配線ピッチでは、配線層の層数を効果的に低減できない。2マイクロメータ未満の配線ピッチでは、配線の電気抵抗が大きくなってしまう。
サンドブラストにより貫通孔100を形成すると、図1にも示すように、一方の開口端と他方の開口端とで貫通孔100の径が異なること多い。すなわち、サンドブラストが開始された基板の表面(加工開始面)からもう一方の基板の表面(加工終了面)に向って、貫通孔100の径の大きさは徐々に小さくなる。なお、図32に示すように、両面からサンドブランドを行うことにより絶縁基板の中央から外部に向って貫通孔の径が広がっていく形状としてもよい。この場合、一方から貫通孔を開口する場合に比べ、貫通孔形成までの時間が短縮されるため、開口端での貫通孔の径は小さくすることができる。一方、フォトエッチング法またはレーザ加工では、径がほぼ一定の貫通孔101(スルーホール)が形成されやすい。図5(a)はサンドブラストによって形成された貫通孔100を、図5(b)はフォトエッチング法によって形成された貫通孔101を示したものである。
図1では、絶縁基板1の両面において電気的接続を可能とする貫通孔100の内面には、導電性材料が存在している。例えば、銅配線101は、貫通孔100の内面にスパッタ等により給電膜、例えばCr/Cuを形成し、その後電気めっきにより形成する。配線101が形成された後に、貫通孔内に絶縁性の材料を充填して基板1の強度を高めてもよい。
例えば、半導体装置9が実装される多層配線基板6の1次側では、線膨張係数が小さい材料で層間絶縁層を形成する。これにより、多層配線基板6の1次側と半導体装置9の線膨張係数が近づくため、発生する熱応力を減少させることができ、接続信頼性を確保できる。特に、基板1の熱膨張係数と半導体装置(シリコン)の熱膨張係数が異なるときには有効である。
一方、多層配線基板6の2次側では、線膨張係数が大きい材料で層間絶縁層を形成する。これにより、多層配線基板6の2次側と実装される基板(実装基板10)の線膨張係数が近づくため、発生する熱応力を減少させることができ、マルチチップモジュール1000と実装基板10との接続信頼性を確保できる。
このように多層配線基板6の厚さ方向で線膨張係数を変化させることにより、半導体装置9と多層配線基板、およびマルチチップモジュールと実装基板10の間で生じる熱応力を緩和し、接続信頼性を確保することができる。
なお、多層配線基板6の1次側と2次側の両方で層間絶縁層の材料を変化させる必要はなく、例えば、基板1と実装基板10の線膨張係数の差が大きい2次側だけ層間絶縁層の材料を変化させ、実装基板の線膨張係数に近づけてもよい。
がある。もちろん、配線パターンの制約等により、半導体装置9(LSI)同士の信号のやり取りする配線をすべてを2層目の層間絶縁層の上に形成する必要はなく、半導体装置9(LSI)同士の信号のやり取りする配線が、他の配線層よりも多層配線基板の最表面で多く行われていればよい。
あるいは、絶縁基板1のすぐ上に形成される配線(第一の配線)では電源線またはグランド線を形成し、1層目の層間絶縁層110の上に形成される第二の配線の中に、ユーザ基板と半導体装置9との信号をやり取りする信号配線と半導体装置9(LSI)同士の信号のやり取りを行う信号線とを一緒に配置して形成すれば、多層配線層3を1層とすることができる。
この多層配線基板6の1次側には、LSI等の半導体装置9(半導体素子9)を実装する。半導体装置9には、BGA、CSP、ウエハーレベルCSPなどの他、QFP、TSOPなどのリードタイプの半導体装置も使用しても良い。
そこで、本実施例のように、層間絶縁層の物性値、例えば熱膨張係数や弾性係数を多層配線基板の厚さ方向で変化させる、具体的には、一次側の最表面の層間絶縁層と、多層配線基板6に実装される半導体チップ9との熱膨張係数と近づけて、発生する熱応力を小さくすることにより、鉛フリーはんだを用いた場合であっても、半導体装置9と多層配線基板6との接続信頼性を確保することができる。また、絶縁基板にガラスやシリコン基板を用いれば、発生する熱応力が小さくなり、鉛フリーはんだを用いた場合であっても、半導体装置9と多層配線基板6との接続信頼性を確保することができる。
ところで、一次側の接続に用いられるはんだバンプの融点は、二次側の接続に用いられるはんだボール7よりも高くなくてはならない。すなわち、一次側および二次側において、はんだ接続温度を変化させて、温度階層を設けることが必要である。
例えば、半導体素子と多層配線基板の一次接続には高温系はんだを、マルチチップモジュールと実装基板10との2次接続には低温系はんだを用いることが望ましい。
しかし、本実施例のように、マルチチップモジュールの層間絶縁層の熱膨張係数を多層配線基板の厚さ方向で変化させて、応力を緩和することにより、鉛フリーはんだを用いた場合であっても、マルチチップモジュールと実装基板10との接続信頼性を確保できる。本実施例における多層配線基板6は、半導体チップのインターポーザとしての役割を果たすのみならず、半導体装置9(半導体チップ、LSI等)および多層配線基板6と実装基板10の間に生じる熱応力を緩和する。
この応力緩和層5の厚さは応力緩和の観点からは絶縁基板1の厚みに対して約1/10から約1/2程度の厚みであるか、あるいは絶縁基板の対角長さに対して約1/300〜約1/20であることが望ましいが、製造プロセスの観点からは約10乃至200マイクロメートルが望ましく、更に好ましくは約35乃至150マイクロメートルである。応力緩和層の厚さおよび物性値については後述する。
続いて、図17を用いて、マルチチップモジュールの製造方法の一実施例について説明する。
まず、ユーザからの要求等に応じて、マルチチップモジュールを設計する。
続いて、マルチチップモジュールに用いる半導体装置(半導体チップ)を用意する。この半導体チップは、例えば素子回路が形成され、いわゆる前工程が済んだ半導体ウエハ上に、再配線およびはんだバンプ等を形成して、その後ダイシングされた半導体パッケージ(いわゆるウエハレベルチップサイズパッケージ)であってもよいし、そうでなくてもよい。また、必ずしも自ら製造した半導体チップでなくてもよく、必要に応じて他社より購入した半導体チップを用いてもよい。半導体チップ自身は動作試験の工程等で合格していることが望ましい。
また、半導体チップ等を実装する配線基板(インターポーザ)も用意する。この配線基板も自ら製造したものであってもよいし、他社から購入したものでもよい。この配線基板は、上記実施例で説明した配線基板であり、例えば基板1(コア基板1)がガラス基板またはシリコン基板であり、基板1の表面には薄膜配線層2が形成されているものであってもよいし、基板1(コア基板1)の二次側に応力を緩和するための層を有するものであってもよい。この配線基板自身も配線の短絡等の試験工程を合格していることが望ましい。
また、配線基板は最終製品のマルチチップモジュールの大きさにダイシングされる前のものであってよい。図3、図4に示すようなダイシング前の配線基板であれば、配線基板の上に複数の半導体チップを搭載し、はんだリフローまたはワイヤボンディング等により半導体チップ等を実装する。
その後、半導体チップと配線基板の電気的接続をとり、動作試験を行い、良/不良の判別工程を行う。動作試験において、半導体チップ間(メモリとマイコン等)の特性や相性等が悪い場合、マルチチップモジュール全体を不良品とするのではなく、少なくとも一つのチップを交換し、再び動作試験を行い、良/不良の判別工程を行ってもよい。不良品が発生した場合、チップのリペアを行う回数は任意である。
所定の機能を実現した半導体モジュール(マルチチップモジュール)を購入したユーザは、この半導体モジュールを1つの部品として取り扱うことができ、はんだバンプ等の外部接続端子を用いて実装基板に実装し、所望の電子機器等を製造する。
本実施例の製造方法によれば、多層配線基板と半導体装置の間にアンダーフィルを充填していない状態で、マルチチップモジュールの各半導体チップ間の動作試験を行うことができるので、不良のモジュールが見つかった場合には、ウエハ(ガラスウエハ、シリコンウエハ等)上で不良チップ毎の取替えが可能になる。従って、マルチチップモジュールの製造の歩留まりが向上する。
ス又はシリコン基板に応力緩和層となる厚膜の絶縁層を形成し、サンドブラストによって該絶縁層に貫通孔を形成している。
図18は、本実施例にかかる製造方法をフローチャートで表したものである。
なお、本実施例では、多層配線基板の二次側の外部接続端子(二次側バンプ7)を形成する工程を有しているが、マルチチップモジュールとして出荷、販売等する場合には、二次側バンプは必ずしも形成されていなくてもよい。また、本実施例では、基板1としてガラス基板またはシリコン基板を用いた場合について説明する。
図19、図20、図21はマルチチップモジュールの製造方法を説明した工程図である。
図19.bでは、半導体チップが搭載される絶縁基板1の面(1次側)には2層の配線層が形成されて、この半導体モジュールが実装される面(2次側)には1層の配線層が形成された場合を示す。
第2の方法は、レーザ加工を用いる方法である。具体的には、第1の方法と同様に、ブラストレジストを応力緩和層の上に成膜し、ブラストレジストと応力緩和層をレーザ加工により一括で開孔する。第2の方法では、ブラストレジスト及び応力緩和層の感光性有無に関わらず用いることができる。また、この第2の方法で使用するブラストレジストには解像特性が必ずしも必要ではないため、第1の方法と比べてブラスト耐性がより優れた材料を選択できる。
本実施例によれば、絶縁基板1に絶縁性物質を充填するため、貫通孔100を充填しない場合に比べ、絶縁基板1および多層配線基板6の強度は向上し、マルチチップモジュールの信頼性も向上する。
続いて、上記実施例で説明した多層配線基板に形成される絶縁層5(応力緩和層5)の物性値等について詳しく説明する。
3…多層配線層 5…応力緩和層
6…多層配線基板 7…はんだバンプ
8…はんだバンプ 9…半導体装置(LSI)
10…ユーザ基板 100…貫通孔
101…貫通孔内配線 110…層間絶縁層
120…配線 130…ビア
1000…半導体モジュール
Claims (9)
- 半導体装置と該半導体装置を実装する配線基板とを有するマルチチップモジュールであって、
該配線基板は、貫通孔を備えた第一の基板と、該第一の基板の一方の面に形成された第一の配線および第一の絶縁層を有する第一の配線層と、該第一の基板の他方の面に形成された第二の配線および第二の絶縁層を有する第二の配線層とを有し、かつ該第一の配線層と該第二の配線層の熱膨張係数が異なることを特徴とするマルチチップモジュール。 - 請求項1に記載のマルチチップモジュールであって、前記第一の配線層の熱膨張係数は前記半導体装置の熱膨張係数に近く、前記第二の配線層の熱膨張係数は該配線基板が実装される実装基板の熱膨張係数に近いことを特徴とするマルチチップモジュール。
- 半導体装置と該半導体装置を実装する配線基板とを有するマルチチップモジュールであって、
該配線基板は、
貫通孔を備えた第一の基板と、
該第一の基板の表面のうち、該半導体装置が実装される側に形成された第一の配線および第一の絶縁層を有する第一の配線層と、
該第一の基板の表面のうち、該配線基板が実装される側に形成された第二の配線および第二の絶縁層を有する第二の配線層とを有し、
該第一の配線層の熱膨張係数は該半導体装置の熱膨張係数に近く、該第二の配線層の熱膨張係数は該配線基板が実装される実装基板の熱膨張係数に近いことを特徴とするマルチチップモジュール。 - 半導体装置と該半導体装置を実装する配線基板とを有するマルチチップモジュールであって、
該配線基板は、
貫通孔を備え、かつ熱膨張係数が3ppm/℃から5ppm/℃である第一の基板と、
該第一の基板の一方の面に形成された第一の配線および第一の絶縁層を有する第一の配線層と、
該第一の基板の他方の面に形成された第二の配線および第二の絶縁層を有する第二の配線層と、
該第二の配線層の表面であって、かつ該第一の基板の反対側に形成された第三の絶縁層を有し、
かつ該第三の絶縁層の弾性係数は0.1GPaから10GPaであることを特徴とするマルチチップモジュール。 - 半導体装置と該半導体装置を実装する配線基板とを有するマルチチップモジュールであって、
該配線基板は、
貫通孔を備え、かつ熱膨張係数が約3ppm/℃から約5ppm/℃である第一の基板と、
該第一の基板の一方の面に形成された第一の配線および第一の絶縁層を有する第一の配線層と、
該第一の基板の他方の面に形成された第二の配線および第二の絶縁層を有する第二の配線層と、
該第二の配線層の表面であって、かつ該第一の基板の反対側に形成された第三の絶縁層を有し、
該第三の絶縁層は該配線基板と該配線基板が実装される実装基板の間に生じる熱応力を緩和することを特徴とするマルチチップモジュール。 - 請求項4または5に記載のマルチチップモジュールであって、
前記第一の基板はガラス基板であることを特徴とするマルチチップモジュール。 - 請求項4または5に記載のマルチチップモジュールであって、
前記第三の絶縁層は、前記第一の基板に形成された孔の開口がない領域上に形成されていることを特徴とするマルチチップモジュール。 - 請求項4または5に記載のマルチチップモジュールであって、
前記第三の絶縁層の熱膨張係数は3ppm/℃から300ppm/℃であることを特徴とするマルチチップモジュール。 - 両面で電気的接続を取るための孔を備えるガラス基板と、該ガラス基板に形成された配線および絶縁層を備えた複数の配線層を有する配線基板を準備する工程と、
該配線基板に複数の半導体装置を実装する工程と、
該半導体装置間の動作試験を行う工程と、
該動作試験の結果に応じて該半導体装置を交換する工程と、
該配線基板を個別化する工程を有することを特徴とするマルチチップモジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007117958A JP4840245B2 (ja) | 2007-04-27 | 2007-04-27 | マルチチップモジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007117958A JP4840245B2 (ja) | 2007-04-27 | 2007-04-27 | マルチチップモジュール |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001163640A Division JP4092890B2 (ja) | 2001-05-31 | 2001-05-31 | マルチチップモジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007227967A true JP2007227967A (ja) | 2007-09-06 |
JP4840245B2 JP4840245B2 (ja) | 2011-12-21 |
Family
ID=38549380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007117958A Expired - Fee Related JP4840245B2 (ja) | 2007-04-27 | 2007-04-27 | マルチチップモジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4840245B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113261092A (zh) * | 2019-03-07 | 2021-08-13 | Skc株式会社 | 封装基板及包括其的半导体装置 |
CN113261094A (zh) * | 2019-03-07 | 2021-08-13 | Skc株式会社 | 封装基板及包括其的半导体装置 |
US11967542B2 (en) | 2019-03-12 | 2024-04-23 | Absolics Inc. | Packaging substrate, and semiconductor device comprising same |
US11981501B2 (en) | 2019-03-12 | 2024-05-14 | Absolics Inc. | Loading cassette for substrate including glass and substrate loading method to which same is applied |
US12027454B1 (en) | 2019-08-23 | 2024-07-02 | Absolics Inc. | Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01291438A (ja) * | 1988-05-19 | 1989-11-24 | Fujitsu Ltd | フリップチップの実装方法 |
JPH03105954A (ja) * | 1989-09-20 | 1991-05-02 | Hitachi Ltd | 半導体装置 |
JPH07297560A (ja) * | 1994-04-28 | 1995-11-10 | Hitachi Ltd | 多層プリント配線基板およびその実装構造体 |
JPH10242326A (ja) * | 1997-02-27 | 1998-09-11 | Kyocera Corp | 多層配線基板 |
JPH1197848A (ja) * | 1997-09-17 | 1999-04-09 | Kyocera Corp | 多層配線基板 |
JPH11168277A (ja) * | 1997-12-05 | 1999-06-22 | Ibiden Co Ltd | 多層プリント配線板 |
JP2000022071A (ja) * | 1998-06-29 | 2000-01-21 | Denso Corp | バンプを有する電子部品 |
JP2000068648A (ja) * | 1998-08-19 | 2000-03-03 | Hitachi Aic Inc | 多層印刷配線基板の製造方法 |
JP2000353765A (ja) * | 1999-04-06 | 2000-12-19 | Fujitsu Ltd | 配線基板及びこれを使用したチップモジュール |
JP2000353872A (ja) * | 1999-06-11 | 2000-12-19 | Denso Corp | 回路基板およびその製造方法 |
JP2001094256A (ja) * | 1999-09-20 | 2001-04-06 | Toshiba Corp | 多層プリント配線板及びその製造方法 |
JP2001111197A (ja) * | 1999-10-14 | 2001-04-20 | Mitsubishi Electric Corp | セラミックス基板の製造方法 |
-
2007
- 2007-04-27 JP JP2007117958A patent/JP4840245B2/ja not_active Expired - Fee Related
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01291438A (ja) * | 1988-05-19 | 1989-11-24 | Fujitsu Ltd | フリップチップの実装方法 |
JPH03105954A (ja) * | 1989-09-20 | 1991-05-02 | Hitachi Ltd | 半導体装置 |
JPH07297560A (ja) * | 1994-04-28 | 1995-11-10 | Hitachi Ltd | 多層プリント配線基板およびその実装構造体 |
JPH10242326A (ja) * | 1997-02-27 | 1998-09-11 | Kyocera Corp | 多層配線基板 |
JPH1197848A (ja) * | 1997-09-17 | 1999-04-09 | Kyocera Corp | 多層配線基板 |
JPH11168277A (ja) * | 1997-12-05 | 1999-06-22 | Ibiden Co Ltd | 多層プリント配線板 |
JP2000022071A (ja) * | 1998-06-29 | 2000-01-21 | Denso Corp | バンプを有する電子部品 |
JP2000068648A (ja) * | 1998-08-19 | 2000-03-03 | Hitachi Aic Inc | 多層印刷配線基板の製造方法 |
JP2000353765A (ja) * | 1999-04-06 | 2000-12-19 | Fujitsu Ltd | 配線基板及びこれを使用したチップモジュール |
JP2000353872A (ja) * | 1999-06-11 | 2000-12-19 | Denso Corp | 回路基板およびその製造方法 |
JP2001094256A (ja) * | 1999-09-20 | 2001-04-06 | Toshiba Corp | 多層プリント配線板及びその製造方法 |
JP2001111197A (ja) * | 1999-10-14 | 2001-04-20 | Mitsubishi Electric Corp | セラミックス基板の製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113261092A (zh) * | 2019-03-07 | 2021-08-13 | Skc株式会社 | 封装基板及包括其的半导体装置 |
CN113261094A (zh) * | 2019-03-07 | 2021-08-13 | Skc株式会社 | 封装基板及包括其的半导体装置 |
CN113261094B (zh) * | 2019-03-07 | 2024-04-16 | 爱玻索立克公司 | 封装基板及包括其的半导体装置 |
US11967542B2 (en) | 2019-03-12 | 2024-04-23 | Absolics Inc. | Packaging substrate, and semiconductor device comprising same |
US11981501B2 (en) | 2019-03-12 | 2024-05-14 | Absolics Inc. | Loading cassette for substrate including glass and substrate loading method to which same is applied |
US12027454B1 (en) | 2019-08-23 | 2024-07-02 | Absolics Inc. | Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same |
Also Published As
Publication number | Publication date |
---|---|
JP4840245B2 (ja) | 2011-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4092890B2 (ja) | マルチチップモジュール | |
JP4012375B2 (ja) | 配線基板およびその製造方法 | |
US9245838B2 (en) | Semiconductor element | |
CN107112297B (zh) | 配线电路基板、半导体装置、配线电路基板的制造方法、半导体装置的制造方法 | |
TWI436717B (zh) | 可內設功能元件之電路板及其製造方法 | |
EP1137332B1 (en) | Printed wiring board and method of producing the same and capacitor to be contained in printed wiring board | |
KR100430203B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US20100044845A1 (en) | Circuit substrate, an electronic device arrangement and a manufacturing process for the circuit substrate | |
KR100393363B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US9338886B2 (en) | Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device | |
WO2004077560A1 (ja) | 多層プリント配線板 | |
TW201503771A (zh) | 配線基板 | |
JP2017216398A (ja) | ガラス回路基板 | |
JP4840245B2 (ja) | マルチチップモジュール | |
JP4045083B2 (ja) | 半導体モジュールおよび実装構造体 | |
KR100393864B1 (ko) | 반도체 장치 | |
TWI458416B (zh) | 配線基板製造方法 | |
JP2009099963A (ja) | はんだバンプを有する配線基板の製造方法 | |
JP2011014572A (ja) | 回路基板の製造方法及び半田塊 | |
JP5479959B2 (ja) | はんだバンプを有する配線基板の製造方法、はんだボール搭載用マスク | |
JP3947043B2 (ja) | 半導体装置 | |
JP2005286323A (ja) | 配線基板、半田部材付き配線基板及び配線基板の製造方法 | |
JP2003179183A (ja) | 半導体装置およびその製造方法 | |
JP6950795B2 (ja) | ガラス回路基板 | |
JP3895156B2 (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110815 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110919 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |